JP2004319676A - はんだ析出方法およびはんだバンプ形成方法 - Google Patents

はんだ析出方法およびはんだバンプ形成方法 Download PDF

Info

Publication number
JP2004319676A
JP2004319676A JP2003110125A JP2003110125A JP2004319676A JP 2004319676 A JP2004319676 A JP 2004319676A JP 2003110125 A JP2003110125 A JP 2003110125A JP 2003110125 A JP2003110125 A JP 2003110125A JP 2004319676 A JP2004319676 A JP 2004319676A
Authority
JP
Japan
Prior art keywords
solder
substrate
acid
dam
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003110125A
Other languages
English (en)
Other versions
JP4094982B2 (ja
Inventor
Yoichi Kukimoto
洋一 久木元
Hitoshi Sakurai
均 櫻井
Satoshi Kumamoto
聖史 隈元
Masahide Koyama
賢秀 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harima Chemical Inc
Original Assignee
Harima Chemical Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harima Chemical Inc filed Critical Harima Chemical Inc
Priority to JP2003110125A priority Critical patent/JP4094982B2/ja
Priority to US10/765,931 priority patent/US7452797B2/en
Priority to TW093113466A priority patent/TWI262115B/zh
Publication of JP2004319676A publication Critical patent/JP2004319676A/ja
Application granted granted Critical
Publication of JP4094982B2 publication Critical patent/JP4094982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1163—Chemical reaction, e.g. heating solder by exothermic reaction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】所望の高さを有するはんだを精度よく簡単に析出させることができ、しかもボイドの発生を防止することができるはんだ析出方法、およびこれを利用するはんだバンプ形成方法を提供することである。
【解決手段】基板上の電極周囲にダムを形成する工程と、前記基板上に析出型はんだ組成物を塗布する工程と、塗布した前記析出型はんだ組成物を加熱してはんだを前記電極の表面に析出させる工程とを含むことを特徴とするはんだ析出方法である。本発明のはんだ析出方法は、ファインピッチで大きなはんだバンプを形成するのに好適である。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、電子回路基板に電子部品を表面実装するのに適するはんだ析出方法およびはんだバンプ形成方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小形軽量化に伴い、電子部品も多ピン狭ピッチ化が進み、導体パターンも狭い範囲に多数の導体が極めて小さい間隔で形成されたファインピッチ化が進行している。このため、電子回路基板に電子部品を接合させるには、従来のワイヤボンディングに代わり、はんだバンプを用いる実装方法が広く採用されるようになっている。また、配線の設計上、基板にビアホールを設けるビアオンパッドも広く採用されている。
【０００３】
ファインピッチのはんだバンプには、電子部品を確実に接続し高い信頼性を得るうえで、バンプの高さを精度よく一定に揃えることが要求される。さらに、図２に示すように、基板１０にビアホール１１を設けたビアオンパッドなどでは、電極１４上に形成したはんだバンプ１２内にボイド１３があると、電子部品の接合強度が低下することから、はんだバンプ１２内にボイド１３がないことも要求される。
【０００４】
はんだバンプを形成する方法としては、従来のめっき法や蒸着法に代わり、はんだ粉末とフラックスとを混合したはんだペーストを用いるメタルマスク法や樹脂マスク法が広く採用されている（下記特許文献１）。
【０００５】
しかし、特許文献１によれば、メタルマスク法ではバンプの高さ精度が劣ること、また樹脂マスク法では基板表面に樹脂膜の一部が残存してしまい電子部品の実装が阻害されるなどの弊害があることが記載されている（特許文献１の［０００５］〜［０００９］を参照）
【０００６】
特許文献１では、上記樹脂マスク法の欠点を排除するために樹脂膜の硬化を抑制し、これにより樹脂膜を基板表面から容易に除去できるようにしている。しかしながら、はんだペーストを用いる従来のはんだバンプ形成方法では、バンプ内にボイドが発生しやすく、そのため接合強度が低下し、高い信頼性を得ることができないという問題がある。特にビア基板を用いる場合や、はんだ材料に鉛を含まない鉛フリーのはんだペーストを用いる場合には、ボイドが発生しやすい。
【０００７】
一方、ファインピッチのはんだバンプを形成する他の方法として、錫粉末と有機酸の鉛塩とを含む析出型はんだ組成物を、表面に電極を有する基板上にべた塗り状に塗布し、ついで加熱することにより金属鉛を遊離させて電極の表面にはんだ合金を析出させる方法が知られている（特許文献２）。すなわち、錫粉末と有機酸鉛塩とを配合し加熱すると、有機酸鉛塩の鉛原子が錫原子と置換して遊離し、過剰の錫金属粉末中に拡散しＳｎ‐Ｐｂ合金を形成するのである。また、近時は、鉛フリーの要請から、鉛を含まない析出型はんだ組成物の開発も進められている。
【０００８】
かかる析出型はんだ組成物を使用した場合には、微細なピッチでも正確に電極上にバンプを形成することができ、かつはんだペーストを用いる場合のようなボイドの発生を防止できるという利点がある。しかしながら、析出型はんだ組成物を使用してバンプを形成する方法では、１回の析出操作で所望の高さのバンプを形成するのは困難であり、少なくとも２回の析出操作を必要とすることが多い。
【０００９】
【特許文献１】特開２００２−３３４８９５号公報
【特許文献２】特開平１−１５７７９６号公報
【００１０】
【発明が解決しようとする課題】
したがって、本発明の目的は、所望の高さ（膜厚）を有するはんだを精度よく且つ簡単に析出させることができ、しかもボイドの発生を防止したはんだ析出方法、およびこれを利用するはんだバンプ形成方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明者らは、上記課題を解決すべく鋭意検討を重ねた結果、析出型はんだ組成物を使用するはんだ析出方法において、基板上の電極周囲にダムを形成した後、はんだを前記電極の表面に析出させる場合には、ボイドの発生が防止され、しかも１回の析出操作で所望の高さ（膜厚）のはんだを精度よく析出させることができるという新たな事実を見出し、本発明を完成するに至った。特に本発明のはんだ析出方法は、ファインピッチで大きなはんだバンプを形成するのに好適である。
【００１２】
すなわち、本発明のはんだ析出方法およびはんだバンプ形成方法は以下の構成からなる。
【００１３】
（１）基板上の電極周囲にダムを形成する工程と、前記基板上に析出型はんだ組成物を塗布する工程と、塗布した前記析出型はんだ組成物を加熱してはんだを前記電極の表面に析出させる工程とを含むことを特徴とするはんだ析出方法。
（２）前記ダムが、基板表面に樹脂膜を形成する工程と、基板上の電極周囲にダムが形成されるように前記樹脂膜に開口部を設ける工程とを含む（１）記載のはんだ析出方法。
（３）上記（１）または（２）記載のはんだ析出方法において、はんだを析出させた後、前記ダムを除去しないことを特徴とするはんだ析出方法。
（４）前記基板がビアオンパッド基板であることを特徴とする上記（１）〜（３）のいずれかに記載のはんだ析出方法。
（５）前記析出型はんだ組成物が、錫粉末と；銀イオン及び銅イオンから選ばれる少なくとも一種と、アリールホスフィン類、アルキルホスフィン類及びアゾール類から選ばれる少なくも一種との錯体とを含有したものである上記（１）〜（４）のいずれかに記載のはんだ析出方法。
（６）前記析出型はんだ組成物が、錫粉末と、鉛、銅および銀から選ばれる金属の塩とを含有したものである上記（１）〜（５）のいずれかに記載のはんだ析出方法。
（７）基板上の電極周囲にダムを形成する工程と、前記基板上に析出型はんだ組成物を塗布する工程と、塗布した前記析出型はんだ組成物を加熱してはんだを前記電極の表面に析出させてはんだバンプを形成する工程とを含むことを特徴とするはんだバンプ形成方法。
この（７）に記載のはんだバンプ形成方法は、上記（１）のはんだ析出方法と同様に、上記（２）〜（６）のうち、少なくとも１つの構成を含んでいてもよい。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態を詳細に説明する。図１はこの実施形態にかかるはんだバンプの形成方法を示している。このはんだバンプ形成方法は、図１（ａ）に示すように、表面に電極２が形成され、この電極２の部分に開口部を形成したソルダーレジスト膜３で被覆された基板１の表面に、電極２を囲むようにダム４を形成し、ついで図１（ｂ）に示すように、基板１の表面に析出型はんだ組成物５を塗布し、加熱して、図１（ｃ）に示すように、はんだを前記電極２の表面に析出させてはんだバンプ６を得るものである。電極２は基板１の表面に所定のピッチで複数設けられている。ソルダーレジスト膜３には、エポキシ系、アクリル系、ポリイミド系の樹脂などが使用されるが、好ましくはエポキシ系樹脂である。
【００１５】
ダム４を形成するには、例えばフィルム状のフォトレジスト、液状のフォトレジストなどを用いることができる。フィルム状のフォトレジストを使用する場合には、これを基板表面に圧着させる。液状のフォトレジストを用いる場合には、スピンコーターなどの塗布手段にて液状樹脂を基板表面に塗布し、硬化させる。ついで、図示しない所定のフォトマスクを介して露光処理および現像（エッチング）処理を行いダム４が得られる。エッチング処理液としては、例えばＣｕ２Ｃｌ２水溶液、ＣｕＣｌ２水溶液、ＦｅＣｌ３水溶液などが使用可能である。
【００１６】
ダム４は、電極２を囲むように立設され、各電極２を相互に仕切る壁状のものであれば足りる。ダム４の内径（四角形の場合は一辺の長さ）Ｌは、露出した電極２の直径Ｄに対して約１〜３倍、好ましくは１．２〜２倍であるのがよい。
【００１７】
また、ダム４の厚さ（すなわちレジスト樹脂膜の厚さ）は特に制限されず、形成されるはんだバンプ６の高さより高くてもよく、あるいはそれより低くてもよい。具体的には、はんだバンプ６の高さが、ダム４の厚さとソルダーレジスト膜３の厚さを合わせた総厚みに対して０．０５〜３倍、好ましくは０．１〜１．５倍であるのがよい。通常、ダム４の厚さは約１０〜３００μｍ、好ましくは約５０〜１５０μｍである。
【００１８】
ダム４は、はんだバンプ６の形成後、除去してもよく、そのまま残存していてもよいが、ダム４の高さがはんだバンプ６の高さに近いか、それよりも高い場合には、はんだ接合に支障をきたす場合があるので、ダム４を除去するのが好ましい。ダム４の除去は、例えば水酸化ナトリウム、水酸化カリウムなどのアルカリ水溶液、有機アミンの水溶液や有機溶剤溶液を用いるアルカリ処理などを用いることができる。
一方、工程を簡略化する観点からは、ダム４は除去しない方が好ましい。本発明によれば、レジストのダム高さと材料の金属量を調整することではんだ高さを十分高くできるため、ダム４の除去工程は必ずしも必要としない。
【００１９】
析出型はんだ組成物５としては、例えば（ａ）錫粉末と、鉛、銅、銀等の金属塩とを含有した析出型はんだ組成物、あるいは（ｂ）錫粉末と；銀イオン及び銅イオンから選ばれる少なくとも一種と、アリールホスフィン類、アルキルホスフィン類及びアゾール類から選ばれる少なくも一種との錯体とを含有した析出型はんだ組成物が挙げられる。上記（ａ）の金属塩と（ｂ）の錯体とは混合して使用することもできる。本発明では、特に鉛を含有しない鉛フリーの析出型はんだ組成物を使用するのが好ましい。
【００２０】
なお、本発明において、錫粉末というときは、金属錫粉末の他、例えば銀を含有する錫−銀系の錫合金粉末や銅を含有する錫−銅系の錫合金粉末なども含むものとする。
【００２１】
前記金属の塩としては、有機カルボン酸塩、有機スルホン酸塩などが挙げられる。有機カルボン酸としては、炭素数１〜４０のモノまたはジカルボン酸を使用することができる。これを例示すると、ギ酸、酢酸、プロピオン酸などの低級脂肪酸、カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、オレイン酸、リノール酸などの動植物油脂から得られる脂肪酸、２，２−ジメチルペンタン酸、２−エチルヘキサン酸、イソノナン酸、２，２−ジメチルオクタン酸、ｎ−ウンデカン酸などの有機合成反応から得られる各種合成酸、ピマル酸、アビエチン酸、デヒドロアビエチン酸、ジヒドロアビエチン酸などの樹脂酸、石油から得られるナフテン酸などのモノカルボン酸とトール油脂肪酸または大豆脂肪酸から合成して得られるダイマー酸、ロジンを二量化させた重合ロジンなどのジカルボン酸などであり、これらを二種以上含むものでもよい。
【００２２】
また有機スルホン酸としては、例えばメタンスルホン酸、２−ヒドロキシエタンスルホン酸、２−ヒドロキシプロパン−１−スルホン酸、トリクロロメタンスルホン酸、トリフロロメタンスルホン酸、ベンゼンスルホン酸、トルエンスルホン酸、フェノールスルホン酸、クレゾールスルホン酸、アニソールスルホン酸、ナフタレンスルホン酸などが挙げられ、これらを二種以上含むものでもよい。
【００２３】
また、前記した銀や銅の錯体としては、銀イオンおよび／または銅イオンと、アリールホスフィン類、アルキルホスフィン類およびアゾール類から選ばれる少なくとも一種との錯体が挙げられる。
【００２４】
上記ホスフィン類としては、例えば下記一般式（１）で表される化合物が適当である。
【化１】
Figure 2004319676
（式中、Ｒ１、Ｒ２およびＲ３は、それぞれ置換若しくは非置換アリール基、炭素数１〜８の置換若しくは非置換の鎖状若しくは環状アルキル基を表し、前記アリール基の水素は炭素数１〜８のアルキル基若しくはアルコキシ基、水酸基、アミノ基またはハロゲンで任意の位置が置換されていてもよく、前記アルキル基の水素は炭素数１〜８のアルコキシ基、アリール基、水酸基、アミノ基またはハロゲンで任意の位置が置換されていてもよく、Ｒ１、Ｒ２およびＲ３は互いに同一であっても異なっていてもよい。）
【００２５】
具体的には、ホスフィン類としては、トリフェニルホスフィン、トリ（ｏ−、ｍ−又はｐ−トリル）ホスフィン、トリ（ｐ−メトキシフェニル）ホスフィン等のアリールホスフィン類、またはトリブチルホスフィン、トリオクチルホスフィン、トリス（３−ヒドロキシプロピル）ホスフィン、トリベンジルホスフィン等のアルキルホスフィン類が好適に用いられる。これらの中でも、トリフェニルホスフィン、トリ（ｐ−トリル）ホスフィン、トリ（ｐ−メトキシフェニル）ホスフィン、トリオクチルホスフィン、トリス（３−ヒドロキシプロピル）ホスフィンが特に好適に用いられ、トリフェニルホスフィン、トリ（ｐ−トリル）ホスフィン、トリ（ｐ−メトキシフェニル）ホスフィンが最も好適に用いられる。
【００２６】
とりわけ、５−メルカプト−１−フェニルテトラゾール、３−メルカプト−１，２，４−トリアゾール、ベンゾトリアゾール、トリルトリアゾール、カルボキシベンゾトリアゾール、イミダゾール、ベンズイミダゾール、２−オクチルベンズイミダゾール、２−メルカプトベンズイミダゾール、ベンゾチアゾール、２−メルカプトベンゾチアゾール、ベンゾオキサゾール、２−メルカプトベンゾオキサゾールなどが特に好適に用いられる。
【００２７】
アリールホスフィン類またはアルキルホスフィン類との錯体は、カチオン性であるので、カウンターアニオンが必要である。このカウンターアニオンとしては、有機スルホン酸イオン、有機カルボン酸イオン、ハロゲンイオン、硝酸イオンまたは硫酸イオンが適当である。これらは、単独であるいは二種以上を併用して使用することができる。
【００２８】
カウンターアニオンとして使用される有機スルホン酸としては、例えばメタンスルホン酸、２−ヒドロキシエタンスルホン酸、２−ヒドロキシプロパン−１−スルホン酸、トリクロロメタンスルホン酸、トリフロロメタンスルホン酸、ベンゼンスルホン酸、トルエンスルホン酸、フェノールスルホン酸、クレゾールスルホン酸、アニソールスルホン酸、又はナフタレンスルホン酸などが好適に用いられ、メタンスルホン酸、トルエンスルホン酸、フェノールスルホン酸などが特に好適である。
【００２９】
また、前記カウンターアニオンとして使用される有機カルボン酸としては、例えばギ酸、酢酸、プロピオン酸、ブタン酸、オクタン酸等のモノカルボン酸、シュウ酸、マロン酸、コハク酸等のジカルボン酸、乳酸、グリコール酸、酒石酸、クエン酸等のヒドロキシカルボン酸、モノクロロ酢酸、ジクロロ酢酸、トリクロロ酢酸、トリフルオロ酢酸、パーフルオロプロピオン酸等のハロゲン置換カルボン酸が適当に用いられる。中でも、ギ酸、酢酸、シュウ酸、乳酸、トリクロロ酢酸、トリフルオロ酢酸又はパーフルオロプロピオン酸が好適であり、酢酸、乳酸、トリフルオロ酢酸が特に好適に用いられる。
【００３０】
前記アゾール類としては、例えばテトラゾール、トリアゾール、ベンゾトリアゾール、イミダゾール、ベンズイミダゾール、ピラゾール、インダゾール、チアゾール、ベンゾチアゾール、オキサゾール、ベンゾオキサゾール、ピロール、インドール又はこれらの誘導体の一種又は二種以上の混合物を使用することができる。
【００３１】
これらの中でも、テトラゾール、５−メルカプト−１−フェニルテトラゾール、１，２，３−トリアゾール、１，２，４−トリアゾール、３−メルカプト−１，２，４−トリアゾール、ベンゾトリアゾール、トリルトリアゾール、カルボキシベンゾトリアゾール、イミダゾール、２−メルカプトイミダゾール、ベンズイミダゾール、２−オクチルベンズイミダゾール、２−フェニルベンズイミダゾール、２−メルカプトベンズイミダゾール、２−メチルチオベンズイミダゾール、ピラゾール、インダゾール、チアゾール、ベンゾチアゾール、２−フェニルベンゾチアゾール、２−メルカプトベンゾチアゾール、２−メチルチオベンゾチアゾールイソオキサゾール、アントラニル、ベンゾオキサゾール、２−フェニルベンゾオキサゾール、２−メルカプトベンゾオキサゾール、ピロール、４，５，６，７−テトラヒドロインドール、インドールなどが好適である。
【００３２】
前記組成物中の前記錫粉末と、前記金属の塩または錯体との比率（錫粉末の重量：金属の塩または錯体の重量）は、９９：１〜５０：５０程度、好ましくは９７：３〜６０：４０程度とするのがよい。なお、本発明では、金属の塩よりも金属の錯体を使用するのが好ましい。
【００３３】
前記組成物中には、上記成分以外にフラックス成分や溶剤を混合することもできる。フラックス成分としては、通常、錫−鉛系、錫−銀系、錫−銅系などのはんだ材料に使用されるものを用いることができ、溶剤としては組成物中の他の成分を溶解し、粘度や濃度を調整することができるものであれば、特に限定されるものではない。
【００３４】
上記したはんだ組成物５の基板１上への塗布は、べた塗りであってもよく、あるいはメタルマスクとスキージを用いる塗布方法を使用してもよい。はんだ組成物５の塗布量は、形成するはんだバンプ６の大きさや高さに応じて適宜決定することができ、具体的には、析出するはんだ合金が所望の量となるように塗布量を決定すればよい。
【００３５】
塗布後、所定の温度で加熱してはんだ合金を析出させる。このとき、生成するはんだ合金は、電極２を構成する銅との濡れ性が高いため、この電極２の表面に選択的に付着してはんだバンプ６が形成される。特に、前記錯体を使用する場合には、電極２の表面への選択性が向上する傾向にある。したがって、加熱後、基板１を放冷し、残った合金成分などを溶剤などで洗い流すことにより、電極２以外にはんだ合金が残留するのを防止することができる。
【００３６】
加熱温度は特に限定されないが、電子部品の耐熱性なども考慮に入れると、１８０〜２８０℃程度、好ましくは２００〜２５０℃程度とするのがよい。また、加熱時間は、組成物の組成などに応じて適宜決定すればよく、通常、３０秒〜１０分程度、好ましくは１分〜５分程度である。
【００３７】
はんだ合金の析出処理（塗布および加熱処理）は２回またはそれ以上の回数に分けて行ってもよいが、本発明では１回の析出処理で所望の高さのはんだバンプ６を形成することができるという利点がある。これは、ダム４が電極２の周囲に形成されていることにより、析出したはんだ合金が電極２の表面へ堆積しやすくなっているためであると推測される。その結果、１回の析出処理でばらつきの少ないはんだバンプ６を得ることができ、さらにこのはんだバンプ６にはボイドの発生もないという利点がある。
【００３８】
かくして得られるはんだバンプ６は高さが通常４０〜１００μｍである。本発明方法によれば、このはんだバンプ６を狭ピッチで配列することが可能であり、約８０μｍ程度のピッチにも対応することができる。
また、本発明のはんだ析出方法は、マルチチップモジュール、各種パッケージの電極（導体パターン）表面へのプリコートによるバンプ形成、ビルドアップ工法基板のビアオンパッドへの予備はんだ、ファインピッチバンプの形成の他、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）搭載用はんだプリコート、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）搭載用ハイボリュームプリコートなどにも適用可能である。
【００３９】
【実施例】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【００４０】
実施例１
（ダムの作製）
基板として、厚さ２０μｍのソルダーレジスト膜で表面が被覆され、このソルダーレジスト膜に形成した開口部（径：１００μｍ）からパッド（銅箔電極）が露出した基板を用いた。パッドは２００μｍピッチで基板に形成されている。
この基板表面に、フィルム状のレジスト材料（関西ペイント社製のネガ型電気フォトエッチングレジスト、「ゾンネＥＤＵＶ３７６」）を圧着し、ついで表面にマスクを配置し、各パッドとその周囲を露光し、Ｃｕ２Ｃｌ２水溶液でエッチングして、パッドの周囲に、開口部の内径が１００μｍで厚さ１００μｍのレジストダムを２００μｍピッチで形成した。
【００４１】
（はんだ組成物）
下記組成物を混練して析出型のはんだ組成物を得た。
Ｓｎ／Ｐｂ合金粉末 ６０質量％
（Ｓｎ／Ｐｂ＝７０／３０、平均粒径１０μｍ）
ナフテン酸鉛 ２５質量％
フラックス １５質量％
使用したフラックスは下記処方の成分を混合して１２０℃で加熱熔融させ、室温に冷却したものである。
ロジン樹脂 ７０質量％
ヘキシルカルビトール（溶剤） ２５質量％
硬化ひまし油（チキソトロピー剤） ５質量％
【００４２】
（はんだ析出処理）
ダムを形成した上記基板表面のパッド形成部位の全面にわたって開口した開口部を有するメタルマスクを前記基板の表面に載置した。次に、上記で得たはんだ組成物をメタルマスクの開口内にべた塗りにより、ダムの上部から１００μｍの高さまで印刷した。ついで、２１０℃以上で２分間加熱した後、６０℃のブチルカルビトール中で超音波洗浄して、余分なはんだ合金を除去してはんだバンプを得た。次に、基板を３％ＮａＯＨ水溶液に浸漬してダムを除去した。
【００４３】
実施例２
パッドのピッチが２５０μｍである基板を使用し、この基板上にピッチ２５０μｍ、開口部の内径１４０μｍ、厚さ５０μｍのダムを形成し、はんだ組成物をダムの上部から１５０μｍの高さまで印刷し、さらにはんだバンプ形成後はダムを除去しなかった他は、実施例１と同様にして基板上にはんだバンプを形成した。
【００４４】
比較例１
ダムを形成しなかった他は実施例１と同様にして基板上にはんだバンプを形成した。
【００４５】
実施例３
基板として、ビアホールを有するビアオンパッドの基板（パッドのピッチ：２００μｍ）を使用した他は、実施例１と同様にしてはんだバンプを形成した。
【００４６】
比較例２
実施例３と同じビアオンパッドの基板を使用し、これに実施例１と同様にしてダムを形成した。一方、はんだ組成物としてＳｎ／Ｐｂ合金粉末（Ｓｎ／Ｐｂ＝６３／３７、粒径：２０μｍ）の９０質量％と、下記処方のフラックス１０質量％を混合した従来のはんだペーストを使用した。
ロジン樹脂 ６５質量％
ヘキシルカルビトール（溶剤） ３５質量％
硬化ひまし油（チキソトロピー剤） ５質量％
このはんだペーストを前記ダム内にダムの厚さ（１００μｍ）と同じ厚さまで充填し、２１０℃以上で１分間加熱した後、実施例１と同様にして、洗浄およびダムの除去を行い、はんだバンプを形成した。
【００４７】
比較例３
基板にダムを形成せず、かつ半田の析出処理を２回行った他は、実施例１と同様にして基板上にはんだバンプを形成した。析出処理は、メタルマスクを使用して、はんだ組成物を１００μｍの膜厚で印刷し、２１０℃以上で１分間加熱し、洗浄した後、再び同膜厚ではんだ組成物を印刷し、同条件で加熱および洗浄を行った。
【００４８】
実施例４
基板として、ビアオンパッドの基板（パッドのピッチ：２００μｍ）を使用し、実施例１と同様にして基板上にダムを形成した。また、はんだ組成物は、粒径１０μｍのＳｎ粉末５０質量％、テトラキストリフェニルホスフィンメチルスルホン酸のＡｇ塩２５質量％およびフラックス２５質量％を混練して調製し、加熱温度を２５０℃とした他は、実施例１と同様にして析出処理を行い、ダムを除去してはんだバンプを形成した。
【００４９】
実施例５
基板として、ビアオンパッドの基板（パッドのピッチ：２５０μｍ）を使用し、はんだ組成物として粒径１０μｍのＳｎ粉末５０質量％、テトラキストリフェニルホスフィンメチルスルホン酸のＡｇ塩２５質量％およびフラックス２５質量％を混練して調製し、加熱温度を２５０℃とした他は、実施例２と同様にして基板上にはんだバンプを形成した。
【００５０】
比較例４
基板として、ビアホールを有するビアオンパッドの基板（パッドのピッチ：２００μｍ）を使用し、実施例１と同様にして基板上にダムを形成した。一方、はんだ組成物としてＳｎ／Ａｇ合金粉末（Ｓｎ／Ａｇ＝９６．５／３．５、粒径：２０μｍ）の８８質量％と、比較例２と同じフラックス１２質量％を混合した従来のはんだペーストを使用し、このはんだペーストを前記ダム内にダムの厚さ（１００μｍ）と同じ厚さまで充填し、２５０℃以上で１分間加熱した後、実施例１と同様にして、洗浄およびダムの除去を行い、はんだバンプを形成した。
【００５１】
各実施例および比較例で得たはんだバンプについて、以下の評価を行った。
（評価方法）
１．はんだバンプの高さ測定
測定顕微鏡（オリンパス社；ＳＴＭ５）にて各バンプのソルダーレジスト膜上部からの高さを測定し、平均値を求めた（ｎ＝５０）。
２． はんだバンプ高さのばらつき
各バンプの高さ測定値から標準偏差を求め、これをばらつき値とした。数字が高いほど、ばらつきが大きいことを示している。
３．ボイドの有無
各バンプの軟Ｘ線分析（島津製作所；マイクロフォーカスＸ線テレビ透視装置
ＳＭＸ−１６ＤＶ）からはんだバンプ内のボイドの有無を判定した。
これらの評価結果を表１に示す。
【表１】
Figure 2004319676
【００５２】
表１から以下のことが明らかになる。比較例１ではダムなしではんだバンプを形成したため、バンプの高さばらつきが大きく精度が悪い。比較例２では通常のはんだペーストを使用しているため、たとえダムを設けても、ボイドが発生する。比較例３では、評価はすべて良好であるが、はんだの析出処理を２回行っているため、効率が悪い。比較例４では、鉛フリーのはんだペーストを使用しているが、比較例２と同様にボイドが発生する。
これに対して、実施例１〜５では、基板のパッドの周囲にダムを形成し、かつ析出型のはんだ組成物を使用することにより、１回の処理で充分な高さのはんだバンプが高精度で形成されていることがわかる。
【００５３】
【発明の効果】
本発明によれば、基板上の電極周囲にダムを形成した後、析出型のはんだ組成物を用いて、はんだを電極の表面に析出させるので、ボイドの発生が防止され、しかも１回の析出操作で所望の高さのはんだ（例えば、はんだバンプ）を精度よく析出させることができ、はんだを利用して電子部品を基板に接合する際の接合強度が向上し、高い接合信頼性を得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明にかかる形成方法を示す行程図である。
【図２】ビアホールを有する基板（ビアオンパッド基板）上にはんだバンプを形成した従来例を示す断面図である。
【符号の説明】
１ 基板
２ 電極
４ ダム
５ はんだ組成物
６ はんだバンプ

Claims (7)

  1. 基板上の電極周囲にダムを形成する工程と、前記基板上に析出型はんだ組成物を塗布する工程と、塗布した前記析出型はんだ組成物を加熱してはんだを前記電極の表面に析出させる工程とを含むことを特徴とするはんだ析出方法。
  2. 前記ダムが、基板表面に樹脂膜を形成する工程と、基板上の電極周囲にダムが形成されるように前記樹脂膜に開口部を設ける工程とを含む請求項１記載のはんだ析出方法。
  3. 請求項１または２記載のはんだ析出方法において、はんだを析出させた後、前記ダムを除去しないことを特徴とするはんだ析出方法。
  4. 前記基板がビアオンパッド基板であることを特徴とする請求項１〜３のいずれかに記載のはんだ析出方法。
  5. 前記析出型はんだ組成物が、錫粉末と；銀イオン及び銅イオンから選ばれる少なくとも一種と、アリールホスフィン類、アルキルホスフィン類及びアゾール類から選ばれる少なくも一種との錯体とを含有したものである請求項１〜４のいずれかに記載のはんだ析出方法。
  6. 前記析出型はんだ組成物が、錫粉末と、鉛、銅および銀から選ばれる金属の塩とを含有したものである請求項１〜４のいずれかに記載のはんだ析出方法。
  7. 基板上の電極周囲にダムを形成する工程と、前記基板上に析出型はんだ組成物を塗布する工程と、塗布した前記析出型はんだ組成物を加熱してはんだを前記電極の表面に析出させてはんだバンプを形成する工程とを含むことを特徴とするはんだバンプ形成方法。
JP2003110125A 2003-04-15 2003-04-15 はんだ析出方法およびはんだバンプ形成方法 Expired - Fee Related JP4094982B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003110125A JP4094982B2 (ja) 2003-04-15 2003-04-15 はんだ析出方法およびはんだバンプ形成方法
US10/765,931 US7452797B2 (en) 2003-04-15 2004-01-29 Solder deposition method and solder bump forming method
TW093113466A TWI262115B (en) 2003-04-15 2004-05-13 Solder deposition method and solder bump forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003110125A JP4094982B2 (ja) 2003-04-15 2003-04-15 はんだ析出方法およびはんだバンプ形成方法

Publications (2)

Publication Number Publication Date
JP2004319676A true JP2004319676A (ja) 2004-11-11
JP4094982B2 JP4094982B2 (ja) 2008-06-04

Family

ID=33156945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003110125A Expired - Fee Related JP4094982B2 (ja) 2003-04-15 2003-04-15 はんだ析出方法およびはんだバンプ形成方法

Country Status (3)

Country Link
US (1) US7452797B2 (ja)
JP (1) JP4094982B2 (ja)
TW (1) TWI262115B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165336A (ja) * 2004-12-08 2006-06-22 Mitsubishi Materials Corp バンプ形成用ハンダペースト
WO2007004657A1 (ja) * 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
WO2007004658A1 (ja) * 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
JPWO2005091354A1 (ja) * 2004-03-22 2008-02-07 株式会社タムラ製作所 はんだ組成物及びこれを用いたバンプ形成方法
WO2008032566A1 (fr) * 2006-09-11 2008-03-20 Sanyo Electric Co., Ltd. Dispositif semi-conducteur et procédé pour le fabriquer
US8330277B2 (en) 2009-12-24 2012-12-11 Shinko Electric Industries Co., Ltd. Semiconductor element built-in device
JP2016122776A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 バンプ付きプリント配線板およびその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4605155B2 (ja) * 2004-03-29 2011-01-05 日本電気株式会社 半導体装置及びその製造方法
US7122874B2 (en) * 2004-04-12 2006-10-17 Optopac, Inc. Electronic package having a sealing structure on predetermined area, and the method thereof
JP4855667B2 (ja) * 2004-10-15 2012-01-18 ハリマ化成株式会社 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法
US20060147683A1 (en) * 2004-12-30 2006-07-06 Harima Chemicals, Inc. Flux for soldering and circuit board
JP4790297B2 (ja) * 2005-04-06 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP1978556A1 (en) * 2006-01-27 2008-10-08 Ibiden Co., Ltd. Printed-circuit board, and method for manufacturing the same
JP4385061B2 (ja) * 2006-08-28 2009-12-16 ハリマ化成株式会社 はんだペースト組成物およびその用途
JP4219951B2 (ja) * 2006-10-25 2009-02-04 新光電気工業株式会社 はんだボール搭載方法及びはんだボール搭載基板の製造方法
JP2008147458A (ja) * 2006-12-11 2008-06-26 Nec Electronics Corp プリント配線板およびその製造方法
ES2614238T3 (es) * 2006-12-12 2017-05-30 Senju Metal Industry Co., Ltd. Fundente para soldadura exenta de plomo
TWI322495B (en) * 2006-12-20 2010-03-21 Phoenix Prec Technology Corp Carrier structure embedded with a chip and method for manufacturing the same
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
JP2010238693A (ja) 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
US8424748B2 (en) * 2009-12-21 2013-04-23 Intel Corporation Solder in cavity interconnection technology

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US5056215A (en) * 1990-12-10 1991-10-15 Delco Electronics Corporation Method of providing standoff pillars
JPH05235003A (ja) 1992-02-26 1993-09-10 Fujitsu Ltd 半田バンプ形成方法およびそのためのマスク
JPH06183165A (ja) 1992-12-18 1994-07-05 Fujitsu Ltd メタルマスク及びその製造方法
JP3267167B2 (ja) 1995-09-20 2002-03-18 富士通株式会社 半導体装置とその製造方法
JP3686717B2 (ja) 1995-12-25 2005-08-24 富士通株式会社 はんだペースト印刷用マスク
US5738269A (en) * 1996-04-19 1998-04-14 Motorola, Inc. Method for forming a solder bump
JPH10163211A (ja) 1996-12-02 1998-06-19 Fujitsu Ltd バンプ形成用板部材の製造方法及びバンプ形成方法
JP3220419B2 (ja) 1996-12-27 2001-10-22 イビデン株式会社 多層プリント配線板
JPH11191673A (ja) 1997-12-25 1999-07-13 Victor Co Of Japan Ltd はんだプリコート方法
US20020046627A1 (en) * 1998-06-10 2002-04-25 Hitoshi Amita Solder powder, flux, solder paste, soldering method, soldered circuit board, and soldered joint product
JP2000049182A (ja) 1998-07-31 2000-02-18 Fujitsu Ltd はんだバンプの形成方法
WO2000010369A1 (fr) 1998-08-10 2000-02-24 Fujitsu Limited Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
JP3423930B2 (ja) 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
US6408511B1 (en) * 2000-08-21 2002-06-25 National Semiconductor, Inc. Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
JP3556922B2 (ja) * 2001-05-07 2004-08-25 富士通株式会社 バンプ形成方法
JP4629912B2 (ja) 2001-05-25 2011-02-09 富士通セミコンダクター株式会社 はんだバンプの形成方法
JP3461172B2 (ja) * 2001-07-05 2003-10-27 日東電工株式会社 多層配線回路基板の製造方法
US6586322B1 (en) * 2001-12-21 2003-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate using multiple photoresist layers
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP4142312B2 (ja) * 2002-02-28 2008-09-03 ハリマ化成株式会社 析出型はんだ組成物及びはんだ析出方法
JP4115306B2 (ja) * 2003-03-13 2008-07-09 富士通株式会社 半導体装置の製造方法
US6921860B2 (en) * 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts
JP4855667B2 (ja) * 2004-10-15 2012-01-18 ハリマ化成株式会社 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4892340B2 (ja) * 2004-03-22 2012-03-07 株式会社タムラ製作所 はんだ組成物及びこれを用いたバンプ形成方法
JPWO2005091354A1 (ja) * 2004-03-22 2008-02-07 株式会社タムラ製作所 はんだ組成物及びこれを用いたバンプ形成方法
JP4672352B2 (ja) * 2004-12-08 2011-04-20 三菱マテリアル株式会社 バンプ形成用ハンダペースト
JP2006165336A (ja) * 2004-12-08 2006-06-22 Mitsubishi Materials Corp バンプ形成用ハンダペースト
US8003897B2 (en) 2005-06-30 2011-08-23 Ibiden Co., Ltd. Printed wiring board
US8624132B2 (en) 2005-06-30 2014-01-07 Ibiden Co., Ltd. Printed wiring board
KR100905686B1 (ko) * 2005-06-30 2009-07-03 이비덴 가부시키가이샤 프린트 배선판
US7714233B2 (en) 2005-06-30 2010-05-11 Ibiden Co., Ltd. Printed wiring board
US8832935B2 (en) 2005-06-30 2014-09-16 Ibiden Co., Ltd. Method of manufacturing a printed wiring board
KR100905685B1 (ko) * 2005-06-30 2009-07-03 이비덴 가부시키가이샤 프린트 배선판
WO2007004658A1 (ja) * 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
US8017875B2 (en) 2005-06-30 2011-09-13 Ibiden Co., Ltd. Printed wiring board
US8022314B2 (en) 2005-06-30 2011-09-20 Ibiden Co., Ltd. Printed wiring board
WO2007004657A1 (ja) * 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
JP5021472B2 (ja) * 2005-06-30 2012-09-05 イビデン株式会社 プリント配線板の製造方法
JP5021473B2 (ja) * 2005-06-30 2012-09-05 イビデン株式会社 プリント配線板の製造方法
WO2008032566A1 (fr) * 2006-09-11 2008-03-20 Sanyo Electric Co., Ltd. Dispositif semi-conducteur et procédé pour le fabriquer
JP5238929B2 (ja) * 2006-09-11 2013-07-17 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
US7919353B2 (en) 2006-09-11 2011-04-05 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US8330277B2 (en) 2009-12-24 2012-12-11 Shinko Electric Industries Co., Ltd. Semiconductor element built-in device
JP2016122776A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 バンプ付きプリント配線板およびその製造方法

Also Published As

Publication number Publication date
JP4094982B2 (ja) 2008-06-04
US7452797B2 (en) 2008-11-18
TW200536650A (en) 2005-11-16
US20040209451A1 (en) 2004-10-21
TWI262115B (en) 2006-09-21

Similar Documents

Publication Publication Date Title
JP4094982B2 (ja) はんだ析出方法およびはんだバンプ形成方法
US7569164B2 (en) Solder precoating method
TWI430865B (zh) 釬焊膏組合物及其用途
US5145532A (en) Solder precipitating composition
JP4249164B2 (ja) はんだペースト組成物
US20050241731A1 (en) Flux composition and techniques for use thereof
CN101234455B (zh) 焊锡膏组合物及焊锡预涂法
JP4142680B2 (ja) はんだバンプ形成方法
US20100319967A1 (en) Inhibition of copper dissolution for lead-free soldering
EP2100486B1 (en) Method of producing conductive circuit board
KR20090039740A (ko) 땜납 회로 기판의 제조 방법
JP3115828U (ja) 配線基板
KR100203997B1 (ko) 땜납석출용 조성물 및 이조성물을 사용한 장착법
EP1952935B1 (en) Solder paste composition and solder precoating method
WO2017179704A1 (ja) はんだバンプ形成方法
JP2007083253A (ja) はんだペースト組成物
KR101170640B1 (ko) 땜납 페이스트 조성물 및 땜납 프리코트법
JP4242662B2 (ja) 低α線錫合金の製造方法
US20190350088A1 (en) Method of forming a solderable solder deposit on a contact pad
JP4666714B2 (ja) プリコート用半田組成物及び半田プリコート方法
JP4685081B2 (ja) 電子部品製造方法
JP2005199289A (ja) はんだペースト、半導体電子部品用バンプ、半導体電子部品及び半導体電子部品の実装方法
JP2005057117A (ja) はんだ付け方法および接合構造体ならびに電気／電子部品
JP2008109145A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071015

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4094982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees