JP4385061B2 - はんだペースト組成物およびその用途 - Google Patents

はんだペースト組成物およびその用途 Download PDF

Info

Publication number
JP4385061B2
JP4385061B2 JP2007140331A JP2007140331A JP4385061B2 JP 4385061 B2 JP4385061 B2 JP 4385061B2 JP 2007140331 A JP2007140331 A JP 2007140331A JP 2007140331 A JP2007140331 A JP 2007140331A JP 4385061 B2 JP4385061 B2 JP 4385061B2
Authority
JP
Japan
Prior art keywords
solder
powder
paste composition
pad
solder paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007140331A
Other languages
English (en)
Other versions
JP2008080396A (ja
Inventor
洋一 久木元
一輝 池田
均 櫻井
順弘 木下
正樹 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Harima Chemical Inc
Original Assignee
Renesas Technology Corp
Harima Chemical Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Harima Chemical Inc filed Critical Renesas Technology Corp
Priority to JP2007140331A priority Critical patent/JP4385061B2/ja
Priority to CNA2008100814451A priority patent/CN101314199A/zh
Priority to KR1020080017256A priority patent/KR20080104945A/ko
Priority to TW097106703A priority patent/TWI430865B/zh
Priority to US12/038,404 priority patent/US20080160331A1/en
Publication of JP2008080396A publication Critical patent/JP2008080396A/ja
Application granted granted Critical
Publication of JP4385061B2 publication Critical patent/JP4385061B2/ja
Priority to US12/831,667 priority patent/US20100270365A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244Powders, particles or spheres; Preforms made therefrom
    • B23K35/025Pastes, creams, slurries
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B22CASTING; POWDER METALLURGY
    • B22FWORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/10Metallic powder containing lubricating or binding agents; Metallic powder containing organic material
    • B22F1/105Metallic powder containing lubricating or binding agents; Metallic powder containing organic material containing inorganic lubricating or binding agents, e.g. metal salts
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/0557Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0215Metallic fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12014All metal or with adjacent metals having metal particles
    • Y10T428/12028Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y10T428/12035Fiber, asbestos, or cellulose in or next to particulate component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]

Description

本発明は、半導体チップ等の電子部品を電子回路基板に実装する前段階において、当該基板上にベタ塗りしてはんだをプリコートするのに適したはんだペースト組成物およびその用途に関する。
近年、電子機器等の小型化が進むなか、1つの電子回路基板上に多数の電子部品を積層してなる多層基板が主流となっており、例えば、互いに異なる複数品種の半導体チップを電子回路基板上に積層してなるSIP(System In Package)型の半導体装置(半導体パッケージ)が注目されている。このようなSIP型の半導体装置においては、一段目に搭載された半導体チップ(積層された半導体チップの内、最も電子回路基板側の半導体チップ)の主面を電子回路基板の主面と対向するように搭載し、半導体チップに形成されたバンプ(突起状の電極)と電極パッド(ボンディングリード)に備え付けた電極とをはんだ接続する、いわゆるフリップチップ接続が、小型化を実現する手段として有効である。
フリップチップ接続を行う場合、通常、はんだペーストを電子回路基板上にベタ塗りした後、加熱して、各電極表面にはんだをプリコートする方法が採用されている。これは、電子機器や電子部品の小型化に伴い、電子回路基板の電極も狭い範囲に多数の電極が極めて狭い間隔で形成されるようになり、電子回路基板のパッドの配列ピッチが微細化されている(例えば60〜80μm程度)ためであり、このようにファインピッチ化されたパッドに従来のようなスクリーン印刷法等ではんだペーストを正確に印刷することが難しいからである。
電子回路基板上にはんだペーストをプリコートするに際しては、具体的には、ソルダーレジスト(絶縁膜)の開口部内に配された複数のパッド上にはんだペーストを供給し、リフローすることで、半導体チップのバンプが接続される部分(バンプ接続部)に当たるパッドにはんだペーストを形成する。その際、パッド形状を、長手方向の一部に他よりも幅が広い幅広部を有する形状、すなわち図1に示すパッド1のように、幅広部1aの幅寸法(W1)が他の部分の幅寸法(W2)よりも大きくなるような形状とし、かつソルダーレジスト2間に配されたパッド1の幅広部1aに電極を備え付けるようにすると、ペーストの表面張力の作用にて、電極が配置された幅広部1a(すなわち、バンプ接続部)で瘤状に盛り上がった形状になるようはんだをプリコートできることが知られている。
このようなプリコート法に用いられるはんだペースト組成物としては、例えば、セルロースを所定の割合で含有したクリームはんだ(特許文献1参照)や、錫粒子の表面に鉛または錫−鉛合金を被覆した複合粒子をはんだ粉末としたクリームはんだ(特許文献2参照)が提案されている。
特開平5−391号公報 特開平5−96396号公報
しかしながら、従来のはんだペースト組成物を用いて前述したプリコートを行なった場合、様々な問題が生じることがあった。具体的には、図2(a)に示すように、瘤状にすべき部分(幅広部1a)以外の部分において一部に膨れ部3bが生じてしまい、その結果、膨れ部3bの分だけ瘤状部3aのはんだ量が不足してしまうという問題や、図2(b)に示すように、はんだ3の一部に欠落部4が生じてしまうという問題や、複数の電極間ではんだの高さにバラツキが生じるといった問題などである。これらいずれの問題が生じても、歩留りが悪くなり、満足しうる実装基板を得るにいたらない。なお、図2は、図1に示すような形状のパッドを配した電子回路基板にはんだをプリコートしたときに、パッド上に形成されるはんだのパターンを示す模式断面図である。
ところで、例えば半導体チップを電子回路基板にフリップチップ接続する場合、一般に、接合部の剥離を防止する目的で、半導体チップの主面と電子回路基板の主面との間にアンダーフィル樹脂が充填される。このアンダーフィル樹脂の供給は、通常、基板に半導体チップを搭載後、半導体チップの側面(辺)に沿って供給ノズルを移動させながら行われる。ところが、その際、例えば図3に示すように、半導体チップ10の端部10’と絶縁膜11の開口部の端部11’とが平面的にほぼ重なるような位置に半導体チップ10と電子回路基板12が配置されていると、アンダーフィル樹脂の注入口(すなわち、半導体チップの端部付近における隙間)が相対的に狭くなるため、半導体チップの主面における中心部にまでアンダーフィル樹脂を充填させにくいという問題が生じる。そこで、アンダーフィル樹脂の充填性を改善するために、アンダーフィル樹脂の供給ノズルが移動する領域において、図4に示すように、絶縁膜11の開口を広げて半導体チップ10の端部10’と絶縁膜11の開口部の端部11’ とが平面的に重ならないようにするとともに、パッド1の一端1’を長くしてパッド1の一部を露出させる(換言すれば、長くした側のパッド1の端部1’が半導体チップ10の端部10’よりもさらに基板外側に位置するように位置させる)ことにより、アンダーフィル樹脂の注入口を大きくするといった手法が採用されることがあった。この手法によれば、図5に示すように、供給ノズル14から供給されたアンダーフィル樹脂17は、充分な広さを持った注入口から中心部にまでスムーズに充填することができる。
このようにアンダーフィル樹脂の注入口を大きくする手法を採る場合、前述した幅広部を有するパッドは、図6に示すパッド1のように、長手方向の一端から幅広部1aまでの長さ(図6中のL1)と他端から幅広部1aまでの長さ(図6中のL3)が異なる形状となる。
しかしながら、このような長手方向の一端から幅広部までの長さと他端から幅広部までの長さが異なる形状のパッドを用いると、プリコートしたはんだに膨れ部や欠落部や高さのバラツキが生じるといった前述の問題が、より顕著に現われる傾向があった。詳しくは、例えば、図7に示すパッド1のように、L1の長さとL3の長さとがほぼ同じである場合(換言すれば、絶縁膜11の開口部内において幅広部1aがパッド1の延在する方向におけるほぼ中心に形成されている場合)、応力がパッドの中心に集中するため、中心に設けられた幅広部1aにはんだペーストが集約され、瘤状に盛り上がった形状にすることができるが、図6に示すパッド1のように、L1の長さとL3の長さが異なると、パッドに生じる応力がばらつくため、幅広部1a以外の位置にはんだペーストが集約してしまうのである。幅広部1aにはんだペーストが集約されないと、フリップチップ接続をした際に突起状電極にはんだペーストが供給され難くなるため、半導体チップの実装不良を引き起こす。
そこで、本発明の課題は、電子回路基板上にベタ塗りしてはんだをプリコートした際に、パッドの形状に関わらず、膨れや欠落が生じることなく、高さにバラツキがないはんだを形成することができるはんだペースト組成物と、これを用いたはんだプリコート方法および実装基板とを提供することである。
本発明者らは、上記課題を解決すべく鋭意研究を重ねた結果、はんだ粉末または析出型はんだ材料を構成する金属種と電極表面を構成する金属種のいずれとも異なる金属種の金属粉を特定量含有させることにより、前記課題を一挙に解決しうることを見出し、本発明を完成した。
すなわち、本発明は、以下の構成からなる。
(1)電極表面にはんだをプリコートするのに用いられるはんだペースト組成物であって、はんだ粉末およびフラックスを含むとともに、前記はんだ粉末を構成する金属種と前記電極表面を構成する金属種のいずれとも異なる金属種の金属粉を、前記はんだ粉末総量に対して0.1重量%以上20重量%以下の割合で含有している、ことを特徴とするはんだペースト組成物。
(2)前記はんだ粉末は、はんだ合金からなる、前記(1)記載のはんだペースト組成物。
(3)前記はんだ粉末は、金属錫からなる、前記(1)記載のはんだペースト組成物。
(4)電極表面にはんだをプリコートするのに用いられるはんだペースト組成物であって、
加熱によりはんだを析出させる析出型はんだ材料およびフラックスを含むとともに、前記析出型はんだ材料中の金属成分を構成する金属種と前記電極表面を構成する金属種のいずれとも異なる金属種の金属粉を、前記析出型はんだ材料中の金属成分の総量に対して0.1重量%以上20重量%以下の割合で含有している、ことを特徴とするはんだペースト組成物。
(5)前記析出型はんだ材料は、錫粉末と、鉛、銅および銀から選ばれる金属の塩とを含むものである、前記(4)記載のはんだペースト組成物。
(6)前記析出型はんだ材料は、錫粉末、および、銀イオンおよび銅イオンから選ばれる少なくとも1種と、アリールホスフィン類、アルキルホスフィン類およびアゾール類から選ばれる少なくも1種との錯体を含むものである、前記(4)記載のはんだペースト組成物。
(7)前記電極がCu電極であるとき、前記金属粉は、Ni、Pd、Pt、Au、CoおよびZnからなる群より選ばれる少なくとも1種である、前記(1)〜(6)のいずれかに記載のはんだペースト組成物。
(8)長手方向の一部に他よりも幅が広い幅広部を有する形状であるパッドが配された電子回路基板上にはんだペースト組成物を塗布した後、加熱することにより、前記パッドの幅広部に備え付けられた電極表面にはんだをプリコートする方法であって、前記はんだペースト組成物として前記(1)〜(7)のいずれかに記載のはんだペースト組成物を用いる、ことを特徴とするはんだプリコート方法。
(9)前記パッドは、長手方向の一端から幅広部までの長さと他端から幅広部までの長さとが異なる形状である、前記(8)記載のはんだプリコート方法。
(10)前記(1)〜(7)のいずれかに記載のはんだペースト組成物を用いてプリコートされたはんだによって、電子回路基板上に搭載された電子部品が熱圧着されている、ことを特徴とする実装基板。
(11)前記電子回路基板の主面には、開口部を有する絶縁膜と該開口部内に配された複数のパッドとが形成され、前記パッドが長手方向の一部に他よりも幅が広い幅広部を有する形状を呈しており、かつ前記幅広部に備え付けられた電極と前記電子部品の主面に設けられた電極とが前記はんだによってフリップチップ接続されてなる、前記(10)記載の実装基板。
(12)前記パッドは、長手方向の一端から幅広部までの長さと他端から幅広部までの長さとが異なる形状であるとともに、幅広部までの長さが長い方の端部が前記電子部品の端部よりもさらに基板外側に位置するように配されている、前記(11)記載の実装基板。
(13)前記電子回路基板と前記電子部品との間にアンダーフィル樹脂が充填されてなる、前記(11)または(12)記載の実装基板。
本発明によれば、電子回路基板上にベタ塗りしてはんだをプリコートした際に、パッドの形状に関わらず、膨れや欠落が生じることなく、高さにバラツキがないはんだを形成することができ、歩留りが向上する、という効果がある。さらに、これにより、電子回路基板に電子部品をはんだを用いてフリップチップ接続する際に、膨れや欠落が生じることなく、高さにバラツキがないはんだを形成しつつ、アンダーフィル樹脂の充填性も確保することができるという効果も得られる。
本発明のはんだペースト組成物は、電極表面にはんだをプリコートするのに用いられるものである。具体的には、本発明のはんだペースト組成物は電子回路基板上にベタ塗りし、次いで、はんだペースト組成物をベタ塗りした基板を加熱すると、基板の電極部分に熔融したはんだが付着してプリコートされるのである。
例えば、スクリーン印刷等によるはんだペースト組成物の印刷において使用するスクリーンマスクには、電子回路基板上の個々の電極ごとに開口したものではなく、複数の電極を含む広い範囲に開口したものを使用する。具体的には、クワッドフラットパッケージ(QFP)の場合には、複数の電極を小ピッチで並列させたQFPの各辺ごとの形状に、又はそれらの辺を含むQFP全体の形状に開口したスクリーンマスクを使用し、小ピッチで配列された多数の電極を含む広い範囲に、個々の電極の位置や形状を無視してラフにはんだペースト組成物をベタ塗りすればよい。
本発明のはんだペースト組成物は、はんだ粉末もしくは析出型はんだ材料とフラックスとを含む。以下、はんだ粉末とフラックスとを含むはんだペースト組成物を第1の実施態様、析出型はんだ材料とフラックスとを含むはんだペースト組成物を第2の実施態様とし、まず、第1の実施態様のはんだペースト組成物に関して説明する。
第1の実施態様において、はんだ粉末は、はんだ合金からなる粉末(はんだ合金粉末)であってもよいし、金属錫からなる粉末(金属錫粉末)であってもよい。また、はんだ粉末としてはんだ合金粉末と金属錫粉末とを併用することもできる。
前記はんだ合金粉末の組成としては、公知の各種はんだ合金粉末が採用可能であり、例えば、Sn(錫)−Pb(鉛)系、Sn−Ag(銀)系、Sn−Cu(銅)系等のはんだ合金粉末のほか、Sn−Ag−In(インジウム)系、Sn−Ag−Bi(ビスマス)系、Sn−Ag−Cu系等の無鉛はんだ合金粉末が挙げられる。これらの中でも特に、鉛を含まない(鉛フリーの)無鉛はんだ合金粉末が好ましい。また、これらのはんだ合金粉末は、それぞれ単独で使用できるほか、2種以上をブレンドして併用してもよく、例えばSn−Ag−In系とSn−Ag−Bi系とをブレンドし、Sn−Ag−In−Bi系等としてもよい。
例えば、Sn−Ag系はんだ合金粉末は、その組成中、Agの含有量が0.5〜5.0重量%であり、残部がSnであるのが好ましい。また、該Sn−Ag系はんだ合金粉末に必要に応じてSnおよびAg以外の成分(In、Bi、Cu等)を添加する場合には、その含有量は0.1〜15重量%であるのがよい。
前記金属錫粉末は、錫金属の含有量が100重量%である粉末である。該金属錫粉末を用いることにより、例えばはんだ合金粉末を用いた場合に比べ、電子部品の端子(Auスタッドバンプなど)と接合した際に接合部に形成される金属間化合物の種類が少なくなるので、接合部の機械特性などに優れ、より信頼性の高い接合を与えることができる、という利点が得られる。
第1の実施態様におけるはんだ粉末は、はんだ合金粉末または金属錫粉末のいずれであっても、その平均粒子径が0.5〜30μm、好ましくは1〜10μmであるのがよい。なお、本明細書において、平均粒子径は、粒度分布測定装置で測定して得られる値である。
フラックスは、通常、ベース樹脂、溶剤およびチキソトロピー剤等を含有するものである。
前記ベース樹脂としては、例えば、ロジン、アクリル樹脂等が挙げられる。ベース樹脂は1種のみであってもよいし、2種以上を併用してもよい。例えばロジンとアクリル樹脂を混合して使用することもできる。ベース樹脂の含有量は、フラックス総量に対して0.5〜80重量%、好ましく20〜80重量%であるのがよい。
前記ロジンとしては、従来からフラックス用途で用いられているロジンおよびその誘導体を使用することができる。具体的には、例えば、通常のガム、トール、ウッドロジンが挙げられ、その誘導体として熱処理した樹脂、重合ロジン、水素添加ロジン、ホルミル化ロジン、ロジンエステル、ロジン変性マレイン酸樹脂、ロジン変性フェノール樹脂、ロジン変性アルキド樹脂等が挙げられる。なお、ロジンの等級は特に限定されるものではなく、例えばWW級等が好ましく用いられる。
前記アクリル樹脂としては、分子量が10,000以下、好ましくは3,000〜8,000のものが好ましく用いられる。分子量が10,000を超えるアクリル樹脂であると、耐亀裂性や耐剥離性が低下するおそれがある。また、活性作用を助長するためには、酸価は30以上のものが好ましく、はんだ付け時に軟化している必要があることを考慮すると、軟化点は230℃以下であるのが好ましい。そのため、例えば(メタ)アクリル酸、その各種エステル、クロトン酸、イタコン酸、(無水)マレイン酸およびその各種エステル、(メタ)アクリロニトリル、(メタ)アクリルアミド、塩化ビニル、酢酸ビニル等の重合性不飽和基を有するモノマーなどを使用し、過酸化物等の触媒を用いて、塊状重合法、液状重合法、懸濁重合法、乳化重合法等のラジカル重合により重合されたアクリル樹脂を使用するのがよい。
前記溶剤としては、特に制限はなく、例えば、ヘキシルカルビトール、ブチルカルビトール、オクチルカルビトール、ミネラルスピリット等の通常、フラックスに用いられる溶剤を使用することができるが、電極表面にはんだを均一に付着させるうえでは、比重が1より高い溶剤が好ましい。比重が1より高い溶剤としては、具体的には、例えば、エチレングリコール、ジエチレングリコール、トリエチレングリコール、プロピレングリコール、フェニルグリコール、ベンジルグリコール、フェニルプロピレングリコール、1,3−ブチレングリコール等のグリコール類;メチルカルビトール、フェニルカルビトール、ベンジルカルビトール等のカルビトール類;ペンタエチレングリコールモノブチルエーテル、エチレングリコールモノフェニルエーテル(フェニルセロソルブ)、トリエチレングリコールモノメチルエーテル、プロピレングリコールフェニルエーテル等のその他のグリコールエーテル類;フタル酸ジメチル、フタル酸ジエチル、フタル酸ジブチル等のフタル酸エステル類;マレイン酸ジメチル、マレイン酸ジエチル等のマレイン酸エステル類;N−メチル−2−ピロリドン等の2−ピロリドン類等が挙げられる。これらの中でも、沸点が180〜350℃、より好ましくは220〜320℃程度であるものがよい。溶剤は1種のみであっても良いし、2種以上を併用してもよい。溶剤の含有量は、フラックス総量に対して5〜50重量%、好ましくは10〜30重量%であるのが好ましい。
前記チキソトロピー剤としては、例えば、硬化ひまし油、水素添加ひまし油、蜜ロウ、カルナバワックス等が挙げられる。チキソトロピー剤の含有量は、フラックス総量に対して1〜50重量%であるのがよい。
さらに、前記フラックスは、必要に応じて、活性剤を含有していてもよい。活性剤としては、例えば、エチルアミン、プロピルアミン、ジエチルアミン、トリエチルアミン、エチレンジアミン、アニリン等のハロゲン化水素酸塩、乳酸、クエン酸、ステアリン酸、アジピン酸、ジフェニル酢酸、安息香酸等の有機カルボン酸等が挙げられる。活性剤の含有量は、フラックス総量に対して0.1〜30重量%であるのがよい。
また、前記フラックスには、従来からフラックスのベース樹脂として公知のポリエステル樹脂、フェノキシ樹脂、テルペン樹脂等の合成樹脂等を併用することや、酸化防止剤、防黴剤、つや消し剤等の添加剤を添加することもできる。
本発明のはんだペースト組成物において、はんだ粉末とフラックスとの重量比(はんだ粉末:フラックス)は、特に制限されないが、70:30〜20:80程度であるのがよい。
第1の実施態様のはんだペースト組成物においては、前記はんだ粉末を構成する金属種と前記電極表面を構成する金属種のいずれとも異なる金属種の金属粉(以下「異種金属粉」と称することもある)を含有することが重要である。このような異種金属粉を含有させることにより、電子回路基板上にベタ塗りしてはんだをプリコートした際に、はんだの高さにバラツキを生じたり、膨れや欠落を生じたりするのを回避できるのである。このような効果を奏するのは、前記異種金属粉を添加することにより、接合界面での金属間化合物の形成が抑制され、その結果、加熱中のはんだの流動性の低下が防止されるからであると推測される。
異種金属粉は、前記はんだ粉末を構成する金属種と前記電極表面を構成する金属種のいずれとも異なる金属種からなるものであれば、特に制限はなく、本発明のはんだペースト組成物を適用する電極の種類や用いたはんだ粉末の種類に応じて、例えば、Ni、Pd、Pt、Au、Co、Zn等のなかから適宜選択すればよい。例えば、電極がCu電極であるときには、前記異種金属粉は、Ni、Pd、Pt、Au、CoおよびZnからなる群より選ばれる少なくとも1種であることが好ましい。
前記異種金属粉の平均粒子径は、特に制限されないが、通常、0.01〜10μm、好ましくは0.1〜3μmであるのがよい。前記異種金属粉の平均粒子径が小さすぎると、はんだぬれ性に悪影響を及ぼしやくすなり、一方、大きすぎると、はんだ高さにばらつきを生じやすくなる。また、前記異種金属粉の平均粒子径は、前記はんだ粉末の平均粒子径に対して0.001〜5倍、好ましくは0.01〜1倍程度の大きさであるのがよい。はんだ粉末に対して異種金属粉が大きすぎると、均一なプリコートが阻害されやすい。
前記異種金属粉の含有量は、前記はんだ粉末総量に対して0.1重量%以上、20重量%以下でなければならない。好ましくは、0.2重量%以上、8重量%以下であるのがよく、より好ましくは、0.8重量%以上、5重量%以下であるのがよい。異種金属粉の含有量が前記範囲よりも少ないと、本発明の効果が充分に得られず、一方、前記範囲よりも多いと、はんだ光沢が悪化する傾向があるとともに、添加量をあまりに増やしてもそれに見合うだけの効果が得られない。
次に、第2の実施態様における本発明のはんだペースト組成物に関して説明する。
第2の実施態様は、前述した第1の実施態様における「はんだ粉末」を「析出型はんだ材料」に変えた態様である。すなわち、第2の実施態様は、加熱によりはんだを析出させる析出型はんだ材料およびフラックスを含むものであり、このような態様のはんだペースト組成物は、一般に、析出型はんだペースト組成物と称される。
析出型はんだペースト組成物とは、例えば、錫粉末と、有機酸の鉛塩などとを含むものであり、該組成物を加熱すると、有機酸鉛塩の鉛原子が錫原子と置換して遊離し、過剰の錫金属粉末中に拡散してSn−Pb合金を形成するものである。つまり、析出型はんだ材料とは、加熱によりはんだを析出させるものであり、例えば、錫粉末と金属の塩または錯体とを組合せたものがこれに該当する。このような析出型はんだペースト組成物であれば、微細なピッチでも正確に電極上にはんだを形成することができ、かつボイドの発生を抑制することができる。
前記析出型はんだ材料は、具体的には、(a)錫粉末と、鉛、銅および銀から選ばれる金属の塩とを含むものであるか、(b)錫粉末、および、銀イオンおよび銅イオンから選ばれる少なくとも1種と、アリールホスフィン類、アルキルホスフィン類およびアゾール類から選ばれる少なくも1種との錯体を含むものである、ことが好ましい。また、前記(a)の金属塩と前記(b)の錯体とは混合して錫粉末と組合せることもできる。なお、前記「錫粉末」は、金属錫粉末のほか、例えば、銀を含有する錫−銀系の錫合金粉末や銅を含有する錫−銅系の錫合金粉末なども含むものとする。前記錫粉末と、前記金属の塩または錯体との比率(錫粉末の重量:金属の塩および/または錯体の重量)は99:1〜50:50程度、好ましくは97:3〜60:40程度とするのがよい。
前記金属の塩としては、例えば、有機カルボン酸塩、有機スルホン酸塩などが挙げられる。
前記有機カルボン酸塩における有機カルボン酸としては、炭素数1〜40のモノまたはジカルボン酸を使用することができる。具体的には、ギ酸、酢酸、プロピオン酸などの低級脂肪酸、カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、オレイン酸、リノール酸などの動植物油脂から得られる脂肪酸、2,2−ジメチルペンタン酸、2−エチルヘキサン酸、イソノナン酸、2,2−ジメチルオクタン酸、n−ウンデカン酸などの有機合成反応から得られる各種合成酸、ピマル酸、アビエチン酸、デヒドロアビエチン酸、ジヒドロアビエチン酸などの樹脂酸、石油から得られるナフテン酸などのモノカルボン酸とトール油脂肪酸または大豆脂肪酸から合成して得られるダイマー酸、ロジンを二量化させた重合ロジンなどのジカルボン酸などであり、これらを2種以上含むものでもよい。
前記有機スルホン酸塩における有機スルホン酸としては、例えば、メタンスルホン酸、2−ヒドロキシエタンスルホン酸、2−ヒドロキシプロパン−1−スルホン酸、トリクロロメタンスルホン酸、トリフロロメタンスルホン酸、ベンゼンスルホン酸、トルエンスルホン酸、フェノールスルホン酸、クレゾールスルホン酸、アニソールスルホン酸、ナフタレンスルホン酸などが挙げられ、これらを2種以上含むものでもよい。
前記した銀や銅の錯体としては、具体的には、銀イオンおよび/または銅イオンと、アリールホスフィン類、アルキルホスフィン類およびアゾール類から選ばれる少なくとも1種との錯体が挙げられる。
前記ホスフィン類としては、例えば、トリフェニルホスフィン、トリ(o−、m−又はp−トリル)ホスフィン、トリ(p−メトキシフェニル)ホスフィン等のアリールホスフィン類、トリブチルホスフィン、トリオクチルホスフィン、トリス(3−ヒドロキシプロピル)ホスフィン、トリベンジルホスフィン等が好適に用いられる。
なお、アリールホスフィン類またはアルキルホスフィン類との錯体は、カチオン性であるので、カウンターアニオンが必要である。このカウンターアニオンとしては、有機スルホン酸イオン、有機カルボン酸イオン、ハロゲンイオン、硝酸イオンまたは硫酸イオンが適当である。これらは、単独であるいは2種以上を併用して使用することができる。
前記カウンターアニオンとして使用される有機スルホン酸としては、例えば、メタンスルホン酸、トルエンスルホン酸、フェノールスルホン酸等が好適である。また、カウンターアニオンとして使用される有機カルボン酸としては、例えば、ギ酸、酢酸、シュウ酸、乳酸、トリクロロ酢酸、トリフルオロ酢酸又はパーフルオロプロピオン酸が好適であり、酢酸、乳酸、トリフルオロ酢酸等が特に好適に用いられる。
前記アゾール類としては、例えば、テトラゾール、トリアゾール、ベンゾトリアゾール、イミダゾール、ベンズイミダゾール、ピラゾール、インダゾール、チアゾール、ベンゾチアゾール、オキサゾール、ベンゾオキサゾール、ピロール、インドール又はこれらの誘導体の一種又は二種以上の混合物を使用することができる。これらの中でも、5−メルカプト−1−フェニルテトラゾール、3−メルカプト−1,2,4−トリアゾール、ベンゾトリアゾール、トリルトリアゾール、カルボキシベンゾトリアゾール、イミダゾール、ベンズイミダゾール、2−オクチルベンズイミダゾール、2−メルカプトベンズイミダゾール、ベンゾチアゾール、2−メルカプトベンゾチアゾール、ベンゾオキサゾール、2−メルカプトベンゾオキサゾール等が好適に用いられる。
第2の実施態様において、「析出型はんだ材料」を用いる点以外については第1の実施態様と同様であり、前述した第1の実施態様の説明を、「はんだ粉末」を「析出型はんだ材料」と読み替えて適用することができる。ただし、異種金属粉およびその含有量に関しては、第2の実施態様では、前記異種金属粉として、前記析出型はんだ材料中の金属成分を構成する金属種と前記電極表面を構成する金属種のいずれとも異なる金属種の金属粉が用いられ、このような異種金属粉を、前記析出型はんだ材料中の金属成分の総量に対して0.1重量%以上20重量%以下の割合で含有する(好ましい範囲およびより好ましい範囲は第1の実施態様と同じである)。つまり、異種金属粉に関する記載では、前述した第1の実施態様の説明において、「はんだ粉末」を「析出型はんだ材料中の金属成分」と読み替えればよい。
本発明のはんだペースト組成物を用いて形成されたはんだは、膨れや欠落がなく、高さは通常10〜20μm程度であり、この高さのバラツキが少ない。また、本発明のはんだペースト組成物を用いれば、このはんだを狭ピッチで配列することが可能であり、約70μm程度以下のピッチにも対応することができる。
本発明のはんだプリコート方法は、長手方向の一部に他よりも幅が広い幅広部を有する形状であるパッドが配された電子回路基板上に、前述した本発明のはんだペースト組成物を塗布した後、加熱することにより、前記パッドの幅広部に備え付けられた電極表面にはんだをプリコートする方法である。このようなはんだプリコート方法によれば、膨れや欠落がなく、高さのバラツキが少ないはんだを容易に形成することができる。詳しくは、パッドの幅広部以外の部分に膨れが生じたり、はんだの一部に欠陥が生じたりすることがなく、複数の幅広部に高さのバラツキが少ない瘤状のはんだを形成できる。
本発明のはんだプリコート方法においては、前記パッド1の形状は、図7に示すように、幅広部1aが長手方向のほぼ中心に位置する形状であることが、幅広部1aに上述のように良好な瘤状のはんだを形成させるうえで好ましい。しかし、例えば半導体チップを電子回路基板にフリップチップ接続した後、これらの間にアンダーフィル樹脂を充填する際の樹脂の充填性を考慮すると、パッド1の形状は、図6に示すように、長手方向の一端から幅広部1aまでの長さ(L1)と他端から幅広部1aまでの長さ(L3)とが異なる形状であることが好ましい。この図6に示すような形状のパッドでは、従来、幅広部1aに良好な瘤状のはんだを形成することが難しかったのであるが、本発明のはんだプリコート方法では、本発明のはんだペースト組成物を用いることにより、図6に示すような形状のパッドであっても良好な瘤状のはんだを幅広部1aに形成することができる。なお、電子回路基板12に設けられる複数のパッド1は、全て同じ形状であってもよいし、例えば図8に示すように、異なる位置に幅広部1aを有する形状の2種類のパッド1x、1yを2列に交互に配するようにしてもよい。この場合、各部の寸法は、具体的には、例えば図8中、Lx1:86μm程度、Lx2:50μm程度、Lx3:164μm程度、Ly1:190μm程度、Ly2:50μm程度、Ly3:60μm程度、L4(パッド1xとパッド1yの間隔):40μm程度、L5(パッド1xの幅広部1a中心とパッド1yの幅広部1a中心の間隔):104μm程度とすればよい。
なお、図6〜図8において、(a)は電子回路基板に設けられた複数のパッドを示す平面図であり、(b)はx−x断面における断面図である。
本発明のはんだプリコート方法は、具体的には、本発明のはんだペースト組成物をスクリーン印刷等で基板上にベタ塗りで塗布し、その後、例えば150〜200℃程度でプリヒートを行い、最高温度170〜280℃程度でリフローを行えばよい。基板上への塗布およびリフローは、大気中で行ってもよいし、N2、Ar、He等の不活性雰囲気中で行ってもよい。
なお、本発明のはんだプリコート方法では、本発明のはんだペースト組成物は、長手方向の一部に他よりも幅が広い幅広部を有する形状のパッドが配された電子回路基板に適用するが、本発明のはんだペースト組成物は、これに限定されるものではなく、長手方向の幅が均等な形状(幅広部を有さない帯状)のパッドが配された電子回路基板に適用してもよい。
本発明の実装基板は、前述した本発明のはんだペースト組成物を用いてプリコートされたはんだによって、電子回路基板上に搭載された電子部品が熱圧着されているものである。好ましくは、本発明の実装基板におけるはんだは、前述した本発明のはんだプリコート方法により形成されたものであるのがよい。
以下、本発明の実装基板の好ましい実施形態について、図面を用いて説明する。
図9は、電子回路基板12に複数の電子部品(半導体チップ)を積層してなる半導体装置(実装基板)の概略断面図である。この半導体装置においては、本発明のはんだペースト組成物を用いて電子回路基板12にプリコートされたはんだによって、第一の電子部品として半導体チップ(マイコンチップ)10Aがバンプ16を介してフリップチップ接続により搭載されている。該半導体チップ10Aの上には、さらに、第二の電子部品としての半導体チップ(DDR2−SDRAM)10Bがワイヤー13Bを用いたワイヤーボンド接続により搭載され、さらにその上には第三の電子部品としての半導体チップ(SDRAM)10Cがワイヤー(13C)を用いたワイヤーボンド接続により搭載されている。そして、搭載した第一、第二および第三の電子部品の周囲がモールド樹脂18で覆われている。
前記実施形態の実装基板は、図10〜図14に示す過程を経て作製することができる。なお、図10〜図14において、(a)は各過程における状態を示す概略平面図であり、(b)はその断面図である。
前記実施形態における電子回路基板12には、まず、図10に示すように、その主面に、複数の開口部を有する絶縁膜(ソルダーレジスト)11が形成され、その開口部内に複数のパッド1A、1B、1Cが形成される。パッド1Aには、はんだペースト組成物をプリコートして第一の電子部品が接続され、パッド1Bには、ワイヤー13Bによって第二の電子部品が接続され、パッド1Cには、ワイヤー13Cによって第三の電子部品が接続される。
前記パッド1Aは、詳しくは、図6に示すように、長手方向の一部に他よりも幅が広い幅広部1aを有し、かつ、長手方向の一端から幅広部1aまでの長さ(L1)と他端から幅広部までの長さ(L3)とが異なる形状になっている。そして、このパッド1Aは、図4に示すように、幅広部1aまでの長さが長い方の端部1’が、前記電子部品の端部10’よりもさらに基板外側に位置するように配されている。このように、特定形状のパッド1Aを特定の配置で設けることにより、後述するアンダーフィル樹脂の充填に際し、図5に示すように、アンダーフィル樹脂の供給ノズル14が移動する領域において樹脂注入口を広げることができ、アンダーフィル樹脂の充填性を改善することができる。しかも、従来は、上記のようにパッドが図6に示すような形状(長手方向の一端から幅広部までの長さと他端から幅広部までの長さとが異なる形状)であると、幅広部に良好な瘤状のはんだを形成しにくい傾向があったところ、本発明によれば、このようなパッド形状であっても、膨れや欠落がなく、高さのバラツキが少ない瘤状のはんだを幅広部に形成することができる。なお、図4は、電子回路基板12に第一の電子部品である半導体チップ10Aをフリップチップ接続により搭載した過程を示す図11(b)における要部(破線で囲った部分)の拡大断面図であり、図5は、アンダーフィル樹脂を充填した過程を示す図12(b)における要部(破線で囲った部分)の拡大断面図である。
前記パッド1Bおよび1Cについては、従来公知のワイヤーボンド接続が適用可能なものであれば、その形状等に特に制限はない。また、電子回路基板12に関しては、特に制限されるものではなく、従来公知の半導体装置に適用されているものを用いればよい。なお、電子回路基板12の主面の裏側には、該回路基板を外部電気回路基板の配線導体と電気的に接続するためのはんだボール(図示せず)が設けられている。
前記電子回路基板12のパッド1Aの幅広部1aには、上述した本発明のはんだプリコート方法によって瘤状のはんだが形成される。そして、電子回路基板12の主面に半導体チップ10Aの主面が対向するように、かつ前記瘤状のはんだと半導体チップの電極15に設けられたバンプ16とが合致するように位置決めして、第一の電子部品である半導体チップ10Aが搭載される。このようにして、前記幅広部1aに備え付けられた電極(図示せず)と前記電子部品の主面に設けられた電極15とが前記はんだによってフリップチップ接続されている。
電子回路基板12と第一の電子部品である半導体チップ10Aとをフリップチップ接続した後、図12に示すように、電子回路基板12と半導体チップ10Aとの間にアンダーフィル樹脂17が充填される。アンダーフィル樹脂17を充填することにより、電子回路基板12と半導体チップ10Aの接合部の剥離を防止することができる。アンダーフィル樹脂17としては、特に制限はなく、当該用途に通常用いられている樹脂を適用することができる。また、アンダーフィル樹脂17は、必要に応じてフィラー等を含有させたものであってもよい。上述したように、本実施形態によれば、アンダーフィル樹脂を充填するに際して良好な充填性が得られる。
アンダーフィル樹脂を充填したのち、図13に示すように、第一の電子部品10Aの上に、第二の電子部品としての半導体チップ10Bと第三の電子部品としての半導体チップ10Cとが順次積み重ねられる。そして、図14に示すように、前記パッド1Bと第二の電子部品である半導体チップ10Bとがワイヤー13Bで接続され、前記パッド1Cと第三の電子部品である半導体チップ10Cとがワイヤー13Cで接続される。その後、従来公知の一括モールド方式によりモールド樹脂18で周囲を覆われて、図9に示す半導体装置となる。モールド樹脂18としては、特に制限はなく、当該用途に通常用いられている樹脂を適用することができる。
なお、上記実施形態は、第二の電子部品および第三の電子部品を搭載してなる多層実装基板であるが、本発明の実装基板はこれに限定されるものではなく、電子回路基板に1つの電子部品のみが搭載された形態であってもよいことは言うまでもない。
以下、実施例を挙げて本発明を詳細に説明するが、本発明は以下の実施例に限定されるものではない。
[実施例1〜10および比較例1〜7]
まず、WW級トールロジン70重量部、ベンジルカルビトール(溶剤;比重1.08)20重量部、水素添加ひまし油(チキソトロピー剤)10重量部を混合して120℃で加熱熔融させ、室温に冷却して粘性を有するフラックスを調製した。
はんだ粉末としてAg含有量が3.5重量%であるSn−Ag系はんだ合金粉末(Sn−3.5Ag)および金属錫粉末(Sn)のうち表1に示すものを60重量部と、異種金属粉として表1に示す金属種の金属粉を表1に示す量(比較例1および比較例7においては無添加)と、上記で調製したフラックス40重量部とをコンディショニングミキサー((株)シンキー製「あわとり練太郎」)を用いて混練し、銅電極用のはんだペースト組成物を得た。
Figure 0004385061
上記で得られた各はんだペースト組成物を用いて、はんだの平均高さ、そのバラツキ、はんだの膨れ、およびはんだの欠落について評価した。各評価方法を以下に示すとともに、その結果を表2に併せて示す。
<はんだの平均高さおよび高さのバラツキ>
図6に示すパッド1のように長手方向の一部に他よりも幅が広い幅広部を有し、かつ長手方向の一端から幅広部までの長さと他端から幅広部までの長さとが異なる形状であるパッド(図6中、W1:30μm、W2:20μm、L:300μm、L1:200μm、L2:50μm、L3:50μmであるパッド1)が60μmピッチで配されてなる電子回路基板を用い、各パッドの幅広部に備え付けられた銅電極とその周辺ソルダーレジスト上に、上記で得られた各はんだペースト組成物を厚さ100μmでベタ状に印刷し、最高温度260℃のリフロープロファイルを使用して加熱した。次いで、該基板を60℃のブチルカルビトール溶液を入れた超音波洗浄機に浸漬し、フラックス残渣を除去した。その後、電極上のはんだ高さを焦点深度計((株)キーエンス製)により20点測定し、その平均値を算出して「はんだの平均高さ」とし、その標準偏差を算出して「高さのバラツキ」とした。
<はんだの膨れおよびはんだの欠落>
上記<はんだの平均高さおよび高さバラツキ>において得られたプリコート状態のはんだの外観を顕微鏡にて観察し、「はんだの膨れ」の有無および「はんだの欠落」の有無を確認した。
Figure 0004385061
表2から明らかなように、はんだ粉末としてはんだ合金を用いた実施例1〜8のはんだペースト組成物を用いて形成されたはんだは、高さのバラツキが小さく、膨れや欠落も生じていないことがわかる。また、はんだ粉末として金属錫を用いた実施例9〜10のはんだペースト組成物においても、同様に良好な結果が得られている。
これに対し、はんだ粉末としてはんだ合金を用いたはんだペースト組成物であって、異種金属粉を添加しなかった比較例1、はんだ粉末と同じ金属種である錫粉や銀粉を添加した比較例2と比較例5、電極と同じ金属種である銅粉を添加した比較例3、金属粉の添加量が少なすぎる比較例4の各はんだペースト組成物を用いて形成されたはんだは、いずれも、高さのバラツキが大きく、膨れおよび欠落が認められる結果となった。また、はんだ粉末として金属錫を用いたはんだペースト組成物においても、電極と同じ金属種である銅粉を添加した比較例6、金属粉を添加しなかった比較例7は、高さのバラツキが大きく、膨れおよび欠落が認められる結果となった。
[実施例11]
まず、WW級トールロジン70重量部、ベンジルカルビトール(溶剤;比重1.08)25重量部、水素添加ひまし油(チキソトロピー剤)5重量部を混合して120℃で加熱熔融させ、室温に冷却して粘性を有するフラックスを調製した。
次に、銀化合物([Ag{P(C6534+ CH3SO3 - ; 当該銀化合物中の銀の含有率は8重量%)と、上記で調製したフラックスとを、1:1(重量比)の割合で3本ロールを用いて均一に混合して、銀化合物混合フラックスを調製した。その後、錫粉60重量部と、銀化合物混合フラックス40重量部と、異種金属粉としてパラジウムの金属粉を0.6重量部(錫粉に対して1重量%に相当)とを混ぜ合わせ、コンディショニングミキサー((株)シンキー製「あわとり練太郎」)を用いて混練し、銅電極用の析出型はんだペースト組成物を得た。
[比較例8]
実施例11においてパラジウムの金属粉を無添加としたこと以外は、実施例11と同様にして、析出型のはんだペースト組成物を得た。
上記で得られた各はんだペースト組成物を用いて、上記実施例1〜10および比較例1〜7と同様の方法で、はんだの平均高さ、そのバラツキ、はんだの膨れ、およびはんだの欠落について評価した。結果を表3に示す。
Figure 0004385061
表3から明らかなように、実施例11のはんだペースト組成物を用いて形成されたはんだは、高さのバラツキが小さく、膨れや欠落も生じていないことがわかる。これに対し、金属粉を添加しなかった比較例8のはんだペースト組成物を用いて形成されたはんだは、高さのバラツキが大きく、膨れおよび欠落が認められる結果となった。
はんだペースト組成物をプリコートする方法の一実施形態を説明するための電子回路基板の模式平面図である。 はんだペースト組成物のプリコートした際の従来の問題点を説明するためのプリコートされたはんだの模式断面図である。 フリップチップ接続後にアンダーフィル樹脂を充填する際の従来の問題点を説明するための実装基板の部分的拡大断面図である。 本発明の実装基板の一実施形態における実装基板の部分的拡大断面図である。 図4に示す実装基板にアンダーフィル樹脂を充填した状態を示す部分的拡大断面図である。 本発明の実装基板の一実施形態におけるパッド形状を説明するための概略平面図である。 本発明の実装基板の他の実施形態におけるパッド形状を説明するための概略平面図である。 本発明の実装基板のさらに他の実施形態におけるパッド形状を説明するための概略平面図である。 本発明の実装基板の一実施形態を示す模式断面図である 図9に示す実装基板を作製する過程を説明するための平面図および断面図である。 図9に示す実装基板を作製する過程を説明するための平面図および断面図である。 図9に示す実装基板を作製する過程を説明するための平面図および断面図である。 図9に示す実装基板を作製する過程を説明するための平面図および断面図である。 図9に示す実装基板を作製する過程を説明するための平面図および断面図である。
符号の説明
1 パッド
1a 幅広部
2 ソルダーレジスト(絶縁膜)
3 はんだ
3a 瘤状部
3b 膨れ部
4 欠落部
10 半導体チップ(電子部品)
11 絶縁膜
12 電子回路基板
13 ワイヤー
14 供給ノズル
15 電極
16 バンプ
17 アンダーフィル樹脂
18 モールド樹脂

Claims (9)

  1. 長手方向の一部に他よりも幅が広い幅広部を有する形状であるパッドが配された電子回路基板上のCu電極表面にはんだをプリコートするのに用いられるはんだペースト組成物であって、
    Sn−Ag系はんだ合金または金属錫からなるはんだ粉末とフラックスとを含むとともに、前記はんだ粉末を構成する金属種と前記電極表面を構成する金属種のいずれとも異なる金属種であり、Ni、Pd、Pt、Au、CoおよびZnからなる群より選ばれる少なくとも1種である金属粉を、前記はんだ粉末総量に対して0.1重量%以上20重量%以下の割合で含有している、ことを特徴とするはんだペースト組成物。
  2. 長手方向の一部に他よりも幅が広い幅広部を有する形状であるパッドが配された電子回路基板上のCu電極表面にはんだをプリコートするのに用いられるはんだペースト組成物であって、
    i)錫粉末と、鉛、銅および銀から選ばれる金属の塩とを含むものであるか、またはii)錫粉末、および、銀イオンおよび銅イオンから選ばれる少なくとも1種と、アリールホスフィン類、アルキルホスフィン類およびアゾール類から選ばれる少なくも1種との錯体を含むものであり、加熱によりはんだを析出させる析出型はんだ材料と、フラックスとを含むとともに、前記析出型はんだ材料中の金属成分を構成する金属種と前記電極表面を構成する金属種のいずれとも異なる金属種であり、Ni、Pd、Pt、Au、CoおよびZnからなる群より選ばれる少なくとも1種である金属粉を、前記析出型はんだ材料中の金属成分の総量に対して0.1重量%以上20重量%以下の割合で含有している、ことを特徴とするはんだペースト組成物。
  3. 長手方向の一部に他よりも幅が広い幅広部を有する形状であるパッドが配された電子回路基板上にはんだペースト組成物を塗布した後、加熱することにより、前記パッドの幅広部に備え付けられた電極表面にはんだをプリコートする方法であって、
    前記はんだペースト組成物として請求項1または2記載のはんだペースト組成物を用いる、ことを特徴とするはんだプリコート方法。
  4. 前記パッドは、長手方向の一端から幅広部までの長さと他端から幅広部までの長さとが異なる形状である、請求項3記載のはんだプリコート方法。
  5. はんだペースト組成物は、回路基板上にベタ塗りして塗布する、請求項3または4記載のはんだプリコート方法。
  6. 請求項1または2記載のはんだペースト組成物を用いてプリコートされたはんだによって、電子回路基板上に搭載された電子部品が熱圧着されている、ことを特徴とする実装基板。
  7. 前記電子回路基板の主面には、開口部を有する絶縁膜と該開口部内に配された複数のパッドが形成されているとともに、各パッドは長手方向の一部に他よりも幅が広い幅広部を有する形状を呈しており、かつ前記幅広部に備え付けられた電極と前記電子部品の主面に設けられた電極とが前記はんだによってフリップチップ接続されてなる、請求項6記載の実装基板。
  8. 前記パッドは、長手方向の一端から幅広部までの長さと他端から幅広部までの長さとが異なる形状であるとともに、幅広部までの長さが長い方の端部が前記電子部品の端部よりもさらに基板外側に位置するように配されている、請求項7記載の実装基板。
  9. 前記電子回路基板と前記電子部品との間にアンダーフィル樹脂が充填されてなる、請求項7または8記載の実装基板。
JP2007140331A 2006-08-28 2007-05-28 はんだペースト組成物およびその用途 Active JP4385061B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007140331A JP4385061B2 (ja) 2006-08-28 2007-05-28 はんだペースト組成物およびその用途
CNA2008100814451A CN101314199A (zh) 2007-05-28 2008-02-22 钎焊膏组合物及其用途
KR1020080017256A KR20080104945A (ko) 2007-05-28 2008-02-26 땜납 페이스트 조성물 및 그 용도
TW097106703A TWI430865B (zh) 2007-05-28 2008-02-26 釬焊膏組合物及其用途
US12/038,404 US20080160331A1 (en) 2006-08-28 2008-02-27 Solder paste composition, solder precoating method and mounted substrate
US12/831,667 US20100270365A1 (en) 2007-05-28 2010-07-07 Solder paste composition having solder powder, flux and metallic powder

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006231131 2006-08-28
JP2007140331A JP4385061B2 (ja) 2006-08-28 2007-05-28 はんだペースト組成物およびその用途

Publications (2)

Publication Number Publication Date
JP2008080396A JP2008080396A (ja) 2008-04-10
JP4385061B2 true JP4385061B2 (ja) 2009-12-16

Family

ID=40105427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007140331A Active JP4385061B2 (ja) 2006-08-28 2007-05-28 はんだペースト組成物およびその用途

Country Status (5)

Country Link
US (2) US20080160331A1 (ja)
JP (1) JP4385061B2 (ja)
KR (1) KR20080104945A (ja)
CN (1) CN101314199A (ja)
TW (1) TWI430865B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782723B (zh) * 2020-10-02 2022-11-01 日商千住金屬工業股份有限公司 焊膏

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009153835A1 (ja) * 2008-06-18 2009-12-23 富士通株式会社 回路基板、半導体装置およびそれらの製造方法
JP5292977B2 (ja) * 2008-08-01 2013-09-18 富士電機株式会社 接合材、半導体装置およびその製造方法
US8013444B2 (en) * 2008-12-24 2011-09-06 Intel Corporation Solder joints with enhanced electromigration resistance
TWI465427B (zh) * 2009-01-27 2014-12-21 Arakawa Chem Ind 不含鉛之銲錫用助銲劑組成物、不含鉛之銲錫組成物及含松香銲錫
JP5461850B2 (ja) * 2009-02-24 2014-04-02 株式会社Uacj 耐食性内面すず被覆銅管の製造方法
CN101508061B (zh) * 2009-03-30 2012-10-03 汕头市骏码凯撒有限公司 用于SnAgCu合金焊锡粉的助焊剂及其制备方法
DE102009054068A1 (de) 2009-11-20 2011-05-26 Epcos Ag Lotmaterial zur Befestigung einer Außenelektrode bei einem piezoelektrischen Bauelement und piezoelektrisches Bauelement mit einem Lotmaterial
DE102011013172A1 (de) * 2011-02-28 2012-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Paste zum Verbinden von Bauteilen elektronischer Leistungsmodule, System und Verfahren zum Auftragen der Paste
MX2014001204A (es) * 2011-08-02 2014-08-22 Alpha Metals Composiciones de soldadura.
JPWO2013021567A1 (ja) * 2011-08-11 2015-03-05 三洋電機株式会社 金属の接合方法および金属接合構造
US20130099371A1 (en) * 2011-10-21 2013-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having solder jointed region with controlled ag content
TW201325338A (zh) * 2011-12-14 2013-06-16 Wistron Corp 避免金手指結構沾錫之電路板
CN102941415B (zh) * 2012-12-11 2014-11-12 北京达博长城锡焊料有限公司 一种无卤素免清洗型无铅焊锡丝及制备方法
JP5960633B2 (ja) 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR20150128310A (ko) * 2014-05-09 2015-11-18 삼성전기주식회사 솔더 페이스트용 플럭스, 솔더 페이스트 및 솔더 범프의 제조 방법
JP6170232B1 (ja) * 2016-08-11 2017-07-26 ルーメンス カンパニー リミテッド Ledチップグループのアレイを含むディスプレイモジュール及びその製造方法
GB2570221B (en) 2016-08-11 2022-05-04 Lumens Co Ltd LED module and method for fabricating the same
JP6628759B2 (ja) * 2017-03-30 2020-01-15 株式会社タムラ製作所 プリコート用はんだ組成物およびプリント配線基板の製造方法
JP6812919B2 (ja) * 2017-07-12 2021-01-13 昭和電工マテリアルズ株式会社 半導体パッケージ
CN109014656A (zh) * 2018-08-24 2018-12-18 云南科威液态金属谷研发有限公司 一种无卤助焊剂及其制备方法和应用
JP6892620B1 (ja) * 2020-09-01 2021-06-23 千住金属工業株式会社 フラックスおよびソルダペースト

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420076B2 (ja) * 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
US20050217757A1 (en) * 2004-03-30 2005-10-06 Yoshihiro Miyano Preflux, flux, solder paste and method of manufacturing lead-free soldered body
JP2005319470A (ja) * 2004-05-06 2005-11-17 Katsuaki Suganuma 鉛フリーはんだ材料、電子回路基板およびそれらの製造方法
US20060180245A1 (en) * 2005-02-15 2006-08-17 Tippy Wicker Lead-free solder paste

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782723B (zh) * 2020-10-02 2022-11-01 日商千住金屬工業股份有限公司 焊膏

Also Published As

Publication number Publication date
CN101314199A (zh) 2008-12-03
TWI430865B (zh) 2014-03-21
JP2008080396A (ja) 2008-04-10
KR20080104945A (ko) 2008-12-03
US20100270365A1 (en) 2010-10-28
TW200846122A (en) 2008-12-01
US20080160331A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
JP4385061B2 (ja) はんだペースト組成物およびその用途
JP4094982B2 (ja) はんだ析出方法およびはんだバンプ形成方法
US7569164B2 (en) Solder precoating method
JP5533665B2 (ja) 電子装置の製造方法、電子部品搭載用基板及びその製造方法
JP4249164B2 (ja) はんだペースト組成物
JP4142680B2 (ja) はんだバンプ形成方法
JP2010263014A (ja) 半導体装置
KR20200029353A (ko) 제트 디스펜서용 땜납 조성물 및 전자 기판의 제조 방법
TWI758335B (zh) 導電材料、連接構造體及連接構造體之製造方法
TW201934703A (zh) 焊料粒子、導電材料、焊料粒子之保管方法、導電材料之保管方法、導電材料之製造方法、連接構造體及連接構造體之製造方法
JP2004241542A (ja) はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体
JP3115828U (ja) 配線基板
JP2010232388A (ja) 半導体パッケージ及び半導体部品の実装構造
JP2007083253A (ja) はんだペースト組成物
JP5351786B2 (ja) 熱硬化性樹脂組成物およびその製造方法
TWI479967B (zh) Solder precoating method
JP2008062242A (ja) はんだ付け用フラックスおよびはんだペースト組成物
WO2021261502A1 (ja) フラックス、ソルダペースト、電子回路実装基板及び電子制御装置
JPWO2018134860A1 (ja) 半導体実装品
JP5182298B2 (ja) 電子部品の半田付け方法
EP1952935B1 (en) Solder paste composition and solder precoating method
JP3596445B2 (ja) 半田接合方法ならびに実装構造
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP2012182298A (ja) 電子部品実装基板およびその製造方法
KR101170640B1 (ko) 땜납 페이스트 조성물 및 땜납 프리코트법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4385061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250