JP2010232388A - 半導体パッケージ及び半導体部品の実装構造 - Google Patents

半導体パッケージ及び半導体部品の実装構造 Download PDF

Info

Publication number
JP2010232388A
JP2010232388A JP2009077666A JP2009077666A JP2010232388A JP 2010232388 A JP2010232388 A JP 2010232388A JP 2009077666 A JP2009077666 A JP 2009077666A JP 2009077666 A JP2009077666 A JP 2009077666A JP 2010232388 A JP2010232388 A JP 2010232388A
Authority
JP
Japan
Prior art keywords
solder
thermosetting resin
semiconductor
semiconductor package
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009077666A
Other languages
English (en)
Inventor
Hirohisa Hino
裕久 日野
Yasuo Fukuhara
康雄 福原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2009077666A priority Critical patent/JP2010232388A/ja
Publication of JP2010232388A publication Critical patent/JP2010232388A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

【課題】半導体素子をリードフレーム又は回路基板に強固に接合することができると共に、この接合部と封止樹脂との密着性を高め、この両者の界面に空隙が生じるのを防止することができる半導体パッケージを提供する。
【解決手段】はんだ粒子を含有する熱硬化性樹脂組成物１を用いて半導体素子２をリードフレーム３又は回路基板４に接合し、この接合部５を封止樹脂６を用いて封止して形成された半導体パッケージ７に関する。前記接合部５が、前記はんだ粒子が溶融一体化したはんだ部９と、前記はんだ部９の周囲を被覆する樹脂硬化部１０とで形成されている。
【選択図】図１

Description

本発明は、ＱＦＰ、ＢＧＡ、ＣＳＰ等の半導体パッケージ及び半導体部品の実装構造に関するものである。
従来、配線板等に部品を実装するにあたり、クリームはんだと呼ばれる材料が用いられている（例えば、特許文献１参照。）。クリームはんだは、はんだ粒子、フラックス成分及び溶剤を含む組成物である。通常、フラックス成分は、はんだ粒子表面の酸化膜を還元する物質、いわゆる活性剤として働くものであり、一般的には、各種アミンとハロゲンとの塩（例えば、ジエチルアミン臭化水素酸塩）及び電極との濡れ性を高めるための成分としてワックス（例えば、アビエチン酸）とで構成されている。
このクリームはんだは、リフロー炉中で加熱されると、はんだ粒子が融点以上で溶解すると共に、このはんだ粒子の表面の酸化層がフラックス成分の作用によって除去される。これにより、はんだ粒子が一体化し、部品実装を完遂する。このクリームはんだを用いたはんだリフロープロセスを採用すると、多くの部品を配線板等に一括して接続でき、生産性が高くなる。
しかし、フラックス成分中の各種アミンとハロゲンとの塩は、強い腐食性を有しているため、そのまま長期間高湿度雰囲気下に放置されると、はんだ接続部の腐食・劣化を引き起こし、電気的トラブルの原因となる。またフラックス成分中のワックスは、金属との馴染み性は良いが、エポキシ樹脂等との馴染み性が悪く、これらを弾いてしまう。そのため、ワックス洗浄しないではんだ接続部にエポキシ樹脂等のコーティングを行うと、エポキシ樹脂等との界面に空隙が生じ、密着不足になる傾向にあった。
さらに、従来のクリームはんだにあっては、強度及び靭性が十分ではないため、配線板等にはんだ接続だけで部品を固定すると、部品の脱落が起こりやすく、また、温度変化や衝撃によりはんだ接続部にクラックが起こりやすいという問題があった。
例えば、図７は半導体パッケージ７の一例であるＱＦＰを示すものであるが、この半導体パッケージ７は、クリームはんだを用いてＩＣチップ等の半導体素子２をリードフレーム３に接合し、この接合部５及び半導体素子２をエポキシ樹脂等の封止樹脂６を用いて封止して形成されたものである。ここで、上記接合部５は、溶融したはんだ粒子が一体化して形成されたはんだ部９からなるものである。しかし、クリームはんだを用いると、封止前に洗浄を行ってもフラックス成分１４を完全に除去することができない。そのため、残留するフラックス成分１４が上記接合部５と封止樹脂６との界面に染み出して介在し、腐食の原因となったり、また上記接合部５と封止樹脂６との密着性を低下させると共にこの両者の界面に空隙を生じさせ、これがパッケージクラックの原因となったりするものである。なお、図７において１１は半導体素子２とリードフレーム３とを電気的に接続するワイアである。
また、図８は半導体パッケージ７の他の一例を示すものであるが、この半導体パッケージ７は、クリームはんだを用いてＩＣチップ等の半導体素子２を回路基板４のダム部１２で囲まれた箇所に接合し、この接合部５及び半導体素子２を液状のエポキシ樹脂等の封止樹脂６を用いて封止して形成されたものである。ここで、上記接合部５は、溶融したはんだ粒子が一体化して形成されたはんだ部９からなるものであるが、この場合も、残留するフラックス成分１４が上記接合部５と封止樹脂６との界面に染み出して介在し、腐食の原因となったり、また上記接合部５と封止樹脂６との密着性を低下させると共にこの両者の界面に空隙を生じさせ、これがパッケージクラックの原因となったりするものである。なお、図８において１１は半導体素子２と回路基板４とを電気的に接続するワイアである。
また、図９は半導体パッケージ７の他の一例であるフリップチップパッケージを示すものであるが、この半導体パッケージ７は、まず図９（ａ）のようにクリームはんだをバンプとして用いてＩＣチップ等の半導体素子２をフリップチップ実装により回路基板４に接合した後、図９（ｂ）のように上記接合部５をエポキシ樹脂等の封止樹脂６をアンダーフィル樹脂として用いて封止して形成されたものである。ここで、上記接合部５は、溶融したはんだ粒子が一体化して形成されたはんだ部９からなるものであるが、この場合は、高密度化の進展に伴うファインピッチにより、半導体素子２と回路基板４との隙間や隣り合う接合部５同士の隙間がいずれも狭くなっており、封止前の洗浄によるフラックス成分１４の除去が著しく困難となっている。そのため、フラックス成分１４がより残留しやすく、このフラックス成分１４が上記接合部５と封止樹脂６との界面に染み出して介在し、腐食の原因となったり、また上記接合部５と封止樹脂６との密着性を低下させると共にこの両者の界面に空隙１５を生じさせ、これがパッケージクラックの原因となったりするものである。さらに図９（ｂ）のように隣り合う接合部５の空隙１５が連通すると、溶融したはんだがこの空隙を通って他の接合部５に流動し、これが短絡の原因ともなる。
また、図１０は半導体部品８の実装構造の一例を示すものであるが、これは、裏面に複数のはんだボール１３を設けて形成されたＣＳＰを半導体部品８（半導体パッケージ７）として用い、まず図１０（ａ）のようにこの半導体パッケージ７のはんだボール１３をクリームはんだを用いて回路基板４のランド（図示省略）にそれぞれ接合した後、図１０（ｂ）のように上記接合部５をエポキシ樹脂等の封止樹脂６をアンダーフィル樹脂として用いて封止して形成されたものである。ここで、上記接合部５は、溶融したはんだ粒子が一体化して形成されたはんだ部９からなるものであるが、この場合も、封止前の洗浄によるフラックス成分１４の除去が著しく困難となっているので、フラックス成分１４がより残留しやすく、このフラックス成分１４が上記接合部５と封止樹脂６との界面に染み出して介在し、腐食の原因となったり、また上記接合部５と封止樹脂６との密着性を低下させると共にこの両者の界面に空隙１５を生じさせ、これがクラックの原因となったりするものである。さらに隣り合う接合部５の空隙１５が連通すると、溶融したはんだがこの空隙１５を通って他の接合部５に流動し、これが短絡の原因ともなる。
また、図１１は半導体部品８の実装構造の他の一例を示すものであるが、これは、ＱＦＰを半導体部品８（半導体パッケージ７）として用い、この半導体パッケージ７のリードフレーム３をクリームはんだを用いて回路基板４のランド（図示省略）に接合して形成されたものである。ここで、上記接合部５は、溶融したはんだ粒子が一体化して形成されたはんだ部９からなるものであるが、この場合もクリームはんだを用いているので、洗浄を行ってもフラックス成分１４を完全に除去することができないだけでなく、半導体パッケージ７と回路基板４との接合ははんだ粒子の一体化のみによって行われており、温度変化や衝撃に弱いので、この接合は強固なものとはいえない。また、熱によって接合部５のはんだ部９が酸化されて劣化するおそれもある。
また、図１２は半導体部品８の実装構造の他の一例を示すものであるが、これは、半導体部品８として半導体パッケージ７や半導体素子２（ベアチップ）をクリームはんだを用いて回路基板４の両面に接合して形成されたものである。この場合、図１２（ａ）のようにリフロー炉による１回目の加熱により、先に回路基板４の一方の面に半導体部品８を実装した後、回路基板４を裏返して、図１２（ｂ）のようにリフロー炉による２回目の加熱により、他方の面に半導体部品８を実装するようにしているが、この２回目の加熱により、先に実装した半導体部品８と回路基板４との接合部５のはんだが再溶融することによって、図１２（ｃ）のように上記半導体部品８が脱落するおそれがある。
特開２００４−１８５８８４号公報
本発明は上記の点に鑑みてなされたものであり、半導体素子をリードフレーム又は回路基板に強固に接合することができると共に、この接合部と封止樹脂との密着性を高め、この両者の界面に空隙が生じるのを防止することができる半導体パッケージ及び半導体部品の実装構造を提供することを目的とするものである。
本発明の請求項１に係る半導体パッケージは、はんだ粒子を含有する熱硬化性樹脂組成物１を用いて半導体素子２をリードフレーム３又は回路基板４に接合し、この接合部５を封止樹脂６を用いて封止して形成された半導体パッケージ７において、前記接合部５が、前記はんだ粒子が溶融一体化したはんだ部９と、前記はんだ部９の周囲を被覆する樹脂硬化部１０とで形成されていることを特徴とするものである。
請求項２に係る発明は、請求項１において、前記熱硬化性樹脂組成物１として、融点２４０℃以下のはんだ粒子、熱硬化性樹脂バインダー、１個以上のカルボキシル基を有する有機酸を含有するものが用いられていることを特徴とするものである。
請求項３に係る発明は、請求項１又は２において、はんだ粒子の含有量が、熱硬化性樹脂組成物１全量に対して４０〜９５質量％であることを特徴とするものである。
本発明の請求項４に係る半導体部品の実装構造は、請求項１乃至３のいずれか１項に記載の半導体パッケージ７、これ以外の半導体パッケージ７及び半導体素子２から選ばれるものを、はんだ粒子を含有する熱硬化性樹脂組成物１を用いて回路基板４に接合して形成された半導体部品８の実装構造において、前記接合部５が、前記はんだ粒子が溶融一体化したはんだ部９と、前記はんだ部９の周囲を被覆する樹脂硬化部１０とで形成されていることを特徴とするものである。
請求項５に係る発明は、請求項４において、前記熱硬化性樹脂組成物１として、融点２４０℃以下のはんだ粒子、熱硬化性樹脂バインダー、１個以上のカルボキシル基を有する有機酸を含有するものが用いられていることを特徴とするものである。
請求項６に係る発明は、請求項４又は５において、はんだ粒子の含有量が、熱硬化性樹脂組成物１全量に対して４０〜９５質量％であることを特徴とするものである。
本発明の請求項１に係る半導体パッケージによれば、半導体素子とリードフレーム又は回路基板とをはんだ部によって電気的に接合し、はんだ部の周囲を被覆する樹脂硬化部によって半導体素子をリードフレーム又は回路基板に強固に接合することができると共に、樹脂硬化部と封止樹脂との密着性を高め、この両者の界面に空隙が生じるのを防止することができるものである。
請求項２に係る発明によれば、加熱するだけで、はんだ粒子の溶融一体化によるはんだ部の形成と、このはんだ部の周囲を被覆する樹脂硬化部の形成とを同時に行うことができるものである。
請求項３に係る発明によれば、熱硬化性樹脂バインダーのブリードを防止することができると共に、熱硬化性樹脂バインダーによる補強効果が低下するのを防止することができるものである。
本発明の請求項４に係る半導体部品の実装構造によれば、半導体部品と回路基板とをはんだ部によって電気的に接合し、はんだ部の周囲を被覆する樹脂硬化部によって半導体部品を回路基板に強固に接合することができるものである。
請求項５に係る発明によれば、加熱するだけで、はんだ粒子の溶融一体化によるはんだ部の形成と、このはんだ部の周囲を被覆する樹脂硬化部の形成とを同時に行うことができるものである。
請求項６に係る発明によれば、熱硬化性樹脂バインダーのブリードを防止することができると共に、熱硬化性樹脂バインダーによる補強効果が低下するのを防止することができるものである。
本発明に係る半導体パッケージの一例を示す概略断面図である。 本発明に係る半導体パッケージの他の一例を示す概略断面図である。 本発明に係る半導体パッケージの他の一例を示すものであり、（ａ）（ｂ）は概略断面図である。 本発明に係る半導体部品の実装構造の一例を示すものであり、（ａ）（ｂ）は概略断面図である。 本発明に係る半導体部品の実装構造の他の一例を示す概略断面図である。 本発明に係る半導体部品の実装構造の他の一例を示すものであり、（ａ）（ｂ）は概略断面図である。 従来の半導体パッケージの一例を示す概略断面図である。 従来の半導体パッケージの他の一例を示す概略断面図である。 従来の半導体パッケージの他の一例を示すものであり、（ａ）（ｂ）は概略断面図である。 従来の半導体部品の実装構造の一例を示すものであり、（ａ）（ｂ）は概略断面図である。 従来の半導体部品の実装構造の他の一例を示す概略断面図である。 従来の半導体部品の実装構造の他の一例を示すものであり、（ａ）〜（ｃ）は概略断面図である。
以下、本発明の実施の形態を説明する。
本発明に係る半導体パッケージは、図１〜図３に示すように、はんだ粒子を含有する熱硬化性樹脂組成物１を用いて半導体素子２をリードフレーム３又は回路基板４に接合し、この接合部５を封止樹脂６を用いて封止して形成されたものである。以下ではまず熱硬化性樹脂組成物１について説明し、その後、半導体パッケージ７及び半導体部品８の実装構造について説明する。
本実施形態では、熱硬化性樹脂組成物１は、融点が２４０℃以下のはんだ粒子、熱硬化性樹脂バインダー、１個以上のカルボキシル基を有する有機酸を含有する。
そして、この熱硬化性樹脂組成物１中の有機酸としては、１個以上のカルボキシル基を有するものであれば、特に限定されるものではない。
具体的には、１個のカルボキシル基を有する有機酸としては、例えば、レブリン酸、フェニル酪酸等を用いることができる。
また、２個のカルボキシル基を有する有機酸としては、例えば、脂肪族骨格の両末端にカルボキシル基を有するグルタル酸、アジピン酸、ピメリン酸、セバシン酸、コルク酸、リンゴ酸等を用いることができる。
さらに、２個のカルボキシル基を有する有機酸としては、下記構造式（１）で示される化合物を用いることができる。
ＨＯＯＣＨ２Ｃ−Ｘ−ＣＨ２ＣＯＯＨ …（１）
この式中の−Ｘ−は、−Ｏ−、−Ｓ−、−Ｓ−Ｓ−のうちのいずれかである。すなわち、有機酸として、下記構造式（２）で示されるジグリコール酸、下記構造式（３）で示されるチオジグリコール酸、下記構造式（４）で示されるジチオジグリコール酸のうちの少なくとも一種を用いることができる。
ＨＯＯＣＨ２Ｃ−Ｏ−ＣＨ２ＣＯＯＨ …（２）
ＨＯＯＣＨ２Ｃ−Ｓ−ＣＨ２ＣＯＯＨ …（３）
ＨＯＯＣＨ２Ｃ−Ｓ−Ｓ−ＣＨ２ＣＯＯＨ …（４）
また、３個のカルボキシル基を有する有機酸としては、１，２，３−ベンゼントリカルボン酸、クエン酸等を用いることができる。なお、有機酸が有するカルボキシル基の個数の上限は、特に限定されるものではないが、実質的には、４個程度である。
そして、１個以上のカルボキシル基を有する有機酸（ＲＣＯＯＨ）は、カルボキシル基が優れた活性力（還元力）を有しているため、下記反応式（Ｉ）に示すように、はんだ粒子表面の金属酸化被膜（ＭＯ）と反応し、はんだ粒子から金属酸化被膜を効果的に除去する。なお、反応式（Ｉ）中のＭは２価の金属を示しているが、金属の価数はこれに限定されるものではない。
Figure 2010232388
特に有機酸の中でも、構造式（２）〜（４）で示される化合物は、主骨格に酸素原子、又は１個若しくは２個の硫黄原子が結合した構造であり、脂肪族骨格の化合物と比べて、優れた還元力を発揮することができる。その理由は、主骨格の酸素原子及び硫黄原子が電子供与性の原子であるために、金属との配位結合の程度が高くなり、その結果、脂肪族骨格の化合物と比べて優れた還元力を発揮するためであると推察される。
なお、有機酸は、上記のような化合物のうち一種の化合物からなるものであってもよく、二種以上の化合物からなるものであってもよい。また有機酸は、上記化合物に加えて、一般に用いられる各種アミンとハロゲンとの塩等で構成されたフラックス成分も、腐食・劣化等の弊害を引き起こさない程度の少量であれば、補助的に用いることができる。
またはんだ粒子は、融点が２４０℃以下のものであればよい。はんだ粒子の融点の下限は特に限定されるものではないが、８０℃以上であることが好ましい。前記条件を満たす限り、はんだ粒子の組成は特に限定されるものではないが、具体例として、Ｓｎをベースとする、Ａｇ、Ｃｕ等の金属との合金や、Ｂｉ、Ｚｎ、Ｉｎ等の金属との合金を挙げることができる。またはんだ粒子の含有量は、熱硬化性樹脂組成物１全量に対して４０〜９５質量％であることが好ましい。これにより、熱硬化性樹脂バインダーのブリードを防止することができると共に、熱硬化性樹脂バインダーによる補強効果が低下するのを防止することができるものである。特に後述の図３や図４に示すように、半導体素子２又は半導体パッケージ７と回路基板４とを接合した後にこの隙間を封止樹脂６（アンダーフィル樹脂）で充填する場合には、熱硬化性樹脂組成物１において、熱硬化性樹脂バインダーの含有量を多くするため、はんだ粒子の含有量を４０〜６０質量％に設定すれば、接合部５と封止樹脂６との密着性をより高く得ることができる。しかし、はんだ粒子の含有量が４０質量％未満であると、はんだによる接続が不十分となるおそれがあり、逆に９５質量％を超えると、熱硬化性樹脂バインダーによる補強効果が低下するおそれがある。
また、熱硬化性樹脂バインダーとしては、特に限定されるものではないが、エポキシ樹脂、ポリイミド樹脂、シアン酸エステル樹脂、ベンゾオキサジン樹脂、ポリエステル樹脂等の適宜の熱硬化性樹脂を使用することができる。このうち、特にエポキシ樹脂を用いることが好ましい。エポキシ樹脂は比較的低温で硬化すると共に接着性が高いため、従来のはんだリフロー処理より低い温度でも十分な硬化性を発揮して部品実装を可能とすると共に十分な補強効果を発揮することができる。
特に、熱硬化性樹脂バインダーとしてエポキシ樹脂を用いる場合は、上記反応式（Ｉ）で形成された還元された金属とカルボキシル基との反応錯体（（ＲＣＯＯ−）２Ｍ２＋）が引き続き、下記反応式（II）に示すように、エポキシ樹脂と反応し、この反応が連続して起こって連鎖重合することによって、高分子量化するものと推察される。なお、反応式（II）中のＭは２価の金属を示しているが、金属の価数はこれに限定されるものではない。
Figure 2010232388
このように、有機酸は、はんだ粒子表面の金属酸化被膜と反応して活性剤として働いた後（反応式（Ｉ））、引き続いてエポキシ樹脂の硬化剤として反応することで、最終的には、エポキシ樹脂の硬化物の架橋構造の中に取り込まれてしまう。そのため、従来のフラックス成分のようにフリーの酸（遊離酸）として残留するようなことがなく、はんだ接続部の腐食・劣化を引き起こすことがないものである。
また、熱硬化性樹脂バインダーとしてエポキシ樹脂を用いる場合は、通常は熱硬化性樹脂組成物１中に硬化剤を含有させ、あるいはさらに必要に応じて硬化促進剤を含有させる。
硬化剤としては公知公用の適宜のものを使用することができる。例えばフェノールノボラック樹脂、ナフタレン骨格含有フェノール樹脂、ジシクロペンタジエン型フェノール樹脂、フェノールアラルキル樹脂等を使用することができる。硬化剤の使用量は適宜設定されるが、エポキシ樹脂のエポキシ当量に対する硬化剤の化学量論上の当量比が０．８〜１．２の範囲となるようにすることが好ましい。また、硬化促進剤を使用する場合も、公知公用の適宜のものを使用することができる。例えばトリフェニルホスフィン、トリメチルホスフィン等の有機リン化合物、２−メチルイミダゾール、２−フェニル−４−メチルイミダゾール、２−フェニルイミダゾール等のイミダゾール類、１，８−ジアザビシクロ（５，４，０）ウンデセン−７、トリエタノールアミン、ベンジルジメチルアミン等の３級アミン類等が挙げられる。
熱硬化性樹脂組成物１中の有機酸の含有量は適宜設定されるが、特に熱硬化性樹脂バインダーの含有量に対して有機酸の含有量が１〜５０ｐｈｒであることが好ましい。このように前記含有量を１ｐｈｒ以上とすることで有機酸が活性剤としての十分な作用を発揮し、また前記含有量が５０ｐｈｒ以下であることで熱硬化性樹脂組成物１の硬化物により部品実装時に十分な補強効果を発揮することができる。
また、熱硬化性樹脂組成物１中の熱硬化性樹脂バインダーと有機酸の合計量は、前記組成物の全量に対して５〜３０質量％であることが好ましい。前記含有量を５質量％以上とすることで、熱硬化性樹脂組成物１に良好な流動性を付与すると共に、はんだ粒子が一体化した際のボイドの発生を抑制することができ、さらに優れた補強作用を発揮することができる。また前記含有量を３０質量％以下とすることで、熱硬化性樹脂組成物１中に十分な量のはんだ粒子を確保することができ、はんだ粒子の溶融一体化が容易となって、接続部分の接続抵抗を十分に低くすることが可能となる。
また、熱硬化性樹脂組成物１は、上記必須成分のほか、通常用いられる改質剤、添加剤を含有することができる。また、この熱硬化性樹脂組成物１の粘度を低減し、あるいは流動性を付与する目的で、低沸点の溶剤や可塑剤を加えることもできる。さらに、塗布時の形状を制御する目的で、各種チクソ性付与剤を加えることもできる。
次に熱硬化性樹脂組成物１の好適な製造方法について説明する。この方法では、熱硬化性樹脂バインダーとして液状エポキシ樹脂を用い、硬化剤を併用する。
まず、はんだ粒子、熱硬化性樹脂バインダー、有機酸を予め混合・混練し、予備混合物を調製する。前記予備混合物中に配合する熱硬化性樹脂バインダーは、熱硬化性樹脂組成物１に含有させる予定の熱硬化性樹脂バインダー全量（以下「熱硬化性樹脂バインダー全量」という。）のうち、全部であってもよく、一部であってもよい。この予備混合物を調製することで、はんだ粒子表面への有機酸の吸着を促進することができる。
上記予備混合物を調製する際の熱硬化性樹脂バインダー（液状エポキシ樹脂）の添加は、はんだ粒子への有機酸の馴染み性を向上するために行われる。この予備混合物の調製に用いられる熱硬化性樹脂バインダーの熱硬化性樹脂バインダー全量に対する比率は、はんだ粒子の比率や有機酸の種類等に依存するため、特に限定されない。ただし、はんだ粒子表面への有機酸の馴染み性を十分に向上するためには前記比率が３０質量％以上であることが好ましく、また予備混合物中の有機酸の濃度を十分に高く保つことではんだ粒子への有機酸の吸着を促進するためには、前記比率が８０質量％以下であることが好ましい。
次に、前記予備混合物に硬化剤、必要に応じて各種添加剤等を添加する。このとき、予備混合物中の熱硬化性樹脂バインダーが、熱硬化性樹脂バインダー全量のうちの一部である場合は、熱硬化性樹脂バインダーの残部も添加する。これにより、熱硬化性樹脂組成物１を製造することができる。
上記製造方法によって熱硬化性樹脂組成物１を製造すると、有機酸によって、はんだ粒子表面の酸化層除去の効果を高く得ることができ、はんだ粒子を十分に一体化させることができるものである。また、有機酸が、はんだ粒子表面にダイレクトに吸着されるため、熱硬化性樹脂組成物１をはんだ粒子が溶融する温度まで加熱した場合に、有機酸中のカルボキシル基とはんだ粒子表面の金属酸化被膜との反応を促進することができ、溶融したはんだ粒子の一体化を促進することができる。また、熱硬化性樹脂組成物１の硬化物中の有効に作用しない有機酸の濃度を減少させ、硬化物の強度を向上することができる。
次に本発明に係る半導体パッケージについて説明する。
図１は半導体パッケージ７の一例であるＱＦＰを示すものであり、この半導体パッケージ７は、次のようにして製造することができる。まず既述の熱硬化性樹脂組成物１を用い、この中に含有されているはんだ粒子が溶融する温度で加熱しながら、ＩＣチップ等の半導体素子２をリードフレーム３に接合する。そうすると、溶融したはんだ粒子は一体化してはんだ部９を形成すると共に、このはんだ部９の周囲を被覆するように、熱硬化性樹脂バインダーが硬化することによって樹脂硬化部１０が形成される。このように、既述の熱硬化性樹脂組成物１を用いれば、加熱するだけで、はんだ粒子の溶融一体化によるはんだ部９の形成と、このはんだ部９の周囲を被覆する樹脂硬化部１０の形成とを同時に行うことができるものである。なお、あらかじめ半導体素子２の接合箇所には銀めっき、リードフレーム３の接合箇所には銀めっき、金めっき又は銅めっきを施しておいてもよい。そして、ワイアボンディングにより半導体素子２のパッドとリードフレーム３のパッドとをワイア１１で電気的に接続した後、はんだ部９と樹脂硬化部１０とからなる接合部５及び半導体素子２を封止樹脂６を用いて封止することによって、図１に示すような半導体パッケージ７を得ることができるものである。ここで、封止樹脂６としては、例えば、既述の熱硬化性樹脂バインダーを使用することができ、特にエポキシ樹脂を用いる場合は、通常は既述の硬化剤を含有させ、あるいはさらに必要に応じて既述の硬化促進剤を含有させる。上記のようにして形成された半導体パッケージ７においては、半導体素子２とリードフレーム３との接合は、はんだ粒子が一体化して形成されたはんだ部９のみならず、このはんだ部９の周囲を被覆して形成された樹脂硬化部１０によっても行われているので、温度変化や衝撃に強く、また熱によるはんだ部９の劣化（酸化）を防止することができると共に、半導体素子２をリードフレーム３に強固に接合することができるものである。しかも、熱硬化性樹脂バインダーとしてエポキシ樹脂を用いる場合、有機酸は、上記反応式（II）に示すように、硬化剤として働いてエポキシ樹脂と反応し、接合部５の樹脂硬化部１０の架橋構造の中に取り込まれるので、洗浄の必要性がなくなり、腐食の原因が除去されると共に、この樹脂硬化部１０と封止樹脂６とは共に熱硬化性樹脂を主要な成分とするものであるから、この両者の密着性は高く、この両者の界面に空隙が生じるのを防止することができ、パッケージクラックの発生を防止することができるものである。
また、図２は半導体パッケージ７の他の一例を示すものであり、この半導体パッケージ７は、次のようにして製造することができる。まず既述の熱硬化性樹脂組成物１を用い、この中に含有されているはんだ粒子が溶融する温度で加熱しながら、ＩＣチップ等の半導体素子２をＦＲ−４等の回路基板４のダム部１２で囲まれた箇所に接合する。そうすると、溶融したはんだ粒子は一体化してはんだ部９を形成すると共に、このはんだ部９の周囲を被覆するように、熱硬化性樹脂バインダーが硬化することによって樹脂硬化部１０が形成される。なお、あらかじめ半導体素子２の接合箇所には銀めっき、回路基板４の接合箇所には銀めっき、金めっき又は銅めっきを施しておいてもよい。そして、ワイアボンディングにより半導体素子２のパッドと回路基板４のパッドとをワイア１１で電気的に接続した後、はんだ部９と樹脂硬化部１０とからなる接合部５及び半導体素子２を封止樹脂６を用いて封止することによって、図２に示すような半導体パッケージ７を得ることができるものである。ここで、回路基板４にはダム部１２が設けられており、このダム部１２で半導体素子２が囲まれているので、この半導体素子２の封止はポッティングにより行うことができる。よって、封止樹脂６としては、既述の熱硬化性樹脂バインダーのうち液状のものを使用することができ、特に液状エポキシ樹脂を用いる場合は、通常は既述の硬化剤を含有させ、あるいはさらに必要に応じて既述の硬化促進剤を含有させる。上記のようにして形成された半導体パッケージ７においては、半導体素子２と回路基板４との接合は、はんだ粒子が一体化して形成されたはんだ部９のみならず、このはんだ部９の周囲を被覆して形成された樹脂硬化部１０によっても行われているので、温度変化や衝撃に強く、また熱によるはんだ部９の劣化（酸化）を防止することができると共に、半導体素子２を回路基板４に強固に接合することができるものである。しかも、熱硬化性樹脂バインダーとしてエポキシ樹脂を用いる場合、有機酸は、上記反応式（II）に示すように、硬化剤として働いてエポキシ樹脂と反応し、接合部５の樹脂硬化部１０の架橋構造の中に取り込まれるので、洗浄の必要性がなくなり、腐食の原因が除去されると共に、この樹脂硬化部１０と封止樹脂６とは共に熱硬化性樹脂を主要な成分とするものであるから、この両者の密着性は高く、この両者の界面に空隙が生じるのを防止することができ、パッケージクラックの発生を防止することができるものである。
また、図３は半導体パッケージ７の他の一例であるフリップチップパッケージを示すものであり、この半導体パッケージ７は、次のようにして製造することができる。まず図３（ａ）のように既述の熱硬化性樹脂組成物１をバンプとして用い、この中に含有されているはんだ粒子が溶融する温度で加熱しながら、ＩＣチップ等の半導体素子２をフリップチップ実装によりＦＲ−４等の回路基板４に接合する。そうすると、溶融したはんだ粒子は一体化してはんだ部９を形成すると共に、このはんだ部９の周囲を被覆するように、熱硬化性樹脂バインダーが硬化することによって樹脂硬化部１０が形成される。なお、あらかじめ半導体素子２の接合箇所には銀めっき、回路基板４の接合箇所には銀めっき、金めっき又は銅めっきを施しておいてもよい。その後、はんだ部９と樹脂硬化部１０とからなる接合部５を封止樹脂６を用いて封止することによって、図３（ｂ）に示すような半導体パッケージ７を得ることができるものである。ここで、封止樹脂６としては、半導体素子２と回路基板４との狭い隙間や隣り合う接合部５同士の狭い隙間に充填する必要があるため、既述の熱硬化性樹脂バインダーのうち液状のものをアンダーフィル樹脂として使用することができ、特に液状エポキシ樹脂を用いる場合は、通常は既述の硬化剤を含有させ、あるいはさらに必要に応じて既述の硬化促進剤を含有させる。上記のようにして形成された半導体パッケージ７においては、半導体素子２と回路基板４との接合は、はんだ粒子が一体化して形成されたはんだ部９のみならず、このはんだ部９の周囲を被覆して形成された樹脂硬化部１０によっても行われているので、温度変化や衝撃に強く、また熱によるはんだ部９の劣化（酸化）を防止することができると共に、半導体素子２を回路基板４に強固に接合することができるものである。しかも、熱硬化性樹脂バインダーとしてエポキシ樹脂を用いる場合、有機酸は、上記反応式（II）に示すように、硬化剤として働いてエポキシ樹脂と反応し、接合部５の樹脂硬化部１０の架橋構造の中に取り込まれるので、従来のフリップチップ実装では特に困難であった洗浄の必要性がなくなり、腐食の原因が除去されると共に、上記樹脂硬化部１０と封止樹脂６とは共に熱硬化性樹脂を主要な成分とするものであるから、この両者の密着性は高く、この両者の界面に空隙が生じるのを防止することができ、パッケージクラックの発生を防止することができるものである。さらに樹脂硬化部１０と封止樹脂６との界面に空隙が生じないだけでなく、各接合部５において溶融したはんだが流出するのを周囲の樹脂硬化部１０で阻止しているので、短絡を防止することができるものである。
次に本発明に係る半導体部品の実装構造について説明する。本発明に係る半導体部品の実装構造は、図４〜図６に示すように、既述の図１〜図３に示す半導体パッケージ７、これ以外の半導体パッケージ７及び半導体素子２から選ばれるものを、既述の熱硬化性樹脂組成物１を用いて回路基板４に接合して形成されたものである。なお、半導体部品８には、ＱＦＰ等の半導体パッケージ７や、パッケージに収容されていない半導体素子２（ベアチップ）が含まれるものとする。
図４は半導体部品８の実装構造の一例を示すものであり、これは、次のようにして製造することができる。裏面に複数のはんだボール１３を設けて形成されたＣＳＰを半導体部品８（半導体パッケージ７）として用い、まず図４（ａ）のようにこの半導体パッケージ７のはんだボール１３を既述の熱硬化性樹脂組成物１を用いてＦＲ−４等の回路基板４のランド（図示省略）にそれぞれ接合する。この接合は、熱硬化性樹脂組成物１の中に含有されているはんだ粒子が溶融する温度で加熱しながら行うものであり、このように加熱して接合すると、溶融したはんだ粒子は一体化してはんだ部９を形成すると共に、このはんだ部９の周囲を被覆するように、熱硬化性樹脂バインダーが硬化することによって樹脂硬化部１０が形成される。このように、既述の熱硬化性樹脂組成物１を用いれば、加熱するだけで、はんだ粒子の溶融一体化によるはんだ部９の形成と、このはんだ部９の周囲を被覆する樹脂硬化部１０の形成とを同時に行うことができるものである。なお、あらかじめ回路基板４のランドには銀めっき、金めっき又は銅めっきを施しておいてもよい。その後、はんだ部９と樹脂硬化部１０とからなる接合部５を封止樹脂６を用いて封止することによって、図４（ｂ）に示すような半導体部品８の実装構造を得ることができるものである。ここで、封止樹脂６としては、半導体パッケージ７と回路基板４との狭い隙間や隣り合う接合部５同士の狭い隙間に充填する必要があるため、既述の熱硬化性樹脂バインダーのうち液状のものをアンダーフィル樹脂として使用することができ、特に液状エポキシ樹脂を用いる場合は、通常は既述の硬化剤を含有させ、あるいはさらに必要に応じて既述の硬化促進剤を含有させる。上記のようにして形成された半導体部品８の実装構造においては、半導体パッケージ７と回路基板４との接合は、はんだ粒子が一体化して形成されたはんだ部９のみならず、このはんだ部９の周囲を被覆して形成された樹脂硬化部１０によっても行われているので、温度変化や衝撃に強く、また熱によるはんだ部９の劣化（酸化）を防止することができると共に、半導体パッケージ７を回路基板４に強固に接合することができるものである。しかも、熱硬化性樹脂バインダーとしてエポキシ樹脂を用いる場合、有機酸は、上記反応式（II）に示すように、硬化剤として働いてエポキシ樹脂と反応し、接合部５の樹脂硬化部１０の架橋構造の中に取り込まれるので、従来のフリップチップ実装では特に困難であった洗浄の必要性がなくなり、腐食の原因が除去されると共に、上記樹脂硬化部１０と封止樹脂６とは共に熱硬化性樹脂を主要な成分とするものであるから、この両者の密着性は高く、この両者の界面に空隙が生じるのを防止することができ、クラックの発生を防止することができるものである。さらに樹脂硬化部１０と封止樹脂６との界面に空隙が生じないだけでなく、各接合部５において溶融したはんだが流出するのを周囲の樹脂硬化部１０で阻止しているので、短絡を防止することができるものである。
また、図５は半導体部品８の実装構造の他の一例を示すものであり、これは、次のようにして製造することができる。すなわち、ＱＦＰを半導体部品８（半導体パッケージ７）として用い、この半導体パッケージ７のリードフレーム３を既述の熱硬化性樹脂組成物１を用いてＦＲ−４等の回路基板４のランド（図示省略）に接合することによって得ることができるものである。上記接合は、熱硬化性樹脂組成物１の中に含有されているはんだ粒子が溶融する温度で加熱しながら行うものであり、このように加熱して接合すると、溶融したはんだ粒子は一体化してはんだ部９を形成すると共に、このはんだ部９の周囲を被覆するように、熱硬化性樹脂バインダーが硬化することによって樹脂硬化部１０が形成される。なお、あらかじめリードフレーム３及び回路基板４の接合箇所には銀めっき、金めっき又は銅めっきを施しておいてもよい。上記のようにして形成された半導体部品８の実装構造においては、半導体パッケージ７と回路基板４との接合は、はんだ粒子が一体化して形成されたはんだ部９のみならず、このはんだ部９の周囲を被覆して形成された樹脂硬化部１０によっても行われているので、温度変化や衝撃に強く、半導体パッケージ７を回路基板４に強固に接合することができるものである。しかも、熱硬化性樹脂バインダーとしてエポキシ樹脂を用いる場合、有機酸は、上記反応式（II）に示すように、硬化剤として働いてエポキシ樹脂と反応し、接合部５の樹脂硬化部１０の架橋構造の中に取り込まれるので、洗浄の必要性がなくなり、腐食の原因が除去されるものである。また、各接合部５において溶融したはんだが流出するのを周囲の樹脂硬化部１０で阻止しているので、短絡を防止することができるものである。また、熱によるはんだ部９の劣化（酸化）を防止することができるものである。さらに、従来の図１１に示す半導体部品８の実装構造においては、接合部５のはんだ部９にウイスカが発生するおそれがあるが、図５に示す半導体部品８の実装構造においては、接合部５のはんだ部９の周囲は樹脂硬化部１０で被覆されているので、ウイスカの発生を防止することができるものである。
また、図６は半導体部品８の実装構造の他の一例を示すものであるが、これは、ＱＦＰやベアチップ等の半導体部品８を既述の熱硬化性樹脂組成物１を用いてＦＲ−４等の回路基板４の両面に接合して形成されたものである。この場合、図６（ａ）のようにリフロー炉による１回目の加熱により、先に回路基板４の一方の面に半導体部品８を実装した後、回路基板４を裏返して、図６（ｂ）のようにリフロー炉による２回目の加熱により、他方の面に半導体部品８を実装するようにしている。従来はこの２回目の加熱により、先に実装した半導体部品８と回路基板４との接合部５のはんだが再溶融することによって、図１２（ｃ）のように上記半導体部品８が脱落するおそれがある。しかし、図６に示す半導体部品８の実装構造においては、先に実装した半導体部品８と回路基板４との接合部５のはんだが２回目の加熱により再溶融しても、そのはんだの周囲は、溶融しない樹脂硬化部１０が取り囲んでおり、この樹脂硬化部１０によって半導体部品８が回路基板４に強固に接合されているので、先に実装した半導体部品８を下にして２回目の加熱をしてもこの半導体部品８が脱落するおそれはないものである。
１ 熱硬化性樹脂組成物
２ 半導体素子
３ リードフレーム
４ 回路基板
５ 接合部
６ 封止樹脂
７ 半導体パッケージ

Claims (6)

  1. はんだ粒子を含有する熱硬化性樹脂組成物を用いて半導体素子をリードフレーム又は回路基板に接合し、この接合部を封止樹脂を用いて封止して形成された半導体パッケージにおいて、前記接合部が、前記はんだ粒子が溶融一体化したはんだ部と、前記はんだ部の周囲を被覆する樹脂硬化部とで形成されていることを特徴とする半導体パッケージ。
  2. 前記熱硬化性樹脂組成物として、融点２４０℃以下のはんだ粒子、熱硬化性樹脂バインダー、１個以上のカルボキシル基を有する有機酸を含有するものが用いられていることを特徴とする請求項１に記載の半導体パッケージ。
  3. はんだ粒子の含有量が、熱硬化性樹脂組成物全量に対して４０〜９５質量％であることを特徴とする請求項１又は２に記載の半導体パッケージ。
  4. 請求項１乃至３のいずれか１項に記載の半導体パッケージ、これ以外の半導体パッケージ及び半導体素子から選ばれるものを、はんだ粒子を含有する熱硬化性樹脂組成物を用いて回路基板に接合して形成された半導体部品の実装構造において、前記接合部が、前記はんだ粒子が溶融一体化したはんだ部と、前記はんだ部の周囲を被覆する樹脂硬化部とで形成されていることを特徴とする半導体部品の実装構造。
  5. 前記熱硬化性樹脂組成物として、融点２４０℃以下のはんだ粒子、熱硬化性樹脂バインダー、１個以上のカルボキシル基を有する有機酸を含有するものが用いられていることを特徴とする請求項４に記載の半導体部品の実装構造。
  6. はんだ粒子の含有量が、熱硬化性樹脂組成物全量に対して４０〜９５質量％であることを特徴とする請求項４又は５に記載の半導体部品の実装構造。
JP2009077666A 2009-03-26 2009-03-26 半導体パッケージ及び半導体部品の実装構造 Pending JP2010232388A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009077666A JP2010232388A (ja) 2009-03-26 2009-03-26 半導体パッケージ及び半導体部品の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009077666A JP2010232388A (ja) 2009-03-26 2009-03-26 半導体パッケージ及び半導体部品の実装構造

Publications (1)

Publication Number Publication Date
JP2010232388A true JP2010232388A (ja) 2010-10-14

Family

ID=43047947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009077666A Pending JP2010232388A (ja) 2009-03-26 2009-03-26 半導体パッケージ及び半導体部品の実装構造

Country Status (1)

Country Link
JP (1) JP2010232388A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175519A (ja) * 2013-03-11 2014-09-22 Panasonic Corp 回路装置の製造方法、半導体部品の実装構造および回路装置
JP2015115500A (ja) * 2013-12-12 2015-06-22 パナソニックＩｐマネジメント株式会社 電子部品の実装方法及び実装構造体
JP2017034139A (ja) * 2015-08-04 2017-02-09 パナソニックＩｐマネジメント株式会社 実装構造体と実装構造体の製造方法
JP2018032830A (ja) * 2016-08-26 2018-03-01 トヨタ自動車株式会社 半導体装置
JP2019009470A (ja) * 2018-10-09 2019-01-17 パナソニックＩｐマネジメント株式会社 実装構造体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008293820A (ja) * 2007-05-25 2008-12-04 Panasonic Corp 導電性ペーストおよび基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008293820A (ja) * 2007-05-25 2008-12-04 Panasonic Corp 導電性ペーストおよび基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175519A (ja) * 2013-03-11 2014-09-22 Panasonic Corp 回路装置の製造方法、半導体部品の実装構造および回路装置
JP2015115500A (ja) * 2013-12-12 2015-06-22 パナソニックＩｐマネジメント株式会社 電子部品の実装方法及び実装構造体
JP2017034139A (ja) * 2015-08-04 2017-02-09 パナソニックＩｐマネジメント株式会社 実装構造体と実装構造体の製造方法
JP2018032830A (ja) * 2016-08-26 2018-03-01 トヨタ自動車株式会社 半導体装置
JP2019009470A (ja) * 2018-10-09 2019-01-17 パナソニックＩｐマネジメント株式会社 実装構造体

Similar Documents

Publication Publication Date Title
JP5411503B2 (ja) 熱硬化性樹脂組成物及びその製造方法並びに回路基板
US8227536B2 (en) Lead-free solder paste and its use
JP6534122B2 (ja) 樹脂フラックスはんだペースト及び実装構造体
JP6515350B2 (ja) 半導体実装品とその製造方法
WO2017110052A1 (ja) ペースト状熱硬化性樹脂組成物、半導体部品、半導体実装品、半導体部品の製造方法、半導体実装品の製造方法
JP5588287B2 (ja) 熱硬化性樹脂組成物及び半導体部品実装基板
TWI596154B (zh) Flux and solder paste
JP4897697B2 (ja) 導電性接着剤
JP5385822B2 (ja) 半導体部品の実装方法
JP5853146B2 (ja) 熱硬化性樹脂組成物及び回路基板
JP2010232388A (ja) 半導体パッケージ及び半導体部品の実装構造
JP2010077266A (ja) 熱硬化性樹脂組成物及び回路基板
JP3957729B1 (ja) ハンダ付け方法及び電子部品
JP5140038B2 (ja) 熱硬化性樹脂組成物及び回路基板
JP5975407B2 (ja) 熱硬化性樹脂組成物及び半導体部品実装基板
JP5621019B2 (ja) 半導体部品の実装構造
JP2021178336A (ja) 樹脂フラックスはんだペーストおよび実装構造体
JP5560032B2 (ja) はんだ接合補強剤組成物、及びこれを用いた実装基板の製造方法
JP2014209624A (ja) 回路基板と半導体部品との接合部構造
JP5351786B2 (ja) 熱硬化性樹脂組成物およびその製造方法
JP5475976B2 (ja) 熱硬化性樹脂組成物及びその製造方法並びに回路基板
JP2006152312A (ja) 封止材料、はんだ付け用フラックス、はんだぺースト、電子部品装置、電子回路モジュール及び電子回路装置
JP3812800B2 (ja) 封止材料、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール及び電子回路装置
JP5887541B2 (ja) 熱硬化性樹脂組成物
JP5492002B2 (ja) 熱硬化性樹脂組成物およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110725

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120918