JP2019009470A - 実装構造体 - Google Patents

Abstract

【課題】電子部品１と基板２を樹脂強化型低温はんだを用いて接合する場合であっても、基板２の反りによるはんだフラッシュを抑制することを可能とする実装構造体を提供する。【解決手段】電子部品１下面に設けられた電極１１と基板２上面に形成された電極２１とが、はんだ部４０とはんだ部４０の周囲を被覆する樹脂部４１とで形成される接合部により接続されるとともに、基板２の下面に設けられた電極２２と回路基板３表面に備えられた電極３１とがはんだにより接合されてなる実装構造体である。接合部は、はんだ量が多い接合部とはんだ量が少ない接合部とを有し、電子部品１と基板２との間隔が狭い接合部のはんだ量が、電子部品１と基板２との間隔が広い接合部のはんだ量よりも少ない。接合部は、はんだの飛び出しがないことを特徴とする。【選択図】図１

Description

本発明は、実装構造体に関する。

近年、電子機器は高機能小型化が進み、高精度のカメラ機能を備えた携帯電話やデジタルカメラ、パソコン等携帯型の小型モバイル情報機器が普及している。これらに搭載される回路基板に実装される電子部品には半導体部品やイメージセンサー等の部品が多数使用されている。

例えば、ＣＭＯＳセンサー等の電子部品を回路基板に接続したものが用いられている。また、この接続には、電子部品の下部をＬＧＡ（Land grid array：ランド・グリッド・アレイ）として、回路基板に実装する方法が主流になっている。ＬＧＡの接続は、特に薄型を必要とされる機器において有効である。

一方、ＬＧＡの半導体やイメージセンサー部品等の電子部品と、回路基板の電極の接合がはんだのみによる接合の場合には、電子部品を回路基板に保持させる保持力が不十分な場合がある。そのため、通常は、図４（ａ）に示すように、電子部品１と回路基板３とをエポキシ樹脂等の熱硬化性樹脂４２により樹脂補強している。

従来、この樹脂補強についてはアンダーフィルやサイドフィル等の方法が広く用いられているが、近年では、はんだ粒子及びフラックス成分を含有するはんだペーストによる樹脂強化型はんだペーストを用いた技術が提案されている（例えば、特許文献１を参照）。

この技術によれば、図４（ｂ）に示すように、はんだペーストによる接合だけではんだ４０の周囲を被覆することにより形成される樹脂部４１による補強が可能であり、アンダーフィルやサイドフィルが不要である点で優れている。

また、近年では、樹脂強化型低温はんだペーストを用いた実装プロセスとして、図５に示すような電子部品の実装方法が行われている。

この方法により電子部品を実装する方法としては、まず、図５（ａ）に示すように、電子部品１を第１の基板２に樹脂強化型低温はんだを用いて接合する。

次に、図５（ｂ）に示すように、その電子部品１を接合した基板２を、さらに第２の基板である回路基板３に樹脂強化型低温はんだを用いて接合する。

このような構成の回路技術は、回路全体の高密度実装を可能とする点で非常に優れた技術であり、今後の回路技術において主流の技術になると考えられる。

特開２０１１−１７６０５０号公報

しかしながら、電子部品１を基板２に接合した後に、これを、さらにはんだリフロープロセスにより加熱して回路基板３に接合する場合、はんだリフロープロセス時の加熱により、図１に示すように基板２に反りが発生する場合があった。

そしてこの場合、特に電子部品１のＬＧＡの中心付近で、はんだが再溶融して飛び出す、所謂、はんだフラッシュが発生するといった問題があった。

本発明は、以上の通りの事情に鑑みてなされたものであり、電子部品と基板を樹脂強化型低温はんだを用いて接合する場合であっても、基板の反りによるはんだフラッシュを抑制することを可能とする実装構造体を提供することを課題としている。

本発明は、上記の課題を解決するために、以下のことを特徴としている。

即ち、本発明の実装構造体の製造方法は、電子部品下面に設けられた電極と基板上面に形成された電極を熱硬化性樹脂バインダーを含むはんだペーストを用いて接合した後、さらに前記基板の下面に設けられた電極と回路基板表面に備えられた電極とを接合する実装構造体の製造方法であって、前記基板の反りに伴い、前記電子部品の下面と前記基板上面との間隔が狭くなる接合部に供給する前記はんだペーストの供給量を少なく調整することを特徴とする。

また、この実装構造体の製造方法においては、前記電子部品の最外周の接合部より中心部の接合部のはんだペーストの供給量を少なく調整することが好ましい。

また、この実装構造体の製造方法においては、はんだ量が多い接合部の前記電子部品と前記基板の間隔をｔ、はんだ量が少ない接合部の前記電子部品と前記基板の間隔をｔ’、その差ｔ−ｔ’を接合部の反りとし、
前記はんだ量が多い接合部に対する前記はんだ量が少ない接合部の反りの比ａを、
ａ＝（ｔ−ｔ’）／ｔ×１００とし、
前記はんだ量が多い接合部に前記はんだペーストを供給するメタルマスクの開口面積をＳとした場合、はんだ量が少ないメタルマスクの開口面積Ｓ’が、
２／３×Ｓ ≦ Ｓ’ ≦ Ｓ−Ｓ×ａ／１００
の範囲となるように設定し、このメタルマスクを用いて前記はんだペーストを供給することが好ましい。

また、この実装構造体の製造方法においては、前記はんだペーストが、融点が２４０℃以下のはんだ粒子、熱硬化性樹脂バインダー、フラックス成分を含むことが好ましい。

また、本発明の実装構造体は、電子部品下面に設けられた電極と基板上面に形成された電極とが、はんだ部と前記はんだ部の周囲を被覆する樹脂部とで形成される接合部により接続されるとともに、
前記基板の下面に設けられた電極と回路基板表面に備えられた電極とがはんだにより接合されてなる実装構造体であって、
前記接合部は、はんだ量が多い接合部とはんだ量が少ない接合部とを有し、前記電子部品と前記基板との間隔が狭い接合部のはんだ量が、前記電子部品と前記基板との間隔が広い接合部のはんだ量よりも少なく、
前記接合部は、はんだの飛び出しがないことを特徴とする。

また、この実装構造体においては、前記基板上面から前記電子部品下面までの距離の、前記基板上面から５０％以上の高さまで、前記樹脂部が存在していることが好ましい。

本発明の実装構造体によれば、電子部品と基板を樹脂強化型低温はんだを用いて接合する場合であっても、基板の反りによるはんだフラッシュを抑制することが可能な実装構造体を提供することができる。

基板が反った状態を示す概略断面図である。 はんだフラッシュの状態を示す概略図及びＸ線写真であり、（ａ）は全体概略図、（ｂ）は一部拡大Ｘ線写真である。 （ａ）は基板及び電極を示す概略図であり、（ｂ）は基板の電極に対応する本発明のメタルマスクの概略図である。 （ａ）はサイドフィルによる電子部品と回路基板の接合状態を示す概略断面図であり（ｂ）は、樹脂強化型低温はんだペーストを用いた電子部品と回路基板の接合状態を示す概略断面図である。 （ａ）は電子部品と基板の接続プロセスの概略説明図であり、（ｂ）は基板と回路基板の接続プロセスの概略説明図である。

以下に、本発明の実装構造体の実施形態について詳細に説明する。

実装構造体の製造方法は、熱硬化性樹脂をバインダー成分として含むはんだペーストを用いて、電子部品下面に設けられた電極と基板に形成された電極を接合する電子部品の実装方法である。そして、基板の反りに伴い、電子部品と基板との間隔が狭くなる接合部のはんだペーストの供給量を少なく調整することを特徴としている。

図５は、本発明の電子部品と基板、及び基板と回路基板の接続プロセスを示す概略説明図である。この実施形態の実装方法では、まず、最初の工程として、図５（ａ）に示すように、下面に複数の電極を備えた電子部品１及び基板２をはんだペーストを用いて電気的に接合する。

次に、図５（ｂ）に示すように、電子部品１を接合した基板２の下面に設けられた電極２２と回路基板３の表面に備えられた電極３１をはんだペーストを用いて電気的に接合する。

電子部品１は、下面に電極１１を有する表面実装型のものであれば特に制限はなく、例えば、ＬＧＡの半導体パッケージ、半導体センサー部品等を挙げることができる。中でも特に、ＬＧＡのＣＭＯＳセンサー等のイメージセンサー部品を好適に用いることができる。

ＬＧＡの電子部品１の電極１１は、電子部品１の下面に、平面電極パッドを格子状に並べた構成となっており、この平面電極パットの電極１１に対応する基板２の表面に設けられた電極２１をはんだペーストを用いて接合する。

基板２は、特に限定されるものではなく、例えば、公知のガラスエポキシ基板やその他の積層基板等を用いることができる。

また、基板２と接合する回路基板３としては、例えば、ガラスエポキシ積層板等に導体パターンを設けて形成されたリジッドプリント配線板や、ポリイミドフィルム、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリエチレンナフタレート（ＰＥＮ）フィルム等に導体パターンを設けて形成されたフレキシブルプリント配線板等を用いることができる。

なお、基板２と回路基板３の接合には、電子部品１と基板２の接合に用いたはんだペーストと同様のものを用いることができる。

電子部品１と基板２、また、基板２と回路基板３を接合するために用いるはんだペーストは、少なくともはんだ粒子、熱硬化性樹脂バインダー、及びフラックス成分を含有する樹脂強化型はんだペーストである。

はんだ粒子の融点は、融点２４０℃以下の低温型のはんだ粒子であり、融点の下限は特に限定されるものではないが、通常、１３０℃以上であることが好ましい。

はんだ粒子の材質は、特に限定されないが、例えば、Ｓｎをベースとした合金等を用いることができる。具体的は、例えば、ＳｎとＡｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｉｎ等の金属との合金等を用いることができる。

はんだペースト中のはんだ粒子の含有量は、４０〜９５質量％の範囲が好ましく、７０〜９５質量％の範囲がより好ましい。この範囲内にすることにより、熱硬化性樹脂バインダーの硬化物による電子部品の電気的接合性や熱硬化性樹脂バインダーによる補強効果を十分に発揮させることができ、高粘度化による塗布作業性の低下も抑制することができる。

熱硬化性樹脂バインダーは、エポキシ樹脂及び硬化剤を主成分として含有する。エポキシ樹脂及び硬化剤は、公知のものを特に制限なく用いることができる。エポキシ樹脂は比較的低温で硬化すると共に接着性が高いため、従来のはんだリフロー処理より低い温度でも十分な硬化性を発揮して部品実装を可能とすると共に十分な補強効果を発揮することができる。

フラックス成分としては、特に限定されるものではなく、アビエチン酸に代表されるロジン成分材料、各種アミン及びその塩、セバシン塩、アジピン酸、グルタル酸等の有機酸等を用いることができる。これらの中でも、アビエチン酸、アジピン酸、グルタル酸は、フラックス活性が高く、化合物としての安定性が高いことからより好ましい。これらのフラックス成分は、一種類の成分であってもよく、二種類以上の成分を混合して用いてもよい。

フラックス成分の含有量は、フラックス成分と熱硬化性樹脂バインダーとの合計量に対して１〜５０質量％であることが好ましい。この範囲とすることにより、フラックス成分が優れたフラックス作用を発揮すると共に、はんだペーストの硬化物による機械的接合性と電気的接合性を更に向上することができる。

なお、はんだペーストには、上記の成分のほか、通常用いられる改質剤、添加剤等が含有されていてもよい。また、はんだペーストの粘度を低減し、流動性を付与する目的で、低沸点の溶剤や可塑剤を加えることもできる。さらに、印刷形状を保持するためのチクソ性付与剤として、硬化ヒマシ油やステアリン酸アミド等を添加することも有効である。

このような構成の樹脂強化型のはんだペーストを用いることにより、はんだペーストによる接合だけで樹脂による補強が可能であり、アンダーフィルやサイドフィル等の別工程による樹脂補強が不要となる。

樹脂強化型のはんだペーストを用いて、電子部品１と基板２とを接合する場合には、はんだペーストを基板２上の電極２１に供給する。

このはんだペーストの供給は、例えば、電極２１と同じ位置に開口を設けたメタルマスクを基板２に重ねた後、メタルマスクの表面にはんだペーストを供給し、スキージで開口に充填することによって行う。

その後、メタルマスクを基板２から離すと、電極２１ごとにはんだペーストが供給された基板２を得ることができる。

次に、はんだペーストが未硬化状態のまま、電子部品１の電極１１と基板２の電極２１とが対向するように、チップマウンター等を用いて電子部品１と基板２を重ね合わせる。

この状態で、電子部品１が配置された基板２をはんだリフロープロセスに導入し、はんだペーストを所定の加熱温度まで加熱する。

この加熱温度は、はんだ粒子が十分に溶融し、かつ熱硬化性樹脂バインダーの硬化反応が充分に進行する適宜の温度に設定される。

また、この加熱温度は、はんだ粒子が溶融しきる前にエポキシ樹脂の硬化反応が進行してはんだ粒子の凝集が阻害されることがないように設定されることが好ましい。

はんだリフロープロセス方式により、はんだペースト中のはんだ粒子が溶融する温度まで加熱する。この加熱で溶融したはんだを硬化させることによって、電子部品１と基板２とを電気的に接続する接合部を設ける。

すなわち、加熱されて溶融したはんだ粒子は電子部品１の電極部１１と一体化してはんだ部４０を形成すると共に、このはんだ部４０の周囲を被覆するように、はんだペースト中の熱硬化性樹脂バインダーが硬化することによって樹脂部４１を形成する。このように接合部は、はんだ粒子が溶融したはんだ部４０と、このはんだ部４０の周囲を被覆する樹脂部４１とで形成される。

はんだペーストが加熱されると、はんだ粒子が溶融すると共に、はんだペースト中のフラックス成分がフラックス作用を発揮する。

このフラックス作用によりはんだ粒子の表面の酸化層が除去され、はんだ粒子の一体化が促進されると共にはんだ粒子が電極１１、２１どうしを溶融接合し、電子部品１の電極１１と基板２の電極２１との間の電気的接合がなされる。

さらに、熱硬化性樹脂バインダーとして含まれるエポキシ樹脂と硬化剤の熱硬化反応が進行し、半導体部品と基板２との機械的接合がなされる。これにより、基板２に電子部品１が実装される。なお、この際の、接合時のはんだ接合部において、基板２上面から前記電子部品１下面の距離の、少なくとも下から５０％以上の高さ、好ましくは１００％の高さまで硬化した熱硬化性樹脂の樹脂部４１が存在していることが望ましい。

また、基板２と、回路基板３とのはんだペーストによる接合においても、この方法と同様の方法によって接合することができる。

ここで、電子部品１を接続した基板２と、回路基板３とのはんだペーストによる接合を行うために加熱するはんだリフロープロセスの際に、先に接合が完了している電子部品１と基板２の接合部で、はんだ４０が再溶融を起こす場合がある。そして、さらにここにはんだを押出すような外力がかかると、はんだ４０が飛び出す、所謂、はんだフラッシュが発生することがある。

また、はんだリフロープロセスの加熱により、図１に示すように、基板２の反りが発生することがあり、この場合には、電子部品１の接合部の中心部分で、特にはんだフラッシュの発生が多くなる傾向がある。

実際の電子部品１と基板２との間隔の計測では、電子部品１と基板２との間隔は、図１に示すように、電子部品１の中心部分（中央）では５３．９μｍであるのに対し、左外周部（左）は６２．９μｍ、右外周部（右）は６３．５μｍと差があり、基板２に反りが生じていることがわかるデータがある。

そして、このはんだ部４０の接合状態をＸ線写真で確認すると、図２（ａ）、（ｂ）に示すように、電子部品１の中心近くのはんだ部４０にはんだ飛び出し４３が確認され、はんだフラッシュが発生していることがわかる。

このようなはんだフラッシュを抑制するために、本発明の実施形態では、基板２表面の電極部２１にメタルマスクを用いてはんだペーストを供給する際に、基板２の反りにより、基板２と電子部品１の間隔が狭くなる中心部のはんだペーストの供給量を少なく制御する。はんだペーストの供給量の制御は、メタルマスクの開口径を調整することにより行うことができる。

具体的なはんだペーストの供給量の制御は、予め使用する基板２について加熱による反りを測定しておき、このデータを基に以下に示すように定量的に行う。

まず、基板２が反った状態において、はんだ量が多い接合部、即ち電子部品１の外周部における電子部品１と基板２の間隔をｔ、はんだ量が少ない接合部、即ち電子部品の１の中心部分における電子部品１と基板２の間隔をｔ’とする。

そして、その差ｔ−ｔ’を接合部の反りとし、はんだ量が多い接合部に対するはんだ量が少ない接合部の反りの比ａをａ＝（ｔ−ｔ’）／ｔ×１００に代入して求める。

そして、はんだ量が多い接合部にはんだを供給するメタルマスク開口面積をＳとした場合、はんだ量が少ないメタルマスクの開口面積Ｓ’が、
２／３×Ｓ ≦ Ｓ’ ≦ Ｓ−Ｓ×ａ／１００
の関係となるようにメタルマスクの開口面積を設定する。

具体的には、図３に示すように、基板２の電極２１に対してメタルマスク５の外周部の開口径をＳとし、中心部（図３における点線内）の開口径をＳ’とする。

これにより、はんだリフロープロセスの加熱により基板２が反り、基板２と電子部品１の中心部の間隔が狭くなった場合であっても、電子部品１の中心部に近い接合部には再溶融したはんだを押し出す力がかからないためはんだフラッシュの発生を抑制することが可能となる。

以上、実施形態に基づき本発明を説明したが、本発明は上記の実施形態に何ら限定されるものではなく、その要旨を逸脱しない範囲内において各種の変更が可能である。

例えば、上記説明では、基板２と回路基板３とを接合する構成として説明したが、電子部品１と基板２のみを接合する構成の実装構造体に適用することも可能である。

以下に、実施例により本発明をさらに詳しく説明するが、本発明はこれらの実施例に何ら限定されるものではない。

電子部品、基板、メタルマスクとして、以下のものを用いた。
（電子部品)
ＬＧＡパッケージＣＭＯＳセンサー
サイズ：１４×１４ｍｍ
電極径：０．４ｍｍ
ピッチ：０．８ｍｍ
(基板)
厚み：０．８ｍｍ
電極径：０．４ｍｍ
(メタルマスク)
開口径（Ｓ）：０．４ｍｍ
厚さ：０．１２ｍｍ
開口面積：Ｓ＝０．１２６ｍｍ２
また、はんだペーストとして表１に示す配合成分、配合量のものを用いた。なお、配合量は質量％を表す。

上記の基板の電極に、表１に示すはんだペーストを上記のメタルマスクを用いて表２に示す、実施例１〜６、比較例１〜６の条件で供給し、その上に電子部品を載置して、１６０℃６分の条件でリフロープロセスを行い、接合して実装構造体を作成した。そして、この電子部品を搭載した実装構造体を、別の基板に接合して搭載することを想定し、更に、リフロープロセスの条件として１６０℃６分の加熱を行った。

なお、表２における基板の反りの比ａは、予めはんだリフロープロセスの加熱を行い、基板の反りを測定してｔ及びｔ’を測定し、その結果からａを算出した。その結果ａ＝１５％であった。そして、ａ＝１５及びＳ＝０．４を、２／３×Ｓ≦Ｓ’≦Ｓ−Ｓ×ａ／１００に代入して、Ｓ’を０．２７≦Ｓ’≦０．３４の範囲として、実施例１〜６及び比較例１〜６のＳ’の値を決定した。

次に、それぞれの実装構造体について接合部の樹脂部分の高さの割合を測定した。

また、各実装構造体についてＸ線写真を撮影し、目視により電子部品中心部のはんだ飛び出しの有無を観察して評価した。その結果を表２に示す。

表２より、本発明の条件により導き出したＳ’の開口径の範囲とした実施例１〜６では、電子部品中心部のはんだ飛び出しは確認されなかった。

これに対して、本発明の式により導き出したＳ’の開口径範囲から外れた比較例１〜６では、全ての実装構造体において電子部品中心部のはんだ飛び出しが確認された。

これらの結果から、本発明で規定する条件とすることにより、電子部品と基板を樹脂強化型低温はんだを用いて接合する場合であっても、基板の反りによるはんだの飛び出しを抑制できることが確認された。

１ 電子部品
１１ 電極
２ 基板
２１ 電極
５ メタルマスク

Claims (2)

1. 電子部品下面に設けられた電極と基板上面に形成された電極とが、はんだ部と前記はんだ部の周囲を被覆する樹脂部とで形成される接合部により接続されるとともに、
   前記基板の下面に設けられた電極と回路基板表面に備えられた電極とがはんだにより接合されてなる実装構造体であって、
   前記接合部は、はんだ量が多い接合部とはんだ量が少ない接合部とを有し、前記電子部品と前記基板との間隔が狭い接合部のはんだ量が、前記電子部品と前記基板との間隔が広い接合部のはんだ量よりも少なく、
   前記接合部は、はんだの飛び出しがないことを特徴とする実装構造体。
2. 前記基板上面から前記電子部品下面までの距離の、前記基板上面から５０％以上の高さまで、前記樹脂部が存在していることを特徴とする請求項１に記載の実装構造体。

Images