WO2023127791A1 - 半導体部品の製造方法及び半導体部品の実装構造 - Google Patents

半導体部品の製造方法及び半導体部品の実装構造 Download PDF

Info

Publication number
WO2023127791A1
WO2023127791A1 PCT/JP2022/047891 JP2022047891W WO2023127791A1 WO 2023127791 A1 WO2023127791 A1 WO 2023127791A1 JP 2022047891 W JP2022047891 W JP 2022047891W WO 2023127791 A1 WO2023127791 A1 WO 2023127791A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor component
thermosetting resin
solder powder
electrode
resin composition
Prior art date
Application number
PCT/JP2022/047891
Other languages
English (en)
French (fr)
Inventor
浩之 栗原
Original Assignee
有限会社アイピーシステムズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 有限会社アイピーシステムズ filed Critical 有限会社アイピーシステムズ
Publication of WO2023127791A1 publication Critical patent/WO2023127791A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Definitions

  • the present invention relates to a semiconductor component manufacturing method and a semiconductor component mounting structure.
  • BGA packages ball grid array packages
  • a fine-pitch BGA package is also required for such a BGA package. reinforces the joint portion by filling an underfill material between the BGA package and the mounting substrate and curing the material.
  • Patent Document 2 a technique using a resin-reinforced solder paste made of a thermosetting resin composition containing solder powder and a flux component has been proposed (see Patent Document 2). Furthermore, a technique has been proposed in which a resin composition that does not contain solder is adhered to the surface of a solder ball (see Patent Document 3).
  • a semiconductor component mounting method for providing a joint for joining a terminal of the semiconductor component and an electrode of a circuit board comprising: preparing a semiconductor component having terminals provided with metal pillars and a circuit board having an insulator layer having openings for exposing electrodes; A step of preparing a thermosetting resin composition in which a thermosetting resin having a flux function and solder powder are mixed; a step of applying and filling the thermosetting resin composition into the opening of the insulator layer; a step of heating the thermosetting resin composition applied to the opening in an uncured state to cause the solder powder to settle to form a solder powder aggregation layer; The semiconductor component and the circuit board are superimposed and heated so that the copper pillar of the semiconductor component and the electrode of the circuit board face each other, and the molten solder of the solder powder aggregation layer is interposed between the copper pillar and the circuit board. forming a junction with an electrode; curing the thermosetting resin around the joint; A method of mounting
  • a second aspect of the present invention is wherein the metal pillar is made of copper and the electrode is made of copper;
  • a method of mounting a semiconductor component according to the first aspect characterized by:
  • a third aspect of the present invention is The content of the solder powder in the thermosetting resin composition is 40% by volume or less,
  • a method of mounting a semiconductor component according to the first or second aspect characterized by:
  • a fourth aspect of the present invention is The maximum particle diameter Dmax of the solder powder in the thermosetting resin composition satisfies Dmax ⁇ a/3, where a is the diameter of the opening and b is the depth of the opening to the electrode, and satisfies Dmax ⁇ b/2,
  • a method of mounting a semiconductor component according to any one of the first to third aspects characterized by:
  • a fifth aspect of the present invention is A semiconductor component mounting structure in which a terminal of a semiconductor component and an electrode of a circuit board are joined via a joint, wherein the semiconductor component has metal pillars on the terminals, and the circuit board has an insulating layer formed with openings for exposing the electrodes on its surface,
  • the joint is formed through the solder of a solder powder aggregation layer formed by the solder powder of a thermosetting resin composition in which a thermosetting resin having a flux function and solder powder are mixed and settled on the electrode. wherein the metal pillar and the electrode are joined together, and the opening is filled with a cured product of the thermosetting resin,
  • a mounting structure for a semiconductor component characterized by:
  • FIG. 1A and 1B are a cross-sectional view and a plan view schematically showing a schematic structure of a semiconductor component used in an embodiment
  • FIG. 3A and 3B are a cross-sectional view and a plan view showing another example of the schematic structure of the semiconductor component used in the embodiment
  • FIG. 4 is a cross-sectional view schematically showing a step of mounting a semiconductor component on the circuit board of the embodiment
  • It is a sectional view showing typically a mounting process of a semiconductor component of an embodiment.
  • a semiconductor component 10 having terminals provided with metal pillars 11 is prepared.
  • the metal pillar 11 is preferably made of copper that allows copper-to-copper metal bonding, but is not particularly limited as long as it is made of metal that does not melt at the reflow temperature of solder or the curing temperature of thermosetting resin.
  • the dimensions of the metal pillar 11 may be set as appropriate in consideration of the dimensions of the circuit board to be mounted.
  • the diameter is 15 to 30 ⁇ m and the height is 15 to 50 ⁇ m, but narrow-pitch semiconductor components suitable for application of the present invention have a diameter of 15 to 25 ⁇ m and a height of 15 to 25 ⁇ m.
  • the pitch between the metal pillars 11 is generally 70-150 ⁇ m, but in the case of a narrow pitch, it is 30-100 ⁇ m.
  • a circuit board 20 as shown in FIG. 2 is prepared.
  • a rigid board such as a glass epoxy board, a glass composite board, a ceramic board, a Teflon (registered trademark) board, or a flexible board can be used.
  • an electrode 22 that joins with the metal pillar 11 is formed on the surface of a base material 21, an insulator layer 23 is provided thereon, and the insulator layer 23 is provided with an exposed opening 23a.
  • the insulator layer 23 is generally formed of a solder resist, and the openings 23a are formed by photolithography.
  • the insulator layer 23 can also be formed using a resin composition (prepreg) containing a resin component, an inorganic filler such as silica, or a filler such as acrylic rubber particles. of thermal expansion) is preferred.
  • a commercially available prepreg or the like may be used as the resin composition that forms the insulator layer 23, but a resin component and a filler may be blended as appropriate.
  • the resin component contains a thermosetting resin, a curing agent, and, if necessary, a solvent.
  • Typical thermosetting resins include various epoxy resins. Polyfunctional cyanate ester resin, polyfunctional maleimide-cyanate ester resin, polyfunctional maleimide resin, unsaturated polyphenylene ether resin, vinyl ester resin, urea resin, diallyl phthalate resin, melanin resin, guanamine resin, unsaturated polyester resin, A melamine-urea co-condensation resin or the like may be blended.
  • the method for forming the opening 23a in the insulator layer 23 is not particularly limited, but may be performed by laser processing or the like.
  • the electrode 22B may be a pillar penetrating through the substrate 21, and is not particularly limited.
  • the semiconductor component 10 and the circuit board 20 are prepared and mounted in the process shown in FIG. First, the opening 23 a of the circuit board 20 is coated and filled with the thermosetting resin composition 30 .
  • the application and filling may be performed so that the thermosetting resin composition 30 exists only in the opening 23a. may be applied and filled in the opening 23a by scraping and removing the .
  • thermosetting resin composition 30 is printed on the entire surface, it is applied and filled in the openings 23a, and then the excess thermosetting resin composition 30 on the surface is removed by scraping. preferably removed.
  • thermosetting resin composition 30 contains a thermosetting resin 31 having a flux function and solder powder 32 , and the solder powder 32 is uniformly dispersed in the thermosetting resin 31 .
  • thermosetting resin 31 having a flux function a resin conventionally used as a resin for reinforcing solder joints can be used.
  • thermosetting resin 31 having a flux function is a liquid epoxy resin (component A), a curing agent (component B), and an N,N,N',N'-4 substituted fluorine-containing aromatic diamine compound. It is obtained by blending (Component C) and a carboxylic acid vinyl ether adduct (Component D). This is described in detail in JP-A-2004-204047, JP-A-2004-207483, etc., but component (C) may not be contained.
  • Solder powder 32 is mixed with such a thermosetting resin 31 of the present invention.
  • the composition of the solder powder 32 is not particularly limited, and may be a Sn--Pb alloy, but it is preferable to use general lead-free solder. Generally, Sn-Ag-Cu system, Sn-Zn-Bi system, Sn-Cu system, Sn-Zn system, Sn-Bi system, Sn-Ag-In-Bi system and the like.
  • the solder powder is powdered solder alloy and has a particle size distribution.
  • , 22B) is b, it preferably has a particle size distribution that satisfies Dmax ⁇ a/2 and Dmax ⁇ b/2.
  • the content of solder powder is 40% by volume or less, more preferably 35% by volume or less, and even more preferably 30% by volume or less.
  • the viscosity of the thermosetting resin composition 30 is generally 150-250 Pa ⁇ s, preferably 10-150 Pa ⁇ s.
  • the temperature is increased to, for example, 40 to 100° C., and if necessary, ultrasonic vibration is applied to the solder powder 32 in the thermosetting resin composition 30. is allowed to settle to form a solder powder aggregation layer 33 on the electrode 22 .
  • the semiconductor component 10 is placed on the circuit board 20 with the metal pillars 11 opposed to the openings 23a.
  • Mass reflow is performed to join the metal pillar 11 and the electrode 22 through the molten solder 35 in which the solder powder aggregation layer 33 is melted to form a joint (FIG. 4(d)).
  • Mass reflow may be performed at a temperature at which the solder powder 32 melts.
  • reflow is generally performed at a peak temperature of 250.degree.-260.degree.
  • thermosetting resin 31 exists around the joint.
  • the thermosetting resin 31 in the opening 23 a is pushed out onto the metal pillar 11 and partially reaches the semiconductor component 10 .
  • thermosetting resin 31 is cured in this state to obtain a cured thermosetting resin 35 (Fig. 4(e)).
  • the curing temperature of the thermosetting resin 31 is generally 150-180.degree. This curing temperature is preferably lower than the reflow temperature, but there is no problem even if the curing temperature overlaps with the reflow temperature. This is because it takes time to harden the thermosetting resin 31 even if the reflow is performed at the hardening temperature.
  • the mounting structure of FIG. 4(e) is the mounting structure of the present invention.
  • the semiconductor component 10 is mounted in a state where the joints are formed with the electrodes 22 of the circuit board 20 via the metal pillars 11. Therefore, even if the joint pitch is as narrow as 30 to 100 ⁇ m, the semiconductor component 10 can be reliably mounted. implementation is possible.
  • thermosetting resin composition mixed with
  • thermosetting resin composition in which a thermosetting resin having a flux function and solder powder are mixed is applied and filled in the opening and the solder powder is allowed to settle
  • the metal pillars Reflow can be performed in a state in which a solder powder aggregation layer is formed between the electrodes and a thermosetting resin having a reflow function exists in the surroundings.

Abstract

半導体部品の端子と回路基板の電極とを接合する接合部を設ける半導体部品の実装方法であって、端子に金属ピラー１１を設けた半導体部品１０と、電極２２を露出する開口部２３ａを形成した絶縁体層２３を有する回路基板２０とを用意する工程と、フラックス機能を有する熱硬化性樹脂３１と、はんだ粉末３２とを混合した熱硬化性樹脂組成物３０を用意する工程と、前記絶縁体層２３の前記開口部２３ａ内に前記熱硬化性樹脂組成物３０を塗布・充填する工程と、前記開口部３２ａに塗布した前記熱硬化性樹脂組成物３０を未硬化状態のまま加熱して前記はんだ粉末３２を沈降させてはんだ粉末凝集層３３を形成する工程と、前記半導体部品１０の前記銅ピラー１１と前記回路基板２０の前記電極２２とが対向するように前記半導体部品１０と前記回路基板２０とを重ねて加熱し、前記はんだ粉末凝集層の溶融はんだ３４を介して前記銅ピラー１１と前記電極２２との接合部を形成する工程と、前記接合部の周囲の前記熱硬化性樹脂を硬化させる工程と、を具備する。

Description

半導体部品の製造方法及び半導体部品の実装構造
　本発明は、半導体部品の製造方法及び半導体部品の実装構造に関する。
　従来より、電子機器の小型化および薄型化に伴い、はんだボールを有するパッケージ部品（いわゆるボールグリッドアレイパッケージ：ＢＧＡパッケージ）が用いられている。このようなＢＧＡパッケージにおいてもファインピッチのものが要求されているが、ファインピッチのＢＧＡパッケージを実装基板に接合する場合には、はんだボールのみでは接合部分の強度が弱いという問題があるため、通常は、アンダーフィル材をＢＧＡパッケージと実装基板との間に充填し硬化させることで接合部分を補強している。
　一方、実装基板上にフラックス剤を含有する接着剤を予め印刷しておき、印刷部分にパッケージ部品を実装する方法が提案されている（特許文献１参照）。
　また、はんだ粉末およびフラックス成分を含む熱硬化性樹脂組成物による樹脂強化型半田ペーストを用いた技術が提案されている（特許文献２参照）。
  さらに、半田を含まない樹脂組成物を、半田ボールの表面に付着させる技術が提案されている（特許文献３参照）。
　現在、半導体部品の端子狭ピッチ化、接合する電極の薄膜化などが急ピッチで進み、上述した従来の実装技術においては、半田ボールの狭ピッチ化、狭ピッチ化された電極への熱硬化性樹脂組成物などの塗布が極めて困難になるという問題があった。また、狭ピッチ化により、接合後のフラックスの洗浄も困難で高コスト化に繋がるという問題があった。
特開平４－２８０４４３号公報 特開２０１１－１７６０５０号公報 特開２０１２－８４８４５号公報
　本発明は、上述した事情に鑑み、高ピッチ化した半導体部品の実装を極めて簡便に且つ確実に行うことができる半導体部品の実装方法及び半導体部品の実装構造を提供することを目的とする。
　前記目的を達成する第１の態様は、
　半導体部品の端子と回路基板の電極とを接合する接合部を設ける半導体部品の実装方法であって、
　端子に金属ピラーを設けた半導体部品と、電極を露出する開口部を形成した絶縁体層を有する回路基板とを用意する工程と、
　フラックス機能を有する熱硬化性樹脂と、はんだ粉末とを混合した熱硬化性樹脂組成物を用意する工程と、
　前記絶縁体層の前記開口部内に前記熱硬化性樹脂組成物を塗布・充填する工程と、
　前記開口部に塗布した前記熱硬化性樹脂組成物を未硬化状態のまま加熱して前記はんだ粉末を沈降させてはんだ粉末凝集層を形成する工程と、
　前記半導体部品の前記銅ピラーと前記回路基板の前記電極とが対向するように前記半導体部品と前記回路基板とを重ねて加熱し、前記はんだ粉末凝集層の溶融はんだを介して前記銅ピラーと前記電極との接合部を形成する工程と、
　前記接合部の周囲の前記熱硬化性樹脂を硬化させる工程と、
を具備することを特徴とする半導体部品の実装方法。
　本発明の第２の態様は、
　前記金属ピラーが銅製であり、前記電極が銅製である、
ことを特徴とする第１の態様の半導体部品の実装方法。
　本発明の第３の態様は、
　前記熱硬化性樹脂組成物中のはんだ粉末の含有量は、４０体積％以下である、
ことを特徴とする第１又は２の態様の半導体部品の実装方法。
　本発明の第４の態様は、
　前記熱硬化性樹脂組成物中のはんだ粉末の最大粒径Ｄmaxは、前記開口部の直径をａ、前記開口部の前記電極までの深さをｂとしたとき、Ｄmax≦ａ／３満足し、且つＤmax≦ｂ／２を満足する、
ことを特徴とする第１～３の態様の半導体部品の実装方法。
　本発明の第５の態様は、
　半導体部品の端子と回路基板の電極とを接合部を介して接合した半導体部品の実装構造であって、
　前記半導体部品は、前記端子に金属ピラーを設けたものであり、前記回路基板は、前記電極を露出する開口部を形成した絶縁体層を表面に有するものであり、
　前記接合部は、フラックス機能を有する熱硬化性樹脂と、はんだ粉末とを混合した熱硬化性樹脂組成物の前記はんだ粉末が前記電極上に沈降して形成されたはんだ粉末凝集層のはんだを介して前記金属ピラーと前記電極とが接合されて形成されており、前記開口部内には、前記熱硬化性樹脂の硬化物が充填されている、
　ことを特徴とする半導体部品の実装構造。
　以上説明した本発明によれば、高ピッチ化した半導体部品の実装を極めて簡便に且つ確実に行うことができる半導体部品の実装方法及び半導体部品の実装構造を提供することができる。
実施形態に用いる半導体部品の概略構造を模式的に示す断面図及び平面図である。 実施形態に用いる半導体部品の概略構造の他の例を示す断面図及び平面図である。 実施形態の回路基板の半導体部品の実装工程を模式的に示す断面図である。 実施形態の半導体部品の実装工程を模式的に示す断面図である。
　以下、本発明をさらに詳細に説明する。
　（実施形態１）
　本実施形態では、半導体部品の製造方法の一例を説明する。
　図１（ａ）、（ｂ）に示すように、端子に金属ピラー１１を設けた半導体部品１０を用意する。金属ピラー１１としては、銅・銅金属結合が可能な銅製が好ましいが、半田のリフロー温度や熱硬化性樹脂の硬化温度で溶融しない金属製であれば特に限定されない。
　金属ピラー１１の寸法は、実装対象の回路基板の寸法等を考慮して適宜設定すればよい。一般的には、直径が１５～３０μｍ、高さが１５～５０μｍであるが、本発明の適用が好適な狭ピッチの半導体部品では、直径が１５～２５μｍ、高さが１５～２５μｍである。なお、金属ピラー１１間のピッチは、一般的には７０～１５０μｍであるが、狭ピッチの場合は、３０～１００μｍである。
　また、図２に示すような回路基板２０を用意する。回路基板２０の基材２１としては、ガラスエポキシ基板、ガラスコンポジット基板、セラミックス基板、テフロン（登録商標）基板などのリジット基板や、フレキシブル基板を用いることができる。
　回路基板２０は、金属ピラー１１と接合する電極２２が基材２１の表面に形成され、その上に絶縁体層２３が設けられ、絶縁体層２３には、露出する開口部２３ａが設けられている。
　絶縁体層２３は、一般的には、ソルダーレジストで形成され、開口部２３ａはフォトリソグラフィによる形成される。
　また、絶縁体層２３は、樹脂成分と、シリカなどの無機フィラーやアクリルゴム粒子などのフィラーとを含有する樹脂組成物（プレプリグ）を用いて形成することもでき、低熱膨張率（ＣＴＥ；ｃｏｅｆｆｉｃｉｅｎｔ　ｏｆ　ｔｈｅｒｍａｌ　ｅｘｐａｎｓｉｏｎ）のものが好ましい。
　絶縁体層２３を形成する樹脂組成物としては、市販のプリプレグなどを用いればよいが、樹脂成分とフィラーとを適宜配合してもよい。樹脂成分には、熱硬化性樹脂と硬化剤と、必要に応じて溶剤とが含有されるが、熱硬化性樹脂としては、代表的には各種エポキシ樹脂を用いることができ、エポキシ樹脂に、多官能シアン酸エステル樹脂、多官能マレイミド－シアン酸エステル樹脂、多官能性マレイミド樹脂、不飽和ポリフェニレンエーテル樹脂、ビニルエステル樹脂、尿素樹脂、ジアリルフタレート樹脂、メラニン樹脂、グアナミン樹脂、不飽和ポリエステル樹脂、メラミン－尿素共縮合樹脂等を配合してもよい。なお、絶縁体層２３に開口部２３ａを形成する方法は特に限定されないが、レーザー加工などにより行えばよい。
　なお、図２では、電極２２は、開口部２３ａより大きい場合を示しているが、図３（ａ）に示すように、開口部２３ａの直径より小さい寸法の電極２２Ａでもよく、図３（ｂ）に示すように、基材２１を貫通するピラーからなる電極２２Ｂであってもよく、特に限定されない。
　このような半導体部品１０と回路基板２０を用意し、図４の工程で実装を行う。
　まず、回路基板２０の開口部２３ａ内に熱硬化性樹脂組成物３０を塗布・充填する。塗布・充填は、熱硬化性樹脂組成物３０が開口部２３ａ内のみに存在するように行えばよく、熱硬化性樹脂組成物３０を一面にディスペンスした後、余分な熱硬化性樹脂組成物３０を摺り切り除去することで開口部２３ａ内に塗布・充填するようにしてもよい。
　また、塗布・充填は、印刷によって行うことができ、開口部２３ａ内への充填を確実に行うためには、真空印刷を採用するのが好ましい。また、開口部２１ａが一般的なピッチで形成されている場合には、開口部２１ａのみに印刷して塗布・充填を行うことが可能である。１００μｍ以下の狭ピッチの場合には、熱硬化性樹脂組成物３０を全面に印刷した後、開口部２３ａ内に塗布・充填し、その後、すりきりによって表面の余分な熱硬化性樹脂組成物３０を除去するのが好ましい。
　熱硬化性樹脂組成物３０は、フラックス機能を有する熱硬化性樹脂３１と、はんだ粉末３２とを含有するもので、はんだ粉末３２は熱硬化性樹脂３１に均一に分散されている。
　ここで、フラックス機能を有する熱硬化性樹脂３１は、従来から半田接合部を補強する樹脂として用いられているものを用いることができる。
　フラックス機能を有する熱硬化性樹脂３１の一例を挙げれば、液状エポキシ樹脂（Ａ成分）と、硬化剤（Ｂ成分）と、Ｎ，Ｎ，Ｎ′，Ｎ′－４置換含フッ素芳香族ジアミン化合物（Ｃ成分）と、カルボン酸ビニルエーテル付加物（Ｄ成分）とを配合して得られるものである。これは、特開２００４－２０４０４７号公報、特開２００４－２０７４８３号公報などに詳細に記載されているが、（Ｃ）成分は含有されていなくてもよい。
　また、エポキシ樹脂と、ブロックカルボン酸化合物１～５０重量部及び／又はカルボン酸化合物と、硬化剤とを含有するものである。これは、特開２０１３－５９８０７号公報などに記載されている。
　また、液状のエポキシ樹脂と、モノカルボン酸及びポリビニルエーテルが合成されてなるヘミアセタールエステルと、硬化剤とを含有するものである。これは、特開２０１７－１９３６６４号公報などに記載されている。
　本発明のこのような熱硬化性樹脂３１に、はんだ粉末３２を混合したものである。
　はんだ粉末３２は、その組成は特に限定されず、Ｓｎ－Ｐｂ合金でもよいが、一般的な鉛フリーはんだを用いるのが好ましい。一般的には、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｚｎ－Ｂｉ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ｚｎ系、Ｓｎ－Ｂｉ系、Ｓｎ－Ａｇ－Ｉｎ－Ｂｉ系などである。
　はんだ粉は、はんだ合金を粉末化してものであり、粒度分布を有するが、最大粒径Ｄmaxは、絶縁体層２３の開口部２３ａの直径をａ、開口部２３ａの深さ（電極２２、２２Ａ、２２Ｂの表面までの深さ）をｂとしたとき、Ｄmax≦ａ／２を満足し、且つＤmax≦ｂ／２を満足するような粒度分布を有するのが好ましい。
　はんだ粉末の含有量は、全体の４０体積％以下、より好ましくは、３５体積％以下、さらに好ましくは、３０体積％以下である。
　熱硬化性樹脂組成物３０の粘度は、一般的には、１５０～２５０Ｐａ・ｓであるが、１０～１５０Ｐａ・ｓとするのが好ましい。
　次に、図４（ｂ）に示すように、温度を、例えば、４０～１００℃に上昇し、必要に応じて超音波振動などを付与して熱硬化性樹脂組成物３０中のはんだ粉末３２を沈降させ、電極２２上に、はんだ粉末凝集層３３を形成する。
　そして、この状態で、図４（ｃ）に示すように、金属ピラー１１を開口部２３ａと相対向させた状態で、半導体部品１０を回路基板２０上に載置する。
　この状態で、マスリフローを実施し、金属ピラー１１と電極２２とをはんだ粉末凝集層３３が溶融した溶融はんだ３５を介して接合し、接合部を形成する（図４（ｄ））。マスリフローの温度は、はんだ粉末３２が溶融する温度で行えばよい。例えば、Ｓｎ－Ａｇ－Ｃｕ系はんだの場合には、一般的には、ピ－ク温度２５０～２６０℃でリフローすればよい。
　また、接合部の周囲には、熱硬化性樹脂３１が存在する。開口部２３ａ内の熱硬化性樹脂３１は金属ピラー１１に押し出されて、一部は半導体部品１０まで到達する。
　次いで、この状態で熱硬化性樹脂３１を硬化させ、熱硬化性樹脂硬化物３５とする（図４（ｅ））。熱硬化性樹脂３１の硬化温度は、一般的には、１５０～１８０℃である。なお、この硬化温度は、リフロー温度より低い方が好ましいが、硬化温度がリフロー温度と重なっても問題ない。硬化温度でリフローを行っても、熱硬化性樹脂３１の硬化には時間がかかるからである。
　図４（ｅ）の実装構造が本発明の実装構造である。この実装構造では、半導体部品１０は、金属ピラー１１を介して回路基板２０の電極２２と接合部を形成した状態で実装されるので、接合ピッチが３０～１００μｍと狭ピッチであっても、確実な実装が可能である。
　また、このような狭ピッチでは、アンダーフィルの充填も困難となるが、熱可塑性樹脂硬化物で接合部が補強されているので、アンダーフィルを設ける必要はない。勿論、アンダーフィルを設けてもよい。
　また、狭ピッチをはんだボールを介して接合する場合、隣接する接合部との干渉が発生する虞があり、エレクトロマイグレーションの虞もあるが、本発明では、これらの問題は解消されている。
　さらに、はんだボールを介して接合する場合、フラックスを洗浄する必要があり、狭ピッチでは、洗浄工程を行うのも困難であるが、本発明では、フラックス機能を有する熱硬化性樹脂とはんだ粉末とを混合した熱硬化性樹脂組成物を用いているので、洗浄工程を行う必要もない。
　また、フラックス機能を有する熱硬化性樹脂とはんだ粉末とを混合した熱硬化性樹脂組成物を開口部内に塗布・充填し、はんだ粉末を沈降させる工程を実施する手法をとっているので、金属ピラーと電極との間にはんだ粉末凝集層を形成し且つ周囲にリフロー機能を有する熱硬化性樹脂が存在する状態でリフローすることができる。これにより、金属ピラーと電極とを接合する接合部を確実に形成することができ、且つ接合部を熱硬化性樹脂硬化物により補強することができる。
　１０　　半導体部品
　１１　　金属ピラー
　２０　　回路基板
　２１　　基材
　２２　　電極
　２３　　絶縁体層
　２３ａ　開口部
　３０　　熱硬化性樹脂組成物
　３１　　熱硬化性樹脂
　３２　　はんだ粉末
　３３　　はんだ粉末凝集層
　３４　　溶融はんだ
　３５　　熱硬化性樹脂硬化物

Claims (5)

  1. 　半導体部品の端子と回路基板の電極とを接合する接合部を設ける半導体部品の実装方法であって、
    　端子に金属ピラーを設けた半導体部品と、電極を露出する開口部を形成した絶縁体層を有する回路基板とを用意する工程と、
    　フラックス機能を有する熱硬化性樹脂と、はんだ粉末とを混合した熱硬化性樹脂組成物を用意する工程と、
    　前記絶縁体層の前記開口部内に前記熱硬化性樹脂組成物を塗布・充填する工程と、
    　前記開口部に塗布した前記熱硬化性樹脂組成物を未硬化状態のまま加熱して前記はんだ粉末を沈降させてはんだ粉末凝集層を形成する工程と、
    　前記半導体部品の前記金属ピラーと前記回路基板の前記電極とが対向するように前記半導体部品と前記回路基板とを重ねて加熱し、前記はんだ粉末凝集層の溶融はんだを介して前記銅ピラーと前記電極との接合部を形成する工程と、
    　前記接合部の周囲の前記熱硬化性樹脂を硬化させる工程と、
    を具備することを特徴とする半導体部品の実装方法。
  2. 　前記金属ピラーが銅製であり、前記電極が銅製である、
    ことを特徴とする請求項１に記載の半導体部品の実装方法。
  3. 　前記熱硬化性樹脂組成物中のはんだ粉末の含有量は、４０体積％以下である、
    ことを特徴とする請求項１又は２に記載の半導体部品の実装方法。
  4. 　前記熱硬化性樹脂組成物中のはんだ粉末の最大粒径Ｄmaxは、前記開口部の直径をａ、前記開口部の前記電極までの深さをｂとしたとき、Ｄmax≦ａ／３満足し、且つＤmax≦ｂ／２を満足する、
    ことを特徴とする請求項１～３の何れか１項に記載の半導体部品の実装方法。
  5. 　半導体部品の端子と回路基板の電極とを接合部を介して接合した半導体部品の実装構造であって、
    　前記半導体部品は、前記端子に金属ピラーを設けたものであり、前記回路基板は、前記電極を露出する開口部を形成した絶縁体層を表面に有するものであり、
    　前記接合部は、フラックス機能を有する熱硬化性樹脂と、はんだ粉末とを混合した熱硬化性樹脂組成物の前記はんだ粉末が前記電極上に沈降して形成されたはんだ粉末凝集層のはんだを介して前記金属ピラーと前記電極とが接合されて形成されており、前記開口部内には、前記熱硬化性樹脂の硬化物が充填されている、
    　ことを特徴とする半導体部品の実装構造。
     
PCT/JP2022/047891 2021-12-28 2022-12-26 半導体部品の製造方法及び半導体部品の実装構造 WO2023127791A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-215153 2021-12-28
JP2021215153 2021-12-28

Publications (1)

Publication Number Publication Date
WO2023127791A1 true WO2023127791A1 (ja) 2023-07-06

Family

ID=86998981

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/047891 WO2023127791A1 (ja) 2021-12-28 2022-12-26 半導体部品の製造方法及び半導体部品の実装構造

Country Status (1)

Country Link
WO (1) WO2023127791A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510620A (ja) * 2004-08-25 2008-04-10 松下電器産業株式会社 半田組成物および半田接合方法ならびに半田接合構造
JP2014033084A (ja) * 2012-08-03 2014-02-20 Panasonic Corp 積層パッケージ構造体の製造方法、組み立て装置、および製造システム
WO2017110052A1 (ja) * 2015-12-25 2017-06-29 パナソニックＩｐマネジメント株式会社 ペースト状熱硬化性樹脂組成物、半導体部品、半導体実装品、半導体部品の製造方法、半導体実装品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510620A (ja) * 2004-08-25 2008-04-10 松下電器産業株式会社 半田組成物および半田接合方法ならびに半田接合構造
JP2014033084A (ja) * 2012-08-03 2014-02-20 Panasonic Corp 積層パッケージ構造体の製造方法、組み立て装置、および製造システム
WO2017110052A1 (ja) * 2015-12-25 2017-06-29 パナソニックＩｐマネジメント株式会社 ペースト状熱硬化性樹脂組成物、半導体部品、半導体実装品、半導体部品の製造方法、半導体実装品の製造方法

Similar Documents

Publication Publication Date Title
JP5310252B2 (ja) 電子部品実装方法および電子部品実装構造
KR100922025B1 (ko) 전자부품 실장 방법 및 전자부품 실장 구조체
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
JP6057224B2 (ja) 部品実装構造体
TWI523127B (zh) 電子裝置之製造方法
JP6365841B2 (ja) 実装構造体とその製造方法
JP2008300538A (ja) プリント回路板、プリント回路板の製造方法および電子機器
WO2016017076A1 (ja) 半導体実装品とその製造方法
JP4356581B2 (ja) 電子部品実装方法
JP2010263014A (ja) 半導体装置
JP5569676B2 (ja) 電子部品の実装方法
WO2002050892A1 (fr) Resine de scellement utile pour installer une bascule
JP3948289B2 (ja) 電子部品実装方法
WO2023127791A1 (ja) 半導体部品の製造方法及び半導体部品の実装構造
US6866741B2 (en) Method for joining large substrates
JP2006332354A (ja) プリント回路基板の製造方法、プリント回路基板
JP6929658B2 (ja) プリント回路板の製造方法、プリント回路板、および電子機器
JPWO2018134860A1 (ja) 半導体実装品
JP5029587B2 (ja) 電子部品実装構造および電子部品実装方法
JP4381795B2 (ja) 電子部品実装方法
KR102004825B1 (ko) 솔더 범프를 이용한 칩 본딩용 비전도성 페이스트 조성물
KR101892468B1 (ko) 인쇄회로기판 및 그 제조 방법
JP7434758B2 (ja) 電子部品装置を製造する方法、及び電子部品装置
WO2017119491A1 (ja) フレキシブル基板の接合方法
JP2006061928A (ja) 半田ペーストおよび半田接合方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22916014

Country of ref document: EP

Kind code of ref document: A1