JP3948289B2 - 電子部品実装方法 - Google Patents
電子部品実装方法 Download PDFInfo
- Publication number
- JP3948289B2 JP3948289B2 JP2002012535A JP2002012535A JP3948289B2 JP 3948289 B2 JP3948289 B2 JP 3948289B2 JP 2002012535 A JP2002012535 A JP 2002012535A JP 2002012535 A JP2002012535 A JP 2002012535A JP 3948289 B2 JP3948289 B2 JP 3948289B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- adhesive
- solder
- substrate
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
- H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Adhesives Or Adhesive Processes (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、電子部品をワークに接着する電子部品実装方法に関するものである。
【0002】
【従来の技術】
電子部品を基板などのワークに実装する方法として、半田接合による方法が広く用いられており、この電子部品の半田接合用の半田材料をワークに供給する方法として、ワークにペースト状のクリーム半田を印刷などによって予め塗布する方法が知られている。この方法では、電子部品をクリーム半田が印刷されたワークに搭載する搭載工程から、このワークを加熱して半田を溶融させるリフロー工程までの間、電子部品が脱落したり位置ずれを生じないように、電子部品の仮固定を必要とする場合がある。従来より、この仮固定の方法として、電子部品実装位置に樹脂接着剤をスポット的に塗布しておき、この樹脂接着剤の粘着力によって電子部品をワークに仮固定する方法が用いられている。
【0003】
【発明が解決しようとする課題】
しかしながら上記仮固定に用いられていた従来の樹脂接着剤には、以下に説明するような不具合があった。仮固定用の樹脂接着剤の第1の機能はリフロー過程までの間電子部品をワークに保持することにある。そしてリフローにおける加熱によって仮固定用の樹脂接着剤も硬化し、実装工程完了後はこの硬化した樹脂接着剤によって電子部品をワークに固着させ、半田接合部の強度を補うという第2の機能を果たす。したがって、ここで用いられる樹脂接着剤は、電子部品とワークとの半田接合界面に進入して接合性を阻害しないよう、半田接合用の電極から離れた位置に供給することが望ましい。
【0004】
ところが近年電子部品のサイズが微小化したことによって、ワークへの塗布時に半田接合用の電極に進入しない部位のみに樹脂接着剤を塗布することが困難になってきている。このため、仮固定用に塗布した樹脂接着剤がワーク表面上で拡がり、半田接合界面に入り込んで半田接合性を低下させるという問題点があった。
【0005】
そこで本発明は、半田接合性を低下させることなく電子部品を仮固定できる電子部品実装方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
請求項1記載の電子部品実装方法は、電子部品に設けられた接続用電極をワークの電極に半田接合するとともに、前記電子部品をワークに接着することにより実装する電子部品実装方法であって、基板の複数の電極の外側であって電子部品を固着する位置に、主剤を構成するエポキシ樹脂と、半田の酸化膜を除去する活性作用を有し且つエポキシ樹脂を硬化させる液状酸無水物を含む硬化剤と、水とを含有する接着剤を塗布する工程と、電子部品の下面に形成された前記接続用電極としての半田から成るバンプにフラックスを塗布する工程と、前記バンプを前記フラックスを介して前記電極に着地させるとともに電子部品の本体部を前記接着剤の上部に接触させて電子部品を基板に搭載する工程と、基板をリフロー炉に送って加熱して前記バンプを溶融させ、前記接着剤を熱硬化させる工程とを含み、前記接着剤は前記バンプ溶融時に粘度が低下し、溶融したバンプのセルフアライメント効果による電子部品の位置ずれ状態が解消した後で硬化する。
【0008】
本発明は、基板の複数の電極の外側であって電子部品を固着する位置に、主剤を構成するエポキシ樹脂と、半田の酸化膜を除去する活性作用を有し且つエポキシ樹脂を硬化させる液状酸無水物を含む硬化剤と、水とを含有する接着剤を用いることにより、接着剤に活性作用を付与することができ、半田接合性の低下を防止することができる。また接着剤はバンプ溶融時に粘度が低下し、溶融したバンプのセルフアライメント効果による電子部品の位置ずれ状態が解消した後で硬化するので、電子部品を基板の正しい位置に実装することができる。
【0009】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図1は本発明の一実施の形態の電子部品実装方法の工程説明図、図2は本発明の一実施の形態の電子部品実装方法における半田接合過程の説明図、図3は本発明の一実施の形態の電子部品実装方法の工程説明図である。
【0010】
図1(a)において、ワークとしての基板1の上面には、複数の電極2が設けられている。基板1上面の電極2の両外側には、ディスペンサ5によって電子部品仮止め用の接着剤6が塗布される。仮止め用の接着剤6は、電子部品が基板1に搭載されてからリフロー工程で半田接合されるまでの間、電子部品の脱落や位置ずれを防止することを目的とする仮固定用として塗布される。
【0011】
接着剤6は、主剤を構成する樹脂成分と、酸無水物を含み主剤を硬化させる硬化剤と、水を含有する。樹脂成分の種類としては、エポキシ樹脂が用いられ、接着剤6中における主剤の含有率は、30〜60wt%の範囲で設定される。また酸無水物としては固型もしくは液状のものが用いられ、接着剤6中における硬化剤の含有率は30〜60wt%の範囲となっている。添加剤の含有率は、0.01〜5%の範囲で選択される。
【0012】
エポキシ樹脂としては、フェノールノボラック型、クレゾールノボラック型、ビスフェノールA型、ビスフェノールF型、グリシジルアミン型、脂環式、ハロゲン化、ナフタレン系アラルキル型エポキシ樹脂およびウレタン変性エポキシ樹脂の少なくとも1種を用いる。
【0013】
固型酸無水物としては、無水フタル酸、無水マレイン酸、テトラヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、4−メチルテトラヒドロ無水フタル酸、無水ハイミック酸、無水ヘット酸、テトラブロモ無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物が好ましく、少なくとも1種を使用する。また酸無水物として液状酸無水物を用いれば低粘度化がはかれ、溶融した半田が電極2表面に濡れ広がるのを妨げにくくなるため、より好ましい。
【0014】
液状酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、トリアルキルテトラヒドロ無水フタル酸、ドデセニル無水コハク酸、メチルブテニルテトラヒドロ無水フタル酸、メチルエンドメチレンテトラヒドロ無水フタル酸が好ましく、少なくとも1種を使用する。
【0015】
上記構成のように、液状酸無水物を硬化剤として用いることにより、固形粒子状の硬化剤を混入させた場合と比較して接着剤6の粘度を低下させることができるとともに、接着剤6に活性を与え酸化膜除去能力を付与することができるという効果を有する。また、水を加えることにより、接着剤6の粘度がさらに低下するとともに、活性作用をより高めることができる。この接着剤の25℃での初期粘度は50pas以下が望ましい。
【0016】
次に、接着剤6が塗布された基板1上に電子部品3が搭載される。図1(b)に示すように、電子部品3の下面には接続用電極としてのバンプ4が半田によって形成されている。バンプ4の下面側には、フラックス7が予め塗布されている。この電子部品3の搭載動作において、電子部品3は基板1に対して正しく位置合わせされておらず、バンプ4が電極2に対して水平方向にずれ量dだけ偏った位置にある。
【0017】
そしてこの位置ずれ状態のまま電子部品3を基板1に対して下降させることにより、バンプ4がフラックス7を介して電極2に着地するとともに、電子部品3の本体部の両端近傍が接着剤6の上部に接触する。このとき、電子部品3は基板1に対して位置がずれたまま搭載されており、バンプ4は電極2に対してずれ量dだけ水平方向にずれている。
【0018】
この後基板1はリフロー炉に送られ、図1(d)に示すように加熱される。これによりバンプ4が溶融して電極2に半田接合され、半田接合部4’が形成される。この半田接合過程について、図2を参照して説明する。図2は、半田接合されるバンプ4と電極2との組み合わせのうち、接着剤6に最も近い位置にある外側の電極2*とバンプ4*との半田接合の過程を示すものである(図1(c)参照)。
【0019】
一般に半田バンプの表面には大気暴露によって酸化膜が生成しており、電子部品3を基板1に搭載した状態では、図2(a)に示すように、酸化膜4aで覆われた状態のバンプ4*が電極2*上にフラックス7を介して着地する。このとき、外側に塗布された接着剤6は基板1上を内側に向かって流動する傾向にあり、この流動によって接着剤6が、バンプ4*表面と付着したフラックス7との接触界面に進入する場合がある(矢印a参照)。そしてこの接着剤6の流動は、加熱によって接着剤6の熱硬化反応が進行する過程での一時的な粘度低下に伴ってさらに促進され、図2(b)に示すように、フラックス7がバンプ4*表面の酸化膜4aから分離するに至る。
【0020】
一般に、バンプ4の表面からフラックス7が分離されると、半田接合過程においても酸化膜4aが残留したままとなって半田接合を阻害するが、本実施の形態においてはこのような状態が発生した場合にあっても、以下に説明するように良好な半田接合結果を得ることができる。すなわち、接着剤6は液状酸無水物を含む硬化剤および水を含有した構成となっていることから活性作用を有しており、図2(c)に示すように、バンプ4*の酸化膜4aはこの活性作用によって除去される。そしてさらに加熱されることによってバンプ4*が溶融し、フラックス7によって覆われた電極2*の表面に良好に半田接合される。
【0021】
このとき、溶融半田の表面張力に由来するセルフアライメント効果によって溶融状態のバンプ4*は電極2*の上面に吸い寄せられ、リフロー前の位置ずれ状態が解消されて電極2*とバンプ4*の位置がほぼ一致する(図1(c)、(d)参照)。また、高さ方向のバンプ高さのばらつきも半田の沈み込みにより吸収され、接合性が向上する。そしてこの溶融半田が冷却固化することにより、図2(d)に示すように、電極2*上の正しい位置に半田接合部4’*が位置した状態で、電子部品3は基板1に実装される(図1(d)参照)。
【0022】
この半田溶融時において、接着剤6には硬化剤として液状酸無水物が配合され、さらに粘度を低下させる作用を有する添加剤として水が加えられていることから、接着剤6の粘度は加熱前の状態と比較して粘度が大幅に低下しており、セルフアライメント効果を阻害することがない。そして、この半田接合過程が完了した後には、接着剤6は熱硬化が完了して電子部品3の外縁部を基板1に固着し、電極2上面の半田接合部4’を補強する樹脂
補強部として機能する。
【0023】
上記説明したように、本実施の形態に示す電子部品実装用の接着剤6は、電子部品搭載後リフロー過程までの仮固定機能とともに、バンプ4と電極2との半田接合部を補強して信頼性を向上させる機能を有している。そしてリフロー時の半田接合過程において、接着剤6が電極2とバンプ4との接合界面に進入しても半田接合性を阻害することなく、良好な半田接合が行えるという優れた特性を有している。
【0024】
従って、ファインピッチ基板のように接着剤を電極上面の半田接合界面に進入しない部位のみに塗布することが困難な場合においても、接着剤6によって半田接合性を損なうことがなく、接着剤6を仮止め用として用いることができる適用範囲を拡大することが可能となっている。
【0025】
なお、本実施の形態に示す接着剤6は、電子部品3の仮固定用の用途のみに限定されず、図3に示すように接着剤に封止樹脂を兼ねさせるような用途にも適用することができる。すなわちこの場合には、図3(a)に示すように、電極12が形成された基板11の上面に、電極12を覆って接着剤6を電子部品3と対向する範囲全体に塗布する。そして、図1に示す例と同様に下面にバンプ4が形成された電子部品3を基板11に搭載する。
【0026】
この搭載時には、電子部品3の一部のバンプ4は接着剤6を間に介在させた状態で電極12上に着地する。そしてこの状態で基板11がリフロー工程に送られ加熱される。この加熱に際し、接着剤6は前述のように活性作用を有していることから、バンプ4と電極12との半田接合において別途フラックスの介在を必要とすることなく、バンプ4は電極12に良好に半田接合される。そして半田接合後には、基板11と電子部品3との間に接着剤6が熱硬化した封止樹脂が形成され、電子部品3を基板11に固着するとともに半田接合部を封止して保護する。
【0027】
なお、この場合、硬化反応によってしだいに固くなる接着剤6によって溶融した半田(バンプ4)が電極2上に濡れ広がるのを妨げられ、接合不良を生じる可能性がある。この対策として以下の(1)〜(3)を本実施の形態に単独もしくは複数組み合わせて実施するとよい。(1)使用する酸無水物として液状のものを使用する。(2)基板1に接着剤6を塗布する前に基板1の表面をプラズマ処理する。(3)リフロー工程を1000ppm以下の酸素濃度雰囲気中で行う。特に(2),(3)については、溶融した半田が電極2の表面に濡れ広がる時間が短縮され、すなわち接着剤6の硬化反応によって半田の濡れ広がりが妨げられる前に濡れ広がるため、良好な半田接合ができる。
【0028】
【発明の効果】
本発明は、基板の複数の電極の外側であって電子部品を固着する位置に、主剤を構成するエポキシ樹脂と、半田の酸化膜を除去する活性作用を有し且つエポキシ樹脂を硬化させる液状酸無水物を含む硬化剤と、水とを含有する接着剤を用いたことにより、接着剤に活性作用を付与することができ、半田接合過程で接着剤が半田接合界面に進入した場合にあっても半田接合を阻害することがなく、半田接合性の低下を防止することができる。また接着剤はバンプ溶融時に粘度が低下し、溶融したバンプのセルフアライメント効果による電子部品の位置ずれ状態が解消した後で硬化するので、電子部品を基板の正しい位置に実装することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の電子部品実装方法の工程説明図
【図2】本発明の一実施の形態の電子部品実装方法における半田接合過程の説明図
【図3】本発明の一実施の形態の電子部品実装方法の工程説明図
【符号の説明】
1 基板
2 電極
3 電子部品
4 バンプ
6 接着剤
Claims (1)
- 電子部品に設けられた接続用電極をワークの電極に半田接合するとともに、前記電子部品をワークに接着することにより実装する電子部品実装方法であって、基板の複数の電極の外側であって電子部品を固着する位置に、主剤を構成するエポキシ樹脂と、半田の酸化膜を除去する活性作用を有し且つエポキシ樹脂を硬化させる液状酸無水物を含む硬化剤と、水とを含有する接着剤を塗布する工程と、電子部品の下面に形成された前記接続用電極としての半田から成るバンプにフラックスを塗布する工程と、前記バンプを前記フラックスを介して前記電極に着地させるとともに電子部品の本体部を前記接着剤の上部に接触させて電子部品を基板に搭載する工程と、基板をリフロー炉に送って加熱して前記バンプを溶融させ、前記接着剤を熱硬化させる工程とを含み、前記接着剤は前記バンプ溶融時に粘度が低下し、溶融したバンプのセルフアライメント効果による電子部品の位置ずれ状態が解消した後で硬化することを特徴とする電子部品実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002012535A JP3948289B2 (ja) | 2002-01-22 | 2002-01-22 | 電子部品実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002012535A JP3948289B2 (ja) | 2002-01-22 | 2002-01-22 | 電子部品実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003218508A JP2003218508A (ja) | 2003-07-31 |
JP3948289B2 true JP3948289B2 (ja) | 2007-07-25 |
Family
ID=27649726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002012535A Expired - Fee Related JP3948289B2 (ja) | 2002-01-22 | 2002-01-22 | 電子部品実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3948289B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6093831A (ja) * | 1983-10-27 | 1985-05-25 | Yaesu Musen Co Ltd | 音声信号処理回路 |
JP5579996B2 (ja) * | 2009-04-09 | 2014-08-27 | パナソニック株式会社 | はんだ接合方法 |
EP2423955B8 (en) | 2009-04-24 | 2019-10-09 | Panasonic Intellectual Property Management Co., Ltd. | Method for mounting semiconductor package component, and structure having semiconductor package component mounted therein |
JP5482605B2 (ja) * | 2010-09-27 | 2014-05-07 | パナソニック株式会社 | 電子部品実装方法 |
JP6260814B2 (ja) | 2011-06-02 | 2018-01-17 | パナソニックIpマネジメント株式会社 | 電子部品実装方法、電子部品搭載装置および電子部品実装システム |
JP5719997B2 (ja) * | 2011-09-16 | 2015-05-20 | パナソニックIpマネジメント株式会社 | 電子部品の実装方法及び実装システム |
JP6187894B2 (ja) * | 2012-09-13 | 2017-08-30 | パナソニックIpマネジメント株式会社 | 回路装置の製造方法、半導体部品の実装構造および回路装置 |
JP6013406B2 (ja) * | 2014-07-24 | 2016-10-25 | 株式会社タムラ製作所 | 接着剤組成物および電子部品の接合方法 |
JP6013416B2 (ja) * | 2014-08-26 | 2016-10-25 | 株式会社タムラ製作所 | 接着剤組成物および電子部品の接合方法 |
JP6685470B2 (ja) * | 2017-03-30 | 2020-04-22 | 三菱電機株式会社 | 半導体装置およびその製造方法、ならびに電力変換装置 |
JP6972174B2 (ja) | 2017-12-13 | 2021-11-24 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2002
- 2002-01-22 JP JP2002012535A patent/JP3948289B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003218508A (ja) | 2003-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100847325B1 (ko) | 전자 부품의 실장 방법 | |
US6265776B1 (en) | Flip chip with integrated flux and underfill | |
JP3948289B2 (ja) | 電子部品実装方法 | |
JP4203666B2 (ja) | 電子部品実装方法および電子部品実装構造 | |
WO2010134306A1 (ja) | 電子部品実装方法および電子部品実装構造 | |
WO2005093817A1 (ja) | 半導体装置及びその製造方法 | |
JP5482605B2 (ja) | 電子部品実装方法 | |
JP2007009022A (ja) | シート状接着剤、電子部品装置の製造方法及び電子部品装置 | |
JPWO2013168352A1 (ja) | 実装構造体とその製造方法 | |
TWI659990B (zh) | Flux | |
JP2002190497A (ja) | フリップチップ実装用の封止樹脂 | |
JP2009099669A (ja) | 電子部品の実装構造および実装方法 | |
JP2003100809A (ja) | フリップチップ実装方法 | |
JP3929909B2 (ja) | 電子部品の実装方法 | |
JP2005340674A (ja) | 半導体装置とその製造方法 | |
JP4413543B2 (ja) | 電子部品用接着剤および電子部品実装方法 | |
WO2006098294A1 (ja) | 電子部品の実装方法、電子部品を実装した回路基板及びその回路基板を搭載した電子機器 | |
JP3708478B2 (ja) | 電子部品の実装方法 | |
JP4940768B2 (ja) | 液状樹脂組成物及び半導体装置の製造方法 | |
JP2003158154A (ja) | 電子部品実装方法 | |
JP2004153113A (ja) | 回路配線基板、その製造方法及びこれに用いられる封止樹脂組成物 | |
JP4381795B2 (ja) | 電子部品実装方法 | |
WO2023127791A1 (ja) | 半導体部品の製造方法及び半導体部品の実装構造 | |
JP3417281B2 (ja) | バンプ付電子部品の実装方法 | |
JP2006143795A (ja) | 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040107 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |