KR102004825B1 - 솔더 범프를 이용한 칩 본딩용 비전도성 페이스트 조성물 - Google Patents

솔더 범프를 이용한 칩 본딩용 비전도성 페이스트 조성물 Download PDF

Info

Publication number
KR102004825B1
KR102004825B1 KR1020170095266A KR20170095266A KR102004825B1 KR 102004825 B1 KR102004825 B1 KR 102004825B1 KR 1020170095266 A KR1020170095266 A KR 1020170095266A KR 20170095266 A KR20170095266 A KR 20170095266A KR 102004825 B1 KR102004825 B1 KR 102004825B1
Authority
KR
South Korea
Prior art keywords
weight
curing agent
type
parts
acid
Prior art date
Application number
KR1020170095266A
Other languages
English (en)
Other versions
KR20190012391A (ko
Inventor
양영경
김경원
Original Assignee
덕산하이메탈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덕산하이메탈 주식회사 filed Critical 덕산하이메탈 주식회사
Priority to KR1020170095266A priority Critical patent/KR102004825B1/ko
Publication of KR20190012391A publication Critical patent/KR20190012391A/ko
Application granted granted Critical
Publication of KR102004825B1 publication Critical patent/KR102004825B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder

Abstract

본 발명은 에폭시 수지(Epoxy Resin), 경화제(Hardener), 활성제(Activator), 경화촉진제(Accelerator) 및 필러(Filler)를 포함하는 비전도성 페이스트 조성물에 관한 것으로, 솔더 범프를 이용한 칩 본딩에 있어서 다양한 본딩 방식에 범용적으로 사용될 수 있으며, 본딩 공정의 여러 가지 프로세스를 통합하여 수행할 수 있도록 하는 비전도성 페이스트 조성물을 제공할 수 있다.

Description

솔더 범프를 이용한 칩 본딩용 비전도성 페이스트 조성물{Non-conductive paste for chip bonding using the solder bump and method of chip bonding using the same}
본 발명은 솔더 범프를 이용한 칩 본딩용 비전도성 페이스트 조성물 및 이를 이용한 칩 본딩 방법에 관한 것으로, 더욱 구체적으로 열 압착 본딩 및 레이저 본딩방법에 모두 적용 가능하고, 본딩 공정의 여러 가지 프로세스를 통합하여 수행할 수 있도록 하는 비전도성 페이스트 조성물에 관한 것이다.
최근의 전자 산업이 경량화, 소형화, 고속화, 다기능화 및 고성능화되어 감에 따라 보다 높은 신뢰성을 가지는 제품을 저렴하게 제조하는 기술이 요구되고 있다. 이와 같은 요구 조건의 실현을 가능하게 하기 위한 중요한 기술 중의 하나가 패키지 기술이며, 미세피치접속(Fine pitch interconnection)을 위한 접착제 연구가 이루어지고 있다.
비전도성 접착제를 이용한 반도체 칩을 직접 인쇄기판에 접속하는 방식으로서 통상적으로 리플로우 솔더링 공정을 통해 반도체 칩이 인쇄 회로 기판(PCB; printed circuit board) 위에 장착된다. 본딩 방법은 열압착 본딩(Thermal compression bonding)이나 레이저 본딩(Laser bonding) 등을 사용하고 있다. 상기 본딩 방법에 따라 솔더 페이스트의 경화 방식이 상이하기 때문에 본딩 방법 별로 다른 조성의 솔더 페이스트를 사용한다.
한편, 종래 인쇄 회로 기판은 공정상 발생하는 전극의 산화나 오염 등을 방지하기 위하여 유기 납땜성 방부제(Organic Solderability Preservative, OSP)로 코팅 처리되어 되어 있다. 이러한 코팅은 솔더 범프가 형성된 반도체 칩과의 인터커넥트가 형성되기 전에 제거되어야 하기 때문에, OSP 재료를 제거하기 위한 별도의 플럭싱(fluxing) 공정이 필요하다. OSP 처리가 되어 있지 않은 경우에도 금속으로 형성된 솔더 표면에 산화물 및 불순물이 생성될 수 있는데 이 또한 반도체 칩과의 접속 시 접속 불량을 야기하기 때문에 플럭스(flux)를 이용한 플럭싱 공정이 별도로 수행되어 오고 있다. 이러한 플럭싱 공정은 OSP 재료나 산화물, 불순물 등을 제거(융해, 소각 등)하기 위한 장비, 비용 및 시간이 소요된다.
플럭싱 후 본딩 준비가 되면, 디스펜서(dispenser)를 이용해 PCB 상에 솔더 페이스트를 인쇄하고, 솔더 범프가 형성된 반도체 칩이 접촉되고 솔더 페이스트 및솔더를 리플로우(reflow) 하도록 가열되어 반도체 칩과 PCB 사이에서 전기적 인터커넥트가 형성된다. 가열은, 예를 들면 솔더 페이스트의 적외선광에 대한 노출에 의해 또는 오븐 내 가열에 의해 용이하게 될 수 있다.
상기 솔더 페이스트는 접착 재료로서 언더필 용도로서도 사용될 수 있으나, 때에 따라서는 접착력을 향상을 위해 반도체 칩과 PCB 사이의 영역을 실질적으로 충전하는 별도의 언더필 재료(under fill materials)로 처리하는 공정을 추가하여 더욱 많은 장비, 비용 및 시간이 소요되게 된다.
따라서 본 발명은 솔더 범프를 이용한 칩 본딩에 있어서 다양한 본딩 방식에 범용적으로 사용될 수 있으며, 본딩 공정의 여러 가지 프로세스를 통합하여 수행할 수 있도록 하는 비전도성 페이스트 조성물을 제공하고자 한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 솔더 범프를 이용한 칩 본딩용 비전도성 페이스트 조성물으로서, 다양한 본딩 방식에 범용적으로 사용될 수 있으며, 본딩 공정의 여러 가지 프로세스를 통합하여 수행할 수 있도록 하는 비전도성 페이스트 조성물을 제공하는 것이다.
그러나 본 발명의 목적들은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은 비스페놀 A 타입, 비스페놀 F 타입, 알리파틱 폴리글리시딜(Aliphatic polyglycidyl) 타입, 페놀 노볼락 타입 및 크레졸 노볼락 타입 에폭시로 이루어진 군에서 선택되는 어느 2종 이상을 포함하는 에폭시 수지; 아민, 아민 변성 잠재성 경화제, 이미다졸계, 폴리 페놀계 및 산무수물 경화제로 이루어진 군에서 선택되는 어느 1종 이상을 포함하는 경화제; 프로피온 산, 아디프 산, 숙신산, 팔미트 산, 테트라테칸 산 및 다이메틸프로피온 산으로 이루어진 군에서 선택되는 어느 1종 이상을 포함하는 활성제; 3급 아민염, 촉진제가 함유된 산무수물, 디시안디아미드(Dicyandiamide)로 이루어진 군에서 선택되는 어느 1종 이상을 포함하는 경화촉진제; 및 SiO2, TiO2, AlO2, AlO3, Silicon Carbide, Boron Nitride로 이루어진 군에서 선택되는 어느 1종 이상을 포함하는 필러;를 포함하는 비전도성 페이스트 조성물을 제공한다.
또한 상기 에폭시 수지 100 중량부에 대하여, 상기 경화제는 90 내지 100 중량부, 상기 활성제는 20 내지 40 중량부, 상기 경화촉진제는 1 내지 4 중량부, 상기 필러는 140 내지 170 중량부로 포함되는 것을 특징으로 한다.
또한 상기 에폭시 수지는 비스페놀 A 타입, 비스페놀 F 타입, 알리파틱 폴리글리시딜(Aliphatic polyglycidyl) 타입, 페놀 노볼락 타입 및 크레졸 노볼락으로 구성되는 군에서 선택되는 어느 3종 이상을 포함하는 것을 특징으로 한다.
또한 상기 에폭시 수지는 알리파틱 폴리글리시딜(Aliphatic polyglycidyl)을 40 내지 60 중량%, 비스페놀 F 타입 및 페놀 노볼락 타입을 각각 20 내지 30 중량%로 혼합하여 포함하는 것을 특징으로 한다.
또한 상기 경화제는 아민, 아민 변성 잠재성 경화제, 이미다졸계, 폴리 페놀계 및 산무수물 경화제로 이루어진 군에서 선택되는 어느 3종 이상을 포함하는 것을 특징으로 한다.
또한 상기 경화제는 산무수물계 경화제를 80 내지 90 중량%, 아민 변성 잠재성 경화제를 1 내지 5 중량%, 폴리페놀을 10 내지 15 중량%로 혼합하여 포함하는 것을 특징으로 한다.
또한 상기 필러는 평균 입경이 0.5 내지 2μm이며, SiO2를 80 내지 90 중량%, Boron Nitride를 10 내지 20 중량%로 혼합하여 포함하는 것을 특징으로 한다.
또한 상기 비전도성 페이스트 조성물은 Wax류, Thixo ST, Glycol Powder, Powder Type의 Epoxy Resin으로 이루어진 군에서 선택되는 어느 1종 이상의 칙소제(thisxotropic)를 상기 에폭시 수지 100 중량부에 대하여 0.5 내지 4 중량부로 더 포함하는 것을 특징으로 한다.
또한 상기 비전도성 페이스트 조성물은 열 압착(Thermal compression) 방식으로 경화되어 인쇄 회로 기판과 반도체 칩 본딩(bonding)이 가능한 것을 특징으로 한다.
또한 상기 비전도성 페이스트 조성물은 레이저(Laser) 방식으로 경화되어 인쇄 회로 기판과 반도체 칩 본딩(bonding)이 가능한 것을 특징으로 한다.
본 발명은 솔더 범프를 이용한 칩 본딩에 있어서 다양한 본딩 방식에 범용적으로 사용될 수 있으며, 본딩 공정의 여러 가지 프로세스를 통합하여 수행할 수 있도록 하는 비전도성 페이스트 조성물을 제공할 수 있다.
또한 본 발명은 상기 비전도성 페이스트 조성물을 사용하여 본딩 공정에 필요한 장비, 비용 및 시간을 획기적으로 감소시킬 수 있고, 특히 열압착 본딩 및 레이저 본딩에 사용될 수 있어 파인 피치(Fine pitch) 구현 및 솔더 범프 디자인이 용이한 비전도성 페이스트 조성물을 제공할 수 있다.
도 1은 본 발명의 일실시예에 따른 비전도성 페이스트 조성물을 이용한 본딩 방법의 모식도를 나타낸 것이다.
도 2는 본 발명의 일실시예에 따른 비전도성 페이스트 조성물을 이용하여 본딩된 패키지의 Chip rotation 실험 판정 기준을 나타낸 것이다.
도 3은 본 발명의 일실시예에 따른 비전도성 페이스트 조성물을 이용하여 레이저 본딩된 패키지의 통전 여부를 측정한 사진을 나타낸 것이다.
이하에 본 발명을 상세하게 설명하기에 앞서, 본 명세서에 사용된 용어는 특정의 실시예를 기술하기 위한 것일 뿐 첨부하는 특허청구의 범위에 의해서만 한정되는 본 발명의 범위를 한정하려는 것은 아님을 이해하여야 한다. 본 명세서에 사용되는 모든 기술용어 및 과학용어는 다른 언급이 없는 한은 기술적으로 통상의 기술을 가진 자에게 일반적으로 이해되는 것과 동일한 의미를 가진다.
본 명세서 및 청구범위의 전반에 걸쳐, 다른 언급이 없는 한 포함(comprise, comprises, comprising)이라는 용어는 언급된 물건, 단계 또는 일군의 물건, 및 단계를 포함하는 것을 의미하고, 임의의 어떤 다른 물건, 단계 또는 일군의 물건 또는 일군의 단계를 배제하는 의미로 사용된 것은 아니다.
한편, 본 발명의 여러 가지 실시예들은 명확한 반대의 지적이 없는 한 그 외의 어떤 다른 실시예들과 결합될 수 있다. 특히 바람직하거나 유리하다고 지시하는 어떤 특징도 바람직하거나 유리하다고 지시한 그 외의 어떤 특징 및 특징들과 결합될 수 있다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예 및 이에 따른 효과를 설명하기로 한다.
본 발명의 일실시예에 따른 비전도성 페이스트 조성물은 에폭시 수지(Epoxy Resin), 경화제(Hardener), 활성제(Activator), 경화촉진제(Accelerator) 및 필러(Filler)를 포함한다.
상기 에폭시 수지는 비스페놀 A 타입, 비스페놀 F 타입, 알리파틱 폴리글리시딜(Aliphatic polyglycidyl) 타입, 페놀 노볼락 타입 및 크레졸 노볼락으로 구성되는 군에서 선택되는 어느 2종 이상을 포함하는 것이 좋고, 더욱 바람직하게는 비스페놀 A 타입, 비스페놀 F 타입, 알리파틱 폴리글리시딜(Aliphatic polyglycidyl) 타입, 페놀 노볼락 타입 및 크레졸 노볼락으로 구성되는 군에서 선택되는 어느 3종 이상을 포함하는 것이 좋다.
상기 에폭시 수지를 3종 이상 혼합하여 사용하는 경우, 알리파틱 폴리글리시딜(Aliphatic polyglycidyl)을 40 내지 60 중량%, 비스페놀 F 타입 및 페놀 노볼락 타입을 각각 20 내지 30 중량%, 비스페놀 A 타입을 5 내지 10 중량%로 혼합하여 사용하는 것이 좋다.
상기 에폭시 수지는 메틸에틸케톤(MEK), 데메틸 포름 아마이드(DMF), 메틸셀로솔브(MCS), 카비톨아세테이트, 카비톨, PGMEA, PGME, 톨루엔, 자일렌, NMP, 2-메톡시 에탄올 등에서 선택된 하나 이상을 용매로써 혼합하여 용해하여 사용할 수 있다.
상기 경화제(Hardener)는 아민, 아민 변성 잠재성 경화제(3가 아민 등), 이미다졸계, 폴리 페놀계 및 산무수물 경화제로 이루어진 군에서 선택되는 어느 1종 이상을 포함한다. 바람직하게는 아민, 아민 변성 잠재성 경화제(3가 아민 등), 이미다졸계, 폴리 페놀계 및 산무수물 경화제로 구성되는 군에서 선택되는 어느 2종 이상을 포함하는 것이 좋고, 더욱 바람직하게는 아민, 아민 변성 잠재성 경화제(3가 아민 등), 이미다졸계, 폴리 페놀계 및 산무수물 경화제로 구성되는 군에서 선택되는 어느 3종 이상을 포함하는 것이 좋다.
상기 경화제를 3종 이상 혼합하여 사용하는 경우, 산무수물계 경화제(THPA, ME-THPA, HHPA 등)를 80 내지 90 중량%, 아민 변성 잠재성 경화제(MY-24, PN-23 등 아민기가 붙어 있는 물질로서, 특정 온도를 가하였을 때(80~120℃) 경화에 참여하는 물질)를 1 내지 5 중량%, 폴리페놀을 10 내지 15 중량%로 혼합하여 사용하는 것이 좋다.
상기 경화제는 상기 에폭시 수지 100 중량부에 대하여 90 내지 100 중량부로 포함될 수 있다. 경화제의 함량이 90 중량부 미만인 경우 수지 경화상태가 좋지 않아 부서지기 쉽거나 강도가 약해질 수 있는 문제점이 있고, 100 중량부를 초과할 경우는 미경화 잔존물이 남아 열이 가해지게 되면 재반응이 일어나 다른 신뢰성 평가에 좋지 않은 영향을 미치게 되는 문제점이 있기 때문이다.
상기 활성제(Activator)는 조성물에 포함되어 산화물 제거를 용이하게 하고, 수지가 경화되는 것을 도와주는 역할로서 프로피온 산, 아디프 산, 숙신산, 팔미트 산, 테트라테칸 산 및 다이메틸프로피온 산으로 이루어진 군에서 선택되는 어느 1종 이상을 포함한다. 바람직하게는 프로피온 산, 아디프 산, 숙신산 및 다이메틸프로피온 산로 이루어진 군에서 선택되는 어느 1종 이상을 포함하는 것이 좋고, 더욱 바람직하게는 다이메틸프로피온 산을 사용하는 것이 좋다.
상기 활성제는 상기 에폭시 수지 100 중량부에 대하여 20 내지 40 중량부로 포함된다. 활성제 함량이 20 중량부 미만인 경우 산화막 제거가 용이하지 않아 솔더링성이 떨어지게 되는 문제점이 있고, 40 중량부를 초과할 경우는 수지 경화 상태가 낮아지는 문제점이 있기 때문이다. 바람직하게는 20 내지 30 중량부로 포함되는 것이 좋다.
상기 경화촉진제(Accelerator)는 3급 아민염, 촉진제가 함유된 산무수물, 디시안디아미드(Dicyandiamide)로 이루어진 군에서 선택되는 어느 1종 이상을 포함한다. 바람직하게는 촉진제가 함유된 산무수물로서 이중결합을 가지는 DA를 사용하는 것이 90 내지 110℃에서 발열 특성이 좋아 경화시간을 단축시켜주기 때문에 좋다. 상기 경화촉진제는 상기 에폭시 수지 100 중량부에 대하여 1 내지 4 중량부로 포함되는 것이 좋고, 더욱 바람직하게는 1 내지 3 중량부로 포함되는 것이 좋다.
상기 필러(Filler)는 SiO2, TiO2, AlO2, AlO3, Silicon Carbide, Boron Nitride로 이루어진 군에서 선택되는 어느 1종 이상을 포함한다.
필러는 입자형태일 수 있으며, 평균 입경은 0.1 내지 5μm인 것을 사용한다. 더욱 바람직하게는 평균 입경이 0.5 내지 2μm인 SiO2 및 Boron Nitride를 사용하는 것이 좋다. 더욱 바람직하게는 80 내지 90 중량%의 SiO2와 10 내지 20 중량%의 Boron Nitride를 혼합하여 사용하는 것이 좋다.
상기 필러는 상기 에폭시 수지 100 중량부에 대하여 140 내지 170 중량부로 포함된다. 상기 필러의 함량이 140 중량부 미만인 경우 칩 로테이션(Chip Rotation) 문제점이 있고, 170 중량부를 초과하는 경우 솔더 웨팅(Solder Wetting) 문제점이 있다. 바람직하게는 140 내지 160 중량부로 포함되는 것이 좋고, 더욱 바람직하게는 140 내지 150 중량부로 포함되는 것이 좋다.
또한 본 발명의 일실시예에 다른 비전도성 페이스트 조성물은 칙소제(Thixotropic)를 더 포함하여 조성물의 점도를 조절한다. 상기 칙소제는 Wax류, Thixo ST, Glycol Powder, Powder Type의 Epoxy Resin으로 이루어진 군에서 선택되는 어느 1종 이상일 수 있다.
상기 칙소제는 상기 에폭시 수지 100 중량부에 대하여 0.5 내지 4 중량부로 포함된다. 상기 칙소제의 함량이 0.5 중량부 미만인 경우 디스펜서(Dispenser) 작업 이후 플럭스(Flux)가 퍼짐으로 인한 공정상의 문제점이 있고, 4 중량부를 초과하는 경우 열을 가했을 때 칩(Chip) 내부에 퍼져서 면적을 채움에 있어 문제점이 있다. 바람직하게는 1 내지 3 중량부로 포함되는 것이 좋다.
또한 본 발명의 일실시예에 다른 비전도성 페이스트 조성물은 커플링제, 도막평활제 및 소포제 등의 첨가제를 더 포함할 수 있다.
본 발명의 일실시예에 따른 비전도성 페이스트 조성물을 이용하여 솔더 범프를 이용한 칩 본딩 공정을 수행하는 경우 다양한 본딩 방식에 범용적으로 사용될 수 있으며, 본딩 공정의 여러 가지 프로세스를 통합하여 수행할 수 있다. 특히 열압착 본딩 및 레이저 본딩에 사용될 수 있어 파인 피치(Fine pitch) 구현 및 솔더 범프 디자인이 용이한 효과를 제공한다.
더욱 구체적으로 본 발명에 따른 비전도성 페이스트 조성물을 이용한 본딩 방법을 도 1에 나타내었다. 도 1에 나타낸 것과 같이 솔더 범프가 형성된 반도체 칩과 전극이 형성되어 있는 인쇄 회로 기판을 준비하고, 디스펜서(Dispenser)를 이용하여 비전도성 페이스트 조성물을 PCB 기판 상에 도포한다. 솔더 범프가 형성된 반도체 칩을 비전도성 페이스트 조성물이 도포된 PCB 기판 상에 위치시킨 후 본딩 영역 전극과 솔더를 접촉시킨다.
이때 본 발명에 따른 비전도성 페이스트 조성물의 경우 열 압착(Thermal compression) 방식이나 레이저(Laser) 방식으로 페이스트 조성물의 경화가 가능하고 동시에 솔더의 리플로우(Reflow)가 가능하다. 열 압착 방식의 경우 240 내지 250℃ 온도로 가열하고 1.5 내지 2 bar 압력을 가하여 상기 인쇄 회로 기판 상에 상기 반도체 칩을 완전히 압착시키고, 레이저 방식의 경우 240 내지 250℃ 수준의 열을 머금은 장치에서 1 내지 5sec 동안 레이저 파장을 조사함으로써 상기 인쇄 회로 기판 상에 상기 반도체 칩을 완전히 압착시켜 본딩(Bonding) 하였다.
또한 본 발명에 따른 비전도성 페이스트를 이용한 본딩 방법은 페이스트가 플럭스 역할을 함과 동시에 솔더볼 주위를 감싸고 다른 솔더볼과의 사이를 채우면서 경화되기 때문에 플럭싱 공정, 리플로우 공정 및 언더필 공정을 단일 공정으로 통합하여 본딩 공정에 필요한 장비, 비용 및 시간을 획기적으로 감소시킬 수 있다.
특히 열압착 본딩 및 레이저 본딩에 사용될 수 있어 100μm이하 파인 피치(Fine pitch) 구현 및 솔더 범프 디자인이 용이한 비전도성 페이스트 조성물을 제공할 수 있다.
실시예 및 비교예
(1) 비전도성 페이스트 조성물의 제조
하기 표 1에 기재된 성분 및 함량으로 혼합하여 비전도성 페이스트 조성물을 제조하였다.
실시예 1 실시예 2 실시예 3 비교예 1 비교예 2 비교예 3
Epoxy
resin		 KDS-8170
(BPF)		 7 7.3 7.7 10 8.8 26.8
KFR-226
(cycloaliphatic)		 10 12 11 16.8 5.5 -
NC-3000H
(biphenyl novolac)		 7.3 7.5 8.0 7.3 11.4 -
EP-156
(BPA)		 2.5 - - 9.6 2 -
Activator 2,2-Bis(hydroxymethyl)propionic acid 7 7 8 3 3 7
Hardener THPA 21.6 21.6 21.7 39 6 25.6
PN-23 1 1 - 3 5 -
DICY 3 3 3 3 16 -
Accelerator DA 0.3 0.3 0.3 0.3 0.3 0.3
Filler boron nitride (1μm) 5 5 5 - - 5
SiO2 (1μm) 35 35 35 6 40 35
Thixotropic Thixo ST 0.3 0.3 0.3 2 2 0.3
Total 100 100 100 100 100 100
(2) 열 압착 방식 본딩
상기 실시예 및 비교예에서 제조된 비전도성 페이스트 조성물을 70℃ Setting된 Dispenser를 이용하여 인쇄 회로 기판에 도포하고, 250℃ 온도로 가열하고 2bar 압력을 가하여 인쇄 회로 기판 상에 반도체 칩을 완전히 압착시켜 본딩(Bonding) 하였다.
(3) 레이저 방식 본딩
상기 실시예 및 비교예에서 제조된 비전도성 페이스트 조성물을 70℃ Setting된 Dispenser를 이용하여 인쇄 회로 기판에 도포하고, 250℃ 수준의 열을 머금은 장치에서 3sec 가량 레이저 파장을 조사함으로써 인쇄 회로 기판 상에 상기 반도체 칩을 완전히 압착시켜 본딩(Bonding) 하였다.
실험예
(1) Chip Rotation
도 2에 나타낸 것과 같이 상기 열 압착 방식 또는 레이저 방식으로 본딩된 패키지(package)에 대하여 Chip rotation 여부를 평가하였다. Chip의 전기적 시그널이 흐를 수 있는 Pattern과 Substrate의 Pattern이 Solder 접합을 통해 일치가 되었을때만 전기적 신호가 통할 수 있는데, 전기적 신호가 전혀 흐르지 않는다는 것은 Chip과 Substrate간의 접합이 제대로 이루어지지 않은 상태로, Chip rotation이 되었다고 간주한다. Bottom Package의 Pad가 드러나지 않고 전압인가 시험을 하였을 때 통전이 되며, 기울어진 형태가 아닐 때 정상적인 본딩이 된 것으로서 OK로, 기울어진 형태로서 통전이 안 되는 경우 NG로 판정하였으며, 실험 결과를 하기 표 2에 나타내었다.
(2) Solder not wetting
상기 열 압착 방식 또는 레이저 방식으로 본딩된 패키지(package)에 전압을 인가하여 통전이 되는지 여부를 측정하여 Solder가 정상적으로 Wetting이 되었는지에 대하여 OK/NG 로 판정을 하였으며, 실험 결과를 하기 표 2에 나타내었다. 또한 도 3에 레이저 본딩 시 통전 여부를 측정한 사진을 나타내었다.
열 압착 본딩 레이저 본딩
Chip Rotation Solder not wetting Chip Rotation Solder not wetting
실시예 1 OK OK OK OK
실시예 2 OK OK OK OK
실시예 3 OK OK OK OK
비교예 1 NG OK NG OK
비교예 2 NG OK OK NG
비교예 3 NG NG NG NG
전술한 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 반도체 칩과 인쇄 회로 기판(PCB; printed circuit board) 사이를 전기적으로 접속하는 솔더범프와 함께 상기 칩과 상기 기판을 본딩하기 위한 비전도성 페이스트 조성물로서,
    비스페놀 A 타입, 비스페놀 F 타입, 알리파틱 폴리글리시딜(Aliphatic polyglycidyl) 타입, 페놀 노볼락 타입 및 크레졸 노볼락 타입 에폭시로 이루어진 군에서 선택되는 어느 2종 이상을 포함하는 에폭시 수지;
    아민, 아민 변성 잠재성 경화제, 이미다졸계, 폴리 페놀계 및 산무수물 경화제로 이루어진 군에서 선택되는 어느 3종 이상을 포함하는 경화제;
    프로피온 산, 아디프 산, 숙신산, 팔미트 산, 테트라테칸 산 및 다이메틸프로피온 산으로 이루어진 군에서 선택되는 어느 1종 이상을 포함하는 활성제;
    3급 아민염, 촉진제가 함유된 산무수물, 디시안디아미드(Dicyandiamide)로 이루어진 군에서 선택되는 어느 1종 이상을 포함하는 경화촉진제;
    SiO2, TiO2, AlO2, AlO3, Silicon Carbide, Boron Nitride로 이루어진 군에서 선택되는 어느 1종 이상을 포함하는 필러;및
    Wax류, Thixo ST, Glycol Powder, Powder Type의 Epoxy Resin으로 이루어진 군에서 선택되는 어느 1종 이상의 칙소제(thisxotropic);를 포함하며,
    상기 에폭시 수지 100 중량부에 대하여, 상기 경화제는 90 내지 100 중량부, 상기 활성제는 20 내지 40 중량부, 상기 경화촉진제는 1 내지 4 중량부, 상기 필러는 140 내지 170 중량부, 상기 칙소제는 0.5 내지 4 중량부로 포함되고,
    상기 필러는 평균 입경이 0.5 내지 2μm이며, 상기 본딩은 상기 비전도성 페이스트 조성물에 레이저를 조사하여 경화시키는 레이저 본딩(Laser bonding)인 비전도성 페이스트 조성물.
  2. 삭제
  3. 제1항에 있어서,
    상기 에폭시 수지는 비스페놀 A 타입, 비스페놀 F 타입, 알리파틱 폴리글리시딜(Aliphatic polyglycidyl) 타입, 페놀 노볼락 타입 및 크레졸 노볼락으로 구성되는 군에서 선택되는 어느 3종 이상을 포함하는 비전도성 페이스트 조성물.
  4. 제3항에 있어서,
    상기 에폭시 수지는 알리파틱 폴리글리시딜(Aliphatic polyglycidyl)을 40 내지 60 중량%, 비스페놀 F 타입 및 페놀 노볼락 타입을 각각 20 내지 30 중량%로 혼합하여 포함하는 비전도성 페이스트 조성물.
  5. 제4항에 있어서,
    상기 경화제는 산무수물계 경화제를 80 내지 90 중량%, 아민 변성 잠재성 경화제를 1 내지 5 중량%, 폴리페놀을 10 내지 15 중량%로 혼합하여 포함하는 비전도성 페이스트 조성물.
  6. 제4항에 있어서,
    상기 경화제는 산무수물계 경화제, 아민변성 잠재성 경화제, 및 아민계 경화제로 이루어지는 비전도성 페이스트 조성물.
  7. 제6항에 있어서,
    상기 필러는 SiO2를 80 내지 90 중량%, Boron Nitride를 10 내지 20 중량%로 혼합하여 포함하는 비전도성 페이스트 조성물.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020170095266A 2017-07-27 2017-07-27 솔더 범프를 이용한 칩 본딩용 비전도성 페이스트 조성물 KR102004825B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170095266A KR102004825B1 (ko) 2017-07-27 2017-07-27 솔더 범프를 이용한 칩 본딩용 비전도성 페이스트 조성물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170095266A KR102004825B1 (ko) 2017-07-27 2017-07-27 솔더 범프를 이용한 칩 본딩용 비전도성 페이스트 조성물

Publications (2)

Publication Number Publication Date
KR20190012391A KR20190012391A (ko) 2019-02-11
KR102004825B1 true KR102004825B1 (ko) 2019-07-29

Family

ID=65369681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170095266A KR102004825B1 (ko) 2017-07-27 2017-07-27 솔더 범프를 이용한 칩 본딩용 비전도성 페이스트 조성물

Country Status (1)

Country Link
KR (1) KR102004825B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015083587A1 (ja) * 2013-12-06 2015-06-11 積水化学工業株式会社 半導体接合用接着剤、半導体装置の製造方法、及び、半導体装置
KR101732965B1 (ko) * 2016-03-17 2017-05-08 주식회사 에프피 고방열 led용 전도성 접착제 무용제형 실버 페이스트

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197748B2 (ja) * 1995-12-15 2008-12-17 パナソニック株式会社 はんだペーストおよびはんだ付け方法
KR20130042241A (ko) * 2011-10-18 2013-04-26 (주)덕산테코피아 방열성 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015083587A1 (ja) * 2013-12-06 2015-06-11 積水化学工業株式会社 半導体接合用接着剤、半導体装置の製造方法、及び、半導体装置
KR101732965B1 (ko) * 2016-03-17 2017-05-08 주식회사 에프피 고방열 led용 전도성 접착제 무용제형 실버 페이스트

Also Published As

Publication number Publication date
KR20190012391A (ko) 2019-02-11

Similar Documents

Publication Publication Date Title
US6265776B1 (en) Flip chip with integrated flux and underfill
US6402013B2 (en) Thermosetting soldering flux and soldering process
JP5342453B2 (ja) 導電性ペーストおよびこれを用いた電気電子機器
US8557630B2 (en) Electronic component mounting method and electronic component mount structure
US10440834B2 (en) Resin fluxed solder paste, and mount structure
JP5958529B2 (ja) 半導体装置及びその製造方法
WO2013125086A1 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
US20080191347A1 (en) Conductive ball-or pin-mounted semiconductor packaging substrate, method for manufacturing the same and conductive bonding material
JP5915727B2 (ja) 半導体装置及びその製造方法
WO2016017076A1 (ja) 半導体実装品とその製造方法
JP2013256584A (ja) 熱硬化性樹脂組成物およびフラックス組成物とそれを用いた半導体装置
WO2004059721A1 (ja) 電子部品装置
KR102351843B1 (ko) 반도체용 필름형 접착제, 반도체 장치의 제조 방법 및 반도체 장치
JP2002190497A (ja) フリップチップ実装用の封止樹脂
KR102004825B1 (ko) 솔더 범프를 이용한 칩 본딩용 비전도성 페이스트 조성물
JP2003212964A (ja) 液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
WO2014041709A1 (ja) 回路装置の製造方法、半導体部品の実装構造および回路装置
WO2018134860A1 (ja) 半導体実装品
JP6115762B2 (ja) 回路装置の製造方法
JP4556631B2 (ja) 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
WO2023127791A1 (ja) 半導体部品の製造方法及び半導体部品の実装構造
KR20030011825A (ko) 플립 칩 실장 방법
JP2006028265A (ja) 液状封止樹脂組成物、電子部品装置およびその製造方法
CN114502685A (zh) 连接体的制备方法、各向异性导电接合材料及连接体
JPH06216513A (ja) 電子部品の仮止め用ボンド

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant