WO2014041709A1 - 回路装置の製造方法、半導体部品の実装構造および回路装置 - Google Patents

回路装置の製造方法、半導体部品の実装構造および回路装置 Download PDF

Info

Publication number
WO2014041709A1
WO2014041709A1 PCT/JP2012/079231 JP2012079231W WO2014041709A1 WO 2014041709 A1 WO2014041709 A1 WO 2014041709A1 JP 2012079231 W JP2012079231 W JP 2012079231W WO 2014041709 A1 WO2014041709 A1 WO 2014041709A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor component
resin composition
circuit board
circuit device
fill
Prior art date
Application number
PCT/JP2012/079231
Other languages
English (en)
French (fr)
Inventor
容三 松川
金川　直樹
牧田　俊幸
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2014041709A1 publication Critical patent/WO2014041709A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13694—Material with a principal constituent of the material being a liquid not provided for in groups H01L2224/136 - H01L2224/13691
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a mounted circuit device in which a semiconductor component such as a semiconductor package such as a CSP (Chip Scale Package) or BGA (Ball Grid Array) is mounted on a circuit board, a mounting structure of the semiconductor component, and a circuit device.
  • a semiconductor component such as a semiconductor package such as a CSP (Chip Scale Package) or BGA (Ball Grid Array) is mounted on a circuit board, a mounting structure of the semiconductor component, and a circuit device.
  • reinforcing resin such as underfill and side fill is dispensed and cured for the purpose of reinforcing the joint between the semiconductor package and the circuit board from impact and thermal stress due to dropping.
  • a solder paste 11 is printed or applied in advance on the lands 2 on the circuit board 1 (FIG. 2A), and then, A semiconductor component 3 such as CSP or BGA is placed via a conductive connection member 4 such as a bump and connected in a reflow process (FIGS. 2B and 2C). Thereafter, the underfill 12 is dispensed and further after-cured to seal and reinforce the bonding structure 7 of the land 2 and the conductive connection member 5 (FIG. 2D).
  • a void may enter the underfill during simultaneous connection in the reflow process.
  • a solder paste 11 is printed or applied in advance on the land 2 on the circuit board 1.
  • the semiconductor component 3 such as CSP or BGA is placed thereon, and the conductive connection member such as a bump. 4 (FIGS. 3C and 3D) have been proposed (see, for example, Patent Document 1).
  • the post-reflow post-process is not required because the side fill 13 is first applied and the joined structure 7 of the land 2 and the conductive connecting member 5 is reinforced at the same time as the reflow. Is excellent.
  • solder paste 11 is supplied in advance to the lands 2 of the circuit board 1, if the side fill 13 adheres to the land 2 or interferes with the conductive connection member 5, a conduction failure occurs, and the mounting joint ratio after bonding is reduced. There was a problem such as.
  • An object of the present invention is to provide a device manufacturing method, a semiconductor component mounting structure, and a circuit device.
  • a method for manufacturing a circuit device includes a step of preparing a semiconductor component having a plurality of conductive connection members supplied with solder, and the semiconductor of a circuit board having a plurality of lands.
  • thermosetting resin composition for side fill containing an organic acid as an activator in a range along the side periphery of the semiconductor component in a portion where the component is mounted; and the conductive connecting member;
  • the semiconductor component is mounted on the circuit board by aligning the land, and the pre-applied thermosetting resin composition for side fill is formed on the back surface along the side periphery of the semiconductor component and the A step of contacting the bonding structure between the conductive connection member and the land, which is disposed between the surface of the circuit board and disposed at least on the outermost side along the side periphery of the semiconductor component; And a step of simultaneously performing solder connection between the conductive connecting member and the land and forming side fill by curing the thermosetting resin composition for side fill by performing a treatment.
  • the side fill seals between the back surface along the side periphery of the semiconductor component and the surface of the circuit board without being exposed to the outside from the side periphery of the semiconductor component. It is preferable to do.
  • thermosetting resin composition for side fill is connected to the conductive connection member disposed on the outermost side along the side periphery of the semiconductor component in the circuit board. It is preferably applied in a range including at least the surface of the land.
  • thermosetting resin composition for side fill is preferably an epoxy resin composition containing an epoxy resin, a curing agent, a curing accelerator, an inorganic filler, and the organic acid.
  • the organic acid is preferably at least one selected from adipic acid, abietic acid, and sebacic acid.
  • the plurality of conductive connection members supplied with the solder have a solder paste on the surface or a flux on the surface of the solder ball.
  • the color of the thermosetting resin composition for side fill and the cured product thereof is different from the color of the circuit board and the color of the sealing material of the semiconductor component by visual recognition. It is preferable.
  • the conductive connection member of the semiconductor component and the land of the circuit board are connected by solder, and the side fill is disposed at least on the outermost side along the side periphery of the semiconductor component.
  • a back surface along the side periphery of the semiconductor component and the front surface of the circuit board without being exposed to the outside from the side periphery of the semiconductor component and in contact with the joint structure of the conductive connection member and the land It is characterized by adhesive reinforcement between them.
  • the semiconductor component mounting structure of the present invention is a thermosetting resin composition for side fill, in which the conductive connection member of the semiconductor component and the land of the circuit board are connected by solder, and the side fill contains an organic acid as an activator. It is a cured product, and is in contact with a joint structure of the conductive connection member and the land arranged at least on the outermost side along the side periphery of the semiconductor component.
  • the side fill thermosetting resin composition is preferably an epoxy resin composition containing an epoxy resin, a curing agent, a curing accelerator, an inorganic filler, and the organic acid. .
  • the organic acid is preferably at least one selected from adipic acid, abietic acid, and sebacic acid.
  • the circuit device of the present invention is characterized by including the above-described semiconductor component mounting structure.
  • the method of manufacturing a circuit device, the mounting structure of a semiconductor component, and the circuit device of the present invention it is possible to reinforce the resin in the joint portion in a narrow space, and has an excellent mounting joint ratio after joining and generation of voids. Can be suppressed.
  • FIG. 1 is a schematic cross-sectional view showing an embodiment of a method of manufacturing a circuit device of the present invention
  • FIG. 4 is a schematic cross-sectional view showing an embodiment of a semiconductor component mounting structure of the present invention.
  • a semiconductor component 3 having a plurality of conductive connection members 4 supplied with solder is prepared.
  • the semiconductor component 3 can be a semiconductor package such as CSP or BGA. Alternatively, a bare chip may be used.
  • Examples of the conductive connecting member 4 include terminals such as bumps, and examples thereof include those having the solder paste 5a on the surface and those having the flux 5b on the solder ball surface.
  • the solder can be used without particular limitation as long as it is usually used for joining the circuit board 1 and the semiconductor component 4.
  • Examples of the solder supply method include a transfer or printing method.
  • the solder paste 5a can be suitably used because of the ease of supplying the solder.
  • a material called cream solder can be used.
  • Cream solder is a composition containing solder particles, a flux component, and a solvent.
  • the solder particles are melted by heating the cream solder to a temperature equal to or higher than the melting point of the solder particles in a reflow furnace.
  • the oxide layer on the surface of the solder particles is removed by the flux component at a high temperature, and the solder particles are integrated, thereby ensuring conduction between the land 2 of the circuit board 1 and the conductive connection member 4 of the semiconductor component 3.
  • the In a component mounting process (solder reflow process) using such cream solder many components can be connected together, and productivity can be improved.
  • the flux 5b can be supplied to the surface of the solder ball for the purpose of cleaning the conductive connecting member 4 or the like.
  • the flux 5b conventionally known materials such as rosin component materials typified by abietic acid, various amines and salts thereof, and high melting point organic acids such as sebacic acid and adipic acid can be used. .
  • the semiconductor component 3 in a portion where the semiconductor component 3 of the circuit board 1 having a plurality of lands 2 is mounted is formed.
  • a side-fill thermosetting resin composition 6a containing an organic acid as an activator as a corner reinforcing material is first applied to a range along the side periphery 3a.
  • thermosetting resin composition 6a for example, an epoxy resin composition that is liquid at room temperature containing an epoxy resin, a curing agent, an inorganic filler, and an organic acid as an activator can be used.
  • liquid at normal temperature means having fluidity in a temperature range of 5 to 28 ° C. under atmospheric pressure, particularly around room temperature 18 ° C.
  • the epoxy resin compounded in the thermosetting resin composition 6a for sidefill has two or more epoxy groups in one molecule
  • the molecular weight and molecular structure are not particularly limited, and various types of resins are used. Can do.
  • epoxy resins such as a glycidyl ether type, a glycidyl amine type, a glycidyl ester type, an olefin oxidation type (alicyclic), particularly an epoxy resin that is liquid at room temperature can be used.
  • bisphenol type epoxy resins such as bisphenol A type epoxy resins and bisphenol F type epoxy resins
  • hydrogenated bisphenol type epoxy resins such as hydrogenated bisphenol A type epoxy resins and hydrogenated bisphenol F type epoxy resins
  • Biphenyl type epoxy resin naphthalene ring-containing epoxy resin
  • alicyclic epoxy resin dicyclopentadiene type epoxy resin
  • phenol novolac type epoxy resin cresol novolac type epoxy resin
  • triphenylmethane type epoxy resin aliphatic epoxy resin
  • tri Glycidyl isocyanurate or the like can be used. These may be used alone or in combination of two or more.
  • the curing agent blended in the thermosetting resin composition 6a for side fill can be used without particular limitation as long as it is usually used as a curing agent for epoxy resins.
  • Specific examples thereof include dicyandiamide, acid anhydrides. , Amine compounds, novolak-type phenol resins (phenol novolak, cresol novolak, phenol aralkyl resin, etc.), various polyhydric phenol compounds such as naphthol aralkyl, naphthol compounds, and the like can be used. These may be used alone or in combination of two or more.
  • the blending amount of the curing agent can be appropriately set according to the curing agent to be used.
  • the stoichiometric equivalent ratio of the curing agent to the epoxy resin is 0 to 1.4. More preferably, the equivalent ratio is 0.4 to 1.0.
  • the equivalent ratio is within this range, it is possible to suppress insufficient curing, a decrease in heat resistance of the cured product, a decrease in strength of the cured product, an increase in moisture absorption of the cured product, and the like.
  • phosphine compounds such as triphenylphosphine, trimethylphosphine, triethylphosphine, tributylphosphine, tri (p-methylphenyl) phosphine, tri (nonylphenyl) phosphine and their salts, 2-methylimidazole, , 4-dimethylimidazole, 2-ethyl-4-methylimidazole, 2-phenylimidazole, 2-phenyl-4-methylimidazole, 2-heptadecylimidazole and other imidazole compounds, imidazole microcapsule type curing accelerators, Tylamine, benzyldimethylamine, dimethylbenzylmethylamine, 2- (dimethylaminomethyl) phenol, 2,4,6-tris
  • the inorganic filler to be blended in the thermosetting resin composition 6a for side fill those usually used as the inorganic filler of the resin composition constituting the underfill or side fill can be used without any particular limitation. Specific examples thereof include fused silica, crystalline silica, fine silica, alumina, silicon nitride, and magnesia. These may be used alone or in combination of two or more. The thermal expansion coefficient of the cured product can be adjusted by blending the inorganic filler.
  • Examples of the organic acid blended in the side fill thermosetting resin composition 6a include abietic acid, sebacic acid, adipic acid, isophthalic acid, maleic acid, citric acid, glutaric acid, tartaric acid, oxalic acid, propanetricarboxylic acid, and levulin.
  • Examples include acid, phenylbutyric acid, malic acid, succinic acid, malonic acid, phthalic acid, salicylic acid, lactic acid, pyromellitic acid, palmitic acid, oleic acid, stearic acid, and ethylhexanoic acid.
  • abietic acid Sebacic acid and adipic acid can be preferably used. These organic acids may be used alone or in combination of two or more.
  • the content of the organic acid is preferably in the range of 0.1 to 50% by mass and more preferably in the range of 0.5 to 5% by mass with respect to the total amount of the thermosetting resin composition 6a for side fill. If it is within this range, sufficient action as a flux can be exhibited, and the required performance of the side fill 6b can be ensured.
  • thermosetting resin composition 6a for side fill comes into contact with the conductive connection member 4 of the semiconductor component 3 or the land 2 of the circuit board 1 by blending an organic acid with the thermosetting resin composition 6a for side fill.
  • it can be given a role as a flux for removing oxide films and dirt on the metal surface.
  • thermosetting resin composition 6a for side fill by making the thermosetting resin composition 6a for side fill into the above-described configuration, the thermosetting property for side fill can be applied to the conductive connection member 4 or the land 2 by virtue of the strong adhesiveness of the epoxy resin and the role as a flux. Even in a state where the resin composition 6a is in contact, the side fill 6b having sufficient reinforcement and an excellent mounting joint ratio after joining can be obtained.
  • Further components may be further blended in the side fill thermosetting resin composition 6a.
  • Specific examples of such other components include pigments and coupling agents.
  • thermosetting resin composition 6a for side fill can be manufactured by the following procedure, for example.
  • An epoxy resin, a curing agent, a curing accelerator, an organic acid, and other additives are blended simultaneously or separately, and stirring, dissolution, mixing, and dispersion are performed while performing heat treatment or cooling treatment as necessary.
  • an inorganic filler is added to the mixture, and a side-fill thermosetting resin composition 6a is obtained by stirring, mixing, and dispersing again while performing heat treatment and cooling treatment as necessary.
  • a disper, a planetary mixer, a ball mill, a three roll, etc. can be used in combination.
  • the thermosetting resin composition 6a for side fill is preferably liquid at 25 ° C. from the viewpoint of workability and workability.
  • the viscosity of the thermosetting resin composition 6a for side fill is preferably 1 to 1000 Pa ⁇ s, more preferably 1 to 500 Pa ⁇ s at 25 ° C., and 1 to 200 Pa ⁇ s. Is more preferable. When the viscosity is within this range, it is possible to suppress a decrease in workability when supplying the side fill thermosetting resin composition 6 a onto the circuit board 1.
  • the viscosity is a value when measured using an E-type rotational viscometer at 25 ° C. and a rotational speed of 0.5 rpm.
  • thermosetting resin composition 6a for side fill onto the circuit board 1 As a method of pre-applying the thermosetting resin composition 6a for side fill onto the circuit board 1, a normal dispensing method or the like can be applied.
  • the surface of the land 2 connected to the conductive connection member 4 disposed on the outermost side along the side peripheral portion 3a of the semiconductor component 3 in the circuit board 1 is applied to the side fill thermosetting resin composition 6a. It can also apply
  • the reason why the side fill thermosetting resin composition 6a can be applied to the land 2 is that, as described above, the function as a flux is imparted to the side fill thermosetting resin composition 6a.
  • the conductive connection member 4 and the land 2 are aligned, and the semiconductor component 3 is mounted on the circuit board 1, Further, the pre-applied thermosetting resin composition 6a for side fill is interposed between the back surface along the side periphery 3a of the semiconductor component 3 and the surface of the circuit board 1, and at least the semiconductor component 3 It is made to contact with the junction structure 7 of the conductive connection member 4 and the land 2 arranged on the outermost side along the side periphery 3a.
  • the semiconductor component 3 can be mounted on the circuit board 1 using a mounter or the like.
  • a reflow process is performed to connect the conductive connection member 4 and the land 2 with solder and heat for side filling.
  • the side fill 6b is formed at the same time by curing the curable resin composition 6a.
  • the side fill thermosetting resin composition 6a containing an organic acid is dispensed on the circuit board 1, and the conductive connection of the semiconductor component 3 is performed.
  • the mounting process can be simplified and mounting in a narrow space is possible.
  • the color of the side fill thermosetting resin composition 6a and the cured side fill 6b is the color of the circuit board 1 and the sealing material of the semiconductor component 3 (for example, outside of the semiconductor package in the case of CSP or BGA). It is preferable that the color of the sealing material of the molded body covering the material is a different color distinguished by visual recognition. Thereby, it can confirm visually that the thermosetting resin composition for side fills is apply
  • the mounting structure of the semiconductor component of this embodiment obtained as described above is such that the conductive connecting member 4 of the semiconductor component 3 and the land 2 of the circuit board 1 are connected by solder, and the side fill 6b is formed. , At least in contact with the joint structure 7 between the conductive connecting member 4 and the land 2 disposed on the outermost side along the side peripheral portion 3 a of the semiconductor component 3 and exposed to the outside from the side peripheral portion 3 a of the semiconductor component 3. Without bonding, the back surface of the semiconductor component 3 along the side periphery 3a and the surface of the circuit board 1 are bonded and reinforced.
  • the conductive connecting member 4 of the semiconductor component 3 and the land 2 of the circuit board 1 are connected by solder, and the side fill 6b is a cured product of the thermosetting resin composition 6a for side fill containing an organic acid as an activator. In addition, it is in contact with the junction structure 7 between the conductive connection member 4 and the land 2 arranged at least on the outermost side along the side periphery 3 a of the semiconductor component 3.
  • the underfill 13b is a bonded structure between the semiconductor component 3 and the circuit board 1. Unlike the case where it is separated from 7 and exposed to the outside from the side peripheral portion 3a of the semiconductor component 3, the resin reinforcement of the joint portion in a narrow space is possible, and it has an excellent mounting joint ratio after joining. , The generation of voids can be suppressed.
  • Table 1 shows the components of the underfill and sidefill resin compositions. The following were used as a compounding component. In addition, the compounding quantity of the following compounding components shown in Table 1 represents a mass part.
  • Inorganic filler Inorganic filler 1: Tatsumori "SO-32R” Inorganic filler 2: Nippon Aerosil "# 300" (Organic acid) Adipic acid (Tokyo Kasei) Abietic acid (Tokyo Kasei) Sebacic acid (Tokyo Kasei) Glutaric acid (Tokyo Kasei)
  • the underfill and sidefill resin compositions were prepared by the following method. First, each compounding component other than the inorganic filler shown in Table 1 is blended in the proportions shown in Table 1, mixed uniformly with a mixer, then the inorganic filler is added to this mixture, and stirring, mixing, and dispersion are performed again. Underfill and side fill resin compositions were obtained.
  • cream solder (Senju Metal, S70G Type 4) was used as the solder used in each reinforcing process.
  • underfill and sidefill resin compositions obtained by the above blending and method mounting reinforcement of Examples 1 to 8 and Comparative Examples 1 to 4 was performed under the following conditions.
  • Pre-applied side fill performed by the process shown in FIG.
  • Post-fill underfill Performed by the process shown in FIG.
  • Post-fill side fill In the step shown in FIG. 2, the side fill was dispensed in place of the underfill 12 dispense.
  • Pre-application underfill In the step shown in FIG. 2, before the semiconductor component 4 was placed, the underfill 6 was dispensed on the substrate in advance.
  • Heat cycle test A 0.75 mm thick, 14 mm square semiconductor package was used as the semiconductor package, and an FR-4 circuit board was used as the circuit board.
  • a semiconductor package was mounted on a circuit board under the above conditions to manufacture a circuit device.
  • the electrical operation of the circuit device was performed, and a non-defective product was subjected to a liquid-phase heat cycle test in which one cycle was ⁇ 40 ° C. for 5 minutes and 85 ° C. for 5 minutes.
  • the operation was performed and the quality was judged according to the following criteria. ⁇ : Defect rate 0-39% ⁇ : Defect rate 40% to 69% ⁇ : defective rate 70% to 100% [Repairability]
  • An underfill or sidefill resin composition was applied and cured on an FR-4 substrate at 120 ° C. for 1 h.
  • thermosetting resin composition for side fill containing an organic acid as an activator showed excellent characteristics in all results.
  • Comparative Example 1 in which mounting reinforcement was performed with a later-inserted underfill and Comparative Example 2 in which mounting reinforcement was performed with a later-inserted sidefill had a larger dispensing margin than in Examples 1 to 8, and was mounted in a narrow space. was confirmed to be difficult.
  • Comparative Example 4 in which the organic acid was not blended in the resin composition of the sidefill was remarkably inferior in mounting jointness as compared with Examples 1-8.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

　狭スペースでの接合部の樹脂補強が可能であり、優れた接合後の実装接合率を有し、ボイドの発生を抑制できる回路装置の製造方法、半導体部品の実装構造および回路装置を提供する。　はんだが供給された導電接続部材４を備えた半導体部品３を用意し、回路基板１の半導体部品３が搭載される部分における、半導体部品３の側周部３ａに沿った範囲に、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物６ａを先塗布し、少なくとも半導体部品３の側周部３ａに沿った最外側に配置された導電接続部材４とランド２との接合構造体７に接触させて半導体部品３と回路基板１との間に介在させ、リフロー処理を行うことによって、導電接続部材４とランド２とのはんだによる接続とサイドフィル用熱硬化性樹脂組成物６ａの硬化によるサイドフィル６ｂの形成とを同時に行う。

Description

回路装置の製造方法、半導体部品の実装構造および回路装置
　本発明は、ＣＳＰ（Chip Scale Package）やＢＧＡ（Ball Grid Array）のような半導体パッケージなどの半導体部品を回路基板に実装した実装回路装置の製造方法、半導体部品の実装構造および回路装置に関する。
　小型携帯機器の普及につれ半導体装置の小型化が進んでいる。このためＣＳＰやＢＧＡなどの半導体パッケージが普及している。
　一方、従来より落下による衝撃や熱応力から半導体パッケージと回路基板との接合部を補強する目的で、アンダーフィルやサイドフィルといった補強樹脂をディスペンスし、硬化させて使用している。
　アンダーフィルによる補強は、図２（ａ）～（ｄ）に示すように、回路基板１上のランド２に予めはんだペースト１１を印刷または塗布しておき（図２（ａ））、その上にＣＳＰ、ＢＧＡなどの半導体部品３を、バンプなどの導電接続部材４を介して載置し、リフロー工程にて接続する（図２（ｂ）、（ｃ））。その後、アンダーフィル１２をディスペンスして、さらにアフターキュアして、ランド２および導電接続部材５の接合構造体７の封止、補強を行っている（図２（ｄ））。
　また、高密度実装に対応するために載置前にディスペンスする先塗布のアンダーフィルを用いる方法もあるが、リフロー工程での同時接続中にアンダーフィル内にボイドが入る場合があった。
　一方、リフロー工程にて接続した後、アンダーフィルをディスペンスする代わりに、コーナー部分のみにサイドフィルをディスペンスして補強する方法も用いられている。
　しかしながら、近年の高密度実装化により実装部品間のスペースが狭くなり、接続後にサイドフィルをディスペンスすることが難しくなってきている。
　このような問題の解決のため、他のサイドフィルによる補強方法として、図３（ａ）～（ｄ）に示すように、回路基板１上のランド２に予めはんだペースト１１を印刷または塗布しておき（図３（ａ））、ランド２に接触しないようにサイドフィル１３をディスペンスした後（図３（ｂ））、その上にＣＳＰ、ＢＧＡなどの半導体部品３を、バンプなどの導電接続部材４を介して載置し、リフロー工程にて接続する方法（図３（ｃ）、（ｄ））が提案されている（例えば、特許文献１を参照）。
特開２００７－２８１３９３号公報
　このようなサイドフィル１３による補強プロセスによれば、サイドフィル１３を先塗布してリフローと同時に、ランド２および導電接続部材５の接合構造体７を補強するため、リフロー後工程が不要になる点で優れている。
　しかしながら、回路基板１のランド２に予めはんだペースト１１を供給しているため、その上にサイドフィル１３が付着したり導電接続部材５に干渉すると導通不良を起こし、接合後の実装接合率が低下するといった問題がった。
　また、この問題を避けるためには、半導体部品３のエッジ部にサイドフィル１３の接着スペースを設ける必要があるため、狭スペースへの適用が困難であり、また、適用部品が限定されるといった問題もあった。
　本発明は以上の通りの事情に鑑みてなされたものであり、狭スペースでの接合部の樹脂補強が可能であり、優れた接合後の実装接合率を有し、ボイドの発生を抑制できる回路装置の製造方法、半導体部品の実装構造および回路装置を提供することを課題としている。
　上記の課題を解決するために、本発明の回路装置の製造方法は、はんだが供給された複数の導電接続部材を備えた半導体部品を用意する工程と、複数のランドを有する回路基板の前記半導体部品が搭載される部分における、前記半導体部品の側周部に沿った範囲に、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物を先塗布する工程と、前記導電接続部材と前記ランドとを位置合わせして前記回路基板に前記半導体部品を搭載し、および、先塗布された前記サイドフィル用熱硬化性樹脂組成物を、前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間に介在させ、かつ、少なくとも前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材と前記ランドとの接合構造体に接触させる工程と、リフロー処理を行うことによって、前記導電接続部材と前記ランドとのはんだによる接続と前記サイドフィル用熱硬化性樹脂組成物の硬化によるサイドフィルの形成とを同時に行う工程とを含むことを特徴としている。
　この回路装置の製造方法において、前記サイドフィルが、前記半導体部品の側周部から外側に露出せずに前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間を封止することが好ましい。
　この回路装置の製造方法において、前記サイドフィル用熱硬化性樹脂組成物が、前記回路基板における、前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材に接続される前記ランドの表面を少なくとも含む範囲に塗布されることが好ましい。
　この回路装置の製造方法において、前記サイドフィル用熱硬化性樹脂組成物が、エポキシ樹脂、硬化剤、硬化促進剤、無機充填剤、および前記有機酸を含有するエポキシ樹脂組成物であることが好ましい。
　この回路装置の製造方法において、前記有機酸が、アジピン酸、アビエチン酸、およびセバシン酸から選ばれる少なくとも一種であることが好ましい。
　この回路装置の製造方法において、前記はんだが供給された複数の導電接続部材は、表面にはんだペーストを有するか、または、はんだボール表面にフラックスを有することが好ましい。
　この回路装置の製造方法において、サイドフィル用熱硬化性樹脂組成物とその硬化物の色が、回路基板の色および半導体部品の封止材料の色とは、視認により区別される異なる色であることが好ましい。
　本発明の半導体部品の実装構造は、半導体部品の導電接続部材と回路基板のランドとがはんだにより接続され、サイドフィルが、少なくとも前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材と前記ランドとの接合構造体に接触し、かつ、前記半導体部品の側周部から外側に露出せずに前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間を接着補強していることを特徴とする。
　本発明の半導体部品の実装構造は、半導体部品の導電接続部材と回路基板のランドとがはんだにより接続され、サイドフィルが、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物の硬化物であり、かつ、少なくとも前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材と前記ランドとの接合構造体に接触していることを特徴とする。
　この半導体部品の実装構造において、前記サイドフィル用熱硬化性樹脂組成物が、エポキシ樹脂、硬化剤、硬化促進剤、無機充填剤、および前記有機酸を含有するエポキシ樹脂組成物であることが好ましい。
　この半導体部品の実装構造において、前記有機酸が、アジピン酸、アビエチン酸、およびセバシン酸から選ばれる少なくとも一種であることが好ましい。
　本発明の回路装置は、前記の半導体部品の実装構造を備えることを特徴としている。
　本発明の回路装置の製造方法、半導体部品の実装構造および回路装置によれば、狭スペースでの接合部の樹脂補強が可能であり、優れた接合後の実装接合率を有し、ボイドの発生を抑制できる。
本発明の回路装置の製造方法の一実施形態を工程順に示す概略断面図である。 従来のアンダーフィルによる補強プロセスを工程順に示す概略断面図である。 従来のサイドフィルによる補強プロセスを工程順に示す概略断面図である。 本発明の半導体部品の実装構造の一実施形態を示す概略断面図である。 従来のサイドフィルによる実装構造を示す概略断面図である。
　以下に、図面を参照しながら本発明の実施形態について説明する。
　図１は、本発明の回路装置の製造方法の一実施形態を示す概略断面図、図４は、本発明の半導体部品の実装構造の一実施形態を示す概略断面図である。
　この実施形態の回路装置の製造方法では、まず最初の工程として、はんだが供給された複数の導電接続部材４を備えた半導体部品３を用意する。
　半導体部品３は、ＣＳＰ、ＢＧＡなどの半導体パッケージなどを用いることができる。あるいは、ベアチップを用いてもよい。
　導電接続部材４は、例えば、バンプなどの端子を挙げることができ、表面にはんだペースト５ａを有するものや、はんだボール表面にフラックス５ｂを有するものなどが挙げられる。
　はんだは、通常回路基板１と半導体部品４との接合に用いられるはんだであれば特に制限なく用いることができる。はんだの供給方法としては、転写または印刷による方法などが挙げられる。
　例えば、はんだ供給の容易性からはんだペースト５ａを好適に用いることができる。ここで、はんだペースト５ａとしては、例えば、クリームはんだと呼ばれる材料などが使用できる。クリームはんだは、はんだ粒子、フラックス成分、および溶剤を含む組成物である。このクリームはんだを使用した部品実装では、クリームはんだがリフロー炉中ではんだ粒子の融点以上の温度に加熱されることで、はんだ粒子が溶融する。それと共に、高温でフラックス成分によりはんだ粒子表面の酸化層が除去されて、はんだ粒子が一体化し、これにより回路基板１のランド２と半導体部品３の導電接続部材４との間の導通が確保される。このようなクリームはんだを使用した部品実装プロセス（はんだリフロープロセス）では多くの部品を一括して接続でき、生産性を高めることができる。
　また、はんだの供給に際して、導電接続部材４の清浄などを目的としてはんだボール表面にフラックス５ｂを供給することもできる。フラックス５ｂとしては、例えば、アビエチン酸に代表されるロジン成分材料や各種アミンおよびその塩、さらにはセバシン酸、アジピン酸などの高融点有機酸などの従来より知られているものを用いることができる。
　この実施形態の回路装置の製造方法では、次の工程として、図１（ａ）に示すように、複数のランド２を有する回路基板１の半導体部品３が搭載される部分における、半導体部品３の側周部３ａに沿った範囲に、コーナー補強材として、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物６ａを先塗布する。
　このサイドフィル用熱硬化性樹脂組成物６ａは、例えば、エポキシ樹脂、硬化剤、無機充填剤、および活性剤の有機酸を含有する常温で液状のエポキシ樹脂組成物を用いることができる。
　なお、本明細書において「常温で液状」とは、大気圧下での５～２８℃の温度範囲、特に室温１８℃前後において流動性を持つことを意味する。
　サイドフィル用熱硬化性樹脂組成物６ａに配合されるエポキシ樹脂は、１分子内にエポキシ基を２個以上有するものであれば、その分子量、分子構造は特に限定されず各種のものを用いることができる。
　具体的には、例えば、グリシジルエーテル型、グリシジルアミン型、グリシジルエステル型、オレフィン酸化型（脂環式）などの各種のエポキシ樹脂、特に常温で液状のエポキシ樹脂を用いることができる。
　さらに具体的には、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂などのビスフェノール型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、水添ビスフェノールＦ型エポキシ樹脂などの水添ビスフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン環含有エポキシ樹脂、脂環式エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、脂肪族系エポキシ樹脂、トリグリシジルイソシアヌレートなどを用いることができる。これらは１種単独で用いてもよく、２種以上を併用してもよい。
　サイドフィル用熱硬化性樹脂組成物６ａに配合される硬化剤は、通常エポキシ樹脂の硬化剤として用いられるものであれば特に制限なく用いることができ、その具体例としては、ジシアンジアミド、酸無水物、アミン化合物、ノボラック型フェノール樹脂（フェノールノボラック、クレゾールノボラック、フェノールアラルキル樹脂など）、ナフトールアラルキルなどの各種多価フェノール化合物、あるいはナフトール化合物などを用いることができる。これらは１種単独で用いてもよく、２種以上を併用してもよい。
　硬化剤の配合量は、用いる硬化剤に応じて適宜設定することができ、通常、硬化剤のエポキシ樹脂に対する化学量論上の当量比（硬化剤当量／エポキシ基当量）が０～１．４となる量であり、より好ましくは当量比が０．４～１．０となる量である。
　当量比がこの範囲内であると、硬化不足、硬化物の耐熱性低下、硬化物の強度低下、硬化物の吸湿量の増加などを抑制できる。
　サイドフィル用熱硬化性樹脂組成物６ａに配合される硬化促進剤としては、通常、アンダーフィルやサイドフィルを構成する樹脂組成物の硬化促進剤として用いられるものなどを特に制限なく用いることができ、その具体例としては、トリフェニルホスフィン、トリメチルホスフィン、トリエチルホスフィン、トリブチルホスフィン、トリ（ｐ－メチルフェニル）ホスフィン、トリ（ノニルフェニル）ホスフィンなどのホスフィン化合物やそれらの塩、２－メチルイミダゾール、２，４－ジメチルイミダゾール、２－エチル－４－メチルイミダゾール、２－フェニルイミダゾール、２－フェニル－４－メチルイミダゾール、２－ヘプタデシルイミダゾールなどのイミダゾール系化合物やイミダゾール系マイクロカプセル型硬化促進剤、トリエチルアミン、ベンジルジメチルアミン、ジメチルベンジルメチルアミン、２－（ジメチルアミノメチル）フェノール、２，４，６－トリス（ジメチルアミノメチル）フェノール、１，８－ジアザビシクロ（５，４，０）ウンデセン－７などのアミン系化合物などが挙げられる。これらは１種単独で用いてもよく、２種以上を併用してもよい。
　サイドフィル用熱硬化性樹脂組成物６ａに配合される無機充填剤としては、通常、アンダーフィルやサイドフィルを構成する樹脂組成物の無機充填剤として用いられるものなどを特に制限なく用いることができ、その具体例としては、溶融シリカ、結晶シリカ、微粉シリカ、アルミナ、窒化珪素、マグネシアなどが挙げられる。これらは１種単独で用いてもよく、２種以上を併用してもよい。無機充填剤を配合することで、硬化物の熱膨張係数を調整することができる。
　サイドフィル用熱硬化性樹脂組成物６ａに配合される有機酸としては、アビエチン酸、セバシン酸、アジピン酸、イソフタル酸、マレイン酸、クエン酸、グルタル酸、酒石酸、シュウ酸、プロパントリカルボン酸、レブリン酸、フェニール酪酸、リンゴ酸、コハク酸、マロン酸、フタール酸、サリチル酸、乳酸、ピロメリット酸、パルミチン酸、オレイン酸、ステアリン酸、エチルヘキサン酸などを例示することができ、これらの中でもアビエチン酸、セバシン酸、アジピン酸を好適に用いることができる。これら有機酸は１種単独で用いてもよく、２種以上を併用してもよい。
　有機酸の含有量は、サイドフィル用熱硬化性樹脂組成物６ａの全量に対して０．１～５０質量％の範囲内が好ましく、０．５～５質量％の範囲内がより好ましい。この範囲内にすると、フラックスとして十分な作用を発揮でき、かつ、サイドフィル６ｂの所要の性能を確保することができる。
　サイドフィル用熱硬化性樹脂組成物６ａに有機酸を配合することにより、半導体部品３の導電接続部材４や、回路基板１のランド２にサイドフィル用熱硬化性樹脂組成物６ａが接触した場合に、金属表面の酸化膜や汚れを除去するフラックスとしての役割を付与することができる。
　すなわち、サイドフィル用熱硬化性樹脂組成物６ａを上記の構成とすることにより、エポキシ樹脂の強固な接着性と、フラックスとしての役割により、導電接続部材４やランド２にサイドフィル用熱硬化性樹脂組成物６ａが接触した状態でも十分な補強と優れた接合後の実装接合率を有するサイドフィル６ｂとすることができる。
　サイドフィル用熱硬化性樹脂組成物６ａには、さらに他の成分を配合することもできる。このような他の成分の具体例としては、顔料、カップリング剤などを挙げることができる。
　サイドフィル用熱硬化性樹脂組成物６ａは、例えば、次の手順で製造することができる。エポキシ樹脂、硬化剤、硬化促進剤、有機酸、およびその他の添加剤を同時にまたは別々に配合し、必要に応じて加熱処理や冷却処理を行いながら、撹拌、溶解、混合、分散を行う。次に、この混合物に無機充填剤を加え、必要に応じて加熱処理や冷却処理を行いながら、再度、撹拌、混合、分散を行うことにより、サイドフィル用熱硬化性樹脂組成物６ａを得ることができる。この撹拌、溶解、混合、分散には、ディスパー、プラネタリーミキサー、ボールミル、３本ロールなどを組み合わせて用いることができる。
　サイドフィル用熱硬化性樹脂組成物６ａは、作業性や加工性の観点から、２５℃で液状であることが好ましい。また、サイドフィル用熱硬化性樹脂組成物６ａの粘度は、２５℃において１～１０００Ｐａ・ｓであることが好ましく、１～５００Ｐａ・ｓであることがより好ましく、１～２００Ｐａ・ｓであることがさらに好ましい。粘度をこの範囲にすると、回路基板１上にサイドフィル用熱硬化性樹脂組成物６ａを供給する際の作業性の低下を抑制できる。ここで、粘度はＥ型回転粘度計を用いて、２５℃で、回転数０．５ｒｐｍで測定したときの値である。
　サイドフィル用熱硬化性樹脂組成物６ａを回路基板１上に先塗布する方法は、通常のディスペンス方法などを適用することができる。
　また、サイドフィル用熱硬化性樹脂組成物６ａを、回路基板１における、半導体部品３の側周部３ａに沿った最外側に配置された導電接続部材４に接続されるランド２の表面を少なくとも含む範囲に塗布することもできる。ランド２にサイドフィル用熱硬化性樹脂組成物６ａを塗布できるのは、前記において説明したように、サイドフィル用熱硬化性樹脂組成物６ａにフラックスとしての機能が付与されているためである。
　この実施形態の回路装置の製造方法では、次の工程として、図１（ｃ）に示すように、導電接続部材４とランド２とを位置合わせして回路基板１に半導体部品３を搭載し、および、先塗布されたサイドフィル用熱硬化性樹脂組成物６ａを、半導体部品３の側周部３ａに沿った裏面と回路基板１の表面との間に介在させ、かつ、少なくとも半導体部品３の側周部３ａに沿った最外側に配置された導電接続部材４とランド２との接合構造体７に接触させる。
　ここで、半導体部品３の回路基板１への搭載は、マウンターなどを用いて行うことができる。
　この実施形態の回路装置の製造方法では、次の工程として、図１（ｄ）に示すように、リフロー処理を行うことによって、導電接続部材４とランド２とのはんだによる接続とサイドフィル用熱硬化性樹脂組成物６ａの硬化によるサイドフィル６ｂの形成とを同時に行う。
　以上のようなこの実施形態の回路装置の製造方法によれば、まず回路基板１上に有機酸を含有させたサイドフィル用熱硬化性樹脂組成物６ａをディスペンスするとともに、半導体部品３の導電接続部材４にはんだを供給し、接合することにより、実装プロセスを簡素化できるとともに、狭スペースでの実装が可能になる。
　そして、サイドフィル用熱硬化性樹脂組成物６ａとその硬化物であるサイドフィル６ｂの色が、回路基板１の色および半導体部品３の封止材料（例えば、ＣＳＰやＢＧＡの場合は半導体パッケージ外側を覆う成形体の封止材料）の色とは、視認により区別される異なる色であることが好ましい。これにより、実装前後においてサイドフィル用熱硬化性樹脂組成物が塗布されていることを目視により確認でき、量産時の生産性を大幅に改善することができる。
　このようにして得られるこの実施形態の半導体部品の実装構造は、図４に示すように、半導体部品３の導電接続部材４と回路基板１のランド２とがはんだにより接続され、サイドフィル６ｂが、少なくとも半導体部品３の側周部３ａに沿った最外側に配置された導電接続部材４とランド２との接合構造体７に接触し、かつ、半導体部品３の側周部３ａから外側に露出せずに半導体部品３の側周部３ａに沿った裏面と回路基板１の表面との間を接着補強している。
　そして半導体部品３の導電接続部材４と回路基板１のランド２とがはんだにより接続され、サイドフィル６ｂが、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物６ａの硬化物であり、かつ、少なくとも半導体部品３の側周部３ａに沿った最外側に配置された導電接続部材４とランド２との接合構造体７に接触している。
　このような構造によれば、図３および図５の従来技術のようにアンダーフィル１３ｂ用の樹脂組成物が有機酸を含有しないためアンダーフィル１３ｂが半導体部品３と回路基板１との接合構造体７から離間し、半導体部品３の側周部３ａから外側に露出している場合とは異なり、狭スペースでの接合部の樹脂補強が可能であり、優れた接合後の実装接合率を有し、ボイドの発生を抑制できる。
　以下に、実施例により本発明をさらに詳しく説明するが、本発明はこれらの実施例に何ら限定されるものではない。
　表１に、アンダーフィルおよびサイドフィルの樹脂組成物の配合成分を示す。配合成分として以下のものを用いた。なお、表１に示す以下の配合成分の配合量は質量部を表す。
（エポキシ樹脂)
ビスフェノールＦ型エポキシ樹脂、新日鐵化学株式会社「ＹＤＦ８１７０」
(硬化剤)
酸無水物、ＤＩＣ株式会社「Ｂ６５０」
(硬化促進剤)
マイクロカプセル型潜在性硬化促進剤、旭化成ケミカル株式会社「ＨＸ３７２２」
(無機充填剤)
無機充填剤１：株式会社龍森「ＳＯ－３２Ｒ」
無機充填剤２：日本アエロジル「＃３００」
(有機酸)
アジピン酸（東京化成）
アビエチン酸（東京化成）
セバシン酸（東京化成）
グルタル酸（東京化成）
　アンダーフィルおよびサイドフィルの樹脂組成物の製造は次の方法で調製した。まず表１に示す無機充填剤以外の各配合成分を、表１に示す割合で配合し、ミキサーで均一に混合した後、この混合物に無機充填剤を加え、再度、攪拌、混合、分散を行ってアンダーフィルおよびサイドフィルの樹脂組成物を得た。
　なお、各補強プロセスで用いるはんだとして、クリームはんだ（千住金属、Ｓ７０Ｇ Ｔｙｐｅ４）を用いた。
　上記の配合および方法により得たアンダーフィルおよびサイドフィルの樹脂組成物を用いて、以下に示すような条件により実施例１～８、比較例１～４の実装補強を行った。
先塗布サイドフィル：図１に示す工程により行った。
後入れアンダーフィル：図２に示す工程により行った。
後入れサイドフィル：図２に示す工程において、アンダーフィル１２のディスペンスに替えてサイドフィルのディスペンスを行った。
先塗布アンダーフィル：図２に示す工程において、半導体部品４の載置前に予め基板上にアンダーフィル６のディスペンスを行った。
リフロー条件：１３０℃～１８５℃（７０ｓ）、２２０℃～２５０℃（１ｍｉｎ）
アンダーフィルのアフターキュア条件：１２０℃、６０ｍｉｎ
　上記の条件にて作成した回路装置について、ディスペンス塗りしろ、実装補強後のパッケージ下のボイド発生、接合後の実装接合率についての測定および評価を行った。
[ディスペンス塗りしろ]
　実装補強した状態の半導体部品の側周部（エッジ部）からはみ出した、アンダーフィルおよびサイドフィルの距離を測定した。
[実装後のパッケージ下のボイド発生]
　実装補強した状態の半導体部品および回路基板を切断し、アンダーフィルおよびサイドフィルのボイドのあり、なしについて目視にて評価した。
[実装接合率]
　実装補強した状態の半導体装置の接続性について電気抵抗値を測定し、結果から実装接合率を測定した。
　また、ヒートサイクル試験およびリペア性について、以下に示す条件にて評価を行った。
[ヒートサイクル試験]
　半導体パッケージとして、０．７５ｍｍ厚、１４ｍｍ角の半導体パッケージを用い、回路基板としてＦＲ－４の回路基板を用いた。
　上記の条件により半導体パッケージを回路基板に実装し、回路装置を製造した。回路装置の電気的動作を行い、良品であったものについて、－４０℃で５分、８５℃５分を１サイクルとする液相のヒートサイクル試験を行った後、１０００サイクル後の回路装置の動作を行い、以下の基準にて良否を判定した。
○：不良率０～３９％
△：不良率４０％～６９％
×：不良率７０％～１００％
[リペア性]
　ＦＲ－４基板上にアンダーフィルまたはサイドフィルの樹脂組成物を１２０℃、１ｈにて塗布硬化させた。
　テストピースをホットプレート上で２００℃に加温し、加温した状態でＦＲ－４基板上のアンダーフィルまたはサイドフィルを竹串を用いて取り除き、アンダーフィルまたはサイドフィルがきれいに取り除くことが可能かを以下の基準で評価した。
○：アンダーフィルまたはサイドフィルがきれいに取り除かれる。基板上にアンダーフィルまたはサイドフィルが残らないモード
×：アンダーフィルまたはサイドフィルが残る。基板上のレジストがはがれるモード
　上記の測定および評価の結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
  
　表１より、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物を先塗布することにより実装補強した実施例１～８は、全ての結果において優れた特性を示した。
　これに対して、後入れアンダーフィルにより実装補強した比較例１および、後入れサイドフィルにより実装補強した比較例２は、実施例１～８に比べてディスペンス塗りしろが大きく、狭スペースでの実装が困難であることが確認された。
　また、アンダーフィルを用いた比較例１、３はボイドの発生が確認され、リペア性も劣っていた。
　さらに、サイドフィルの樹脂組成物に有機酸を配合しなかった比較例４は、実施例１～８に比べて実装接合率が著しく劣っていた。
１　　　回路基板
２　　　ランド
３　　　半導体部品
３ａ　　側周部
４　　　導電接続部材
５ａ　　はんだペースト
５ｂ　　フラックス
６ａ　　サイドフィル用熱硬化性樹脂組成物
６ｂ　　サイドフィル
７　　　接合構造体

Claims (12)

  1. 　はんだが供給された複数の導電接続部材を備えた半導体部品を用意する工程と、
    　複数のランドを有する回路基板の前記半導体部品が搭載される部分における、前記半導体部品の側周部に沿った範囲に、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物を先塗布する工程と、
    　前記導電接続部材と前記ランドとを位置合わせして前記回路基板に前記半導体部品を搭載し、および、先塗布された前記サイドフィル用熱硬化性樹脂組成物を、前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間に介在させ、かつ、少なくとも前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材と前記ランドとの接合構造体に接触させる工程と、
    　リフロー処理を行うことによって、前記導電接続部材と前記ランドとのはんだによる接続と前記サイドフィル用熱硬化性樹脂組成物の硬化によるサイドフィルの形成とを同時に行う工程とを含むことを特徴とする回路装置の製造方法。
  2. 　前記サイドフィルが、前記半導体部品の側周部から外側に露出せずに前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間を封止することを特徴とする請求項１に記載の回路装置の製造方法。
  3. 　前記サイドフィル用熱硬化性樹脂組成物が、前記回路基板における、前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材に接続される前記ランドの表面を少なくとも含む範囲に塗布されることを特徴とする請求項１または２に記載の回路装置の製造方法。
  4. 　前記サイドフィル用熱硬化性樹脂組成物が、エポキシ樹脂、硬化剤、硬化促進剤、無機充填剤、および前記有機酸を含有するエポキシ樹脂組成物であることを特徴とする請求項１から３のいずれか一項に記載の回路装置の製造方法。
  5. 　前記有機酸が、アジピン酸、アビエチン酸、およびセバシン酸から選ばれる少なくとも一種であることを特徴とする請求項１から４のいずれか一項に記載の回路装置の製造方法。
  6. 　前記はんだが供給された複数の導電接続部材は、表面にはんだペーストを有するか、または、はんだボール表面にフラックスを有することを特徴とする請求項１から５のいずれか一項に記載の回路装置の製造方法。
  7. 　前記サイドフィル用熱硬化性樹脂組成物とその硬化物の色が、前記回路基板の色および前記半導体部品の封止材料の色とは、視認により区別される異なる色であることを特徴とする請求項１から６のいずれか一項に記載の回路装置の製造方法。
  8. 　半導体部品の導電接続部材と回路基板のランドとがはんだにより接続され、サイドフィルが、少なくとも前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材と前記ランドとの接合構造体に接触し、かつ、前記半導体部品の側周部から外側に露出せずに前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間を接着補強していることを特徴とする半導体部品の実装構造。
  9. 　半導体部品の導電接続部材と回路基板のランドとがはんだにより接続され、サイドフィルが、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物の硬化物であり、かつ、少なくとも前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材と前記ランドとの接合構造体に接触していることを特徴とする半導体部品の実装構造。
  10. 　前記サイドフィル用熱硬化性樹脂組成物が、エポキシ樹脂、硬化剤、硬化促進剤、無機充填剤、および前記有機酸を含有するエポキシ樹脂組成物であることを特徴とする請求項９に記載の半導体部品の実装構造。
  11. 　前記有機酸が、アジピン酸、アビエチン酸、およびセバシン酸から選ばれる少なくとも一種であることを特徴とする請求項９または１０に記載の半導体部品の実装構造。
  12. 　請求項８から１１のいずれか一項に記載の半導体部品の実装構造を備えることを特徴とする回路装置。
PCT/JP2012/079231 2012-09-13 2012-11-12 回路装置の製造方法、半導体部品の実装構造および回路装置 WO2014041709A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-202083 2012-09-13
JP2012202083A JP6187894B2 (ja) 2012-09-13 2012-09-13 回路装置の製造方法、半導体部品の実装構造および回路装置

Publications (1)

Publication Number Publication Date
WO2014041709A1 true WO2014041709A1 (ja) 2014-03-20

Family

ID=50277857

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/079231 WO2014041709A1 (ja) 2012-09-13 2012-11-12 回路装置の製造方法、半導体部品の実装構造および回路装置

Country Status (2)

Country Link
JP (1) JP6187894B2 (ja)
WO (1) WO2014041709A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112735956A (zh) * 2019-10-14 2021-04-30 昇贸科技股份有限公司 一种封装组件焊接于电路基板的方法及热固性树脂组合物

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6323775B2 (ja) * 2014-02-10 2018-05-16 パナソニックＩｐマネジメント株式会社 回路装置の製造方法、半導体部品の実装構造および回路装置
US20190355655A1 (en) * 2017-01-17 2019-11-21 Panasonic Intellectual Property Management Co, Ltd. Semiconductor-mounted product
JP2020075995A (ja) * 2018-11-07 2020-05-21 パナソニックＩｐマネジメント株式会社 硬化樹脂組成物および実装構造体

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092464A (ja) * 2001-09-17 2003-03-28 Nec Corp 回路基板、半導体パッケージの実装構造および半導体パッケージの実装方法
JP2003218508A (ja) * 2002-01-22 2003-07-31 Matsushita Electric Ind Co Ltd 電子部品実装用の接着剤および電子部品実装構造
JP2005043810A (ja) * 2003-07-25 2005-02-17 Sharp Corp 表示モジュールおよびその製造方法
JP2006169407A (ja) * 2004-12-16 2006-06-29 Nitto Denko Corp 半導体封止用樹脂組成物
JP2007189210A (ja) * 2005-12-13 2007-07-26 Shin Etsu Chem Co Ltd フリップチップ型半導体装置の組立方法及びその方法を用いて製作された半導体装置
JP2008300538A (ja) * 2007-05-30 2008-12-11 Toshiba Corp プリント回路板、プリント回路板の製造方法および電子機器
JP2012037256A (ja) * 2010-08-04 2012-02-23 Panasonic Corp 電子部品の実装状態検査方法
WO2012042809A1 (ja) * 2010-09-27 2012-04-05 パナソニック株式会社 電子部品実装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752586B2 (ja) * 2006-04-12 2011-08-17 ソニー株式会社 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092464A (ja) * 2001-09-17 2003-03-28 Nec Corp 回路基板、半導体パッケージの実装構造および半導体パッケージの実装方法
JP2003218508A (ja) * 2002-01-22 2003-07-31 Matsushita Electric Ind Co Ltd 電子部品実装用の接着剤および電子部品実装構造
JP2005043810A (ja) * 2003-07-25 2005-02-17 Sharp Corp 表示モジュールおよびその製造方法
JP2006169407A (ja) * 2004-12-16 2006-06-29 Nitto Denko Corp 半導体封止用樹脂組成物
JP2007189210A (ja) * 2005-12-13 2007-07-26 Shin Etsu Chem Co Ltd フリップチップ型半導体装置の組立方法及びその方法を用いて製作された半導体装置
JP2008300538A (ja) * 2007-05-30 2008-12-11 Toshiba Corp プリント回路板、プリント回路板の製造方法および電子機器
JP2012037256A (ja) * 2010-08-04 2012-02-23 Panasonic Corp 電子部品の実装状態検査方法
WO2012042809A1 (ja) * 2010-09-27 2012-04-05 パナソニック株式会社 電子部品実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112735956A (zh) * 2019-10-14 2021-04-30 昇贸科技股份有限公司 一种封装组件焊接于电路基板的方法及热固性树脂组合物

Also Published As

Publication number Publication date
JP2014057008A (ja) 2014-03-27
JP6187894B2 (ja) 2017-08-30

Similar Documents

Publication Publication Date Title
JP5310252B2 (ja) 電子部品実装方法および電子部品実装構造
WO2013125086A1 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
WO2010084858A1 (ja) 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
WO2016148121A1 (ja) フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物
JP2000003922A (ja) 半導体装置の製法
WO2009147828A1 (ja) 半導体装置の製造方法および半導体装置
JP4887850B2 (ja) アンダーフィル用液状樹脂組成物、並びにそれを用いた半導体装置の製造方法及び半導体装置
WO2013125685A1 (ja) 半導体装置及びその製造方法
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JP6187894B2 (ja) 回路装置の製造方法、半導体部品の実装構造および回路装置
JP2013256584A (ja) 熱硬化性樹脂組成物およびフラックス組成物とそれを用いた半導体装置
WO2004059721A1 (ja) 電子部品装置
JP3868179B2 (ja) 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置
JP3644340B2 (ja) エポキシ樹脂組成物
JP6323775B2 (ja) 回路装置の製造方法、半導体部品の実装構造および回路装置
JP2003128874A (ja) 液状樹脂組成物、半導体装置の製造方法及び半導体装置
JP2003212964A (ja) 液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JP5493327B2 (ja) 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法
JP5115900B2 (ja) 液状樹脂組成物およびそれを用いた半導体装置
JP2008085264A (ja) 半導体装置
JP4940768B2 (ja) 液状樹脂組成物及び半導体装置の製造方法
WO2018134860A1 (ja) 半導体実装品
JP2004273809A (ja) 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP6115762B2 (ja) 回路装置の製造方法
JP2006143795A (ja) 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12884525

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12884525

Country of ref document: EP

Kind code of ref document: A1