JP6323775B2 - 回路装置の製造方法、半導体部品の実装構造および回路装置 - Google Patents
回路装置の製造方法、半導体部品の実装構造および回路装置 Download PDFInfo
- Publication number
- JP6323775B2 JP6323775B2 JP2014023478A JP2014023478A JP6323775B2 JP 6323775 B2 JP6323775 B2 JP 6323775B2 JP 2014023478 A JP2014023478 A JP 2014023478A JP 2014023478 A JP2014023478 A JP 2014023478A JP 6323775 B2 JP6323775 B2 JP 6323775B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor component
- circuit board
- resin composition
- fill
- thermosetting resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Description
(エポキシ樹脂と熱カチオン性硬化促進剤)
サイドフィル用熱硬化性樹脂組成物6aに配合されるエポキシ樹脂は、1分子内にエポキシ基を2個以上有するものであれば、その分子量、分子構造は特に限定されず各種のものを用いることができる。
(アクリレート樹脂と熱ラジカル硬化促進剤)
サイドフィル用熱硬化性樹脂組成物6aに配合されるアクリレート樹脂は、2個以上の(メタ)アクリロイル基を持つ化合物が好ましく、2〜6個の(メタ)アクリロイル基を持つ化合物がより好ましく、2個の(メタ)アクリロイル基を持つ化合物がさらに好ましい。このアクリレート樹脂は、常温で液状であることが好ましい。なお、ここで「常温で液状」とは、大気圧下での5〜28℃の温度範囲、特に室温18℃において流動性を持つことを意味し、例えば、アクリレート樹脂は、25℃の粘度が1〜1000000mPa・sである。
(無機充填剤)
サイドフィル用熱硬化性樹脂組成物6aに配合される無機充填剤としては、例えば、溶融シリカ、結晶シリカ、微粉シリカ、アルミナ、窒化珪素、マグネシアなどが挙げられる。これらは1種単独で用いてもよく、2種以上を併用してもよい。
(有機酸)
サイドフィル用熱硬化性樹脂組成物6aに配合される有機酸としては、アビエチン酸、セバシン酸、アジピン酸、イソフタル酸、マレイン酸、クエン酸、グルタル酸、酒石酸、シュウ酸、プロパントリカルボン酸、レブリン酸、フェニール酪酸、リンゴ酸、コハク酸、マロン酸、フタール酸、サリチル酸、乳酸、ピロメリット酸、パルミチン酸、オレイン酸、ステアリン酸、エチルヘキサン酸などを例示することができ、これらの中でもアビエチン酸、セバシン酸、アジピン酸を好適に用いることができる。これら有機酸は1種単独で用いてもよく、2種以上を併用してもよい。
(エポキシ樹脂)
ビスフェノールF型エポキシ樹脂、新日鐵化学株式会社「YDF8170」
(アクリレート樹脂)
アクリレート樹脂1 ポリブタジエンアクリレート、日本曹達株式会社「TE2000」
アクリレート樹脂2 ジメチロール−トリシクロデカンジアクリレート、共栄社化学株式会社「DCP−A」
(熱カチオン性硬化促進剤)
ヨードニウム塩系酸発生剤、サンアプロ株式会社「IK−1」
(熱ラジカル硬化促進剤)
有機過酸化物、日本油脂株式会社「パーブチルH69」
(硬化剤)
酸無水物、DIC株式会社「B650」
(硬化促進剤)
マイクロカプセル型潜在性硬化促進剤、旭化成ケミカル株式会社「HX3722」
(無機充填剤)
無機充填剤1:株式会社龍森「SO−32R」
無機充填剤2:日本アエロジル「#300」
(有機酸)
アジピン酸(東京化成工業)
アビエチン酸(東京化成工業)
セバシン酸(東京化成工業)
アンダーフィルおよびサイドフィルの樹脂組成物の製造は次の方法で調製した。まず表1および表2に示す無機充填剤以外の各配合成分を、表1および表2に示す割合で配合し、ミキサーで均一に混合した後、この混合物に無機充填剤を加え、再度、攪拌、混合、分散を行ってアンダーフィルおよびサイドフィルの樹脂組成物を得た。
先塗布サイドフィル:図1に示す工程により行った。
後入れアンダーフィル:図2に示す工程により行った。
後入れサイドフィル:図2に示す工程において、アンダーフィル12のディスペンスに替えてサイドフィルのディスペンスを行った。
先塗布アンダーフィル:図2に示す工程において、半導体部品4の載置前に予め基板上にアンダーフィル6のディスペンスを行った。
リフロー条件:130℃〜185℃(70s)、220℃〜250℃(1min)
アンダーフィルのアフターキュア条件:120℃、60min
上記の条件にて作成した回路装置について、ディスペンス塗りしろ、実装補強後のパッケージ下のボイド発生、接合後の実装接合率についての測定および評価を行った。
[ディスペンス塗りしろ]
実装補強した状態の半導体部品の側周部(エッジ部)からはみ出した、アンダーフィルおよびサイドフィルの距離を測定した。
[実装後のパッケージ下のボイド発生]
実装補強した状態の半導体部品および回路基板を切断し、アンダーフィルおよびサイドフィルのボイドのあり、なしについて目視にて評価した。
[実装接合率]
実装補強した状態の半導体装置の接続性について電気抵抗値を測定し、結果から実装接合率を測定した。
[ヒートサイクル試験]
半導体パッケージとして、0.75mm厚、14mm角の半導体パッケージを用い、回路基板としてFR−4の回路基板を用いた。
○:不良率0〜39%
△:不良率40%〜69%
×:不良率70%〜100%
[リペア性]
FR−4基板上にアンダーフィルまたはサイドフィルの樹脂組成物を120℃、1hにて塗布硬化させた。
○:アンダーフィルまたはサイドフィルがきれいに取り除かれる。基板上にアンダーフィルまたはサイドフィルが残らないモード
×:アンダーフィルまたはサイドフィルが残る。基板上のレジストがはがれるモード
上記の測定および評価の結果を表1および表2に示す。
2 ランド
3 半導体部品
3a 側周部
4 導電接続部材
5a はんだペースト
5b フラックス
6a サイドフィル用熱硬化性樹脂組成物
6b サイドフィル
7 接合構造体
Claims (2)
- 表面にはんだペーストを有し、または、はんだボール表面にフラックスを有する、はんだが供給された複数の導電接続部材を備えた半導体部品を用意する工程と、
複数のランドを有する回路基板の前記半導体部品が搭載される部分における、前記半導体部品の側周部に沿った範囲であって、かつ半導体部品の側周部に沿った最外側に配置された導電接続部材に接続されるランドの表面を少なくとも含む範囲に、熱硬化性樹脂とその硬化促進剤として、エポキシ樹脂と熱カチオン性硬化促進剤、およびアクリレート樹脂と熱ラジカル硬化促進剤から選ばれる少なくとも1種を含有し、かつ無機充填剤および活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物を先塗布する工程と、
前記導電接続部材と前記ランドとを位置合わせして前記回路基板に前記半導体部品を搭載し、および、先塗布された前記サイドフィル用熱硬化性樹脂組成物を、前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間に介在させ、かつ、少なくとも前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材と前記ランドとの接合構造体に接触させる工程と、
リフロー処理を行うことによって、前記導電接続部材と前記ランドとのはんだによる接続と前記サイドフィル用熱硬化性樹脂組成物の硬化によるサイドフィルの形成とを同時に行う工程とを含み、
前記サイドフィルが、前記半導体部品の側周部から外側に露出せずに前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間を封止し、前記サイドフィル用熱硬化性樹脂組成物が、前記回路基板における、前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材に接続される前記ランドの表面を少なくとも含む範囲に塗布されることを特徴とする回路装置の製造方法。 - 前記サイドフィル用熱硬化性樹脂組成物とその硬化物の色が、前記回路基板の色および前記半導体部品の封止材料の色とは、視認により区別される異なる色であることを特徴とする請求項1に記載の回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014023478A JP6323775B2 (ja) | 2014-02-10 | 2014-02-10 | 回路装置の製造方法、半導体部品の実装構造および回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014023478A JP6323775B2 (ja) | 2014-02-10 | 2014-02-10 | 回路装置の製造方法、半導体部品の実装構造および回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015153765A JP2015153765A (ja) | 2015-08-24 |
JP6323775B2 true JP6323775B2 (ja) | 2018-05-16 |
Family
ID=53895769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014023478A Active JP6323775B2 (ja) | 2014-02-10 | 2014-02-10 | 回路装置の製造方法、半導体部品の実装構造および回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6323775B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020075995A (ja) * | 2018-11-07 | 2020-05-21 | パナソニックIpマネジメント株式会社 | 硬化樹脂組成物および実装構造体 |
CN117099198A (zh) * | 2021-04-05 | 2023-11-21 | 松下知识产权经营株式会社 | 侧填充用树脂组合物、半导体装置、侧填充构件的除去方法和半导体装置的制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002373914A (ja) * | 2001-06-15 | 2002-12-26 | Ricoh Co Ltd | 電子部品接続構造体 |
JP4765233B2 (ja) * | 2001-09-17 | 2011-09-07 | 日本電気株式会社 | 半導体パッケージの実装構造および半導体パッケージの実装方法 |
JP5482605B2 (ja) * | 2010-09-27 | 2014-05-07 | パナソニック株式会社 | 電子部品実装方法 |
JP5664358B2 (ja) * | 2011-03-10 | 2015-02-04 | 日本ゼオン株式会社 | エポキシ樹脂組成物、半導体封止材料および半導体装置 |
JP5536709B2 (ja) * | 2011-04-21 | 2014-07-02 | 株式会社日本触媒 | 非晶質シリカ粒子 |
JP6187894B2 (ja) * | 2012-09-13 | 2017-08-30 | パナソニックIpマネジメント株式会社 | 回路装置の製造方法、半導体部品の実装構造および回路装置 |
-
2014
- 2014-02-10 JP JP2014023478A patent/JP6323775B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015153765A (ja) | 2015-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5310252B2 (ja) | 電子部品実装方法および電子部品実装構造 | |
US7829381B2 (en) | Method of manufacturing a semiconductor device | |
JP6800140B2 (ja) | フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物 | |
WO2016017076A1 (ja) | 半導体実装品とその製造方法 | |
JP3971995B2 (ja) | 電子部品装置 | |
JP2010171118A (ja) | 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物 | |
JP6619376B2 (ja) | 熱硬化性フラックス組成物、はんだ組成物および電子基板の製造方法 | |
JP6323775B2 (ja) | 回路装置の製造方法、半導体部品の実装構造および回路装置 | |
JP5388341B2 (ja) | アンダーフィル用液状樹脂組成物、フリップチップ実装体およびその製造方法 | |
JP2004179552A (ja) | 半導体装置の実装構造、実装方法およびリワーク方法 | |
JP6187894B2 (ja) | 回路装置の製造方法、半導体部品の実装構造および回路装置 | |
JP3644340B2 (ja) | エポキシ樹脂組成物 | |
JP2003212964A (ja) | 液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 | |
JP5493327B2 (ja) | 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法 | |
JP5115900B2 (ja) | 液状樹脂組成物およびそれを用いた半導体装置 | |
TWI697375B (zh) | 焊料 | |
JP2001329048A (ja) | 封止充填剤用液状エポキシ樹脂組成物 | |
JP4940768B2 (ja) | 液状樹脂組成物及び半導体装置の製造方法 | |
WO2018134860A1 (ja) | 半導体実装品 | |
TWI713181B (zh) | 將球柵陣列封裝元件焊接於電路基板的方法、及適用於所述方法的熱固性樹脂組合物 | |
JP6115762B2 (ja) | 回路装置の製造方法 | |
WO2000049087A1 (en) | Epoxy resin composition | |
JP2006143795A (ja) | 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置 | |
JP5361840B2 (ja) | 半導体装置の製造方法、及び該製造方法を用いて製作された半導体装置 | |
JP6885527B1 (ja) | 電子部品装置を製造する方法、及び電子部品装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170926 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180330 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6323775 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |