JP6323775B2 - 回路装置の製造方法、半導体部品の実装構造および回路装置 - Google Patents

回路装置の製造方法、半導体部品の実装構造および回路装置 Download PDF

Info

Publication number
JP6323775B2
JP6323775B2 JP2014023478A JP2014023478A JP6323775B2 JP 6323775 B2 JP6323775 B2 JP 6323775B2 JP 2014023478 A JP2014023478 A JP 2014023478A JP 2014023478 A JP2014023478 A JP 2014023478A JP 6323775 B2 JP6323775 B2 JP 6323775B2
Authority
JP
Japan
Prior art keywords
semiconductor component
circuit board
resin composition
fill
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014023478A
Other languages
English (en)
Other versions
JP2015153765A (ja
Inventor
容三 松川
容三 松川
金川 直樹
直樹 金川
牧田 俊幸
俊幸 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014023478A priority Critical patent/JP6323775B2/ja
Publication of JP2015153765A publication Critical patent/JP2015153765A/ja
Application granted granted Critical
Publication of JP6323775B2 publication Critical patent/JP6323775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Description

本発明は、CSP(Chip Scale Package)やBGA(Ball Grid Array)のような半導体パッケージなどの半導体部品を回路基板に実装した実装回路装置の製造方法、半導体部品の実装構造および回路装置に関する。
小型携帯機器の普及につれ半導体装置の小型化が進んでいる。このためCSPやBGAなどの半導体パッケージが普及している。
一方、従来より落下による衝撃や熱応力から半導体パッケージと回路基板との接合部を補強する目的で、アンダーフィルやサイドフィルといった補強樹脂をディスペンスし、硬化させて使用している。
アンダーフィルによる補強は、図2(a)〜(d)に示すように、回路基板1上のランド2に予めはんだペースト11を印刷または塗布しておき(図2(a))、その上にCSP、BGAなどの半導体部品3を、バンプなどの導電接続部材4を介して載置し、リフロー工程にて接続する(図2(b)、(c))。その後、アンダーフィル12をディスペンスして、さらにアフターキュアして、ランド2および導電接続部材5の接合構造体7の封止、補強を行っている(図2(d))。
また、高密度実装に対応するために載置前にディスペンスする先塗布のアンダーフィルを用いる方法もあるが、リフロー工程での同時接続中にアンダーフィル内にボイドが入る場合があった。
一方、リフロー工程にて接続した後、アンダーフィルをディスペンスする代わりに、コーナー部分のみにサイドフィルをディスペンスして補強する方法も用いられている。
しかしながら、近年の高密度実装化により実装部品間のスペースが狭くなり、接続後にサイドフィルをディスペンスすることが難しくなってきている。
このような問題の解決のため、他のサイドフィルによる補強方法として、図3(a)〜(d)に示すように、回路基板1上のランド2に予めはんだペースト11を印刷または塗布しておき(図3(a))、ランド2に接触しないようにサイドフィル13をディスペンスした後(図3(b))、その上にCSP、BGAなどの半導体部品3を、バンプなどの導電接続部材4を介して載置し、リフロー工程にて接続する方法(図3(c)、(d))が提案されている(例えば、特許文献1を参照)。
このようなサイドフィル13による補強プロセスによれば、サイドフィル13を先塗布してリフローと同時に、ランド2および導電接続部材5の接合構造体7を補強するため、リフロー後工程が不要になる点で優れている。
しかしながら、回路基板1のランド2に予めはんだペースト11を供給しているため、その上にサイドフィル13が付着したり導電接続部材5に干渉すると導通不良を起こし、接合後の実装接合率が低下するといった問題がった。
また、この問題を避けるためには、半導体部品3のエッジ部にサイドフィル13の接着スペースを設ける必要があるため、狭スペースへの適用が困難であり、また、適用部品が限定されるといった問題もあった。
特許文献2には、熱硬化型フラックスを電極またはバンプに供給するフラックス供給工程と、基板に塗布された状態において型崩れを生じない性状を有する樹脂補強材を、基板において少なくとも電子部品のコーナ部を含む補強部位に対応した位置に供給する補強材供給工程と、フラックス供給工程および補強材供給工程の後に電子部品を基板に搭載することで、バンプを、熱硬化型フラックスを介して電極に着地させるとともに補強部位を樹脂補強材に接触させる部品搭載工程と、部品搭載工程後において基板を所定の加熱プロファイルにしたがって加熱することにより、バンプを溶融固化させて電極と電子部品とを接続するはんだ接合部を形成し、且つ熱硬化型フラックスを硬化させてはんだ接合部を周囲から補強する樹脂補強部を形成し、且つ樹脂補強材を熱硬化させて補強部位を基板に固着する部分補強部を形成するリフロー工程とを含み、熱硬化型フラックスは第1の活性成分を配合した第1の熱硬化性樹脂を配合して成り、樹脂補強材は第2の活性成分およびチクソ成分を配合して成り、熱硬化型フラックスおよび樹脂補強材の配合組成において、第2の活性成分の配合比率を第1の活性成分の配合比率よりも大きくした方法が記載されている。
特開2007−281393号公報 国際公開第2012/042809号
しかしながら、特許文献2に記載の技術では、エポキシ樹脂を硬化させる硬化剤として、イミダゾール、酸無水物、ヒドラジド、ポリチオールなどを使用しているが、この場合加熱プロファイル時のはんだ接合を阻害するという問題点があった。そして無機充填剤を30質量%程度と多量に配合すると、加熱プロファイル時のはんだ接合を更に阻害するという問題点があった。
またバンプに熱硬化型フラックスを付ける方法では、通常のフラックスや、はんだペーストを使用する方法に比べて、電子部品をリペアする際に、はんだ接合部に硬化した熱硬化型フラックスを除去することが難しいという問題点があった。
さらにサイドフィルが、半導体部品の側周部から外側に露出せずに半導体部品の側周部に沿った裏面と前記回路基板の表面との間を封止する場合、特許文献2に記載の技術では、サイドフィルが塗布されたランド上のはんだ接合が阻害されるという問題点があった。
本発明は以上の通りの事情に鑑みてなされたものであり、狭スペースでの接合部の樹脂補強が可能であり、優れた接合後の実装接合率を有し、ボイドの発生を抑制でき、電子部品をリペア性にも優れた回路装置の製造方法、半導体部品の実装構造および回路装置を提供することを課題としている。
上記の課題を解決するために、本発明の回路装置の製造方法は、表面にはんだペーストを有し、または、はんだボール表面にフラックスを有する、はんだが供給された複数の導電接続部材を備えた半導体部品を用意する工程と、複数のランドを有する回路基板の前記半導体部品が搭載される部分における、前記半導体部品の側周部に沿った範囲に、熱硬化性樹脂とその硬化促進剤として、エポキシ樹脂と熱カチオン性硬化促進剤および/またはアクリレート樹脂と熱ラジカル硬化促進剤を含有し、かつ無機充填剤および活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物を先塗布する工程と、前記導電接続部材と前記ランドとを位置合わせして前記回路基板に前記半導体部品を搭載し、および、先塗布された前記サイドフィル用熱硬化性樹脂組成物を、前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間に介在させ、かつ、少なくとも前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材と前記ランドとの接合構造体に接触させる工程と、リフロー処理を行うことによって、前記導電接続部材と前記ランドとのはんだによる接続と前記サイドフィル用熱硬化性樹脂組成物の硬化によるサイドフィルの形成とを同時に行う工程とを含み、前記サイドフィルが、前記半導体部品の側周部から外側に露出せずに前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間を封止し、前記サイドフィル用熱硬化性樹脂組成物が、前記回路基板における、前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材に接続される前記ランドの表面を少なくとも含む範囲に塗布されることを特徴とする。
この回路装置の製造方法において、サイドフィル用熱硬化性樹脂組成物とその硬化物の色が、回路基板の色および半導体部品の封止材料の色とは、視認により区別される異なる色であることが好ましい。
本発明の半導体部品の実装構造は、半導体部品の導電接続部材と回路基板のランドとがはんだにより接続され、サイドフィルが、少なくとも前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材と前記ランドとの接合構造体に接触し、かつ、前記半導体部品の側周部から外側に露出せずに前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間を接着補強していることを特徴とする。
この半導体部品の実装構造において、前記サイドフィルが、熱硬化性樹脂とその硬化促進剤として、エポキシ樹脂と熱カチオン性硬化促進剤および/またはアクリレート樹脂と熱ラジカル硬化促進剤を含有し、かつ無機充填剤および活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物の硬化物であることが好ましい。
本発明の回路装置は、前記の半導体部品の実装構造を備えることを特徴とする。
本発明の回路装置の製造方法、半導体部品の実装構造および回路装置によれば、狭スペースでの接合部の樹脂補強が可能であり、優れた接合後の実装接合率を有し、ボイドの発生を抑制でき、電子部品のリペア性にも優れている。
すなわち、エポキシ樹脂と熱カチオン性硬化促進剤を使用した場合、そしてアクリレート樹脂と熱ラジカル硬化促進剤を使用した場合には、通常の硬化剤(イミダゾールや酸無水物等)を使用した場合に比べて、加熱プロファイル時のはんだ接合の阻害を抑制することが可能となる。
そして前記サイドフィル用熱硬化性樹脂組成物を使用することで、はんだペーストや通常のフラックスを用いた接合が可能になるため、バンプに熱硬化型フラックスを付ける方法に比べて電子部品のリペア性に優れている。
本発明の回路装置の製造方法の一実施形態を工程順に示す概略断面図である。 従来のアンダーフィルによる補強プロセスを工程順に示す概略断面図である。 従来のサイドフィルによる補強プロセスを工程順に示す概略断面図である。 本発明の半導体部品の実装構造の一実施形態を示す概略断面図である。 従来のサイドフィルによる実装構造を示す概略断面図である。
以下に、図面を参照しながら本発明の実施形態について説明する。
図1は、本発明の回路装置の製造方法の一実施形態を示す概略断面図、図4は、本発明の半導体部品の実装構造の一実施形態を示す概略断面図である。
この実施形態の回路装置の製造方法では、まず最初の工程として、はんだが供給された複数の導電接続部材4を備えた半導体部品3を用意する。
半導体部品3は、CSP、BGAなどの半導体パッケージなどを用いることができる。あるいは、ベアチップを用いてもよい。
導電接続部材4は、例えば、バンプなどの端子を挙げることができ、表面にはんだペースト5aを有するものや、はんだボール表面にフラックス5bを有するものなどが挙げられる。
はんだは、通常回路基板1と半導体部品4との接合に用いられるはんだであれば特に制限なく用いることができる。はんだの供給方法としては、転写または印刷による方法などが挙げられる。
例えば、はんだ供給の容易性からはんだペースト5aを好適に用いることができる。ここで、はんだペースト5aとしては、例えば、クリームはんだと呼ばれる材料などが使用できる。クリームはんだは、はんだ粒子、フラックス成分、および溶剤を含む組成物である。このクリームはんだを使用した部品実装では、クリームはんだがリフロー炉中ではんだ粒子の融点以上の温度に加熱されることで、はんだ粒子が溶融する。それと共に、高温でフラックス成分によりはんだ粒子表面の酸化層が除去されて、はんだ粒子が一体化し、これにより回路基板1のランド2と半導体部品3の導電接続部材4との間の導通が確保される。このようなクリームはんだを使用した部品実装プロセス(はんだリフロープロセス)では多くの部品を一括して接続でき、生産性を高めることができる。
また、はんだの供給に際して、導電接続部材4の清浄などを目的としてはんだボール表面にフラックス5bを供給することもできる。フラックス5bとしては、例えば、アビエチン酸に代表されるロジン成分材料や各種アミンおよびその塩、さらにはセバシン酸、アジピン酸などの高融点有機酸などの従来より知られているものを用いることができる。
この実施形態の回路装置の製造方法では、次の工程として、図1(a)に示すように、複数のランド2を有する回路基板1の半導体部品3が搭載される部分における、半導体部品3の側周部3aに沿った範囲に、コーナー補強材として、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物6aを先塗布する。
このサイドフィル用熱硬化性樹脂組成物6aは、熱硬化性樹脂とその硬化促進剤として、エポキシ樹脂と熱カチオン性硬化促進剤および/またはアクリレート樹脂と熱ラジカル硬化促進剤を含有し、かつ無機充填剤および活性剤として有機酸を含有する。
(エポキシ樹脂と熱カチオン性硬化促進剤)
サイドフィル用熱硬化性樹脂組成物6aに配合されるエポキシ樹脂は、1分子内にエポキシ基を2個以上有するものであれば、その分子量、分子構造は特に限定されず各種のものを用いることができる。
具体的には、例えば、グリシジルエーテル型、グリシジルアミン型、グリシジルエステル型、オレフィン酸化型(脂環式)などの各種のエポキシ樹脂、特に常温で液状のエポキシ樹脂を用いることができる。なお、ここで「常温で液状」とは、大気圧下での5〜28℃の温度範囲、特に室温18℃前後において流動性を持つことを意味する。
さらに具体的には、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂などのビスフェノール型エポキシ樹脂、水添ビスフェノールA型エポキシ樹脂、水添ビスフェノールF型エポキシ樹脂などの水添ビスフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン環含有エポキシ樹脂、脂環式エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、脂肪族系エポキシ樹脂、トリグリシジルイソシアヌレートなどを用いることができる。これらは1種単独で用いてもよく、2種以上を併用してもよい。
サイドフィル用熱硬化性樹脂組成物6aに配合される熱カチオン性硬化促進剤(熱カチオン性重合開始剤)は、加熱処理を施すことによりカチオン種を発生するものであり、オニウム塩等が挙げられる。より具体的には、ヨードニウムカチオン、スルホニウムカチオン等を有する有機カチオン分子と、テトラフルオロほう素アニオン、ヘキサフルオロリンアニオン等のリン系アニオンや、ヘキサフルオロひ素アニオン、ヘキサフルオロアンチモンアニオン等のルイス酸性を有するアニオン種で構成されている芳香族オニウム塩等が挙げられる。これらは1種単独で用いてもよく、2種以上を併用してもよい。
熱カチオン性重合開始剤の配合量は、エポキシ樹脂100質量部に対して0.1〜3.0質量部が好ましい。
(アクリレート樹脂と熱ラジカル硬化促進剤)
サイドフィル用熱硬化性樹脂組成物6aに配合されるアクリレート樹脂は、2個以上の(メタ)アクリロイル基を持つ化合物が好ましく、2〜6個の(メタ)アクリロイル基を持つ化合物がより好ましく、2個の(メタ)アクリロイル基を持つ化合物がさらに好ましい。このアクリレート樹脂は、常温で液状であることが好ましい。なお、ここで「常温で液状」とは、大気圧下での5〜28℃の温度範囲、特に室温18℃において流動性を持つことを意味し、例えば、アクリレート樹脂は、25℃の粘度が1〜1000000mPa・sである。
アクリレート樹脂としては、例えば、ジシクロペンタジエン骨格を有する(メタ)アクリレート、ノルボルナン骨格を有する(メタ)アクリレート等の架橋多環構造を有する(メタ)アクリレート;ポリブタジエンの両末端にウレタン結合を介して(メタ)アクリル基を有するポリブタジエンアクリレート;エチレンオキサイド変性ビスフェノールA型ジ(メタ)アクリレート、エチレンオキサイド変性ビスフェノールF型ジ(メタ)アクリレート、プロピレンオキサイド変性ビスフェノールA型ジ(メタ)アクリレート等のビスフェノール骨格にアルキレンオキサイドが付加された構造を有するジ(メタ)アクリレート;各種のエポキシ(メタ)アクリレート、ウレタン(メタ)アクリレート、ポリエステル(メタ)アクリレート等が挙げられる。これらは1種単独で用いてもよく、2種以上を併用してもよい。
サイドフィル用熱硬化性樹脂組成物6aに配合される熱ラジカル硬化促進剤(熱ラジカル開始剤)は、有機過酸化物が好ましく、その1分間半減期温度は140〜300℃、好ましくは170〜250℃である。このような有機過酸化物としては、例えば、日油株式会社「パーブチル(登録商標)H69」、「パークミル(登録商標)H」、「パークミル(登録商標)P」などが挙げられる。これらは1種単独で用いてもよく、2種以上を併用してもよい。
熱ラジカル硬化促進剤の配合量は、熱硬化性アクリル樹脂100質量部に対して0.1〜3.0質量部が好ましい。
(無機充填剤)
サイドフィル用熱硬化性樹脂組成物6aに配合される無機充填剤としては、例えば、溶融シリカ、結晶シリカ、微粉シリカ、アルミナ、窒化珪素、マグネシアなどが挙げられる。これらは1種単独で用いてもよく、2種以上を併用してもよい。
シリカ粒子の平均粒子径は、好ましくは0.005〜5μmである。
無機充填剤の配合量は、サイドフィル用熱硬化性樹脂組成物6aの全量に対して20〜50質量部が好ましく、25〜45質量部がより好ましい。
(有機酸)
サイドフィル用熱硬化性樹脂組成物6aに配合される有機酸としては、アビエチン酸、セバシン酸、アジピン酸、イソフタル酸、マレイン酸、クエン酸、グルタル酸、酒石酸、シュウ酸、プロパントリカルボン酸、レブリン酸、フェニール酪酸、リンゴ酸、コハク酸、マロン酸、フタール酸、サリチル酸、乳酸、ピロメリット酸、パルミチン酸、オレイン酸、ステアリン酸、エチルヘキサン酸などを例示することができ、これらの中でもアビエチン酸、セバシン酸、アジピン酸を好適に用いることができる。これら有機酸は1種単独で用いてもよく、2種以上を併用してもよい。
有機酸の含有量は、サイドフィル用熱硬化性樹脂組成物6aの全量に対して0.1〜20質量%が好ましく、0.5〜5質量%がより好ましい。
サイドフィル用熱硬化性樹脂組成物6aに有機酸を配合することにより、半導体部品3の導電接続部材4や、回路基板1のランド2にサイドフィル用熱硬化性樹脂組成物6aが接触した場合に、金属表面の酸化膜や汚れを除去するフラックスとしての役割を付与することができる。
すなわち、サイドフィル用熱硬化性樹脂組成物6aを上記の構成とすることにより、エポキシ樹脂の強固な接着性と、フラックスとしての役割により、導電接続部材4やランド2にサイドフィル用熱硬化性樹脂組成物6aが接触した状態でも十分な補強と優れた接合後の実装接合率を有するサイドフィル6bとすることができる。
サイドフィル用熱硬化性樹脂組成物6aには、以上の各成分に加えて、さらに他の成分を配合することもできる。このような他の成分の具体例としては、顔料、カップリング剤などを挙げることができる。
サイドフィル用熱硬化性樹脂組成物6aは、例えば、次の手順で製造することができる。エポキシ樹脂、硬化剤、硬化促進剤、有機酸、およびその他の添加剤を同時にまたは別々に配合し、必要に応じて加熱処理や冷却処理を行いながら、撹拌、溶解、混合、分散を行う。次に、この混合物に無機充填剤を加え、必要に応じて加熱処理や冷却処理を行いながら、再度、撹拌、混合、分散を行うことにより、サイドフィル用熱硬化性樹脂組成物6aを得ることができる。この撹拌、溶解、混合、分散には、ディスパー、プラネタリーミキサー、ボールミル、3本ロールなどを組み合わせて用いることができる。
サイドフィル用熱硬化性樹脂組成物6aは、作業性や加工性の観点から、25℃で液状であることが好ましい。また、サイドフィル用熱硬化性樹脂組成物6aの粘度は、25℃において1〜1000Pa・sであることが好ましく、1〜500Pa・sであることがより好ましく、1〜200Pa・sであることがさらに好ましい。粘度をこの範囲にすると、回路基板1上にサイドフィル用熱硬化性樹脂組成物6aを供給する際の作業性の低下を抑制できる。ここで、粘度はE型回転粘度計を用いて、25℃で、回転数0.5rpmで測定したときの値である。
サイドフィル用熱硬化性樹脂組成物6aを回路基板1上に先塗布する方法は、通常のディスペンス方法などを適用することができる。
また、サイドフィル用熱硬化性樹脂組成物6aを、回路基板1における、半導体部品3の側周部3aに沿った最外側に配置された導電接続部材4に接続されるランド2の表面を少なくとも含む範囲に塗布することもできる。ランド2にサイドフィル用熱硬化性樹脂組成物6aを塗布できるのは、前記において説明したように、サイドフィル用熱硬化性樹脂組成物6aにフラックスとしての機能が付与されているためである。
この実施形態の回路装置の製造方法では、次の工程として、図1(c)に示すように、導電接続部材4とランド2とを位置合わせして回路基板1に半導体部品3を搭載し、および、先塗布されたサイドフィル用熱硬化性樹脂組成物6aを、半導体部品3の側周部3aに沿った裏面と回路基板1の表面との間に介在させ、かつ、少なくとも半導体部品3の側周部3aに沿った最外側に配置された導電接続部材4とランド2との接合構造体7に接触させる。
ここで、半導体部品3の回路基板1への搭載は、マウンターなどを用いて行うことができる。
この実施形態の回路装置の製造方法では、次の工程として、図1(d)に示すように、リフロー処理を行うことによって、導電接続部材4とランド2とのはんだによる接続とサイドフィル用熱硬化性樹脂組成物6aの硬化によるサイドフィル6bの形成とを同時に行う。
以上のようなこの実施形態の回路装置の製造方法によれば、まず回路基板1上に有機酸を含有させたサイドフィル用熱硬化性樹脂組成物6aをディスペンスするとともに、半導体部品3の導電接続部材4にはんだを供給し、接合することにより、実装プロセスを簡素化できるとともに、狭スペースでの実装が可能になる。
そして、サイドフィル用熱硬化性樹脂組成物6aとその硬化物であるサイドフィル6bの色が、回路基板1の色および半導体部品3の封止材料(例えば、CSPやBGAの場合は半導体パッケージ外側を覆う成形体の封止材料)の色とは、視認により区別される異なる色であることが好ましい。これにより、実装前後においてサイドフィル用熱硬化性樹脂組成物が塗布されていることを目視により確認でき、量産時の生産性を大幅に改善することができる。
このようにして得られるこの実施形態の半導体部品の実装構造は、図4に示すように、半導体部品3の導電接続部材4と回路基板1のランド2とがはんだにより接続され、サイドフィル6bが、少なくとも半導体部品3の側周部3aに沿った最外側に配置された導電接続部材4とランド2との接合構造体7に接触し、かつ、半導体部品3の側周部3aから外側に露出せずに半導体部品3の側周部3aに沿った裏面と回路基板1の表面との間を接着補強している。
そして半導体部品3の導電接続部材4と回路基板1のランド2とがはんだにより接続され、サイドフィル6bが、活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物6aの硬化物であり、かつ、少なくとも半導体部品3の側周部3aに沿った最外側に配置された導電接続部材4とランド2との接合構造体7に接触している。
このような構造によれば、図3および図5の従来技術のようにアンダーフィル13b用の樹脂組成物が有機酸を含有しないためアンダーフィル13bが半導体部品3と回路基板1との接合構造体7から離間し、半導体部品3の側周部3aから外側に露出している場合とは異なり、狭スペースでの接合部の樹脂補強が可能であり、優れた接合後の実装接合率を有し、ボイドの発生を抑制できる。
以下に、実施例により本発明をさらに詳しく説明するが、本発明はこれらの実施例に何ら限定されるものではない。
表1および表2に、アンダーフィルおよびサイドフィルの樹脂組成物の配合成分を示す。配合成分として以下のものを用いた。なお、表1および表2に示す以下の配合成分の配合量は質量部を表す。
(エポキシ樹脂)
ビスフェノールF型エポキシ樹脂、新日鐵化学株式会社「YDF8170」
(アクリレート樹脂)
アクリレート樹脂1 ポリブタジエンアクリレート、日本曹達株式会社「TE2000」
アクリレート樹脂2 ジメチロール−トリシクロデカンジアクリレート、共栄社化学株式会社「DCP−A」
(熱カチオン性硬化促進剤)
ヨードニウム塩系酸発生剤、サンアプロ株式会社「IK−1」
(熱ラジカル硬化促進剤)
有機過酸化物、日本油脂株式会社「パーブチルH69」
(硬化剤)
酸無水物、DIC株式会社「B650」
(硬化促進剤)
マイクロカプセル型潜在性硬化促進剤、旭化成ケミカル株式会社「HX3722」
(無機充填剤)
無機充填剤1:株式会社龍森「SO−32R」
無機充填剤2:日本アエロジル「#300」
(有機酸)
アジピン酸(東京化成工業)
アビエチン酸(東京化成工業)
セバシン酸(東京化成工業)
アンダーフィルおよびサイドフィルの樹脂組成物の製造は次の方法で調製した。まず表1および表2に示す無機充填剤以外の各配合成分を、表1および表2に示す割合で配合し、ミキサーで均一に混合した後、この混合物に無機充填剤を加え、再度、攪拌、混合、分散を行ってアンダーフィルおよびサイドフィルの樹脂組成物を得た。
なお、各補強プロセスで用いるはんだとして、クリームはんだ(千住金属、S70G Type4)を用いた。
上記の配合および方法により得たアンダーフィルおよびサイドフィルの樹脂組成物を用いて、以下に示すような条件により実施例1〜12、比較例1〜5の実装補強を行った。
先塗布サイドフィル:図1に示す工程により行った。
後入れアンダーフィル:図2に示す工程により行った。
後入れサイドフィル:図2に示す工程において、アンダーフィル12のディスペンスに替えてサイドフィルのディスペンスを行った。
先塗布アンダーフィル:図2に示す工程において、半導体部品4の載置前に予め基板上にアンダーフィル6のディスペンスを行った。
リフロー条件:130℃〜185℃(70s)、220℃〜250℃(1min)
アンダーフィルのアフターキュア条件:120℃、60min
上記の条件にて作成した回路装置について、ディスペンス塗りしろ、実装補強後のパッケージ下のボイド発生、接合後の実装接合率についての測定および評価を行った。
[ディスペンス塗りしろ]
実装補強した状態の半導体部品の側周部(エッジ部)からはみ出した、アンダーフィルおよびサイドフィルの距離を測定した。
[実装後のパッケージ下のボイド発生]
実装補強した状態の半導体部品および回路基板を切断し、アンダーフィルおよびサイドフィルのボイドのあり、なしについて目視にて評価した。
[実装接合率]
実装補強した状態の半導体装置の接続性について電気抵抗値を測定し、結果から実装接合率を測定した。
また、ヒートサイクル試験およびリペア性について、以下に示す条件にて評価を行った。
[ヒートサイクル試験]
半導体パッケージとして、0.75mm厚、14mm角の半導体パッケージを用い、回路基板としてFR−4の回路基板を用いた。
上記の条件により半導体パッケージを回路基板に実装し、回路装置を製造した。回路装置の電気的動作を行い、良品であったものについて、−40℃で5分、85℃5分を1サイクルとする液相のヒートサイクル試験を行った後、1000サイクル後の回路装置の動作を行い、以下の基準にて良否を判定した。
○:不良率0〜39%
△:不良率40%〜69%
×:不良率70%〜100%
[リペア性]
FR−4基板上にアンダーフィルまたはサイドフィルの樹脂組成物を120℃、1hにて塗布硬化させた。
テストピースをホットプレート上で200℃に加温し、加温した状態でFR−4基板上のアンダーフィルまたはサイドフィルを竹串を用いて取り除き、アンダーフィルまたはサイドフィルがきれいに取り除くことが可能かを以下の基準で評価した。
○:アンダーフィルまたはサイドフィルがきれいに取り除かれる。基板上にアンダーフィルまたはサイドフィルが残らないモード
×:アンダーフィルまたはサイドフィルが残る。基板上のレジストがはがれるモード
上記の測定および評価の結果を表1および表2に示す。
Figure 0006323775
Figure 0006323775
1 回路基板
2 ランド
3 半導体部品
3a 側周部
4 導電接続部材
5a はんだペースト
5b フラックス
6a サイドフィル用熱硬化性樹脂組成物
6b サイドフィル
7 接合構造体

Claims (2)

  1. 表面にはんだペーストを有し、または、はんだボール表面にフラックスを有する、はんだが供給された複数の導電接続部材を備えた半導体部品を用意する工程と、
    複数のランドを有する回路基板の前記半導体部品が搭載される部分における、前記半導体部品の側周部に沿った範囲であって、かつ半導体部品の側周部に沿った最外側に配置された導電接続部材に接続されるランドの表面を少なくとも含む範囲に、熱硬化性樹脂とその硬化促進剤として、エポキシ樹脂と熱カチオン性硬化促進剤、およびアクリレート樹脂と熱ラジカル硬化促進剤から選ばれる少なくとも1種を含有し、かつ無機充填剤および活性剤として有機酸を含有するサイドフィル用熱硬化性樹脂組成物を先塗布する工程と、
    前記導電接続部材と前記ランドとを位置合わせして前記回路基板に前記半導体部品を搭載し、および、先塗布された前記サイドフィル用熱硬化性樹脂組成物を、前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間に介在させ、かつ、少なくとも前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材と前記ランドとの接合構造体に接触させる工程と、
    リフロー処理を行うことによって、前記導電接続部材と前記ランドとのはんだによる接続と前記サイドフィル用熱硬化性樹脂組成物の硬化によるサイドフィルの形成とを同時に行う工程とを含み、
    前記サイドフィルが、前記半導体部品の側周部から外側に露出せずに前記半導体部品の側周部に沿った裏面と前記回路基板の表面との間を封止し、前記サイドフィル用熱硬化性樹脂組成物が、前記回路基板における、前記半導体部品の側周部に沿った最外側に配置された前記導電接続部材に接続される前記ランドの表面を少なくとも含む範囲に塗布されることを特徴とする回路装置の製造方法。
  2. 前記サイドフィル用熱硬化性樹脂組成物とその硬化物の色が、前記回路基板の色および前記半導体部品の封止材料の色とは、視認により区別される異なる色であることを特徴とする請求項1に記載の回路装置の製造方法。
JP2014023478A 2014-02-10 2014-02-10 回路装置の製造方法、半導体部品の実装構造および回路装置 Active JP6323775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014023478A JP6323775B2 (ja) 2014-02-10 2014-02-10 回路装置の製造方法、半導体部品の実装構造および回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014023478A JP6323775B2 (ja) 2014-02-10 2014-02-10 回路装置の製造方法、半導体部品の実装構造および回路装置

Publications (2)

Publication Number Publication Date
JP2015153765A JP2015153765A (ja) 2015-08-24
JP6323775B2 true JP6323775B2 (ja) 2018-05-16

Family

ID=53895769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014023478A Active JP6323775B2 (ja) 2014-02-10 2014-02-10 回路装置の製造方法、半導体部品の実装構造および回路装置

Country Status (1)

Country Link
JP (1) JP6323775B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020075995A (ja) * 2018-11-07 2020-05-21 パナソニックIpマネジメント株式会社 硬化樹脂組成物および実装構造体
CN117099198A (zh) * 2021-04-05 2023-11-21 松下知识产权经营株式会社 侧填充用树脂组合物、半导体装置、侧填充构件的除去方法和半导体装置的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373914A (ja) * 2001-06-15 2002-12-26 Ricoh Co Ltd 電子部品接続構造体
JP4765233B2 (ja) * 2001-09-17 2011-09-07 日本電気株式会社 半導体パッケージの実装構造および半導体パッケージの実装方法
JP5482605B2 (ja) * 2010-09-27 2014-05-07 パナソニック株式会社 電子部品実装方法
JP5664358B2 (ja) * 2011-03-10 2015-02-04 日本ゼオン株式会社 エポキシ樹脂組成物、半導体封止材料および半導体装置
JP5536709B2 (ja) * 2011-04-21 2014-07-02 株式会社日本触媒 非晶質シリカ粒子
JP6187894B2 (ja) * 2012-09-13 2017-08-30 パナソニックIpマネジメント株式会社 回路装置の製造方法、半導体部品の実装構造および回路装置

Also Published As

Publication number Publication date
JP2015153765A (ja) 2015-08-24

Similar Documents

Publication Publication Date Title
JP5310252B2 (ja) 電子部品実装方法および電子部品実装構造
US7829381B2 (en) Method of manufacturing a semiconductor device
JP6800140B2 (ja) フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物
WO2016017076A1 (ja) 半導体実装品とその製造方法
JP3971995B2 (ja) 電子部品装置
JP2010171118A (ja) 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
JP6619376B2 (ja) 熱硬化性フラックス組成物、はんだ組成物および電子基板の製造方法
JP6323775B2 (ja) 回路装置の製造方法、半導体部品の実装構造および回路装置
JP5388341B2 (ja) アンダーフィル用液状樹脂組成物、フリップチップ実装体およびその製造方法
JP2004179552A (ja) 半導体装置の実装構造、実装方法およびリワーク方法
JP6187894B2 (ja) 回路装置の製造方法、半導体部品の実装構造および回路装置
JP3644340B2 (ja) エポキシ樹脂組成物
JP2003212964A (ja) 液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JP5493327B2 (ja) 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法
JP5115900B2 (ja) 液状樹脂組成物およびそれを用いた半導体装置
TWI697375B (zh) 焊料
JP2001329048A (ja) 封止充填剤用液状エポキシ樹脂組成物
JP4940768B2 (ja) 液状樹脂組成物及び半導体装置の製造方法
WO2018134860A1 (ja) 半導体実装品
TWI713181B (zh) 將球柵陣列封裝元件焊接於電路基板的方法、及適用於所述方法的熱固性樹脂組合物
JP6115762B2 (ja) 回路装置の製造方法
WO2000049087A1 (en) Epoxy resin composition
JP2006143795A (ja) 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
JP5361840B2 (ja) 半導体装置の製造方法、及び該製造方法を用いて製作された半導体装置
JP6885527B1 (ja) 電子部品装置を製造する方法、及び電子部品装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170926

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180330

R151 Written notification of patent or utility model registration

Ref document number: 6323775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151