JP5621019B2 - 半導体部品の実装構造 - Google Patents

半導体部品の実装構造 Download PDF

Info

Publication number
JP5621019B2
JP5621019B2 JP2013146002A JP2013146002A JP5621019B2 JP 5621019 B2 JP5621019 B2 JP 5621019B2 JP 2013146002 A JP2013146002 A JP 2013146002A JP 2013146002 A JP2013146002 A JP 2013146002A JP 5621019 B2 JP5621019 B2 JP 5621019B2
Authority
JP
Japan
Prior art keywords
thermosetting resin
sealing material
solder
resin composition
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013146002A
Other languages
English (en)
Other versions
JP2013219393A (ja
Inventor
日野 裕久
裕久 日野
福原 康雄
康雄 福原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013146002A priority Critical patent/JP5621019B2/ja
Publication of JP2013219393A publication Critical patent/JP2013219393A/ja
Application granted granted Critical
Publication of JP5621019B2 publication Critical patent/JP5621019B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、QFP(Quad Flat Package)、BGA(Ball Grid Array)、CSP(Chip Size Package)等の半導体部品の実装構造に関するものである。
近年、半導体パッケージ等の半導体部品の高密度化・多ピン化に伴い、従来のQFPのようにリードを用いてはんだ付けにより回路基板に実装する方法に代わって、BGAやCSPのようにはんだボール(はんだバンプ)を用いて回路基板に実装する方法が急増してきている(例えば、特許文献1参照)。
BGAやCSPは、携帯電話などのモバイル機器に用いられることが多い。そのため、BGAやCSPの実装構造には耐落下衝撃性が求められるが、はんだボールのみでの接合でははんだの脆弱性により耐落下衝撃性が低下する。そこで、一般的にははんだボールにより半導体部品と回路基板とを接合した後、これらの隙間にアンダーフィル樹脂と呼ばれる低粘度の液状封止材を毛細管現象により浸透させて硬化させることによって、はんだ接合部の補強を行うようにしている。このように、半導体部品と回路基板との隙間にアンダーフィル樹脂の硬化物が充填されることで、この硬化物が充填された箇所全体に落下衝撃を分散させることが可能となるため、はんだボールだけで接合する場合に比べて、通常、一桁から二桁まで耐落下衝撃性が向上することが知られている。
しかし、はんだボールには通常フラックス成分が含まれており、このフラックス成分が、はんだ接合部とアンダーフィル樹脂との界面に染み出して、いわゆる「はじき」が起こり、これが、はんだ接合部とアンダーフィル樹脂との密着性を低下させてクラックの原因となったりするものである。
そこで、本発明者は、特願2009−77666に開示するように、はんだ粒子を含有する熱硬化性樹脂組成物を用い、はんだ部とはんだ部の周囲を被覆する樹脂硬化部とで接合部を形成するようにして、上記のような問題を解決した。この発明によれば、はんだ部の周囲を樹脂硬化部が被覆しているので、アンダーフィル樹脂を半導体部品と回路基板との隙間に充填しても、フラックス成分が接合部とアンダーフィル樹脂との界面に染み出しにくくなるものである。
特開2004−185884号公報
しかしながら、半導体部品の高密度化と薄型化の進展に伴い、半導体部品と回路基板との隙間はますます薄くなる傾向にある。初期には100μm以上あった隙間は、最近では20μmまで薄くなってきている。そのため、毛細管現象という非力な駆動力ではアンダーフィル樹脂を充填するのが次第に困難になっているのが現状である。
上述の特願2009−77666に開示した発明では、はんだ部の周囲を樹脂硬化部が被覆して補強しているので耐落下衝撃性には有効である。しかしながら、更なる耐落下衝撃性の向上のためには、接合部を形成した後に半導体部品と回路基板との隙間にアンダーフィル樹脂を充填する必要がある。
本発明は上記の点に鑑みてなされたものであり、耐落下衝撃性を向上させることができる半導体部品の実装構造を提供することを目的とするものである。
本発明に係る半導体部品の実装構造は、エポキシ樹脂を含む熱硬化性樹脂バインダー、はんだ粒子及びフラックス成分を含有する熱硬化性樹脂組成物を用いて半導体部品の端子と回路基板の電極とを接合する接合部を設けて形成された半導体部品の実装構造において、前記フラックス成分が下記構造式(1)で示される化合物であり、前記接合部が、前記はんだ粒子が溶融一体化したはんだ部と、前記はんだ部の周囲を被覆する樹脂硬化部とで形成されていると共に、フラックス成分を含有しない封止材が、前記接合部の周囲を封止していることを特徴とするものである。
HOOCHC−X−CHCOOH …(1)
この式中の−X−は、−O−、−S−、−S−S−のうちのいずれかである。
前記半導体部品の実装構造において、はんだ粒子及びフラックス成分を含有する熱硬化性樹脂組成物を用いて複数の回路基板の電極間を接合する接合部を設け、前記接合部が、前記はんだ粒子が溶融一体化したはんだ部と、前記はんだ部の周囲を被覆する樹脂硬化部とで形成されていると共に、フラックス成分を含有しない封止材が、前記接合部の周囲を封止していることが好ましい。
本発明によれば、半導体部品を回路基板に実装する前にこれらの間に封止材を介在させるようにしているので、実装後にアンダーフィル樹脂を充填する必要がないものであり、また、半導体部品の端子と回路基板の電極とを電気的に接合する接合部の周囲が封止材で封止されることによって、耐落下衝撃性を向上させることができるものである。
半導体部品の実装方法の一例を示すものであり、(a)〜(c)は概略断面図である。 半導体部品の実装方法の他の一例を示すものであり、(a)〜(c)は概略断面図である。 半導体部品の実装方法の他の一例を示すものであり、(a)〜(c)は概略断面図である。 半導体部品の実装方法の他の一例を示すものであり、(a)〜(c)は概略断面図である。 半導体部品の実装方法の他の一例を示すものであり、(a)〜(c)は概略断面図である。 半導体部品の実装方法の他の一例を示すものであり、(a)〜(c)は概略断面図である。 半導体部品の実装方法の他の一例を示すものであり、(a)〜(c)は概略断面図である。 熱硬化性樹脂組成物を回路基板の電極ごとに塗布する工程の一例を示すものであり、(a)(b)は概略断面図である。
以下、本発明の実施の形態を説明する。
半導体部品2の実装方法は、はんだ粒子及びフラックス成分を含有する熱硬化性樹脂組成物1を用いて半導体部品2の端子3と回路基板4の電極5とを接合する接合部6を設けるものである。以下ではまず熱硬化性樹脂組成物1について説明し、その後、半導体部品2の実装方法及びこの方法を使用して得られる半導体部品2の実装構造について詳細に説明する。
本実施形態では、熱硬化性樹脂組成物1は、融点が240℃以下のはんだ粒子、熱硬化性樹脂バインダー、フラックス成分として1個以上のカルボキシル基を有する有機酸を含有する。
1個以上のカルボキシル基を有する有機酸のうち、1個のカルボキシル基を有する有機酸としては、例えば、レブリン酸、フェニル酪酸等を用いることができる。
また、2個のカルボキシル基を有する有機酸としては、例えば、脂肪族骨格の両末端にカルボキシル基を有するグルタル酸、アジピン酸、ピメリン酸、セバシン酸、コルク酸、リンゴ酸等を用いることができる。
さらに、2個のカルボキシル基を有する有機酸としては、下記構造式(1)で示される化合物を用いることができる。
HOOCHC−X−CHCOOH …(1)
この式中の−X−は、−O−、−S−、−S−S−のうちのいずれかである。すなわち、有機酸として、下記構造式(2)で示されるジグリコール酸、下記構造式(3)で示されるチオジグリコール酸、下記構造式(4)で示されるジチオジグリコール酸のうちの少なくとも一種を用いることができる。
HOOCHC−O−CHCOOH …(2)
HOOCHC−S−CHCOOH …(3)
HOOCHC−S−S−CHCOOH …(4)
また、3個のカルボキシル基を有する有機酸としては、1,2,3−ベンゼントリカルボン酸、クエン酸等を用いることができる。なお、有機酸が有するカルボキシル基の個数の上限は、特に限定されるものではないが、実質的には、4個程度である。
そして、1個以上のカルボキシル基を有する有機酸(RCOOH)は、カルボキシル基が優れた活性力(還元力)を有しているため、下記反応式(I)に示すように、はんだ粒子表面の金属酸化被膜(MO)と反応し、はんだ粒子から金属酸化被膜を効果的に除去する。なお、反応式(I)中のMは2価の金属を示しているが、金属の価数はこれに限定されるものではない。
Figure 0005621019
特に有機酸の中でも、構造式(2)〜(4)で示される化合物は、主骨格に酸素原子、又は1個若しくは2個の硫黄原子が結合した構造であり、脂肪族骨格の化合物と比べて、優れた還元力を発揮することができる。その理由は、主骨格の酸素原子及び硫黄原子が電子供与性の原子であるために、金属との配位結合の程度が高くなり、その結果、脂肪族骨格の化合物と比べて優れた還元力を発揮するためであると推察される。
なお、有機酸は、上記のような化合物のうち一種の化合物からなるものであってもよく、二種以上の化合物からなるものであってもよい。また有機酸は、上記化合物に加えて、一般に用いられる各種アミンとハロゲンとの塩等で構成されたフラックス成分も、腐食・劣化等の弊害を引き起こさない程度の少量であれば、補助的に用いることができる。
またはんだ粒子は、融点が240℃以下のものであればよい。はんだ粒子の融点の下限は特に限定されるものではないが、80℃以上であることが好ましい。前記条件を満たす限り、はんだ粒子の組成は特に限定されるものではないが、具体例として、Snをベースとする、Ag、Cu等の金属との合金や、Bi、Zn、In等の金属との合金を挙げることができる。またはんだ粒子の含有量は、熱硬化性樹脂組成物1全量に対して40〜95質量%であることが好ましい。これにより、熱硬化性樹脂バインダーのブリードを防止することができると共に、熱硬化性樹脂バインダーによる補強効果が低下するのを防止することができるものである。しかし、はんだ粒子の含有量が40質量%未満であると、はんだによる接続が不十分となるおそれがあり、逆に95質量%を超えると、熱硬化性樹脂バインダーによる補強効果が低下するおそれがある。
また、熱硬化性樹脂バインダーとしては、特に限定されるものではないが、エポキシ樹脂、ポリイミド樹脂、シアン酸エステル樹脂、ベンゾオキサジン樹脂、ポリエステル樹脂等の適宜の熱硬化性樹脂を使用することができる。このうち、特にエポキシ樹脂を用いることが好ましい。エポキシ樹脂は比較的低温で硬化すると共に接着性が高いため、従来のはんだリフロー処理より低い温度でも十分な硬化性を発揮して部品実装を可能とすると共に十分な補強効果を発揮することができる。
特に、熱硬化性樹脂バインダーとしてエポキシ樹脂を用いる場合は、上記反応式(I)で形成された還元された金属とカルボキシル基との反応錯体((RCOO2+)が引き続き、下記反応式(II)に示すように、エポキシ樹脂と反応し、この反応が連続して起こって連鎖重合することによって、高分子量化するものと推察される。なお、反応式(II)中のMは2価の金属を示しているが、金属の価数はこれに限定されるものではない。
Figure 0005621019
このように、有機酸は、はんだ粒子表面の金属酸化被膜と反応して活性剤として働いた後(反応式(I))、引き続いてエポキシ樹脂の硬化剤として反応することで、最終的には、エポキシ樹脂の硬化物の架橋構造の中に取り込まれてしまう。そのため、従来のフラックス成分のようにフリーの酸(遊離酸)として残留するようなことがなく、はんだ接続部の腐食・劣化を引き起こすことがないものである。
また、熱硬化性樹脂バインダーとしてエポキシ樹脂を用いる場合は、通常は熱硬化性樹脂組成物1中に硬化剤を含有させ、あるいはさらに必要に応じて硬化促進剤を含有させる。
硬化剤としては公知公用の適宜のものを使用することができる。例えばフェノールノボラック樹脂、ナフタレン骨格含有フェノール樹脂、ジシクロペンタジエン型フェノール樹脂、フェノールアラルキル樹脂等を使用することができる。硬化剤の使用量は適宜設定されるが、エポキシ樹脂のエポキシ当量に対する硬化剤の化学量論上の当量比が0.8〜1.2の範囲となるようにすることが好ましい。また、硬化促進剤を使用する場合も、公知公用の適宜のものを使用することができる。例えばトリフェニルホスフィン、トリメチルホスフィン等の有機リン化合物、2−メチルイミダゾール、2−フェニル−4−メチルイミダゾール、2−フェニルイミダゾール等のイミダゾール類、1,8−ジアザビシクロ(5,4,0)ウンデセン−7、トリエタノールアミン、ベンジルジメチルアミン等の3級アミン類等が挙げられる。
熱硬化性樹脂組成物1中の有機酸の含有量は適宜設定されるが、特に熱硬化性樹脂バインダーの含有量に対して有機酸の含有量が1〜50phrであることが好ましい。このように前記含有量を1phr以上とすることで有機酸が活性剤としての十分な作用を発揮し、また前記含有量が50phr以下であることで熱硬化性樹脂組成物1の硬化物により部品実装時に十分な補強効果を発揮することができる。
また、熱硬化性樹脂組成物1中の熱硬化性樹脂バインダーと有機酸の合計量は、前記組成物の全量に対して5〜30質量%であることが好ましい。前記含有量を5質量%以上とすることで、熱硬化性樹脂組成物1に良好な流動性を付与すると共に、はんだ粒子が一体化した際のボイドの発生を抑制することができ、さらに優れた補強作用を発揮することができる。また前記含有量を30質量%以下とすることで、熱硬化性樹脂組成物1中に十分な量のはんだ粒子を確保することができ、はんだ粒子の溶融一体化が容易となって、接続部分の接続抵抗を十分に低くすることが可能となる。
また、熱硬化性樹脂組成物1は、上記必須成分のほか、通常用いられる改質剤、添加剤を含有することができる。また、この熱硬化性樹脂組成物1の粘度を低減し、あるいは流動性を付与する目的で、低沸点の溶剤や可塑剤を加えることもできる。さらに、塗布時の形状を制御する目的で、各種チクソ性付与剤を加えることもできる。
次に熱硬化性樹脂組成物1の好適な製造方法について説明する。この方法では、熱硬化性樹脂バインダーとして液状エポキシ樹脂を用い、硬化剤を併用する。
まず、はんだ粒子、熱硬化性樹脂バインダー、フラックス成分である有機酸を予め混合・混練し、予備混合物を調製する。前記予備混合物中に配合する熱硬化性樹脂バインダーは、熱硬化性樹脂組成物1に含有させる予定の熱硬化性樹脂バインダー全量(以下「熱硬化性樹脂バインダー全量」という。)のうち、全部であってもよく、一部であってもよい。この予備混合物を調製することで、はんだ粒子表面への有機酸の吸着を促進することができる。
上記予備混合物を調製する際の熱硬化性樹脂バインダー(液状エポキシ樹脂)の添加は、はんだ粒子への有機酸の馴染み性を向上するために行われる。この予備混合物の調製に用いられる熱硬化性樹脂バインダーの熱硬化性樹脂バインダー全量に対する比率は、はんだ粒子の比率や有機酸の種類等に依存するため、特に限定されない。ただし、はんだ粒子表面への有機酸の馴染み性を十分に向上するためには前記比率が30質量%以上であることが好ましく、また予備混合物中の有機酸の濃度を十分に高く保つことではんだ粒子への有機酸の吸着を促進するためには、前記比率が80質量%以下であることが好ましい。
次に、前記予備混合物に硬化剤、必要に応じて各種添加剤等を添加する。このとき、予備混合物中の熱硬化性樹脂バインダーが、熱硬化性樹脂バインダー全量のうちの一部である場合は、熱硬化性樹脂バインダーの残部も添加する。これにより、熱硬化性樹脂組成物1を製造することができる。
上記製造方法によって熱硬化性樹脂組成物1を製造すると、有機酸によって、はんだ粒子表面の酸化層除去の効果を高く得ることができ、はんだ粒子を十分に一体化させることができるものである。また、有機酸が、はんだ粒子表面にダイレクトに吸着されるため、熱硬化性樹脂組成物1をはんだ粒子が溶融する温度まで加熱した場合に、有機酸中のカルボキシル基とはんだ粒子表面の金属酸化被膜との反応を促進することができ、溶融したはんだ粒子の一体化を促進することができる。また、熱硬化性樹脂組成物1の硬化物中の有効に作用しない有機酸の濃度を減少させ、硬化物の強度を向上することができる。
次に、半導体部品2の実装方法及びこの方法を使用して得られる半導体部品2の実装構造について説明する。なお、半導体部品2には、QFP、BGA、CSP等の半導体パッケージのほか、パッケージに収容されていない半導体素子(ベアチップ)も含まれるものとする。
図1は半導体部品2の実装方法の一例を示すものであり、この方法によれば、次のようにして半導体部品2の実装構造を形成することができる。
まず図8に示すように、熱硬化性樹脂組成物1を回路基板4の電極5(パッド)ごとに塗布する。ここで、回路基板4としては、例えば、ガラスエポキシ積層板等に導体パターンを設けて形成されたリジッドプリント配線板や、ポリイミドフィルム、ポリエチレンテレフタレート(PET)フィルム、ポリエチレンナフタレート(PEN)フィルム等に導体パターンを設けて形成されたフレキシブルプリント配線板を用いることができる。そして、熱硬化性樹脂組成物1の塗布は、図8(a)のように電極5と同じ位置に貫通孔10を設けたメタルマスク11を回路基板4に重ねた後、メタルマスク11の表面に供給した熱硬化性樹脂組成物1をスキージ12で貫通孔10に充填することによって行うことができる。その後、図8(b)のようにメタルマスク11を回路基板4から離すと、電極5ごとに熱硬化性樹脂組成物1が塗布された回路基板4を得ることができる。なお、図示省略しているが、熱硬化性樹脂組成物1の塗布はシリンジ等を用いて行うようにしてもよい。
次に図1(a)に示すように、熱硬化性樹脂組成物1を被覆するように封止材9を塗布する。ただし、封止材9としては、一切のフラックス成分を含有しないものを用いるようにして、はじきの発生を抑制するようにしている。以下では、封止材9といえば、一切のフラックス成分を含有しないものを意味する。具体的には封止材9としては、例えば、液状エポキシ樹脂を用いることができ、必要に応じて硬化剤、フィラー、硬化促進剤等を含有させることができる。ここで、硬化剤としては公知公用の適宜のものを使用することができる。例えばフェノールノボラック樹脂、ナフタレン骨格含有フェノール樹脂、ジシクロペンタジエン型フェノール樹脂、フェノールアラルキル樹脂、酸無水物等を使用することができる。硬化剤の使用量は適宜設定されるが、エポキシ樹脂のエポキシ当量に対する硬化剤の化学量論上の当量比が0.8〜1.2の範囲となるようにすることが好ましい。また、フィラーを使用する場合も、公知公用の適宜のものを使用することができる。例えばシリカ、炭酸カルシウム等を使用することができる。フィラーの使用量は適宜設定されるが、封止材全量に対して0〜70質量%の範囲となるようにすることが好ましい。また、硬化促進剤を使用する場合も、公知公用の適宜のものを使用することができる。例えばトリフェニルホスフィン、トリメチルホスフィン等の有機リン化合物、2−メチルイミダゾール、2−フェニル−4−メチルイミダゾール、2−フェニルイミダゾール等のイミダゾール類、1,8−ジアザビシクロ(5,4,0)ウンデセン−7、トリエタノールアミン、ベンジルジメチルアミン等の3級アミン類等が挙げられる。
そして封止材9の塗布は、図1(a)のようにシリンジ13を用いて、電極5ごとに塗布された熱硬化性樹脂組成物1を被覆するように、回路基板4において半導体部品2の実装領域全体に封止材9を供給することによって行うことができる。このとき、熱硬化性樹脂組成物1及び封止材9は共に未硬化状態であるが、これらが混じり合うのを防止するため、相対的に熱硬化性樹脂組成物1は高チクソ性及び高粘度であり、封止材9は低チクソ性及び低粘度であることが好ましい。具体的には、熱硬化性樹脂組成物1のチクソ指数は3.0以上7.0以下(20℃)、粘度は100Pa・s以上300以下Pa・s(20℃)であり、封止材9のチクソ指数は1.0以上3.0未満(20℃)、粘度は10Pa・s以上100未満Pa・s(20℃)であることが好ましい。このように、封止材9のチクソ性及び粘度に比べて熱硬化性樹脂組成物1のチクソ性及び粘度を高めるためには、例えば、熱硬化性樹脂組成物1にアエロジル等のチクソ性付与剤を加え、他方、封止材9にチクソ性付与剤を加えないようにして又は水添ひまし油等のチクソ性付与剤を加えて調整することができる。特に、アエロジル等の無機系のチクソ性付与剤は、チクソ性の温度依存性が小さいため、このようなチクソ性付与剤を加えた熱硬化性樹脂組成物1は封止材9に比べて加熱してもチクソ性が低下しにくくなり、効果的である。逆に、封止材9は、チクソ性付与剤を加えずに用いるか、又は水添ひまし油等の有機系のチクソ性付与剤を加えて用いると、加熱時に流動して広がるため、熱硬化性樹脂組成物1の隙間を効率よく埋めることができるものである。なお、チクソ指数や粘度は、例えば、ブルックフィールド社製円筒型粘度計等を用いて測定することができる。
次に図1(b)に示すように、熱硬化性樹脂組成物1及び封止材9が共に未硬化状態のまま、半導体部品2の端子3と回路基板4の電極5とが対向するように、チップマウンター等を用いて半導体部品2と回路基板4とを重ねる。ここで、半導体部品2としては、端子3としてはんだボールを設けて形成されたCSP、BGA、端子3としてリードを設けて形成されたQFP等の半導体パッケージのほか、パッケージに収容されずに端子3を設けて形成された半導体素子(ベアチップ)を用いることができる。なお、以下では、端子3としてはんだボールを設けて形成された半導体パッケージを用いる例について説明するが、これに限定されるものではない。
その後、リフロー方式により、熱硬化性樹脂組成物1中のはんだ粒子と、半導体部品2の端子3を形成しているはんだボールとが溶融する温度まで加熱する。この加熱で熱硬化性樹脂組成物1を硬化させることによって、半導体部品2と回路基板4とを電気的に接続する接合部6を設ける。すなわち、加熱されて溶融したはんだ粒子及びはんだボールは一体化してはんだ部7を形成すると共に、このはんだ部7の周囲を被覆するように、熱硬化性樹脂組成物1中の熱硬化性樹脂バインダーが硬化することによって樹脂硬化部8を形成する。このように接合部6は、はんだ粒子及びはんだボールが溶融一体化したはんだ部7と、このはんだ部7の周囲を被覆する樹脂硬化部8とで形成されるが、熱硬化性樹脂組成物1中の熱硬化性樹脂バインダーの含有量が少ないと、図1(c)のようにはんだ部7の周囲の全部を樹脂硬化部8で被覆することができない場合がある。しかし、このような場合でも、接合部6の周囲には封止材9が存在しているので、上記の加熱でこの封止材9を硬化させることによって、接合部6の周囲を封止することができ、図1(c)に示すような半導体部品2の実装構造を得ることができるものである。
上記のような半導体部品2の実装方法によれば、半導体部品2を回路基板4に実装する前にこれらの間に封止材を介在させるようにしているので、実装後にアンダーフィル樹脂を充填する必要がないものである。また、上記のようにして形成された半導体部品2の実装構造においては、半導体部品2の端子3と回路基板4の電極5とを電気的に接合する接合部6の周囲が封止材9で封止されることによって、耐落下衝撃性を向上させることができるものである。しかも、熱硬化性樹脂組成物1中の熱硬化性樹脂バインダーとしてエポキシ樹脂を用いる場合、フラックス成分である有機酸は、上記反応式(II)に示すように、硬化剤として働いてエポキシ樹脂と反応し、接合部6の樹脂硬化部8の架橋構造の中に取り込まれるので、はじきの発生を抑制することができるものである。また、封止材9にはもともとフラックス成分が含有されていないので、はんだ部7と封止材9が直接接触しても、はじきが発生する可能性は非常に低い。さらに、樹脂硬化部8と封止材9は共に熱硬化性樹脂を主要成分とするものであるから、この両者の密着性は高く、この両者の界面に空隙が生じるのを防止することができ、クラックの発生を防止することができるものである。
図2は半導体部品2の実装方法の他の一例を示すものであり、既述の図8に示す工程の後、回路基板4の表面の熱硬化性樹脂組成物1を被覆するように、メッシュマスク14及びスキージ12を用いて封止材9を塗布するようにした以外は、図1に示すものと同様である。メッシュマスク14は、半導体部品2の実装領域と同じ形状のメッシュ15を設けて形成されている。そして、図2(a)のようにメッシュマスク14を回路基板4の上方に配置して、メッシュ15と半導体部品2の実装領域との位置合わせを行った後、メッシュマスク14上に供給した封止材9をスキージ12でメッシュ15から回路基板4上に押し出すことによって、封止材9を塗布することができる。図2に示す実装方法では、封止材9を熱硬化性樹脂組成物1の隙間にスキージ12の印圧で押し込むことができ、かつ、フラットな構造を形成することができるため、効率がよい。特に、封止材9のチクソ性がやや高いものでも容易にフラットに塗布することができるものである。
図3は半導体部品2の実装方法の他の一例を示すものであり、既述の図8に示す工程の後、回路基板4の表面の熱硬化性樹脂組成物1を被覆するように、シリンジ13を用いて封止材9を電極5ごとに塗布するようにした以外は、図1に示すものと同様である。このように、電極5ごとに塗布した熱硬化性樹脂組成物1を被覆するように封止材9も電極5ごとに塗布することによって、この封止材9で熱硬化性樹脂組成物1の流動を阻止し、隣り合う電極5など異なる電極5同士が熱硬化性樹脂組成物1によって電気的に接合されてショート(短絡)するのを防止することができるものである。なお、図3(c)に示す半導体部品2の実装構造においては、半導体部品2と回路基板4との間に隙間が形成されることになるが、硬化した封止材9によって半導体部品2と回路基板4とは強固に接合されているので、この隙間に後からアンダーフィル樹脂を充填する必要はない。図3に示す実装方法は、端子3同士の間が広いBGA等の半導体パッケージなどの接合に有効である。
図4は半導体部品2の実装方法の他の一例を示すものであり、既述の図8に示す工程の後、回路基板4の表面の熱硬化性樹脂組成物1を被覆するように、メタルマスク11及びスキージ12を用いて封止材9を電極5ごとに塗布するようにした以外は、図3に示すものと同様である。メタルマスク11は、回路基板4の電極5と同じ位置に貫通孔10を設けて形成されている。そして、図4(a)のようにメタルマスク11を回路基板4の上方に配置して、貫通孔10と電極5との位置合わせを行った後、メタルマスク11上に供給した封止材9をスキージ12で貫通孔10から回路基板4上に押し出すことによって、封止材9を塗布することができる。図4に示す実装方法では、封止材9を熱硬化性樹脂組成物1の隙間にスキージ12の印圧で押し込むことができ、かつ、フラットな構造を形成することができるため、効率がよい。特に、封止材9のチクソ性がやや高いものでも容易にフラットに塗布することができるものである。
図5は半導体部品2の実装方法の他の一例を示すものであり、この方法によれば、次のようにして半導体部品2の実装構造を形成することができる。
まず既述の図8に示すように、熱硬化性樹脂組成物1を回路基板4の電極5ごとに塗布する。
他方、図5(a)に示すように、シリンジ13等を用いて封止材9を半導体部品2の端子3が設けられた面に塗布する。
次に図5(b)に示すように、熱硬化性樹脂組成物1及び封止材9が共に未硬化状態のまま、半導体部品2の端子3と回路基板4の電極5とが対向するように、チップマウンター等を用いて半導体部品2と回路基板4とを重ねる。このように、加熱する直前まで熱硬化性樹脂組成物1と封止材9を接触させないようにしているので、これらが混じり合うのを防止することができるものである。既述の図1〜図4に示す実装方法では、未硬化状態の熱硬化性樹脂組成物1の形状を保持するためには、封止材9を塗布する際に熱硬化性樹脂組成物1に働く物理的外力を極小とするのが好ましい。そのため、高粘度の熱硬化性樹脂組成物1を用いる必要性が高い。ところが、図5に示す実装方法では、加熱直前まで熱硬化性樹脂組成物1と封止材9は接触しておらず、熱硬化性樹脂組成物1には封止材9による物理的外力が働かないので、高粘度の熱硬化性樹脂組成物1だけでなく、低粘度の熱硬化性樹脂組成物1も用いることができるものである。具体的には、熱硬化性樹脂組成物1のチクソ指数は3.0以上7.0以下(20℃)、粘度は100Pa・s以上300以下Pa・s(20℃)であることが好ましいが、これに限定されるものではない。他方、封止材9は、半導体部品2を回路基板4に重ねて加熱するとき、熱硬化性樹脂組成物1の間を流動する必要があるので、低チクソ性及び低粘度であることが好ましい。具体的には、封止材9のチクソ指数は1.0以上2.0未満(20℃)、粘度は10Pa・s以上100未満Pa・s(20℃)であることが好ましい。
その後、リフロー方式により、熱硬化性樹脂組成物1中のはんだ粒子と、半導体部品2の端子3を形成しているはんだボールとが溶融する温度まで加熱する。この加熱で熱硬化性樹脂組成物1を硬化させることによって、半導体部品2と回路基板4とを電気的に接続する接合部6を設ける。すなわち、加熱されて溶融したはんだ粒子及びはんだボールは一体化してはんだ部7を形成すると共に、このはんだ部7の周囲を被覆するように、熱硬化性樹脂組成物1中の熱硬化性樹脂バインダーが硬化することによって樹脂硬化部8を形成する。このように接合部6は、はんだ粒子及びはんだボールが溶融一体化したはんだ部7と、このはんだ部7の周囲を被覆する樹脂硬化部8とで形成されるが、熱硬化性樹脂組成物1中の熱硬化性樹脂バインダーの含有量が少ないと、図5(c)のようにはんだ部7の周囲の全部を樹脂硬化部8で被覆することができない場合がある。しかし、このような場合でも、接合部6の周囲には封止材9が存在しているので、上記の加熱でこの封止材9を硬化させることによって、接合部9の周囲を封止することができ、図5(c)に示すような半導体部品2の実装構造を得ることができるものである。
上記のような半導体部品2の実装方法によれば、半導体部品2を回路基板4に実装する前にこれらの間に封止材9を介在させるようにしているので、実装後にアンダーフィル樹脂を充填する必要がないものである。また、上記のようにして形成された半導体部品2の実装構造においては、半導体部品2の端子3と回路基板4の電極5とを電気的に接合する接合部6の周囲が封止材9で封止されることによって、耐落下衝撃性を向上させることができるものである。しかも、熱硬化性樹脂組成物1中の熱硬化性樹脂バインダーとしてエポキシ樹脂を用いる場合、フラックス成分である有機酸は、上記反応式(II)に示すように、硬化剤として働いてエポキシ樹脂と反応し、接合部6の樹脂硬化部8の架橋構造の中に取り込まれるので、はじきの発生を抑制することができるものである。また、封止材9にはもともとフラックス成分が含有されていないので、はんだ部7と封止材9が直接接触しても、はじきが発生する可能性は非常に低い。さらに、樹脂硬化部8と封止材9は共に熱硬化性樹脂を主要成分とするものであるから、この両者の密着性は高く、この両者の界面に空隙が生じるのを防止することができ、クラックの発生を防止することができるものである。
図6は半導体部品2の実装方法の他の一例を示すものであり、この方法によれば、次のようにして半導体部品2の実装構造を形成することができる。
まず図6(a)に示すように、シリンジ13等を用いて封止材9を半導体部品2の端子3が設けられた面に塗布する。
他方、既述の図8に示すように、熱硬化性樹脂組成物1を回路基板4の電極5ごとに塗布する。次に図6(b)のようにシリンジ13を用いて、封止材9を回路基板4の電極5が設けられた面に塗布する。このとき、封止材9は半導体部品2の実装領域全体に塗布するのが好ましいが、熱硬化性樹脂組成物1は封止材9で完全に被覆されなくてもよい。また、封止材9の塗布は、図2(a)のようにメッシュマスク14及びスキージ12を用いて行うようにしてもよい。
次に図6(b)に示すように、熱硬化性樹脂組成物1及び封止材9が共に未硬化状態のまま、半導体部品2の端子3と回路基板4の電極5とが対向するように、チップマウンター等を用いて半導体部品2と回路基板4とを重ねる。既述の図1〜図4に示す実装方法では、未硬化状態の熱硬化性樹脂組成物1の形状を保持するためには、封止材9を塗布する際に熱硬化性樹脂組成物1に働く物理的外力を極小とするのが好ましい。そのため、低粘度の封止材9を用いる必要性が高い。ところが、図6に示す実装方法では、封止材9を半導体部品2と回路基板4の両方に塗布するようにしているので、低粘度の封止材9だけでなく、高粘度の封止材9も用いることができるものである。このように、流動性の低い封止材9を用いる場合であっても、このような封止材9を半導体部品2と回路基板4の両方に塗布しておくことによって、これらの間にボイドが発生するのを防止することができるものである。なお、図6に示す実装方法では、図5に示す実装方法と異なり、封止材9を回路基板4の電極5が設けられた面にも塗布しているので、熱硬化性樹脂組成物1に封止材9による物理的外力が働く。そのため、図6に示す実装方法では、高粘度の封止材9も使用可能とはいえ、その粘度の上限は、熱硬化性樹脂組成物1に働く物理的外力を極小とする程度であることが好ましい。図5に示す実装方法で用いる封止材9に比べて、図6に示す実装方法で用いる封止材9は、半導体部品2を回路基板4に重ねて加熱するとき、熱硬化性樹脂組成物1の間を流動する必要はあまりないので、チクソ性や粘度が高くても特に問題はない。具体的には、封止材9のチクソ指数は1.0以上4.0未満(20℃)、粘度は10Pa・s以上300未満Pa・s(20℃)であることが好ましい。他方、熱硬化性樹脂組成物1のチクソ指数は3.0以上7.0以下(20℃)、粘度は100Pa・s以上300以下Pa・s(20℃)であることが好ましいが、これに限定されるものではない。
その後、リフロー方式により、熱硬化性樹脂組成物1中のはんだ粒子と、半導体部品2の端子3を形成しているはんだボールとが溶融する温度まで加熱する。この加熱で熱硬化性樹脂組成物1を硬化させることによって、半導体部品2と回路基板4とを電気的に接続する接合部6を設ける。すなわち、加熱されて溶融したはんだ粒子及びはんだボールは一体化してはんだ部7を形成すると共に、このはんだ部7の周囲を被覆するように、熱硬化性樹脂組成物1中の熱硬化性樹脂バインダーが硬化することによって樹脂硬化部8を形成する。このように接合部6は、はんだ粒子及びはんだボールが溶融一体化したはんだ部7と、このはんだ部7の周囲を被覆する樹脂硬化部8とで形成されるが、熱硬化性樹脂組成物1中の熱硬化性樹脂バインダーの含有量が少ないと、図6(c)のようにはんだ部7の周囲の全部を樹脂硬化部8で被覆することができない場合がある。しかし、このような場合でも、接合部6の周囲には封止材9が存在しているので、上記の加熱でこの封止材9を硬化させることによって、接合部6の周囲を封止することができ、図6(c)に示すような半導体部品2の実装構造を得ることができるものである。
上記のような半導体部品2の実装方法によれば、半導体部品2を回路基板4に実装する前にこれらの間に封止材9を介在させるようにしているので、実装後にアンダーフィル樹脂を充填する必要がないものである。また、上記のようにして形成された半導体部品2の実装構造においては、半導体部品2の端子3と回路基板4の電極5とを電気的に接合する接合部6の周囲が封止材9で封止されることによって、耐落下衝撃性を向上させることができるものである。しかも、熱硬化性樹脂組成物1中の熱硬化性樹脂バインダーとしてエポキシ樹脂を用いる場合、フラックス成分である有機酸は、上記反応式(II)に示すように、硬化剤として働いてエポキシ樹脂と反応し、接合部6の樹脂硬化部8の架橋構造の中に取り込まれるので、はじきの発生を抑制することができるものである。また、封止材9にはもともとフラックス成分が含有されていないので、はんだ部7と封止材9が直接接触しても、はじきが発生する可能性は非常に低い。さらに、樹脂硬化部8と封止材9は共に熱硬化性樹脂を主要成分とするものであるから、この両者の密着性は高く、この両者の界面に空隙が生じるのを防止することができ、クラックの発生を防止することができるものである。
図7は半導体部品2の実装方法の他の一例を示すものであり、この方法によれば、次のようにして半導体部品2の実装構造において回路基板4の層数を増加させることができる。
まず図7(a)に示すように、新たに追加する回路基板4の電極5ごとに熱硬化性樹脂組成物1を塗布し、この熱硬化性樹脂組成物1を被覆するように封止材9を塗布する。このとき、図7(a)に示すものでは、封止材9の塗布は、図3(a)や図4(a)に示すものと同様に電極5ごとに行うようにしているが、図1(a)や図2(a)に示すものと同様に半導体部品2の実装領域全体に行うようにしてもよい。また、図7(a)に示すものでは、封止材9の塗布はシリンジ13を用いて行うようにしているが、図2(a)のようにメッシュマスク14及びスキージ12を用いたり、図4(a)のようにメタルマスク11及びスキージ12を用いたりして行うようにしてもよい。
他方、図7(b)に示すように、既述の図3(c)や図4(c)に示すような半導体部品2の実装構造を形成する。このとき、既述の図1(c)、図2(c)、図5(c)、図6(c)に示すような半導体部品2の実装構造(つまり、半導体部品2と回路基板4との間に隙間が残っていないもの)を形成するようにしてもよい。ただし、いずれのものであっても、図7(b)のように回路基板4の半導体部品2が実装されていない面には電極5が設けられている。この電極5は、新たに追加する回路基板4の電極5と電気的に接続するために必要である。
次に図7(b)に示すように、熱硬化性樹脂組成物1及び封止材9が共に未硬化状態のまま、新たに追加する回路基板4の電極5と、半導体部品2が実装された回路基板4の半導体部品2が実装されていない面に設けられた電極5とが対向するように、チップマウンター等を用いてこれらの回路基板4を重ねる。
その後、リフロー方式により、熱硬化性樹脂組成物1中のはんだ粒子が溶融する温度まで加熱する。この加熱で熱硬化性樹脂組成物1を硬化させることによって、回路基板4同士を電気的に接続する接合部6を設ける。すなわち、加熱されて溶融したはんだ粒子は一体化してはんだ部7を形成すると共に、このはんだ部7の周囲を被覆するように、熱硬化性樹脂組成物1中の熱硬化性樹脂バインダーが硬化することによって樹脂硬化部8を形成する。このように接合部6は、はんだ粒子が溶融一体化したはんだ部7と、このはんだ部7の周囲を被覆する樹脂硬化部8とで形成されるが、熱硬化性樹脂組成物1中の熱硬化性樹脂バインダーの含有量が少ないと、図7(c)のようにはんだ部7の周囲の全部を樹脂硬化部8で被覆することができない場合がある。しかし、このような場合でも、接合部6の周囲には封止材9が存在しているので、上記の加熱でこの封止材9を硬化させることによって、接合部6の周囲を封止することができ、図7(c)に示すような半導体部品2の実装構造を得ることができるものである。また、半導体部品2と回路基板4とを電気的に接続している接合部6のはんだ部7は、上記の加熱で再溶融する可能性が高いが、このはんだ部7の周囲の樹脂硬化部8及び封止材9は、再溶融しないで硬化状態を維持しているので、半導体部品2の位置ずれや脱落などの問題は生じにくいものである。
上記のような半導体部品2の実装方法によれば、耐落下衝撃性を向上させつつ、多層化を図ることができるものである。すなわち、図7に示す実装方法を繰り返し使用することによって、耐落下衝撃性に優れ、所望の層数を有する半導体部品2の実装構造を得ることができるものである。また、上記のようにして形成された半導体部品2の実装構造においては、図7(a)(b)のように新たに追加する回路基板4の電極5ごとに熱硬化性樹脂組成物1を塗布し、この熱硬化性樹脂組成物1を被覆するように封止材9を電極5ごとに塗布するようにしている。このように、電極5ごとに塗布した熱硬化性樹脂組成物1を被覆するように封止材9も電極5ごとに塗布することによって、この封止材9で熱硬化性樹脂組成物1の流動を阻止し、隣り合う電極5など異なる電極5同士が熱硬化性樹脂組成物1によって電気的に接合されてショート(短絡)するのを防止することができるものである。
1 熱硬化性樹脂組成物
2 半導体部品
3 端子
4 回路基板
5 電極
6 接合部
7 はんだ部
8 樹脂硬化部
9 封止材

Claims (2)

  1. エポキシ樹脂を含む熱硬化性樹脂バインダー、はんだ粒子及びフラックス成分を含有する熱硬化性樹脂組成物を用いて半導体部品の端子と回路基板の電極とを接合する接合部を設けて形成された半導体部品の実装構造において、前記フラックス成分が下記構造式(1)で示される化合物であり、前記接合部が、前記はんだ粒子が溶融一体化したはんだ部と、前記はんだ部の周囲を被覆する樹脂硬化部とで形成されていると共に、フラックス成分を含有しない封止材が、前記接合部の周囲を封止していることを特徴とする半導体部品の実装構造。
    HOOCHC−X−CHCOOH…(1)
    この式中の−X−は、−O−、−S−、−S−S−のうちのいずれかである。
  2. はんだ粒子及びフラックス成分を含有する熱硬化性樹脂組成物を用いて複数の回路基板の電極間を接合する接合部を設け、前記接合部が、前記はんだ粒子が溶融一体化したはんだ部と、前記はんだ部の周囲を被覆する樹脂硬化部とで形成されていると共に、フラックス成分を含有しない封止材が、前記接合部の周囲を封止していることを特徴とする請求項1に記載の半導体部品の実装構造。
JP2013146002A 2013-07-12 2013-07-12 半導体部品の実装構造 Active JP5621019B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013146002A JP5621019B2 (ja) 2013-07-12 2013-07-12 半導体部品の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013146002A JP5621019B2 (ja) 2013-07-12 2013-07-12 半導体部品の実装構造

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010037823A Division JP5385822B2 (ja) 2010-02-23 2010-02-23 半導体部品の実装方法

Publications (2)

Publication Number Publication Date
JP2013219393A JP2013219393A (ja) 2013-10-24
JP5621019B2 true JP5621019B2 (ja) 2014-11-05

Family

ID=49591082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013146002A Active JP5621019B2 (ja) 2013-07-12 2013-07-12 半導体部品の実装構造

Country Status (1)

Country Link
JP (1) JP5621019B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6379635B2 (ja) 2014-04-28 2018-08-29 日本電気株式会社 電力配分決定装置、制御方法、及びプログラム
JPWO2018134860A1 (ja) * 2017-01-17 2019-11-07 パナソニックIpマネジメント株式会社 半導体実装品
JP6812919B2 (ja) * 2017-07-12 2021-01-13 昭和電工マテリアルズ株式会社 半導体パッケージ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100810A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置とその製造方法
JP2006152312A (ja) * 2006-02-20 2006-06-15 Tdk Corp 封止材料、はんだ付け用フラックス、はんだぺースト、電子部品装置、電子回路モジュール及び電子回路装置
JP5032938B2 (ja) * 2007-10-24 2012-09-26 パナソニック株式会社 熱硬化性樹脂組成物及びその製造方法

Also Published As

Publication number Publication date
JP2013219393A (ja) 2013-10-24

Similar Documents

Publication Publication Date Title
JP6534122B2 (ja) 樹脂フラックスはんだペースト及び実装構造体
JP5385822B2 (ja) 半導体部品の実装方法
JP6515350B2 (ja) 半導体実装品とその製造方法
JP5588287B2 (ja) 熱硬化性樹脂組成物及び半導体部品実装基板
WO2017110052A1 (ja) ペースト状熱硬化性樹脂組成物、半導体部品、半導体実装品、半導体部品の製造方法、半導体実装品の製造方法
JP5425589B2 (ja) 電子デバイスの製造方法
JP2017080797A (ja) はんだペースト及びはんだ付け用フラックス及びそれを用いた実装構造体
JP5842084B2 (ja) 半導体部品実装基板
JP2007009022A (ja) シート状接着剤、電子部品装置の製造方法及び電子部品装置
JP2013256584A (ja) 熱硬化性樹脂組成物およびフラックス組成物とそれを用いた半導体装置
WO2001047660A1 (fr) Flux de durcissement, resist de soudage, boitier de semi-conducteur renforce par flux de durcissement, dispositif semi-conducteur et procede de production de boitier de semi-conducteur et de dispositif semi-conducteur
JP7259219B2 (ja) 樹脂組成物及びその硬化物、並びに半導体装置の製造方法
JP5853146B2 (ja) 熱硬化性樹脂組成物及び回路基板
JP3905363B2 (ja) 封止充填剤用液状エポキシ樹脂組成物
JP5621019B2 (ja) 半導体部品の実装構造
JP4753329B2 (ja) 熱硬化性樹脂組成物および半導体装置
JP5571730B2 (ja) 熱硬化性樹脂組成物および半導体装置
JP5140038B2 (ja) 熱硬化性樹脂組成物及び回路基板
JP5975407B2 (ja) 熱硬化性樹脂組成物及び半導体部品実装基板
JP2010232388A (ja) 半導体パッケージ及び半導体部品の実装構造
JP2014209624A (ja) 回路基板と半導体部品との接合部構造
WO2018216229A1 (ja) 熱硬化性樹脂組成物、熱硬化性シート、半導体部品、半導体実装品、半導体部品の製造方法、及び、半導体実装品の製造方法
JP6115762B2 (ja) 回路装置の製造方法
JP2010245434A (ja) はんだ接合方法およびはんだ接合構造体
JP2006152312A (ja) 封止材料、はんだ付け用フラックス、はんだぺースト、電子部品装置、電子回路モジュール及び電子回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140919

R151 Written notification of patent or utility model registration

Ref document number: 5621019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151