JP2003100810A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP2003100810A
JP2003100810A JP2001297416A JP2001297416A JP2003100810A JP 2003100810 A JP2003100810 A JP 2003100810A JP 2001297416 A JP2001297416 A JP 2001297416A JP 2001297416 A JP2001297416 A JP 2001297416A JP 2003100810 A JP2003100810 A JP 2003100810A
Authority
JP
Japan
Prior art keywords
sealing resin
resin
semiconductor device
solder
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001297416A
Other languages
English (en)
Inventor
Kazuo Shimokawa
一生 下川
Tetsuo Komatsu
哲郎 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001297416A priority Critical patent/JP2003100810A/ja
Publication of JP2003100810A publication Critical patent/JP2003100810A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011Chemical cleaning, e.g. etching, flux
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の製造に際して、低コストで生産
性が高くかつ、電気的な接続信頼性の高い製造方法を確
立するとともに、それによる半導体装置と半導体装置の
配線基板への実装方法を提供すること。 【解決手段】 はんだパンプ5には酸化膜還元能力の高
い第1の封止樹脂6を被覆し、半導体素子3と基板1と
の間は所定の物性値を備えた第2の封止樹脂7を充填さ
せる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関する。
【0002】
【従来の技術】従来、BGA(Ball Grid Ar
ray)等の半導体パッケージとして形成されている半
導体装置は、半導体素子とパッケージの基板の電極とを
ワイヤボンディングにより接続し、半導体素子とワイヤ
ボンディング部を封止樹脂で樹脂封止して形成されてい
る。
【0003】近年、半導体素子をフリップチップボンデ
ィングにより実装した構造のエリアアレイ型半導体装置
が製造されている。このエリアアレイ型半導体装置は、
液状の封止樹脂で半導体素子とパッケージのBGA用基
板との間隙が充填された、樹脂封止構造に形成されてい
る。
【0004】また、携帯電話、ノート型パソコンなどの
モバイル製品に使用される半導体装置では小型化が要求
されてきている。また、モバイル製品ではQFP(Qu
adrate Flat Package)などのリー
ド端子を持つ半導体パッケージに代わり、パッケージ主
面に電極が複数配置されるエリアアレイ型パッケージが
多く採用されるようになってきた。エリアアレイ型パッ
ケージをモバイル製品に使用する場合、配線基板に実装
する際に、電気的な接続部の信頼性を確保するため、エ
リアアレイ型パッケージの電気的な接続部と配線基板と
の間隙は封止樹脂で充填される。
【0005】半導体素子のBGA用基板へのフリップチ
ップ実装は、BGA用基板にフラックスを供給する工
程、半導体素子をBGA用基板にマウントする工程、は
んだをリフローする工程、フラックス残渣を洗浄する工
程、封止樹脂を半導体素子とBGA用基板との間に充填
する工程、封止樹脂を硬化する工程が順次行われてい
る。
【0006】フリップチップ実装方法では、電気的な接
続信頼性を確保するためにはんだのリフロー工程後にフ
ラックス残渣の洗浄が必須であるが、フラックス残渣の
洗浄には設備、材料の面で多大なコストがかかり、さら
に、洗浄液は環境に与える負荷が大きいという問題があ
った。
【0007】また、毛細管現象を用いて液状の封止樹脂
を半導体素子とBGA用基板の間隙に充填し樹脂封止す
る方法では、封止樹脂を半導体素子の外側に塗布し、封
止樹脂が半導体素子とBGA用基板の間隙を浸透するの
に30秒以上の時間を要するため生産性が低いという問題
もあった。
【0008】これらの問題点を解決するため、例えば、
特開平4−280443号公報に開示されているよう
な、有機酸などのフラックス剤を添加した封止樹脂を用
いた新規のはんだフリップチップ実装方法が開発されて
いる。この実装方法では、まず、はじめにフラックス剤
を添加した液状の封止樹脂を基板の上に塗布する工程、
半導体素子を基板にマウントする工程、はんだをリフロ
ーする工程からなり、はんだをリフローする際の加熱で
半導体素子と基板のとの間に充填された封止樹脂を硬化
させている。この実装方法により、従来の実装方法での
フラックス残渣を洗浄する工程と、液状の封止樹脂を半
導体素子と基板の間に充填する工程を削減できる。それ
により、材料コストの削減を可能にするとともに、高い
生産性が確保できる。
【0009】
【発明が解決しようとする課題】しかしながら、上述の
有機酸などのフラックス剤を添加した封止樹脂を用いた
新規のはんだフリップチップ実装方法では、フラックス
剤が封止樹脂へ添加されているので、半導体装置の電気
的な接続信頼性を確保するために必要とされる封止樹脂
の物性値を低下させるという問題点がある(ガラス転移
点の低下、吸水率の増加など)。
【0010】また、電気的な接続信頼性を確保するため
に封止樹脂の硬化後に十分なフィレット形状を確保でき
る樹脂量を供給した場合、封止樹脂の粘度が低いと樹脂
のタック力が低いため、半導体素子のマウント工程後、
パッケージの基板をはんだリフローを行う加熱装置へ搬
送するときの振動で半導体素子とパッケージの基板が位
置ずれやすくなる。
【0011】また、封止樹脂の粘度が高いと半導体素子
のマウント時の荷重を開放した際に、封止樹脂が十分に
半導体素子の側面ならびに基板の表面が濡れないため、
封止樹脂の表面張力により半導体素子が持ち上げられ
る。それにより、加熱装置への搬送の際に、受けた振動
によって半導体素子と基板が位置ずれやすくなるという
問題点がある。
【0012】本発明はこれらの事情にもとづいてなされ
たもので、半導体装置の製造に際して、低コストで生産
性が高くかつ、電気的な接続信頼性の高い製造方法を確
立するとともに、それによる半導体装置とその製造方法
を提供することを目的としている。
【0013】
【課題を解決するための手段】請求項1の発明による手
段によれば、基板に形成されたボンディングパッドに半
導体素子の電極がはんだバンプを介してはんだ接合さ
れ、前記半導体素子と前記基板との間が封止樹脂によっ
て充填硬化されている半導体装置において、前記はんだ
パンプは第1の封止樹脂により被覆され、前記半導体素
子と前記基板との間は第2の封止樹脂により充填されて
いることを特徴とする半導体装置である。
【0014】また請求項2の発明による手段によれば、
前記第1の封止樹脂は、酸無水物を硬化剤として添加し
たエポキシ系封止樹脂であることを特徴とする半導体装
置である。
【0015】また請求項3の発明による手段によれば、
半導体素子の電極に形成されたはんだバンプを第1の封
止樹脂により被覆する被覆工程と、基板に第2の封止樹
脂を供給する樹脂供給工程と、前記被覆工程が終了した
前記半導体素子を前記第2の封止樹脂の供給が終了した
前記基板にマウントするマウント工程と、前記マウント
工程後に前記はんだバンプをリフローするリフロー工程
とを有することを特徴とする半導体装置の製造方法であ
る。
【0016】また請求項4の発明による手段によれば、
前記はんだバンプに第1の封止樹脂を被覆する被覆工程
は、前記第1の封止樹脂が均一厚さにスキージングされ
たステージに前記はんだバンプを押し付けることにより
行うことを特徴とする半導体装置の製造方法である。
【0017】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
【0018】発明者はかねてから、半導体装置の製造プ
ロセスや、半導体装置を配線基板に実装する際おこなわ
れているリフロー工程で、はんだ接合と樹脂封止を一括
して行うプロセス(以下、一括プロセスと言う)の開発
を進めてきた。この一括プロセスでは、従来のプロセス
におけるはんだ接合後のフラックス洗浄工程と樹脂の充
填工程を削減することができて生産性向上を実現でき
る。使用する封止樹脂にははんだ表面酸化膜の還元能力
とリフロー工程での適正な硬化特性を持つことが要求さ
れる。ただ、その酸化膜還元メカニズムと良好なはんだ
接合を得るための硬化特性について解明されていないた
め、発明者らはそれらについて実験をおこなって解明
し、先に以下のように報告している。「樹脂封止一括は
んだフリップチップ接合技術」(下川一生他、7th
Symposium on Microjoining
and Assembly Technology
inElectronics" 2001 ,200
1,pp.147〜152)すなわち、発明者は、封止
樹脂に一般に酸化膜還元能力を有すると言われる酸無水
物系エポキシ樹脂を用いて、一括プロセスの開発実験を
おこなった。この酸無水物系エポキシ樹脂は、硬化反応
過程で生成するエポキシ樹脂と硬化剤との中間生成物が
還元能力を持つカルボキシル基を有している。また、加
熱により硬化促進剤から分離した有機酸もカルボキシル
基を有しており、これらが樹脂の酸化膜還元能力に寄与
していると考え、酸無水物系エポキシ樹脂の酸化膜還元
メカニズムを明確にすると共に、このプロセスに用いる
封止樹脂(以下、一括樹脂と言う)の硬化特性として樹
脂粘度に注目してはんだ融点での樹脂粘度がはんだの濡
れ性に与える影響を明らかにして、製造した封止樹脂で
の良好な初期接続性と接続信頼性を確認した。
【0019】図1は、本発明の一括プロセスのリフロー
工程における樹脂粘度変化のイメージ図である。横軸は
時間であり、縦軸は温度と粘度である。まず、はんだの
加熱を行い(図中、Aに期間)、はんだの表面酸化膜は
昇温過程で樹脂の酸化膜還元能力により還元され(図
中、Bの期間)、はんだ融点ではんだは接合する(図
中、Cの期間)。一方、封止樹脂ははんだ融点まではん
だ接合を阻害しないように硬化が進まず、はんだ接合が
完了した後に硬化反応が促進する(図中、Dの期間)。
【0020】封止樹脂としては、エポキシ樹脂をビスフ
ェノールA型(Bis−A)、酸無水物系硬化剤をメチ
ルへキサヒドロ無水フ夕ル酸(Me−HHPA)とし、
硬化促進剤であるアミンと有機酸を含めて作製した。基
本的にアミンと有機酸は塩の状態で添加している。これ
は、樹脂の硬化を促すアミンが室温で作用することを抑
制するためである。加熱によりアミンと有機酸は分離
し、アミンは硬化を進行させる作用がある。
【0021】硬化促進剤の調整により硬化速度を変えた
封止樹脂を種々の粘度で樹脂粘度とはんだの濡れ性の関
係を調べた。その結果、良好なはんだ濡れは、封止樹脂
の硬化速度にかかわらず、粘度が1.0×l0Pa・
s以下で得られた。
【0022】粘度が1.0×l0Pa・s以上の高粘
度領域ではんだの濡れ性が低下し、濡れなくなる原因
は、はんだ融点での封止樹脂の粘度が増加することによ
り、はんだがはんだと基板との間に存在する封止樹脂を
排除できなくなったためであると考えれる。
【0023】この結果、良好なはんだの濡れ性は、樹脂
の硬化特性にかかわらず、はんだ融点での粘度が1.0
×l0Pa・s以下の場合に得られることが分かっ
た。
【0024】これらの知見を基づいて、はんだ接合と樹
脂封止を一括して行う一括プロセスに適合した半導体装
置とその製造方法、ならびに半導体装置の配線基板への
実装方法を発明した。
【0025】図2は、本発明の半導体装置の断面側面図
である。パッケージの基板であるBGA用基板1のボン
ディングパッド2には、半導体素子3の電極4に形成さ
れているはんだバンプ5を介して半導体素子3がフリッ
プチップボンディングされている。BGA用基板1は、
ガラスエポキシ基板であり、そのサイズは、30mm×
30mm(厚さ:0.8mm)である。また、BGA用
基板1の半導体素子3の実装面のボンディングパッド2
には、厚さ20μm〜40μmのはんだがプリコートさ
れている。
【0026】はんだバンプ5の側面は、硬化した第1の
封止樹脂6(一括樹脂)に被覆されている。半導体素子
3とBGA用基板1との間は、硬化した第2の封止樹脂
7が充填されており、パッケージングした半導体装置1
0を形成している。なお、第1の封止樹脂6と第2の封
止樹脂7については、第1の封止樹脂6としては、酸化
膜還元能力の高い樹脂を用い、一方、第2の封止樹脂7に
ついては、接続信頼性を確保するために必要な硬化後の
物性値を持つ封止樹脂を用いている。
【0027】第1の封止樹脂6は、熱硬化性樹脂であ
り、はんだリフロー時の良好なはんだ接合を確保するた
め、酸化膜還元能力を有していることが知られる酸無水
物を硬化剤として添加したエポキシ系封止樹脂である。
その主成分の構成比は、1molのビスフェノールA型
エポキシ樹脂に対して、1.5〜2.0等量のメチルヘ
キサヒドロ無水フタル酸、1molのビスフェノールA
型エポキシ樹脂に対して0.2〜0.7wt%のアミ
ン、及び、アミンに対して15〜20等量の有機酸とな
っている。
【0028】ここで硬化剤として使用されているメチル
ヘキサヒドロ無水フタル酸を用いたエポキシ樹脂は、上
述の報告で示されているように、高い酸化膜還元能力が
確認されている。今回使用した樹脂は、はんだリフロー
時のはんだバンプ5とプリコートはんだの接合性を向上
させるために、エポキシ樹脂中に添加されている硬化剤
と、硬化促進剤の抑制剤として添加されている有機酸の
添加量を増加し、封止樹脂の酸化膜還元能力を向上させ
たものである。
【0029】第2の封止樹脂7は、フリップチップ実装
用の封止樹脂として、一般に用いられている熱硬化性樹
脂である無溶剤系のエポキシ系封止樹脂であり、その主
成分は以下のとおりである。 ビスフェノールA型エポキシ樹脂 10〜20wt% 脂環式エポキシ樹脂 10〜20wt% ビフェニル型エポキシ樹脂 10〜20wt% 硬化剤(酸無水物) 25〜35wt% フィラー(二酸化珪素) 10〜30wt% フィラー(黒鉛) 1wt%以下 つまり、第1の封止樹脂6にはんだバンプ5に対して、
酸化膜還元能力の高い樹脂を用い、第2の封止樹脂7に
硬化後の機械的強度が高く、吸水性の低い樹脂を用いて
いる。それにより、半導体装置10の良好な初期接続性
を確保するとともに、接続後の電気的な接続信頼性を確
保できる。なお、第1の封止樹脂6に高い酸化膜還元能
力を与えるため、硬化剤、有機酸を過剰に添加すること
により、ガラス転移点、吸水率などの硬化後の物性値が
低下した場合でも、第2の樹脂が十分な硬化後の物性値
を有しているため、半導体装置10の電気的な接続信頼
性には問題は発生しない。
【0030】次に、第1の封止樹脂6および第2の封止
樹脂7の粘度について説明する。半導体装置10の製造
工程のうち、第1の封止樹脂6および第2の封止樹脂7
がまだ硬化していない流体の状態の工程では、もし、第
1の封止樹脂6および第2の封止樹脂7の粘度がどちら
も低い場合、もしくは、どちらも高い場合には、はんだ
リフローを行う加熱装置への搬送する際に、搬送時の振
動で半導体素子3とBGA用基板1が位置ずれし易くな
る。しかし、第1の封止樹脂6に粘度の高い樹脂を使用
することにより、第1の封止樹脂6のタック力(粘性保
持力)により、マウンタのマウント荷重を開放したとき
の樹脂の表面張力による半導体素子3の浮きを抑制する
とともに、第2の封止樹脂7に粘度の低い樹脂を使用し
て、マウント荷重の開放時の表面張力による半導体素子
3の浮きを抑えることにより、加熱装置への搬送の際の
振動による位置ずれを防止することができる。
【0031】また、第1の封止樹脂6の硬化前の粘度
を、第2の封止樹脂7の硬化前の粘度よりも高くするこ
とにより、第1の封止樹脂6をはんだバンプ5とプリコ
ートはんだの接合界面に供給することが可能となる。両
樹脂6、7の粘度の一例は、第1の封止樹脂6が8Pa
・sであり、第2の封止樹脂7が2Pa・sである。
【0032】また、使用した第1の封止樹脂6、第2の
封止樹脂7は、上述した実施の形態と成分の異なる封止
樹脂を用いてもよく、また、BGA用基板1などの材質
は、セラミック基板等の材質の基板を使用してもよい。
【0033】また、使用したBGA用基板1の半導体素
子3に対する実装面のボンディングパッド2は、金プリ
コート等や他の表面処理がなされているものを使用して
もよい。
【0034】なお、上述の場合は、BGA用基板1に半
導体素子3を実装して半導体装置10を形成したが、こ
の半導体装置10を同様の接続構造で、図3に示すよう
に、配線基板15に実装構造を形成することもできる。
すなわち、その場合は、上述の説明において、半導体素子
3を半導体装置10に置き換え、BGA用基板1を配線
基板15に置き換えればよい。それにより、半導体装置
10が配線基板15に、第1の封止樹脂6が被覆された
はんだバンプ4を介して接合され、半導体装置10と配
線基板15の間は、第2の封止樹脂7で充填されて形成
されている半導体装置10の配線基板15への実装構造
となる。なお、図3においては、図2と同一機能部分に
は同一符号を付して、個々の説明を省略する。
【0035】次に、本発明の半導体装置10の製造方法
について説明する。図4(a)〜(d)は本発明の半導
体装置10の製造工程を示す模式図である。
【0036】まず、図4(a)に示すように、第1の封
止樹脂6が均一厚さにスキージングされたステージ11
に、マウンタ(不図示)のヘッド12に保持された半導
体素子3を下降させ、半導体素子3の電極4に形成され
ているはんだバンプ5を第1の封止樹脂6に押し当て、
はんだバンプ5の外周に第1の封止樹脂6を供給する。
このはんだバンプ5は、直径がφ100μmで、ピッチ
が250μm〜500μm程度である。このとき用いた
半導体素子3のサイズの一例は、10mm×10mm
(厚さ:0.6mm)である。使用した第1の封止樹脂
6は、はんだリフロー時の良好なはんだ接合を確保する
ため、酸化膜還元能力を有していることが知られる酸無
水物を硬化剤として添加したエポキシ系封止樹脂であ
る。
【0037】次に、図4(b)に示すように、BGA用
基板1の上にディスペンサ13により第2の封止樹脂7
を24mg程度供給する。なお、ボンディングパッド2
にはプリコートはんだ8がコーティングされている。ま
た、BGA用基板1への第2の封止樹脂7の供給には、
ディスペンサ13による供給方法以外には印刷法による
供給方法を用いてもよい。
【0038】次に図4(c)に示すように、BGA用基
板1に第2の封止樹脂7の塗布後、マウンタのヘッド1
2を下降させて半導体素子3のはんだバンプ5をBGA
用基板1のボンディングパッド2にマウントする。マウ
ント時の荷重は、5gf/bumpとなるように設定し
ている。
【0039】このとき用いた粘度の一例は、第1の封止
樹脂6が8Pa・sであり、第2の封止樹脂7が2Pa
・sである。マウントの際は、第1の封止樹脂6の粘度
が第2の封止樹脂7の粘度よりも高いので、はんだバン
プ5の下降と共に第2の封止樹脂7は、はんだバンプ5
にコーティングされている第1の封止樹脂6により排除
されて、第1の封止樹脂6の外側に流動する。また、は
んだバンプ5とボンディングパッド2が接触する際に
は、マウント時の加重により、はんだバンプ5の外周に付
着していた第1の封止樹脂6は排除されて、はんだバン
プ5とボンディングパッド2が直接接触する。
【0040】その後、図4(d)に示すように、半導体素
子3をBGA用基板1にマウントした後、半導体素子3
をマウントしたBGA用基板1をリフロー炉(不図示)
に通す。リフロー炉での加熱条件の一例は、室温から2
00℃まで2分間で一定速度昇温した後200℃で2分
間保持するプロファイルである。このはんだリフロー時
の加熱によりはんだずけがなされるとともに、第1の封
止樹脂6ならびに第2の封止樹脂7の仮硬化も同時に行
うことができる。
【0041】リフロー炉を通した後、樹脂を完全に硬化
させるためオーブン(不図示)での加熱を行う。その際
の加熱・本硬化条件は、はんだが溶融しない程度の温
度、例えば、150℃で1時間程度である。これらの工
程により、図2に示すような半導体装置10が形成でき
る。
【0042】半導体装置10の配線基板15への実装方
法については、図4(a)〜(d)に示した半導体装置
10の製造方法の説明において、半導体素子3を半導体
装置10に置き換え、BGA用基板1を配線基板15に
置き換えて適用する。
【0043】以上に説明したように、上述の実施の形態
によれば、半導体素子3とBGA用基板1、および半導
体装置10と配線基板15との間で良好なはんだ接合性
を得られるとともに、充填された封止樹脂7の硬化後の
物性値により高い電気的な接続信頼性を確保できる。
【0044】また、半導体素子3もしくは半導体装置1
0を、それぞれの基板にはんだフリップチップ実装する
製造工程において、フラックスの洗浄工程と封止樹脂の
浸透工程を削減することができるので、材料コストを削
減できるとともに、製造工程での高い生産性の確保が可
能になる。
【0045】
【発明の効果】本発明によれば、低コストで電気的な信
頼性の高い半導体装置が得られる。
【0046】また、フラックスの洗浄工程と封止樹脂の
浸透工程を削減した半導体装置の製造方法や、半導体装
置の配線基板への実装方法が可能になった。
【図面の簡単な説明】
【図1】本発明の一括プロセスのリフロー工程における
樹脂粘度変化のイメージ図。
【図2】本発明の半導体装置の構成断面図。
【図3】本発明の半導体装置の配線基板への実装構造の
構成断面図。
【図4】(a)〜(d)は、本発明の半導体装置の製造
方法の模式図。
【符号の説明】
1…BGA用基板、2…ボンディングパッド、3…半導
体素子、4…電極、5…はんだバンプ、6…第1の封止
樹脂、7…第2の封止樹脂、10…半導体装置、15…
配線基板
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M109 AA02 BA03 CA05 CA07 DB15 EA02 EB02 EC07 5F044 LL04 LL11 RR17 RR18 RR19 5F061 AA02 CA05 CA07 CB03 CB13

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板に形成されたボンディングパッドに
    半導体素子の電極がはんだバンプを介してはんだ接合さ
    れ、前記半導体素子と前記基板との間が封止樹脂によっ
    て充填硬化されている半導体装置において、 前記はんだパンプは第1の封止樹脂により被覆され、前
    記半導体素子と前記基板との間は第2の封止樹脂により
    充填されていることを特徴とする半導体装置。
  2. 【請求項2】 前記第1の封止樹脂は、酸無水物を硬化
    剤として添加したエポキシ系封止樹脂であることを特徴
    とする請求項1記載の半導体装置。
  3. 【請求項3】 半導体素子の電極に形成されたはんだバ
    ンプを第1の封止樹脂により被覆する被覆工程と、基板
    に第2の封止樹脂を供給する樹脂供給工程と、 前記被覆工程が終了した前記半導体素子を前記第2の封
    止樹脂の供給が終了した前記基板にマウントするマウン
    ト工程と、前記マウント工程後に前記はんだバンプをリ
    フローするリフロー工程とを有することを特徴とする半
    導体装置の製造方法。
  4. 【請求項4】 前記はんだバンプに第1の封止樹脂を被
    覆する被覆工程は、前記第1の封止樹脂が均一厚さにス
    キージングされたステージに前記はんだバンプを押し付
    けることにより行うことを特徴とする請求項3記載の半
    導体装置の製造方法。
JP2001297416A 2001-09-27 2001-09-27 半導体装置とその製造方法 Pending JP2003100810A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001297416A JP2003100810A (ja) 2001-09-27 2001-09-27 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001297416A JP2003100810A (ja) 2001-09-27 2001-09-27 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2003100810A true JP2003100810A (ja) 2003-04-04

Family

ID=19118502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001297416A Pending JP2003100810A (ja) 2001-09-27 2001-09-27 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2003100810A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123478A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法とフリップチップ実装装置及びフリップチップ実装体
JP2011176050A (ja) * 2010-02-23 2011-09-08 Panasonic Electric Works Co Ltd 半導体部品の実装方法及び半導体部品の実装構造
JP2012084845A (ja) * 2010-09-16 2012-04-26 Tamura Seisakusho Co Ltd パッケージ部品の接合方法およびその方法に用いる熱硬化性樹脂組成物
WO2013103473A1 (en) 2012-01-06 2013-07-11 Micron Technology, Inc. Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias
KR20130097099A (ko) * 2012-02-23 2013-09-02 가부시키가이샤 다무라 세이사쿠쇼 열경화성 수지 조성물
JP2013219393A (ja) * 2013-07-12 2013-10-24 Panasonic Corp 半導体部品の実装構造
CN104779232A (zh) * 2014-01-13 2015-07-15 台湾积体电路制造股份有限公司 通过预形成的金属引脚的封装
WO2016016916A1 (ja) * 2014-07-29 2016-02-04 パナソニックIpマネジメント株式会社 半導体部品とそれを用いた半導体実装品、半導体実装品の製造方法
US9925612B2 (en) 2014-07-29 2018-03-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor component, semiconductor-mounted product including the component, and method of producing the product
CN112786567A (zh) * 2021-01-12 2021-05-11 杰群电子科技(东莞)有限公司 一种半导体功率模组及半导体功率模组的封装方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123478A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法とフリップチップ実装装置及びフリップチップ実装体
US7875496B2 (en) 2005-05-17 2011-01-25 Panasonic Corporation Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
JP2011176050A (ja) * 2010-02-23 2011-09-08 Panasonic Electric Works Co Ltd 半導体部品の実装方法及び半導体部品の実装構造
JP2012084845A (ja) * 2010-09-16 2012-04-26 Tamura Seisakusho Co Ltd パッケージ部品の接合方法およびその方法に用いる熱硬化性樹脂組成物
CN104081520A (zh) * 2012-01-06 2014-10-01 美光科技公司 具有衬底穿孔的集成电路构造及形成具有衬底穿孔的集成电路构造的方法
WO2013103473A1 (en) 2012-01-06 2013-07-11 Micron Technology, Inc. Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias
EP2801111A4 (en) * 2012-01-06 2015-09-23 Micron Technology Inc INTEGRATED CIRCUIT CONSTRUCTIONS WITH SUBSTRATE PASSAGES AND METHOD FOR GENERATING INTEGRATED CIRCUIT CONSTRUCTIONS WITH SUBSTRATE PASSAGES
KR20130097099A (ko) * 2012-02-23 2013-09-02 가부시키가이샤 다무라 세이사쿠쇼 열경화성 수지 조성물
JP2013173819A (ja) * 2012-02-23 2013-09-05 Tamura Seisakusho Co Ltd 熱硬化性樹脂組成物
KR102000006B1 (ko) * 2012-02-23 2019-07-15 가부시키가이샤 다무라 세이사쿠쇼 열경화성 수지 조성물
JP2013219393A (ja) * 2013-07-12 2013-10-24 Panasonic Corp 半導体部品の実装構造
CN104779232A (zh) * 2014-01-13 2015-07-15 台湾积体电路制造股份有限公司 通过预形成的金属引脚的封装
US9929118B2 (en) 2014-01-13 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging through pre-formed metal pins
US10734345B2 (en) 2014-01-13 2020-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging through pre-formed metal pins
WO2016016916A1 (ja) * 2014-07-29 2016-02-04 パナソニックIpマネジメント株式会社 半導体部品とそれを用いた半導体実装品、半導体実装品の製造方法
US9925612B2 (en) 2014-07-29 2018-03-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor component, semiconductor-mounted product including the component, and method of producing the product
CN112786567A (zh) * 2021-01-12 2021-05-11 杰群电子科技(东莞)有限公司 一种半导体功率模组及半导体功率模组的封装方法

Similar Documents

Publication Publication Date Title
JP4659262B2 (ja) 電子部品の実装方法及びペースト材料
JP5387874B2 (ja) 液状封止樹脂組成物を用いた半導体装置の製造方法
JP4605155B2 (ja) 半導体装置及びその製造方法
US7000821B2 (en) Method and apparatus for improving an integrated circuit device
US6373142B1 (en) Method of adding filler into a non-filled underfill system by using a highly filled fillet
US7026188B2 (en) Electronic device and method for manufacturing the same
WO2009096216A1 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JP5569676B2 (ja) 電子部品の実装方法
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
JP2003100810A (ja) 半導体装置とその製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP3836349B2 (ja) 半導体装置およびその製造方法
JP2009099669A (ja) 電子部品の実装構造および実装方法
JP2003258034A (ja) 多層配線基体の製造方法および多層配線基体
JP2005026579A (ja) ハンダバンプ付き電子部品の実装方法およびこれに用いるフラックスフィル
JP2003100809A (ja) フリップチップ実装方法
JP2001284382A (ja) はんだバンプ形成方法、フリップチップ実装方法及び実装構造体
JP3732148B2 (ja) 半導体装置の製造方法及び半導体装置
JP2007059638A (ja) 半導体装置およびその製造方法
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
JP3565092B2 (ja) 半導体装置の製造方法
JPH09246319A (ja) フリップチップ実装方法
JPH11168116A (ja) 半導体チップ用電極バンプ