JP2003258034A - 多層配線基体の製造方法および多層配線基体 - Google Patents

多層配線基体の製造方法および多層配線基体

Info

Publication number
JP2003258034A
JP2003258034A JP2002060526A JP2002060526A JP2003258034A JP 2003258034 A JP2003258034 A JP 2003258034A JP 2002060526 A JP2002060526 A JP 2002060526A JP 2002060526 A JP2002060526 A JP 2002060526A JP 2003258034 A JP2003258034 A JP 2003258034A
Authority
JP
Japan
Prior art keywords
wiring substrate
bump
electrode
wiring
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002060526A
Other languages
English (en)
Inventor
Yasumichi Hatanaka
康道 畑中
Hirofumi Fujioka
弘文 藤岡
Tsuneo Hamaguchi
恒夫 濱口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002060526A priority Critical patent/JP2003258034A/ja
Publication of JP2003258034A publication Critical patent/JP2003258034A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 接合部に良好な固相拡散層を形成して電気的
接続の信頼性を向上させることが可能な多層配線基体の
製造方法および多層配線基体を提供する。 【解決手段】 第１の半導体チップ１と第２の半導体チ
ップ２とを圧着するときに、熱硬化性樹脂層５の粘度が
０.３〜８０Ｐａ・ｓとなるように設定されており、バ
ンプ３とそのバンプ３と接触する接触部とを加熱して固
相拡散により接合部を形成するとともに、接合部の形成
が完了するまでは熱硬化性樹脂層５がゲル化しないよう
にした。それにより、熱硬化性樹脂層５を噛み込むこと
なく接合部を形成することができるとともに、良好な固
相拡散層を形成して電気的接続の信頼性を向上させるこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、多層配線基体の
製造方法および多層配線基体に関し、特に、半導体チッ
プ、配線基板などの複数枚の配線基体を縦方向に積層し
て、配線基体の電極同士を電気的に接続する多層配線基
体の製造方法およびその製造方法により製造された多層
配線基体に関するものである。
【０００２】
【従来の技術】近年の電子機器の小形化および高密度化
に伴った、電子機器を構成する電子部品の実装技術の革
新は目覚ましく、半導体装置や多層配線基板などの電子
部品においても、小型化および高密度実装を可能とする
半導体チップや配線基板のような配線基体同士を相互に
接続する技術の重要性が高まってきている。
【０００３】かかる状況下、半導体装置や多層配線基板
などの電子部品の製造方法においては、小形化、多ピン
化、高速化等の要求があるため、配線基体の所定の位置
に複数のバンプを形成し、このバンプと、相対する位置
に形成された配線基体上の電極の接続部とを直接接続す
る、いわゆる、フリップチップ接続方法の採用が行なわ
れはじめている。
【０００４】さらに、フリップチップ接合において、半
導体チップや配線基板のような配線基体同士の接続を固
層拡散による金属結合により接合して、その接続の信頼
性の向上が図られている。
【０００５】固層拡散による金属結合により接合可能な
フリップチップ接続方法としては、次に示すような熱圧
着工法がある。
【０００６】まず、半導体チップに形成されている電極
パッド上に形成された金から成るバンプと、配線基板上
に形成された金から成る電極パッドとの位置合わせを行
い、半導体チップを配線基板に加圧すると同時に加熱す
る。それにより、バンプと配線基板上の電極パッドとの
界面にて、熱圧着による金−金・固相拡散が生じ、半導
体チップと配線基板とは接合される。
【０００７】次に、半導体チップと配線基板との間隙
に、ディスペンサによりアンダーフィルを注入した後ア
ンダーフィル樹脂を硬化させる。この熱圧着によるフリ
ップチップ接続工法では、金属の固相拡散による金属接
合の形成が可能となる。
【０００８】しかしながら、接合後に行う半導体チップ
と配線基板との間隙へのアンダーフィルの充填は、ディ
スペンサにより、半導体チップの側部に所定量のアンダ
ーフィルを、毛細管現象を利用して流し込むことにより
行われており、かなりの時間を必要とし、製品の生産効
率の低下の原因となるものであった。
【０００９】また、アンダーフィルは半導体チップと配
線基板との間隙に充填するため低粘度の液状樹脂である
必要から、使用できる樹脂の種類やシリカ等の充填剤の
充填量に制約を受け、高品質および高信頼性のアンダー
フィルを得るのが困難であった。
【００１０】このような問題点を改善する固層拡散によ
る金属結合により接合可能なフリップチップ接続方法と
して、例えば、特開平１０−３３５３７３号公報に記載
されるような超音波併用熱圧着工法がある。以下、超音
波熱圧着法を説明する。
【００１１】まず、電極を有する配線基板上に、電極を
覆う樹脂にてなる接着剤を配設し、接着剤を所望の粘度
とし、電極と相対する突起電極を有する半導体チップと
配線基板とを加熱状態にて圧着して、電極と突起電極と
を接触させ、電極と突起電極との接触箇所に超音波振動
を印加し、接触箇所に固相拡散による接合部を形成し
て、半導体チップと配線基板とを接合した後、接触個所
の接着剤を硬化させる。
【００１２】このような半導体装置の製造方法により、
生産性よく、半導体チップと配線基板との接合を安定し
て行うことができる。
【００１３】
【発明が解決しようとする課題】しかしながら、加熱状
態で電極と突起電極とを接触させ、電極と突起電極との
接触箇所に超音波振動を印加するため、固層拡散にて成
る接合部は形成可能であるが、接合条件によっては半導
体チップと突起電極の接合部にクラックなどの損傷が発
生して信頼性が低下する可能性があり接続信頼性の点で
改善すべき問題点があった。
【００１４】また、加熱状態で電極と突起電極とを接触
させ、電極と突起電極との接触箇所に超音波振動を印加
するため、半導体チップと配線基板が位置ずれを生じ、
半導体チップの配線基板への搭載精度が低下する可能性
があり搭載精度の点で改善すべき問題点があった。
【００１５】超音波振動を併用せず熱圧着にて接合する
方法では、接合後に行う半導体チップと配線基板との間
隙へのアンダーフィルの充填が必要で生産効率低下の原
因となるものであった。また、アンダーフィルは半導体
チップと配線基板との間隙に充填するため低粘度の液状
樹脂である必要から、使用できる樹脂の種類やシリカ等
の充填剤の充填量に制約を受け、高品質および高信頼性
のアンダーフィルを得るのが困難であった。
【００１６】超音波振動と熱を併用する接合方法では、
加熱状態で電極と突起電極とを接触させ、電極と突起電
極との接触箇所に超音波振動を印加するため、固層拡散
にて成る接合部は形成可能であるが、接合条件によって
は半導体チップと突起電極の接合部にクラックなどの損
傷が発生して信頼性が低下する可能性があり接続信頼性
の点で改善すべき問題点があるものであった。
【００１７】また、加熱状態で電極と突起電極とを接触
させ、電極と突起電極との接触箇所に超音波振動を印加
するため、半導体チップと配線基板が超音波振動の印加
により位置ずれを生じ、半導体チップの配線基板への搭
載精度が低下する可能性があり搭載精度の点で改善すべ
き問題点があるものであった。
【００１８】特に、パンプが狭ピッチ化することにより
配線基板の配線が細くなり、バンプの外形幅がその対向
部の電極配線幅よりも大きい場合、搭載精度が悪いと接
合性が低下する可能性があり改善すべき問題点があるも
のであった。
【００１９】本発明は、上述したような従来の問題点を
解決するためになされたものであり、その目的は、配線
基体間が互いに電気的接続された多層配線基体におい
て、容易で効率的に電気的接続の信頼性向上を図るとと
もに、精度良く配線基体同士を電気的に接合することが
可能な多層配線基体の製造方法およびその製造方法を適
用することが可能な多層配線基体を提供することであ
る。
【００２０】
【課題を解決するための手段】本発明の多層配線基体の
製造方法は、第１の配線基体の表面に形成された第１の
電極および第２の配線基体の表面に形成された第２の電
極のうち少なくともいずれか一方上に第１のバンプを形
成する第１の工程と、第１の配線基体の第の１電極が形
成されている側の主表面および第２の配線基体の第２の
電極が形成されている側の主表面のうち少なくともいず
れか一方上に熱硬化性樹脂層を形成する第２の工程と、
第１の配線基体と第２の配線基体とを互いに圧着し、第
１のバンプを介して第１の電極と第２の電極とを電気的
に接続する第３の工程と、熱硬化性樹脂層を硬化させ
て、第１の配線基体と第２の配線基体とを固着する第４
の工程とを備えた多層配線基体の製造方法であって、第
３の工程においては、第１の配線基体と第２の配線基体
とを圧着するときの熱硬化性樹脂層の粘度が０.３〜８
０Ｐａ・ｓとなるように設定されており、第１のバンプ
と第１のバンプと接触する接触部とを加熱して固相拡散
により接合部を形成するとともに、接合部の形成が完了
するまでは熱硬化性樹脂層がゲル化しないようにした。
【００２１】本発明の多層配線基体の製造方法は、第３
の工程において、接合部を温度条件が１６０〜３００℃
の範囲での加熱により形成することが望ましい。
【００２２】本発明の多層配線基体の製造方法は、第３
の工程において、バンプの幅がバンプに対向する電極の
幅よりも大きくなっている。
【００２３】本発明の多層配線基体の製造方法は、第１
の工程において、第１の電極および第２の電極の他方上
に第２のバンプを形成し、第２の工程において、第１の
バンプおよび第２のバンプのうち少なくともいずれか一
方を覆う熱硬化性樹脂層を形成し、第３の工程におい
て、第１のバンプと第２のバンプとの間で接合部を形成
してもよい。
【００２４】本発明の多層配線基体の製造方法は、第３
の工程において、第１の配線基体および第２の配線基板
のうち少なくともいずれか一方が、有機材料を主成分と
する配線基板であり、かつ、接合部を形成するために加
熱するときに、ヤング率が１０〜３０ＧＰａとなるよう
に設定されていてもよい。
【００２５】本発明の多層配線基体は、第１の配線基体
の表面に形成された第１の電極と、第２の配線基体の表
面に形成された第２の電極とがバンプを介して接続され
るとともに、第１の配線基体と第２の配線基体との間に
介在する熱硬化性樹脂層により第１の配線基体と第２の
配線基体とが固着された多層配線基体であって、第１の
配線基体と第２の配線基体とが互いに圧着され、第１の
バンプを介して第１の電極と第２の電極とが電気的に接
続されており、バンプの幅がバンプが対向する第１の電
極および第２の電極のうち少なくともいずれか一方の幅
よりも大きくてもよい。
【００２６】本発明の多層配線基体は、第１の配線基体
の表面に形成された第１の電極と、第２の配線基体の表
面に形成された第２の電極とがバンプを介して接続され
るとともに、第１の配線基体と第２の配線基体との間に
介在する熱硬化性樹脂層により第１の配線基体と第２の
配線基体とが固着された多層配線基体であって、第１の
配線基体と第２の配線基体とが互いに圧着され、第１の
バンプを介して第１の電極と第２の電極とが電気的に接
続されており、第１の配線基体および第２の配線基板の
うち少なくともいずれか一方が、有機材料を主成分とす
る配線基板であり、かつ、接合部を形成するために加熱
するときに、ヤング率が１０〜３０ＧＰａとなるように
構成されている。
【００２７】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態の多層配線基体の製造方法を説明する。
【００２８】実施の形態１.以下、この発明の実施の形
態の多層配線基体の製造方法について図に基づいて説明
する。図１は、この発明の実施の形態１による多層配線
基体の製造方法のうち、２枚の半導体チップを接合する
方法を説明するための断面図である。
【００２９】図１において、１は第１の半導体チップを
示しており、２は第２の半導体チップを示している。ま
た、３は第１の半導体チップ１の電極パッド（図示せ
ず）上に形成された金から成るバンプを示しており、４
は第２の半導体チップ２上の表層が金の電極パッドを示
している。さらに、５は熱硬化性樹脂層を示しており、
６は加熱機能を有するヘッドを示している。またさら
に、７は加熱ステージ示しており、８はオーブンを示し
ている。
【００３０】まず、第１の半導体チップ１表面に形成さ
れた電極パッド４上に金製のバンプ３をワイヤボンディ
ング法にて形成する。ここで、第２の半導体チップ２
（例えば８ｍｍ四角シリコンチップ）より小さい第１の
半導体チップ１には、例えば５ｍｍ四角シリコンチップ
であり表面に複数（９６個）のバンプ３が形成されてい
る。また、第２の半導体チップ２の表面には、このバン
プ３の相対する位置に同数の表層が金の電極パッド４が
形成されている。
【００３１】次に、図１（ａ）に示すように、一方の半
導体チップ、この場合第２の半導体チップ２上に形成さ
れた電極パッド４を覆うように、例えば、樹脂成分（エ
ポキシ樹脂、フェノール樹脂および熱可塑性樹脂）６５
重量％、充填剤（球状溶融シリカ：最大粒径５μｍ、平
均粒径が０．５μｍ）３５重量％、を含む熱硬化性樹脂
シート（１５０℃での粘度１５Ｐａ・ｓ、２４０℃での
ゲルタイム２０秒、ガラス転移温度１２０℃、ガラス転
移温度以下の熱膨張係数が４０ｐｐｍ／℃）を圧着する
ことにより熱硬化性樹脂層５を形成する。
【００３２】次に、熱硬化性樹脂層５を形成した第２の
半導体チップ２を、例えば１５０℃に設定した加熱ステ
ージ７に位置決めして固定し、所定時間、例えば３０秒
間保持する。また、バンプ３のみを形成した第１の半導
体チップ１を例えば１５０℃に設定したヘッド６に位置
決めして固定する。
【００３３】これにより、第２の半導体チップ２が加熱
ステージ７で加熱されて、第２の半導体チップ２上に形
成した熱硬化性樹脂層５は溶融して粘度が約１５Ｐａ・
ｓとなる。さらに、熱硬化性樹脂層５中に残存溶剤や吸
湿した水が存在する場合は加熱により排出される。
【００３４】なお、図１（ｂ）に示すヘッド６および加
熱ステージ７を備えて第１および第２の半導体チップ
１，２相互の接合を行う装置は、特に制限はないが位置
決め精度、加熱機能を備えることからフリップチップボ
ンダーが望ましい。
【００３５】次に、ヘッド６を動かし、所定の位置に第
１の半導体チップ１と第２の半導体チップ２とを対向配
置し、ヘッド６に固定した第１の半導体チップ１のバン
プ３と加熱ステージ７に固定した第２の半導体チップ２
の電極パッド４とを接触させる。このとき、熱硬化性樹
脂層５は溶融して粘度が約１５Ｐａ・ｓとなっているた
め、熱硬化性樹脂層５を噛み込むことなく第１の半導体
チップ１のバンプ３と第２の半導体チップ２の電極パッ
ド４とが接触する。
【００３６】続いて、加熱状態を保持したまま、第１の
半導体チップ１の上からヘッド６で加圧し、荷重が、例
えば５Ｋｇ／半導体チップに達したときに、速やかにヘ
ッド６を昇温して例えば２６０℃で１０秒間、ヘッド６
により第１の半導体チップ１を加熱する。この加熱条件
では、ヘッド６を介して第１および第２の半導体チップ
１，２の接触部が２４０℃に加熱される。この加圧、加
熱により第１の半導体チップ１の金バンプ３と、第２の
半導体チップ２の電極パッド４の表面の金メッキが固相
拡散層を形成して金属結合により接合される。
【００３７】ここで、熱硬化性樹脂層５は１５０℃での
粘度約１５Ｐａ・ｓかつ２４０℃でのゲルタイムが２０
秒であるため、バンプ接合部を加圧、加熱中において熱
硬化性樹脂層５はゲル化することなく接合に最適な粘度
を保持しており、熱硬化性樹脂層５が介在した状態でも
固相拡散層を形成することにより、図１（ｃ）に示すよ
うに、信頼性の高い電気的接続が可能となる。
【００３８】次に、図１（ｄ）に示すように、接合され
た第１および第２の半導体チップ１、２を、例えば１７
０℃に設定したオーブン中で２時間程度加熱し、熱硬化
性樹脂層５を硬化させる。
【００３９】上記の条件での製造方法によれば、第１お
よび第２の半導体チップ１，２の接合までに熱硬化性樹
脂層５を形成した第２の半導体チップ２を１５０℃で３
０秒間加熱することにより、第２の半導体チップ２に形
成した熱硬化性樹脂層５を均一な温度とし、熱硬化性樹
脂層５は接合に適した粘度約１５Ｐａ・ｓとなる。この
ため、バンプ３と電極パッド４との間に熱硬化性樹脂層
５を噛み込むことなく接合が可能となり、しかも熱硬化
性樹脂層５にボイドが発生せず信頼性の高い半導体装置
が得られる。
【００４０】さらに、熱硬化性樹脂層５は第１および第
２の半導体チップ１，２の加熱接合時の温度２４０℃で
は２０秒間ゲル化しないため、熱硬化性樹脂層５がバン
プ３を変形可能な粘度を保持した状態であるため、固相
拡散層を形成して電気的接続の信頼性が高い半導体装置
が得られる。
【００４１】熱硬化性樹脂層５を介して熱圧着によりバ
ンプ３と電極パッド４との間で固相拡散層を形成して金
属結合により接合可能であったか等の接合性評価は以下
（Ａ）〜（Ｅ）の手順で行った。
【００４２】（Ａ） 接合後の第１および第２の半導体
チップ１，２の複合体をテトラヒドロフランの有機溶剤
中に浸漬し、熱硬化性樹脂層５を溶解する。
【００４３】（Ｂ） 水酸化カリウム水溶液に熱硬化性
樹脂層５を溶解した半導体チップ複合体を浸漬し、第１
の半導体チップ１の電極パッド４を構成するアルミパッ
ドを溶解し、バンプ３と電極パッド４との接合部にダメ
ージを与えずに第１の半導体チップ１を取り外す。
【００４４】（Ｃ） 転写されたバンプ３の高さおよび
バンプ３の接合位置ずれを測定する。
【００４５】（Ｄ） 第２の半導体チップ２に転写され
たバンプ３のバンプシェア強度を測定する。
【００４６】（Ｅ） 顕微鏡にて（Ｂ）にて取り外した
第２の半導体チップ２の電極パッド４のクラック等の損
傷発生の有無を観察する。
【００４７】以上の評価により、第１の半導体チップ１
に形成した全てのバンプ３が第２の半導体チップ２に転
写され、かつバンプシェア強度がすべて２０ｇｆ／バン
プ以上であることにより固層拡散よる金属結合形成を確
認した。
【００４８】また、転写されたバンプ３の高さは、２０
〜３０μｍでバンプ３の形成時の５０〜６０μｍから加
圧により効果的に変形していることが確認できた。さら
に、第２の半導体チップ２の電極パッド４にはクラック
等の損傷は観察されなかった。バンプ３の位置ずれに関
してもないことを確認した。
【００４９】上記のような熱硬化性樹脂層５を介して熱
圧着によりバンプ３と電極パッド４との間で固相拡散層
を形成して金属結合により接合するためには以下の
（１）〜（３）条件が必要である。
【００５０】（１） 図１（ｂ），（ｃ）を用いて説明
した工程において、熱硬化性樹脂層５が噛み込みなく第
１の半導体チップ１のバンプ３と第２の半導体チップ２
の電極パッド４とを接触させるため、バンプ３と電極パ
ッド４との間の熱硬化性樹脂層５を流動させ排斥する。
【００５１】熱硬化性樹脂層５を第１の半導体チップ１
のバンプ３と第２の半導体チップ２の電極パッド４との
間から流動させ排斥するためには、接触時に熱硬化性樹
脂層５の粘度を８０Ｐａ・ｓ以下にする必要がある。ま
た、粘度が低すぎると、熱硬化性樹脂層５にボイドが発
生しやすくなったり、不要な部分にまで流れ広がるた
め、熱硬化性樹脂層５の粘度を０．３Ｐａ・ｓ以上にす
る必要がある。
【００５２】（２） 図１（ｃ）を用いて説明した工程
において、ヘッド６により加圧によりバンプ３を変形さ
せ、このバンプ３の変形によりバンプ３の表面に清浄な
新生面を出すことにより固層拡散層による金属接合を形
成する。
【００５３】熱硬化性樹脂層５がゲル化して流動しなく
なると、バンプ３に荷重をかけバンプ３を変形させるこ
とができなくなるため、接合部の形成完了まで熱硬化性
樹脂層５がゲル化しないようにする必要がある。
【００５４】（３） 図１（ｃ）を用いて説明した工程
において、固層拡散層による金属接合を形成するの必要
な熱エネルギーを加える。
【００５５】加熱温度としては接合部の温度を１６０℃
以上とする必要がある。また、熱硬化性樹脂層５や基板
の熱による劣化を予防するため３００℃以下とする必要
がある。
【００５６】また、この実施の形態の多層配線基体の製
造方法では、熱硬化性樹脂層５として樹脂成分（エポキ
シ樹脂、フェノール樹脂および熱可塑性樹脂）３５重量
％、充填剤（球状溶融シリカ：最大粒径５μｍ、平均粒
径が０.５μｍ）６５重量％含む熱硬化性樹脂シートを
用いた。
【００５７】エポキシ樹脂は、熱硬化性を有する接着剤
として半導体分野で広く用いられており、エポキシ樹脂
の硬化剤となるフェノール樹脂を含むことにより、効果
的に熱硬化させると共に、硬化後の耐湿性が良好とな
る。また、熱可塑性樹脂を配合することにより、熱硬化
性樹脂シートの割れやタック性を防止可能となる。
【００５８】さらに、熱硬化性樹脂層５は、充填剤を含
むことにより、熱膨張係数を小さくし、吸水性を低減す
る効果がある。この充填剤として球状の溶融シリカを用
いたため、機械的強度が向上すると共に、球状であるこ
とから流動性も付与できる。このため、第１および第２
の半導体チップ１，２の接合の信頼性が良好となり、信
頼性の高い半導体装置が得られる。
【００５９】この実施の形態の多層配線基体の製造方法
に用いるエポキシ樹脂としては、１分子中に２個以上の
エポキシ基をもつエポキシ樹脂であれば特に制限はない
が、たとえば、ビスフェノールＡ型エポキシ樹脂、ビス
フェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポ
キシ、ビスフェノールＡＤ型エポキシ樹脂、ジアリルビ
スフェノールＡ型エポキシ樹脂、ジアリルビスフェノー
ルＦ型エポキシ樹脂、ジアリルビスフェノールＡＤ型エ
ポキシ樹脂、テトラメチルビフェノール型エポキシ樹
脂、ビフェノール型エポキシ樹脂、シクロペンタジエン
型エポキシ樹脂、テルペンフェノール型エポキシ樹脂、
テトラブロムビスフェノールＡ型エポキシ樹脂、フェノ
ールノボラック型エポキシ樹脂、クレゾールノボラック
型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、
環式脂肪族エポキシ樹脂、グリシジルエステルエポキシ
樹脂および複素環式エポキシ樹脂等があり、単独または
その混合物が挙げられる。
【００６０】また、この実施の形態の多層配線基体の製
造方法に用いるフェノール樹脂としては、フェノール性
水酸基を２個以上含むものが、熱硬化性樹脂層５におけ
る硬化樹脂の架橋密度が増加し耐熱性が向上するため望
ましいが、特に制限はない。そのような化合物として
は、フェノールノボラック、クレゾールノボラック、キ
シレゾールノボラック、ビスフェノールＡのノボラッ
ク、ビスフェノールＦのノボラック、ビスフェノールＡ
Ｄ等のノボラック、ビスフェノールＡ、ビスフェノール
Ｆ、ビスフェノールＡＤ、ジアリルビスフェノールＡ、
ジアリルビスフェノールＦまたはジアリルビスフェノー
ルＡＤ等があり、単独またはその混合物が挙げられる。
【００６１】なお、上述の第１および第２の半導体チッ
プ１、２の接合による貼り合わせの工程を繰り返すこと
により、更なる半導体チップの多層化も可能である。
【００６２】また、上記実施の形態の多層配線基体の製
造方法では、半導体チップはシリコンチップとしたが、
これに限るものではなく、いずれ材料のチップの組み合
わせにも適用可能である。
【００６３】また、熱硬化性樹脂層５の硬化はオーブン
８中で行う以外に、第１および第２の半導体チップ１，
２を接合後、加熱ステージ７やヘッド６を所定温度に昇
温することにより硬化することも可能である。
【００６４】さらに、この実施の形態の多層配線基体の
製造方法では、熱硬化性樹脂層５に１５０℃での粘度１
５Ｐａ・ｓ、２４０℃でのゲルタイム２０秒である熱硬
化性樹脂シートを用いたが、熱硬化性樹脂層５の粘度
は、第１および第２の半導体チップ１，２の接合時に
０．３〜８０Ｐａ・ｓでかつ、第１および第２の半導体
チップ１，２接合時に加熱、加圧によりを固層拡散層に
よる金属接合を形成して接合が完了するまで、熱硬化性
樹脂層５はゲル化しないものであれば上記実施の形態と
同様の効果が得られる。
【００６５】仮に、熱硬化性樹脂層５の粘度が半導体チ
ップ１、２の接合時に０.３Ｐａ・ｓ未満の場合、粘度
が低すぎるため、接合時の加熱により樹脂が激しく流動
して熱硬化性樹脂層５にボイドが発生する。一方、熱硬
化性樹脂層５の粘度が８０Ｐａ・ｓを越える場合、熱硬
化性樹脂層５の粘度が高すぎるため、熱硬化性樹脂層５
がバンプ３と電極パッド４との間に噛み込む。それによ
り、バンプ３と電極パッド４とを接触することができな
くなるか、または、バンプ３と電極パッド４とを接触す
ることができる場合であってもバンプ３を加圧によりに
効果的に変形できず固相拡散層を形成できない。そのた
め、信頼性の高い電気的接続が不可能となる。また、こ
の現象は、ゲルタイムが短いために接合完了前にゲル化
して粘度が上昇した場合も同様である。
【００６６】また、熱硬化性樹脂層５は熱硬化性樹脂を
主成分とするが、エポキシ樹脂などの熱硬化性樹脂に、
他の樹脂、例えば、熱可塑性樹脂やゴムを混合したもの
も適用が可能である。
【００６７】さらにまた、熱硬化性樹脂層５はエポキシ
樹脂とその硬化剤としてのフェノール樹脂とを含むもの
としたが、硬化剤としては、エポキシ樹脂の硬化が可能
な化合物であれば特に制限はなく、たとえばフェノール
樹脂の他に、アミン化合物、酸無水物等があり単独また
はその混合物があげられる。
【００６８】また、硬化剤と併せて硬化促進剤を含有さ
せると、硬化反応が速やかに進行する。この硬化促進剤
としては、エポキシ樹脂と硬化剤の硬化反応を促進可能
な化合物であれば特に制限はないが、たとえば、３級ア
ミン系化合物類、イミダゾール系化合物類、４級アンモ
ニウム塩類、有機酸金属塩類、ボレート塩類、リン化合
物類および３フッ化ホウ素アミン錯体などがあり単独ま
たはその混合物があげられる。このうち、熱硬化性樹脂
層５の保存安定性、硬化後の熱硬化性樹脂層５の耐湿性
を付与することからボレート塩類、リン化合物類が望ま
しい。
【００６９】また、この実施の形態の多層配線基体の製
造方法で用いた熱硬化性樹脂層５は、ガラス転移温度１
２０℃のものとしたが、硬化後に、１００℃〜２００℃
程度のガラス転移温度であれば良く、さらに耐熱性を要
求される場合は、１２０℃〜２００℃程度のガラス転移
温度が望ましい。ここで、ガラス転移温度とは、熱機械
分析（ＴＭＡ）により温−熱膨張曲線の硬化物のガラス
領域とゴム領域の直線の延長線の交点から求めた値であ
る。ガラス転移温度が１００℃未満であると熱硬化性樹
脂層５の耐熱性が低いため半導体装置の信頼性が低下す
る。
【００７０】また、熱硬化性樹脂層５は、硬化後にガラ
ス転移温度以下の熱膨張係数が約４０ｐｐｍ／℃とした
が、１０〜５０ｐｐｍ／℃程度であればよく、さらに、
２０〜４０ｐｐｍ／℃程度であれば、第１および第２の
半導体チップ１，２との熱膨張係数の差が低減でき信頼
性が向上する。ここで熱膨張係数は熱機械分析（ＴＭ
Ａ）により求めた値である。
【００７１】ところで、半導体装置には使用時の温度変
化により、熱硬化性樹脂層５と第１および第２の半導体
チップ１，２との熱膨張係数の差による熱応力が発生
し、熱硬化性樹脂層と第１および第２の半導体チップ
１，２との界面に加わることとなる。この応力は第１お
よび第２の半導体チップ１，２の電気的信頼性を悪化さ
せるため、熱硬化性樹脂層５として第１および第２の半
導体チップ１，２の熱膨張係数に近いものが望まれる。
一般的に用いられるシリコンの第１および第２の半導体
チップ１，２の熱膨張係数は約３ｐｐｍ／℃であり、熱
硬化性樹脂層５は熱膨張係数を下げるために、この実施
の形態の多層配線基体の製造方法で示したように充填剤
を用いるのが望ましい。
【００７２】熱硬化性樹脂層５は充填剤を含むことによ
り、熱膨張係数を低減し、さらに吸水性も低減して信頼
性が向上する。この実施の形態の多層配線基体の製造方
法では充填剤として溶融シリカを用いたが、熱硬化性樹
脂層５の硬化を損なわないものであれば特に制限はな
く、例えば、溶融シリカの他に、結晶シリカなどのシリ
カ、アルミナ、窒化ケイ素、炭酸カルシウム、酸化亜鉛
などがあげられる。この充填剤は、第１および第２の半
導体チップ１，２同士の間の間隔が狭いため、最大粒径
が１０μｍ以下で平均粒径が１μｍ以下が望ましい。
【００７３】実施の形態２.次に、実施の形態２の多層
配線基体の製造方法、以下に説明する。本実施の形態の
多層配線基体の製造方法は、実施の形態１の多層配線基
体の製造方法とほぼ同様であるが、バンプに関しては異
なっている。
【００７４】本実施の形態の形態の多層配線基体の製造
方法に用いることのできる第１の半導体チップ１として
は、バンプ３が形成されたウエハをダイシングソーで切
断したものや、ウエハを半導体チップ毎に切断した後、
バンプを形成したもののいずれもが適用可能である。
【００７５】また、実施の形態１の多層配線基体の製造
方法では第１の半導体チップ１にのみバンプ３を形成し
たが、本実施の形態の形態の多層配線基体の製造方法で
は第２の半導体チップ２にもバンプが形成された半導体
チップを用意した。
【００７６】第１および第２の半導体チップ１，２双方
にバンプを形成した場合は、接合後に半導体チップ同士
の間隔が過度に狭くなるのが防止でき、接続信頼性の向
上が図れる。
【００７７】実施の形態１の形態の多層配線基体の製造
方法では、ワイヤボンド方式でバンプを形成したが、バ
ンプの形成方法としては、蒸着方式、めっき方式、、印
刷方式、ボール搭載方式などいずれの方法も適用可能で
あり、さらに、インクジェットプリンタ方式の原理を利
用し溶解した金属をジェッティングして、バンプを形成
する方式も適用可能である。
【００７８】また、バンプの形状は、形成方法により異
なるが、いずれの形状であっても接合時に熱硬化性樹脂
層５の粘度を最適化することにより、配線基体同士を接
合可能である。なお、バンプ形成後、バンプ高さを均一
に揃えるためにレベリングを行ってもよい。
【００７９】また、バンプと対向する側の電極またはバ
ンプの材料の組合せとしては、双方の金属が加熱、加圧
により固相拡散層を形成することにより電気的接続が可
能な金属のいずれもが適用可能である。この実施の形態
の多層配線基体の製造方法に用いるバンプと対向する部
分の金属との組合せとしては、Ａｕ−Ａｕ、Ａｕ−Ｓ
ｎ、Ｓｕ−Ｐｂ、Ｃｕ−Ｓｎ、Ａｇ−Ｉｎ、Ｓｎ−Ｉｎ
などが挙げられる。金属のバンプ形成、接続の容易さお
よび接続信頼性の観点からはＡｕを用いることが望まし
く、また、低温での固層拡散による接合の観点からはＩ
ｎが望ましい。
【００８０】実施の形態３.次に、実施の形態３の多層
配線基体の製造方法、以下に説明する。本実施の形態の
多層配線基体の製造方法は、実施の形態１の多層配線基
体の製造方法とほぼ同様であるが、熱硬化性樹脂層５の
形成に関して特徴を有している。
【００８１】熱硬化性樹脂層５の形成は、フィルム状の
熱硬化性樹脂シートを用いて形成する。この場合、所定
形状に切断した熱硬化性樹脂シートをラミネータやホッ
トプレス等を用い半導体チップ上にフィルム状の熱硬化
性樹脂シートを圧着することにより熱硬化性樹脂層５を
形成する。
【００８２】このようにフィルム状の熱硬化性樹脂シー
トを用いることにより、取り扱いが容易となり生産効率
が向上する。
【００８３】なお、フィルム状の熱硬化性樹脂シートを
半導体チップに圧着後、貼り付け時に残存する空気や樹
脂組成物中の揮発成分を除去するため減圧処理または減
圧加熱処理を行ってもよい。さらに、減圧雰囲気下で熱
硬化性樹脂シートを半導体チップに圧着すると、ボイド
の発生を防止することができる。
【００８４】また、熱硬化性樹脂層５は、例えば、室温
で液状の熱硬化性樹脂層５を半導体チップ上に印刷方式
にて塗布することにより形成することも可能である。液
状の樹脂組成物を用いることにより、半導体チップ表面
の凹凸に追従して塗布でき、ボイドが発生することなく
熱硬化性樹脂層５を形成できる。室温で液状の熱硬化性
樹脂層５を形成する方法としては、スタンピング方式、
キャスト方式、スピンコート方式、カーテンコート方式
などの方法でも可能である。
【００８５】また液状樹脂組成物は、溶剤を含有した樹
脂組成物を用いてもよい。その場合、半導体チップに液
状樹脂組成物を塗布後、溶剤を揮発させることにより熱
硬化性樹脂層を形成する。溶剤としては、熱硬化性樹脂
層５中の無機系材料以外を溶解させるものであれば特に
制限はないが、接合前に溶剤を揮発除去する必要がある
ため８０〜１５０℃程度で揮発が可能な単独および混合
溶剤が望ましい。
【００８６】なお、この実施の形態では、一方の半導体
チップ上のみに熱硬化性樹脂層５を形成したが、双方の
半導体チップ上に形成してもよい。
【００８７】実施の形態４.次に、上記実施の形態１〜
３で示すように接合された第１および第２の半導体チッ
プ１，２により構成される半導体装置の例を、図２〜図
４に基づいて説明する。
【００８８】図２において、９は封止樹脂を、１０はリ
ードフレームを、１１はワイヤを示している。
【００８９】上記実施の形態１〜３の多層配線基体の製
造方法で説明したように、第１の半導体チップ１と第２
の半導体チップ２とを電気的および機械的に接続して半
導体チップ複合体を形成し、該半導体チップ複合体を封
止樹脂９を用いてリードフレーム１０と一体的に成形す
る。この半導体装置は、公知の半導体装置の製造方法で
ある、ダイボンディング、ワイヤボンディング、樹脂封
止工程を経て完成する。
【００９０】なお、第１および第２の半導体チップ１，
２を接合する前に、リードフレーム１０に第２の半導体
チップ２をダイボンディング後、上記実施の形態１の多
層配線基体の製造方法と同様にして第１の半導体チップ
１を接合して半導体装置を製造することも可能である。
【００９１】図３は上記実施の形態４の多層配線構造の
製造方法の別例による半導体装置の構造を示す断面図で
あり、図３において、９は封止樹脂を、１２はインター
ポーザ（配線基板）を、１３はインターポーザに設けら
れた外部電極となるアウターボールを示している。
【００９２】上記実施の形態１〜３に示すように、第１
の半導体チップ１と第２の半導体チップ２とを電気的お
よび機械的に接続して半導体チップ複合体を形成し、通
常の配線基板をインターポーザ１２に用いて製造するＢ
ＧＡ（ボールグリッドアレイ）パッケージ型の半導体装
置の製造方法に従い、ダイボンディング、ワイヤボンデ
ィング、樹脂封止９およびアウターボール１３を付ける
工程を経て完成する。
【００９３】この例の半導体装置は、ＢＧＡパッケージ
型の半導体装置であるため、リードフレームを用いたも
のと比較して小型化することができる。
【００９４】なお、配線基板であるインターポーザ１２
に第２の半導体チップ２をダイボンディング後、上記実
施の形態１の多層配線基体の製造方法と同様にして第１
の半導体チップ１を接合して上記のようなＢＧＡパッケ
ージ型の半導体装置を製造することも可能である。
【００９５】図４は、上記実施の形態４の、第２の別例
による半導体装置の構造を示す断面図であり、図４にお
いて、９は封止樹脂を、１４はテープキャリアを示して
いる。
【００９６】上記実施の形態１〜３の多層配線基体の製
造方法で説明したように、第１の半導体チップ１と第２
の半導体チップ２とを電気的および機械的に接続して半
導体チップ複合体を形成し、通常のＴＣＰ（Taｐe Car
rier Package）型の半導体装置の製造方法に従い、テ
ープキャリア１４のボンディング、樹脂封止９を形成す
る工程を経て完成する。
【００９７】この例の半導体装置は、ＴＣＰ型の半導体
装置であるため、リードフレームを用いたものと比較し
て多ピン化を図ることもできる。
【００９８】なお、テープキャリア１４に第２の半導体
チップ２をボンディングした後、上記実施の形態１の多
層配線基体の製造方法と同様にして第１の半導体チップ
１を接合してＴＣＰ型の半導体装置を製造することも可
能である。
【００９９】実施の形態５.次に、半導体チップを配線
基板に接合する方法について図５に基づいて説明する。
【０１００】図５（ａ）〜（ｄ）は、配線基板１５上に
ランド１６と熱硬化性樹脂層５とを形成し、第１の半導
体チップ１上にバンプ３のみを形成した場合の接合方法
を示す断面図であり、上記実施の形態１の多層配線基体
の製造方法で示した同様の接合方法を用いて半導体チッ
プ１と配線基板１５との接合を行う。
【０１０１】また、バンプ３を配線基板１５および／ま
たは第１の半導体チップ１に形成した場合、熱硬化性樹
脂層５を配線基板１５および／または第１の半導体チッ
プ１に形成した場合にいずれの組み合わせでも適用可能
である。
【０１０２】なお、配線基板に複数個の半導体チップの
搭載個所を備え、複数個の半導体チップを１枚の配線基
板に接合してもよい。
【０１０３】また、第１の半導体チップ１を搭載した配
線基板の反対面にアウターボール付けを行い、ＢＧＡパ
ッケージ型の半導体装置を製造することも可能である。
【０１０４】さらに、この実施の形態の多層配線基体の
製造方法においても、熱硬化性樹脂層５に液状の樹脂組
成物を含む熱硬化性樹脂を用いると、ボイドが発生する
ことなく熱硬化性樹脂層５を形成できる。
【０１０５】配線基板１５の製造方法においては、例え
ばガラスエポキシ銅張り基板を用いて、一般の配線基板
の製造方法であるサブトラクティブ法によりバンプ接合
用のランドを形成する。
【０１０６】なお、配線基板１５の基板材料に関して特
に制限はないが、一般的なガラスエポキシ基板以外の耐
熱エポキシ樹脂、ビスマレイミド・トリアジン（Ｂ
Ｔ）、シアン酸エステルまたはポリフェニレンエーテル
等の熱可塑性樹脂を変成した基板材料など各種の基板材
料が適用可能である。
【０１０７】また、配線基板１５の基板材料として、各
種のセラミックの配線基板、セラミック絶縁層と有機絶
縁層を複合した配線基板およびポリイミドなどのフィル
ムを用いた配線基板も適用できる。さらに、異なった基
板材料の配線基板の組み合わせでもよい。
【０１０８】しかし、有機材料を主成分とする配線基板
１５の基材の場合、接合部を形成するための加熱時にお
いて配線基板１５のヤング率が１０〜３０ＧＰａである
ことが接合性の観点から望ましい。ヤング率が低く配線
基板が柔らかい場合、半導体チップを加熱、加圧時にバ
ンプではなく配線基板１５が変形して、バンプ自身が変
形せず接合性が低下する。また、ビルドアップ法により
配線パターンが形成された配線基板を用いてもよい。
【０１０９】なお、所定の配線を施した配線基板１５を
支持基板とし、この支持基板に絶縁層と導体層をこの順
に多層に積み上げ、逐次層間を接続するビルドアップ法
では、高密度に微細な配線が形成できるため、ビルドア
ップ法で製造した配線基板１５を相互に接続した多層配
線基板は高密度配線化が可能となる。
【０１１０】実施の形態６.次に、実施の形態５の多層
配線基体の製造方法における半導体チップのバンプと配
線基板のランドにおいて特徴を有する本実施の形態の多
層配線基体を説明する。
【０１１１】図６は配線基板と半導体チップの接合部の
断面図である。半導体チップ１上にバンプ径ａが６０μ
ｍの金バンプ３が、８０μｍのバンプピッチで形成され
ている。配線基板１５は半導体チップ１上のバンプ３と
相対する位置にラインｂ／スペースｃ＝４０μｍ／４０
μｍで４０μｍ幅のランド１６が形成されている。
【０１１２】この半導体チップ１と配線基板１５を実施
の形態５の多層配線基体の製造方法と同様にして接合を
行った。実施の形態１の多層配線基体の製造方法と同様
の方法にて接合性評価を行い、半導体チップ１の全ての
バンプ３が、位置ずれなく固層拡散による金属結合で配
線基板１５に接合させていることを確認した。
【０１１３】なお、通常では、半導体チップ１の搭載位
置がずれると、バンプ３とランド１６が１部分しか接触
せず固層拡散による接合ができないか、または、ランド
１６間にバンプ３が落ち込みショート不良が発生する可
能性がある。しかしながら、本実施の形態の多層配線基
体の製造方法では、バンプ数をできる限り多くするため
にバンプ３の径ａがランド１６の幅ｂよりも大きくした
にもかかわらず、超音波振動を印加せず、加熱および加
圧だけの熱圧着により接合したため、搭載位置ずれに起
因する不良の発生なく精度のよい接合が可能であった。
【０１１４】また、今回開示された実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記した説明ではなく特許
請求の範囲によって示され、特許請求の範囲と均等の意
味および範囲内でのすべての変更が含まれることが意図
される。
【０１１５】
【発明の効果】本発明の多層配線基体の製造方法によれ
ば、第１の配線基体と第２の配線基体とを圧着するとき
に、熱硬化性樹脂層の粘度が適度な流動性を有する粘度
であるため、電極とバンプとの間に熱硬化性樹脂層が噛
み込むことなく接合部を形成することができるととも
に、熱硬化性樹脂層がバンプを変形可能な粘度を保持し
た状態であるため、良好な固相拡散層を形成して電気的
接続の信頼性を向上させることができる。
【０１１６】本発明の多層配線基体の製造方法によれ
ば、第３の工程において、接合部を温度条件が１６０〜
３００℃の範囲での加熱により形成するので、熱硬化性
樹脂層や配線基体の熱による劣化を防止しながら固層拡
散による金属接合を形成することが可能な熱エネルギー
を与えるため、電気的接続の信頼性が向上する。
【０１１７】本発明の多層配線基体の製造方法によれ
ば、第３の工程において、バンプの幅がバンプに対向す
る電極の幅よりも大きくなっているため、隣接するバン
プ同士の間の距離を極力小さくすることが可能となり、
接合に用いるバンプ数を増加させることができる。
【０１１８】本発明の多層配線基体の製造方法によれ
ば、第１の工程において、第１の電極および第２の電極
の他方上に第２のバンプを形成し、第２の工程におい
て、第１のバンプおよび第２のバンプのうち少なくとも
いずれか一方を覆う熱硬化性樹脂層を形成し、第３の工
程において、第１のバンプと第２のバンプとの間で接合
部を形成するので、配線基体同士の間隔を充分に確保す
ることができるため、電気的接続の信頼性が向上する。
【０１１９】本発明の多層配線基体の製造方法によれ
ば、第３の工程において、第１の配線基体および第２の
配線基板のうち少なくともいずれか一方が、有機材料を
主成分とする配線基板であり、かつ、接合部を形成する
ために加熱するときに、ヤング率が１０〜３０ＧＰａと
なるように設定されているので、配線基板によりバンプ
を効果的に変形させることができるため、バンプを用い
た接合部の接合性が向上する。
【０１２０】本発明の多層配線基体によれば、第１の配
線基体と第２の配線基体とが互いに圧着され、第１のバ
ンプを介して第１の電極と第２の電極とが電気的に接続
されており、バンプの幅がバンプが対向する第１の電極
および第２の電極のうち少なくともいずれか一方の幅よ
りも大きいため、隣接するバンプ同士の距離を小さくす
ることができるため、接合バンプ数を増加させることが
できる。
【０１２１】本発明の多層配線基体によれば、第１の配
線基体と第２の配線基体とが互いに圧着され、第１のバ
ンプを介して第１の電極と第２の電極とが電気的に接続
されており、第１の配線基体および第２の配線基板のう
ち少なくともいずれか一方が、有機材料を主成分とする
配線基板であり、かつ、接合部を形成するために加熱す
るときに、ヤング率が１０〜３０ＧＰａとなるように構
成されているため、バンプを効果的に変形できるため、
バンプによる接合性が向上する。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による多層配線基体
の製造方法を示す断面図である。
【図２】 この発明の実施の形態４による半導体装置の
構造を示す断面図である。
【図３】 この発明の実施の形態４の別例による半導体
装置の構造を示す断面図である。
【図４】 この発明の実施の形態４の別例による半導体
装置の構造を示す断面図である。
【図５】 この発明の実施の形態５による多層配線基体
の製造方法を示す断面図である。
【図６】 この発明の実施の形態６による多層配線基体
の接合部の断面図である。
【符号の説明】
１ 第１の半導体チップ、２ 第２の半導体チップ、３
バンプ、４ 電極パッド、５ 熱硬化性樹脂層、６
ヘッド、７ 加熱ステージ、８ オーブン、９封止樹
脂、１０ リードフレーム、１１ ワイヤ、１２ イン
ターポーザとしての配線基板、１３ アウターボール、
１４ ＴＣＰ、１５ 配線基板、１６ランド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 濱口 恒夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F044 KK05 LL11

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 第１の配線基体の表面に形成された第１
    の電極および第２の配線基体の表面に形成された第２の
    電極のうち少なくともいずれか一方上に第１のバンプを
    形成する第１の工程と、 前記第１の配線基体の前記第の１電極が形成されている
    側の主表面および前記第２の配線基体の前記第２の電極
    が形成されている側の主表面のうち少なくともいずれか
    一方上に前記熱硬化性樹脂層を形成する第２の工程と、 前記第１の配線基体と前記第２の配線基体とを互いに圧
    着し、前記第１のバンプを介して前記第１の電極と前記
    第２の電極とを電気的に接続する第３の工程と、 前記熱硬化性樹脂層を硬化させて、前記第１の配線基体
    と前記第２の配線基体とを固着する第４の工程とを備え
    た多層配線基体の製造方法であって、 前記第３の工程においては、前記第１の配線基体と前記
    第２の配線基体とを圧着するときの前記熱硬化性樹脂層
    の粘度が０.３〜８０Ｐａ・ｓとなるように設定されて
    おり、前記第１のバンプと該第１のバンプと接触する接
    触部とを加熱して固相拡散により接合部を形成するとと
    もに、該接合部の形成が完了するまでは前記熱硬化性樹
    脂層がゲル化しないようにした、多層配線基体の製造方
    法。
  2. 【請求項２】 前記第３の工程において、前記接合部を
    温度条件が１６０〜３００℃の範囲での加熱により形成
    する、請求項１記載の多層配線基体の製造方法。
  3. 【請求項３】 前記第３の工程において、前記バンプの
    幅が該バンプに対向する電極の幅よりも大きくなってい
    る、請求項１または２に記載の多層配線基体の製造方
    法。
  4. 【請求項４】 前記第１の工程において、前記第１の電
    極および前記第２の電極の他方上に前記第２のバンプを
    形成し、 前記第２の工程において、前記第１のバンプおよび前記
    第２のバンプのうち少なくともいずれか一方を覆う前記
    熱硬化性樹脂層を形成し、 前記第３の工程において、前記第１のバンプと前記第２
    のバンプとの間で前記接合部を形成する、請求項１〜３
    のいずれかに記載の多層配線基体の製造方法。
  5. 【請求項５】 前記第３の工程において、前記第１の配
    線基体および前記第２の配線基板のうち少なくともいず
    れか一方は、有機材料を主成分とする配線基板であり、
    かつ、前記接合部を形成するために加熱するときに、ヤ
    ング率が１０〜３０ＧＰａとなるように設定されてい
    る、請求項１〜４のいずれかに記載の多層配線基体の製
    造方法。
  6. 【請求項６】 第１の配線基体の表面に形成された第１
    の電極と、第２の配線基体の表面に形成された第２の電
    極とがバンプを介して接続されるとともに、前記第１の
    配線基体と第２の配線基体との間に介在する熱硬化性樹
    脂層により前記第１の配線基体と前記第２の配線基体と
    が固着された多層配線基体であって前記第１の配線基体
    と前記第２の配線基体とが互いに圧着され、前記第１の
    バンプを介して前記第１の電極と前記第２の電極とが電
    気的に接続されており、 前記バンプの幅が該バンプが対向する前記第１の電極お
    よび前記第２の電極のうち少なくともいずれか一方の幅
    よりも大きい、多層配線基体。
  7. 【請求項７】 第１の配線基体の表面に形成された第１
    の電極と、第２の配線基体の表面に形成された第２の電
    極とがバンプを介して接続されるとともに、前記第１の
    配線基体と第２の配線基体との間に介在する熱硬化性樹
    脂層により前記第１の配線基体と前記第２の配線基体と
    が固着された多層配線基体であって 前記第１の配線基体と前記第２の配線基体とが互いに圧
    着され、前記第１のバンプを介して前記第１の電極と前
    記第２の電極とが電気的に接続されており、 前記第１の配線基体および前記第２の配線基板のうち少
    なくともいずれか一方は、有機材料を主成分とする配線
    基板であり、かつ、前記接合部を形成するために加熱す
    るときに、ヤング率が１０〜３０ＧＰａとなるように構
    成されている、多層配線基体。
JP2002060526A 2002-03-06 2002-03-06 多層配線基体の製造方法および多層配線基体 Withdrawn JP2003258034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002060526A JP2003258034A (ja) 2002-03-06 2002-03-06 多層配線基体の製造方法および多層配線基体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002060526A JP2003258034A (ja) 2002-03-06 2002-03-06 多層配線基体の製造方法および多層配線基体

Publications (1)

Publication Number Publication Date
JP2003258034A true JP2003258034A (ja) 2003-09-12

Family

ID=28669851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002060526A Withdrawn JP2003258034A (ja) 2002-03-06 2002-03-06 多層配線基体の製造方法および多層配線基体

Country Status (1)

Country Link
JP (1) JP2003258034A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250887A (ja) * 2006-03-16 2007-09-27 Toshiba Corp 積層型半導体装置
WO2008018557A1 (fr) * 2006-08-10 2008-02-14 Sumitomo Bakelite Co., Ltd. Emballage à semi-conducteurs et son procédé de fabrication et résine de scellement
JP2008147510A (ja) * 2006-12-12 2008-06-26 Hitachi Chem Co Ltd フリップチップ実装方法
JP2009130313A (ja) * 2007-11-28 2009-06-11 Nec Electronics Corp 電子装置の製造方法
WO2009122867A1 (ja) * 2008-03-31 2009-10-08 日本電気株式会社 半導体装置、複合回路装置及びそれらの製造方法
JP2010010669A (ja) * 2008-05-28 2010-01-14 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体封止用接着剤及び半導体装置
US7811835B2 (en) 2004-08-05 2010-10-12 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base with an insulating film
JP2011108770A (ja) * 2009-11-16 2011-06-02 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、半導体装置、および電子部品の製造方法、電子部品
WO2011071726A2 (en) * 2009-12-07 2011-06-16 Henkel Corporation Curable resin compositions useful as underfill sealants for low-k dielectric-containing semiconductor devices
JP2011228755A (ja) * 2011-08-19 2011-11-10 Toshiba Corp 積層型半導体装置
JP2012089740A (ja) * 2010-10-21 2012-05-10 Fujitsu Ltd 半導体装置の製造方法及び接合方法
WO2012121336A1 (ja) * 2011-03-09 2012-09-13 積水化学工業株式会社 電子部品用接着剤及び半導体チップ実装体の製造方法
JP5660272B2 (ja) * 2007-03-30 2015-01-28 住友ベークライト株式会社 フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
JP2015153811A (ja) * 2014-02-12 2015-08-24 新光電気工業株式会社 半導体装置及びその製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7811835B2 (en) 2004-08-05 2010-10-12 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base with an insulating film
US7816180B2 (en) 2004-08-05 2010-10-19 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base
US7994620B2 (en) 2006-03-16 2011-08-09 Kabushiki Kaisha Toshiba Stacked semiconductor device
JP2007250887A (ja) * 2006-03-16 2007-09-27 Toshiba Corp 積層型半導体装置
US8227296B2 (en) 2006-03-16 2012-07-24 Kabushiki Kaisha Toshiba Stacked semiconductor device
WO2008018557A1 (fr) * 2006-08-10 2008-02-14 Sumitomo Bakelite Co., Ltd. Emballage à semi-conducteurs et son procédé de fabrication et résine de scellement
JP2008147510A (ja) * 2006-12-12 2008-06-26 Hitachi Chem Co Ltd フリップチップ実装方法
JP5660272B2 (ja) * 2007-03-30 2015-01-28 住友ベークライト株式会社 フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
JP2009130313A (ja) * 2007-11-28 2009-06-11 Nec Electronics Corp 電子装置の製造方法
WO2009122867A1 (ja) * 2008-03-31 2009-10-08 日本電気株式会社 半導体装置、複合回路装置及びそれらの製造方法
JP2010010669A (ja) * 2008-05-28 2010-01-14 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体封止用接着剤及び半導体装置
JP2011108770A (ja) * 2009-11-16 2011-06-02 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、半導体装置、および電子部品の製造方法、電子部品
WO2011071726A3 (en) * 2009-12-07 2011-11-10 Henkel Corporation Curable resin compositions useful as underfill sealants for low-k dielectric-containing semiconductor devices
WO2011071726A2 (en) * 2009-12-07 2011-06-16 Henkel Corporation Curable resin compositions useful as underfill sealants for low-k dielectric-containing semiconductor devices
JP2012089740A (ja) * 2010-10-21 2012-05-10 Fujitsu Ltd 半導体装置の製造方法及び接合方法
WO2012121336A1 (ja) * 2011-03-09 2012-09-13 積水化学工業株式会社 電子部品用接着剤及び半導体チップ実装体の製造方法
JP5176000B1 (ja) * 2011-03-09 2013-04-03 積水化学工業株式会社 電子部品用接着剤及び半導体チップ実装体の製造方法
CN103098192A (zh) * 2011-03-09 2013-05-08 积水化学工业株式会社 电子零件用粘接剂及半导体芯片安装体的制造方法
US9011629B2 (en) 2011-03-09 2015-04-21 Sekisui Chemical Co., Ltd. Adhesive for electronic components, and manufacturing method for semiconductor chip mount
JP2011228755A (ja) * 2011-08-19 2011-11-10 Toshiba Corp 積層型半導体装置
JP2015153811A (ja) * 2014-02-12 2015-08-24 新光電気工業株式会社 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP4534062B2 (ja) 半導体装置
US6373142B1 (en) Method of adding filler into a non-filled underfill system by using a highly filled fillet
JP2002151551A (ja) フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP2004072116A (ja) 信頼可能なプラスチック・パッケージ・アタッチメント用ポリマー埋め込みはんだバンプ
WO1998028788A1 (en) Manufacture of semiconductor device
KR20040103780A (ko) 반도체장치 및 반도체장치의 제조방법
JP2003258034A (ja) 多層配線基体の製造方法および多層配線基体
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JP2001094003A (ja) 半導体装置及びその製造方法
US20090017582A1 (en) Method for manufacturing semiconductor device
WO2010134230A1 (ja) 半導体装置及びその製造方法
JP2001298146A (ja) 多層配線基体の製造方法および多層配線基体
US20050218528A1 (en) Capillary underfill channel
JP3558576B2 (ja) 半導体装置の製造方法および半導体装置
JP2003100810A (ja) 半導体装置とその製造方法
JP7220260B2 (ja) 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法
JP2012124244A (ja) 半導体素子の実装方法、及び実装体
JP3957244B2 (ja) 半導体装置の製法
JP3818623B2 (ja) 半導体装置の組立方法
JP2000260817A (ja) 半導体装置およびその製造方法
JP7406336B2 (ja) 半導体装置の製造方法
JP2004063936A (ja) 面実装構造体の形成方法、面実装構造体、および封止樹脂フィルム
JPH104121A (ja) 半導体装置の製造方法
JP2000156386A (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP4876882B2 (ja) フリップチップ実装方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050510