JP2015153811A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015153811A
JP2015153811A JP2014024242A JP2014024242A JP2015153811A JP 2015153811 A JP2015153811 A JP 2015153811A JP 2014024242 A JP2014024242 A JP 2014024242A JP 2014024242 A JP2014024242 A JP 2014024242A JP 2015153811 A JP2015153811 A JP 2015153811A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
underfill resin
semiconductor
resin material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014024242A
Other languages
English (en)
Other versions
JP2015153811A5 (ja
JP6242231B2 (ja
Inventor
翔太 三木
Shota Miki
翔太 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014024242A priority Critical patent/JP6242231B2/ja
Priority to US14/567,056 priority patent/US9633978B2/en
Publication of JP2015153811A publication Critical patent/JP2015153811A/ja
Publication of JP2015153811A5 publication Critical patent/JP2015153811A5/ja
Application granted granted Critical
Publication of JP6242231B2 publication Critical patent/JP6242231B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】配線基板の上に２つの半導体チップがフリップチップ接続によって積層され、それらの間にアンダーフィル樹脂が充填された半導体装置において、信頼性よくアンダーフィル樹脂を充填できる新規な構造を提供する。【解決手段】配線基板５と、配線基板５の上にフリップチップ接続された第１半導体チップ６と、配線基板５と第１半導体チップ６の間に充填され、かつ第１半導体チップ６の周囲に配置された台座部３１を備えた第１アンダーフィル樹脂３０と、第１半導体チップ６の上にフリップチップ接続され、第１半導体チップ６より面積が大きな第２半導体チップ７と、第１半導体チップ６と第２半導体チップ７の間に充填され、かつ第１アンダーフィル樹脂３０の台座部３１の上面及び第２半導体チップ７の側面を被覆する第２アンダーフィル樹脂３２とを含む。【選択図】図１９

Description

本発明は、半導体装置及びその製造方法に関する。
従来、配線基板の上に半導体チップがフリップチップ接続された半導体装置がある。そのような半導体装置では、さらなる実装の高密度化を図るため、配線基板の上に第１半導体チップをフリップチップ接続した後に、第１半導体チップの上に第２半導体チップをフリップチップ接続して積層する技術が開発されている。
特開２０１３−５５３１３号公報
後述する予備的事項の欄で説明するように、配線基板の上に第１半導体チップ及び第２半導体チップが順にフリップチップ接続され、それらの間にアンダーフィル樹脂が充填された半導体装置がある。
そのような半導体装置では、上側の第２半導体チップが下側の第１半導体チップの面積よりも大きい場合は、第２半導体チップの側面をアンダーフィル樹脂で被覆することが困難であり、十分な信頼性が得られない課題がある。
配線基板の上に２つの半導体チップがフリップチップ接続によって積層され、それらの間にアンダーフィル樹脂が充填された半導体装置及びその製造方法において、信頼性よくアンダーフィル樹脂を形成できる新規な構造を提供することを目的とする。
以下の開示の一観点によれば、配線基板と、前記配線基板の上にフリップチップ接続された第１半導体チップと、前記配線基板と前記第１半導体チップの間に充填され、かつ前記第１半導体チップの周囲に配置された台座部を備えた第１アンダーフィル樹脂と、前記第１半導体チップの上にフリップチップ接続され、前記第１半導体チップより面積が大きな第２半導体チップと、前記第１半導体チップと前記第２半導体チップの間に充填され、かつ前記第１アンダーフィル樹脂の台座部の上面及び前記第２半導体チップの側面を被覆する第２アンダーフィル樹脂とを有する半導体装置が提供される。
また、その開示の他の観点によれば、配線基板の上に第１封止樹脂材を形成する工程と、前記第１封止樹脂材に第１半導体チップの電極を押し込んで前記配線基板にフリップチップ接続し、前記配線基板と前記第１半導体チップとの間に第１アンダーフィル樹脂を充填すると共に、前記第１半導体チップの周囲に前記第１アンダーフィル樹脂により台座部を形成する工程と、前記第１半導体チップの上に第２封止樹脂材を形成する工程と、前記第２封止樹脂材に第２半導体チップの電極を押し込んで前記第１半導体チップにフリップチップ接続し、前記第１半導体チップと前記第２半導体チップとの間に第２アンダーフィル樹脂を充填すると共に、前記第１アンダーフィル樹脂の台座部の上面及び第２半導体チップの側面を前記第２アンダーフィル樹脂で被覆する工程と有する半導体装置の製造方法が提供される。
以下の開示によれば、半導体装置では、配線基板の上に第１半導体チップと第２半導体チップが順にフリップチップ接続されている。配線基板と第１半導体チップとの間に第１アンダーフィル樹脂が充填されており、第１アンダーフィル樹脂は第１半導体チップの周囲に配置された台座部を備えている。
さらに、第２半導体チップは第１半導体チップよりも面積が大きく設定されている。このため、第１アンダーフィル樹脂の台座部の上面に第２アンダーフィル樹脂を延在させることにより、第２半導体チップの側面を第２アンダーフィル樹脂で確実に被覆することができる。
これにより、第２半導体チップの側面から内部の電子回路への水分の侵入が阻止され、信頼性を向上させることができる。
図１（ａ）及び（ｂ）は予備的事項に係る半導体装置の製造方法を示す断面図（その１）である。 図２は予備的事項に係る半導体装置の製造方法を示す断面図（その２）である。 図３（ａ）及び（ｂ）は予備的事項に係る半導体装置の製造方法を示す断面図（その３）である。 図４は予備的事項に係る半導体装置の製造方法を示す断面図（その４）である。 図５は予備的事項に係る半導体装置の製造方法を示す断面図（その５）である。 図６は実施形態の半導体装置の製造方法を示す断面図（その１）である。 図７は実施形態の半導体装置の製造方法を示す断面図（その２）である。 図８（ａ）〜（ｄ）は実施形態の半導体装置の製造方法を示す断面図及び平面図（その３）である。 図９は実施形態の半導体装置の製造方法を示す断面図（その４）である。 図１０は実施形態の半導体装置の製造方法を示す断面図（その５）である。 図１１は実施形態の半導体装置の製造方法を示す断面図（その６）である。 図１２は実施形態の半導体装置の製造方法を示す断面図（その７）である。 図１３は実施形態の半導体装置の製造方法を示す断面図（その８）である。 図１４は実施形態の半導体装置の製造方法を示す断面図（その９）である。 図１５は実施形態の半導体装置の製造方法を示す断面図（その１０）である。 図１６は実施形態の半導体装置の製造方法を示す断面図（その１１）である。 図１７は実施形態の半導体装置の製造方法を示す断面図（その１２）である。 図１８は実施形態の半導体装置の製造方法を示す断面図（その１３）である。 図１９は実施形態の半導体装置を示す断面図（その１）である。 図２０は実施形態の半導体装置を示す断面図（その２）である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。
予備的事項に係る半導体装置の製造方法では、図１（ａ）に示すように、まず、上面に接続パッドＰを備えた配線基板１００を用意する。
次いで、図１（ｂ）に示すように、配線基板１００の上に先封止用の未硬化の封止樹脂材２００ａを形成する。さらに、図２に示すように、第１半導体チップ３００を用意する。
第１半導体チップ３００は素子形成面側にバンプ電極３２０を備え、背面側に接続電極３４０を備えている。半導体チップ３００のバンプ電極３２０と接続電極３４０とは、不図示の貫通電極を介して接続されている。
そして、図２に図３（ａ）を加えて参照すると、第１半導体チップ３００のバンプ電極３２０を封止樹脂材２００ａに押し込み、配線基板１００の接続パッドＰに圧接させる。
さらに、加熱処理することにより、第１半導体チップ３００のバンプ電極３２０の先端のはんだ（不図示）をリフローさせて、第１半導体チップ３００のバンプ電極３２０を配線基板１００の接続パッドＰにフリップチップ接続する。
これにより、第１半導体チップ３００と配線基板１００との間に封止樹脂材２００ａから形成されるアンダーフィル樹脂２００が充填される。アンダーフィル樹脂２００は、第１半導体チップ３００の側面を被覆して形成される。
さらに、図３（ｂ）に示すように、第１半導体チップ３００の上に封止樹脂材２２０ａを形成する。続いて、図４に示すように、素子形成面側にバンプ電極４２０を備えた第２半導体チップ４００を用意する。第２半導体チップ４００の面積は、第１半導体チップ３００の面積よりも一回り大きく設定されている。
そして、図４に図５を加えて参照すると、第２半導体チップ４００のバンプ電極４２０を封止樹脂材２２０ａに押し込み、第１半導体チップ３００の接続電極３４０に圧接させる。
さらに、加熱処理することにより、第２半導体チップ４００のバンプ電極４２０の先端のはんだ（不図示）をリフローさせて、第２半導体チップ４００のバンプ電極４２０を第１半導体チップ３００の接続電極３４０にフリップチップ接続する。
これにより、第２半導体チップ４００と第１半導体チップ３００との間、及び第２半導体チップ４００と配線基板１００との間に、封止樹脂材２２０ａから形成されるアンダーフィル樹脂２２０が充填される。
このとき、図５に示すように、第２半導体チップ４００の面積は第１半導体チップ３００の面積よりも大きく設定されている。このため、第１半導体チップ３００上の封止樹脂材２２０ａは第２半導体チップ４００の側面まで流動できずに、第２半導体チップ４００の下面に留まった状態となる。
従って、第２半導体チップ４００の側面の全体が大気に露出した状態となる。また、第２半導体チップ４００の素子形成面の外周部も露出した状態となる。このため、図５の構造の半導体装置では、第２半導体チップ４００の素子形成領域の側面から内部に水分が侵入し、特性劣化及び故障などを引き起こしやすくなり、信頼性を確保できなくなる。
以下に説明する実施形態の半導体装置では、上側の第２半導体チップの面積が下側の第１半導体チップの面積よりも大きい場合であっても、第２半導体チップの側面をアンダーフィル樹脂で確実に被覆して信頼性を確保することができる。
（実施形態）
図６〜図１８は実施形態の半導体装置の製造方法を示す図、図１９及び図２０は実施形態の半導体装置を示す図である。以下、半導体装置の製造方法を説明しながら、半導体装置の構造について説明する。
実施形態の配線基板の製造方法では、まず、図６に示すような配線基板５を用意する。配線基板５は、厚み方向の中央部にコア基板１０を備えている。コア基板１０はガラスエポキシ樹脂などの絶縁材料から形成される。
コア基板１０の両面側に銅又は銅合金からなる第１配線層２０がそれぞれ形成されている。コア基板１０には厚み方向に貫通するスルーホールＴＨが形成されている。スルーホールＴＨの内壁にはスルーホールめっき層２１が形成されており、スルーホールＴＨの残りの孔には樹脂体Ｒが充填されている。あるいは、コア基板１０のスルーホールＴＨの全体に貫通電極が充填された構造を採用してもよい。
コア基板１０の両面側の第１配線層２０はスルーホールめっき層２１を介して相互接続されている。コア基板１０の両面側には、第１配線層２０の接続部上にビアホールＶＨが配置された層間絶縁層１２がそれぞれ形成されている。層間絶縁層１２は、エポキシ樹脂又はポリイミド樹脂などの絶縁性樹脂から形成される。
また、両面側の層間絶縁層１２の上には、ビアホールＶＨを介して第１配線層２０に接続される第２配線層２２がそれぞれ形成されている。第２配線層２２は銅又は銅合金から形成される。
さらに、両面側の層間絶縁層１２の上には、第２配線層２２の接続部上に開口部１４ａが配置されたソルダレジスト層１４がそれぞれ形成されている。ソルダレジスト層１４は、ポリイミド樹脂又はアクリル樹脂などの絶縁性樹脂から形成される。
そして、コア基板１０の上面側の第２配線層２２の接続部に、ニッケル／金めっき層、又ははんだ層などの接続電極ＣＥが形成されている。
そして、配線基板５に対して、温度：１２５℃程度で加熱処理することにより、水分を飛ばして乾燥させる。さらに、アルゴンプラズマで配線基板５の上面を処理することにより、濡れ性を向上させる。これにより、先封止用の封止樹脂材を形成するための前処理が完了する。
次いで、図７に示すように、配線基板５の上に先封止用の第１封止樹脂材３０ａを形成する。第１封止樹脂材３０ａの好適な一例としては、最低溶融粘度が３００Ｐａ・ｓのエポキシ系樹脂、又は最低溶融粘度が２０Ｐａ・ｓ〜９０Ｐａ・ｓのアクリル系樹脂が使用される。
配線基板５には複数のチップ搭載領域が画定されており、図７では１つのチップ搭載領域が示されている。配線基板５の上に第１封止樹脂材３０ａを形成する具体例としては、まず、図８（ａ）に示すように、配線基板５の各チップ搭載領域の上に開口部２４ａが設けられたマスキングテープ２４を貼付する。
図８（ｂ）の平面図に示すように、マスキングテープ２４の開口部２４ａは、四角形の各辺の中央が外側に延びた八角形の形状で形成される。
次いで、図８（ｃ）に示すように、マスキングテープ２４が貼付された配線基板５の上に未硬化の樹脂シート３０ｘを押圧して貼り付ける。さらに、図８（ｄ）に示すように、マスキングテープ２４を配線基板５から引き剥がす。
これにより、マスキングテープ２４の上に配置された部分の樹脂シート３０ｘがマスキングテープ２４と同時に除去される。その結果、マスキングテープ２４の複数の開口部２４ａに配置された部分の樹脂シート３０ｘが第１封止樹脂材３０ａとして配線基板５の上に残される。
このようにして、配線基板５の複数のチップ搭載領域に樹脂シート３０ｘがそれぞれ分離されて配置され、第１封止樹脂材３０ａが島状に並んで形成される。第１封止樹脂材３０ａは、マスキングテープ２４の開口部２４ａの形状に対応して八角形の形状で形成される。第１封止樹脂材３０ａを八角形の形状で形成する理由は、後述する第２封止樹脂材の変形に対応させるためである。
なお、樹脂シート３０ｘを貼付する代わりに、ディスペンサなどによって液状樹脂を配線基板５の複数のチップ搭載領域に塗布してもよい。液状樹脂を使用する場合は、マスキングテープ２４を必ずしも貼付する必要はない。
続いて、図９に示すように、第１半導体チップ６を用意する。第１半導体チップ６は、例えば、シリコン基板を使用するＣＰＵチップである。
第１半導体チップ６では、シリコンからなるチップ基板４０にその厚み方向に貫通するスルーホールＴＨが形成されている。また、スルーホールＴＨの内面及びチップ基板４０の上面及び下面に絶縁層４１が形成されている。
絶縁層４１としては、シリコン酸化層（ＳｉＯ2層）、シリコン窒化層（ＳｉＮ層）及びポリイミド層などから選択される。そして、スルーホールＴＨ内に銅又は銅合金からなる貫通電極４２が充填されている。
貫通電極４２の上端にはニッケル／金めっき層、又ははんだ層などの接続電極ＣＥｘが形成されている。
また、チップ基板４０の下面には貫通電極４２の下端に接続される配線層４４が形成されている。配線層４４は、アルミニウム又は銅、あるいは、それらの合金から形成される。さらに、チップ基板４０の下面に配線層４４の接続部上に開口部４５ａが設けられたパッシベーション膜４５が形成されている。
パッシベーション膜４５は、シリコン酸化層、シリコン窒化層、又はポリイミド樹脂などから形成される。
配線層４４の接続部には柱状電極ＰＥが立設しており、柱状電極ＰＥの先端に丸まったバンプ状のはんだ層４６が形成されている。柱状電極ＰＥは、例えば、銅又は銅合金からなる。また、第１半導体チップ６の柱状電極ＰＥの配列ピッチは、例えば８０μｍ〜１００μｍである。
このようにして、第１半導体チップ６の下面側の柱状電極ＰＥが配線層４４、貫通電極４２を介して上面側の接続電極ＣＥｘに電気的に接続されて、上下面側が導通可能な構造となっている。
第１半導体チップ６の下面側が素子形成面となっており、素子形成面には、不図示のトランジスタ、キャパシタ及び抵抗などの各種の素子が形成されており、それらが多層配線に接続されて電子回路が作り込まれている。
そして、第１半導体チップ６内の電子回路が配線層４４を介して柱状電極ＰＥに接続されている。
前述した図７の第１封止樹脂材３０ａの面積は、第１半導体チップ６の面積より大きく設定されている。例えば、第１封止樹脂材３０ａの面積は９ｍｍ×９ｍｍ程度であり、第１半導体チップ６の面積は６ｍｍ×６ｍｍ程度である。
次いで、図１０に示すように、図７の第１封止樹脂材３０ａが形成された配線基板５をボンディングステージ（不図示）の上に配置し、配線基板５を１００℃程度に加熱して第１封止樹脂材３０ａを軟化させた状態とする。
そして、前述した図９の第１半導体チップ６の背面をボンディングツール１６に吸着固定させる。ボンディングツール１６の面積は、第１半導体チップ６の面積より大きく設定されており、配線基板５上の第１封止樹脂材３０ａの面積とほぼ同一である。このため、ボンディングツール１６の周縁部１６ａが第１半導体チップ６の側面から外側にはみ出して露出した状態となる。
続いて、ボンディングツール１６に吸着固定した第１半導体チップ６の柱状電極ＰＥを配線基板５上の第１封止樹脂材３０ａに押し込む。これにより、図１１に示すように、第１半導体チップ６の柱状電極ＰＥをはんだ層４６を介して配線基板５の接続電極ＣＥに圧接させてフリップチップ実装する。
続いて、リフロー加熱することにより、はんだ層４６を溶融させて第１半導体チップ６の柱状電極ＰＥを配線基板５の接続電極ＣＥにはんだ層４６によって接合する。
さらに、第１封止樹脂材３０ａがエポキシ樹脂からなる場合は、温度：１８０℃、処理時間：１時間の条件で加熱処理して第１封止樹脂材３０ａを硬化させる。これにより、第１半導体チップ６と配線基板５との間に第１アンダーフィル樹脂３０が充填される。
このとき、第１半導体チップ６の外側に配置された第１封止樹脂材３０ａがボンディングツール１６の周縁部１６ａによって押圧されて成型される。その後に、ボンディングツール１６を第１半導体チップ６から取り外す。
これにより、図１２に示すように、第１半導体チップ６を取り囲む周囲の領域に、第１半導体チップ６と配線基板５との間の第１アンダーフィル樹脂３０が延在して形成された環状の台座部３１が形成される。そして、第１アンダーフィル樹脂３０の台座部３１の上面は第１半導体チップ６の上面と同一面となる。
このようにして、第１アンダーフィル樹脂３０のフィレット部分に多くの樹脂が配置されるようにし、フィレット部分を成型することにより、第１半導体チップ６の周囲に第１アンダーフィル樹脂３０の台座部３１を配置する。
台座部３１を含む第１アンダーフィル樹脂３０の面積は、１２ｍｍ×１２ｍｍ程度である。
次いで、図１３に示すように、図１２の構造体の第１半導体チップ６の上に第２封止樹脂材３２ａを形成する。第２封止樹脂材３２ａは、前述した第１封止樹脂材３０ａの形成方法と同様な方法で形成される。
第２封止樹脂材３２ａの好適な一例としては、最低溶融粘度が１０Ｐａ・ｓ〜９０Ｐａ・ｓ、好適には３０Ｐａ・ｓ〜５０Ｐａ・ｓのエポキシ系樹脂、又は最低溶融粘度が２０Ｐａ・ｓ〜９０Ｐａ・ｓのアクリル系樹脂が使用される。
このように、第２封止樹脂３２ａとしては、最低溶融粘度の数値が二桁のものが好ましく、エポキシ系樹脂を使用する場合は、前述した第１封止樹脂材３０ａよりも最低溶融粘度が低い樹脂材が使用される。
第２封止樹脂材３２ａとして溶融粘度の低い樹脂を使用する理由は、以下の通りである。後述するように第２半導体チップの狭ピッチの柱状電極を低い荷重で第２封止樹脂３２ａに押し込んでフリップチップ接続する際に、接続部分への樹脂やフィラーの噛み込みの発生を防止するためである。
次いで、図１４に示すように、第１半導体チップ６の上に積層される第２半導体チップ７を用意する。第２半導体チップ７は、例えば、シリコン基板を使用するメモリチップである。第２半導体チップ７の面積は第１半導体チップ６の面積より大きく設定されている。前述した図１３の第２封止樹脂材３２ａの面積は、第２半導体チップ７の面積に対応するように設定される。
また、第２半導体チップ７の面積は台座部３１を含む第１アンダーフィル樹脂３０の面積よりも小さく設定されている。
第２半導体チップ７では、シリコンからなるチップ基板５０の下面側の素子形成面に接続パッドＰが形成されている。第２半導体チップ７は、第１半導体チップ６と同様に素子形成面に電子回路が作り込まれており、接続パッドＰが電子回路に接続されている。
また、素子形成面側に最外層として、接続パッドＰの上に開口部５２ａが配置されたパッシベーション膜５２が形成されている。パッシベーション膜５２は、シリコン酸化層、シリコン窒化層、又はポリイミド樹脂などから形成される。
さらに、接続パッドＰにはパッシベーション膜５２から外側に立設する柱状電極ＰＥｘが接続されており、柱状電極ＰＥｘの先端にはんだ層５４が形成されている。柱状電極ＰＥｘは、例えば、銅又は銅合金から形成される。
第２半導体チップ７の柱状電極ＰＥｘの配列ピッチは例えば４０μｍ程度であり、第１半導体チップ６の柱状電極ＰＥよりも狭ピッチ化されている。
そして、図１５に示すように、図１４の第２半導体チップ７の背面をボンディングツール１６に吸着固定させる。続いて、ボンディングツール１６に吸着固定した第２半導体チップ７の柱状電極ＰＥｘを第１半導体チップ６上の第２封止樹脂材３２ａに押し込む。
これにより、図１６に示すように、第２半導体チップ７の柱状電極ＰＥｘをはんだ層５４を介して第１半導体チップ６の接続電極ＣＥｘに圧接させてフリップチップ実装する。
続いて、リフロー加熱することにより、はんだ層５４を溶融させて第２半導体チップ７の柱状電極ＰＥｘを第１半導体チップ６の接続電極ＣＥｘにはんだ層５４によって接合する。
その後に、第２封止樹脂材３２ａがエポキシ樹脂からなる場合は、温度：１６５℃、処理時間：２時間の条件で加熱処理して，第２封止樹脂材３２ａを硬化させる。これにより、第２半導体チップ７と、第１半導体チップ６及び第１アンダーフィル樹脂３０との間に第２アンダーフィル樹脂３２が充填される。
このとき、第２半導体チップ７を第２封止樹脂材３２ａに押し込む際に、第２封止樹脂材３２ａは第１アンダーフィル樹脂３０の台座部３１の上に流動しながら第２半導体チップ７の側面を被覆する。
これにより、第２半導体チップ７の面積が第１半導体チップ６の面積よりも大きい場合であっても、第２半導体チップ７の側面を第２アンダーフィル樹脂３２で確実に封止することができる。
前述したように、第２半導体チップ７の柱状電極ＰＥｘの配列ピッチは、第１半導体チップ６の柱状電極ＰＥと比較してかなり狭く設定され、第１半導体チップ６との間隔も狭くなる。
しかも、第２半導体チップ７をフリップチップ接続する際に、第１半導体チップ６へのダメージを低減させるため、第２半導体チップ７に印加する荷重を低くする必要がある。
このため、第２封止樹脂材３２ａの溶融粘度が高い場合は、第１半導体チップ６の接続電極ＣＥｘと第２半導体チップ７の柱状電極ＰＥｘとの間に樹脂やフィラーの噛み込みが発生する懸念がある。
そこで、本願発明者は、第２封止樹脂材３２ａとして、最低溶融粘度が１００Ｐａ・ｓ以上（３００Ｐａ．ｓ）のエポキシ樹脂材と、最低溶融粘度が１００Ｐａ・ｓ未満（５０Ｐａ・ｓ）のエポキシ樹脂材とを振り分けて実験を行った。そして、両者の樹脂材において、第１半導体チップ６の接続電極ＣＥｘと第２半導体チップ７の柱状電極ＰＥｘとの接合の様子をＳＥＭ（走査電子顕微鏡）にて観察した。
その結果によれば、最低溶融粘度が１００Ｐａ・ｓ以上（３００Ｐａ．ｓ）の粘度が高いエポキシ樹脂材では、第２半導体チップ７の柱状電極ＰＥｘの先端のはんだ層５４と第１半導体チップ６の接続電極ＣＥｘとの間に樹脂やフィラーが残る噛み込みが発生しており、電気接続の信頼性が得られないことが分かった。
これに対して、最低溶融粘度が１００Ｐａ・ｓ未満（５０Ｐａ・ｓ）の粘度が低いエポキシ樹脂材では、第２半導体チップ７の柱状電極ＰＥｘの先端のはんだ層５４と第１半導体チップ６の接続電極ＣＥｘとの間に樹脂は確認されず、良好な接合が得られることが確認された。
このように、狭ピッチの柱状電極ＰＥｘを備えた第２半導チップ７を先封止技術で第１半導体チップ６に低い荷重でフリップチップ接続する際には、溶融粘度の低い樹脂材を使用することが有効であることが確認された。
また、第２半導体チップ７は比較的面積が大きいことから、平面視して四角状の第２封止樹脂材３２ａに第２半導体チップ７を押し込む際に、第２封止樹脂材３２ａの４つの角部よりも各辺の中央が外側に延びて、より顕著な八角状の形状になりやすい。
このため、前述した図８で説明したように、第１封止樹脂材３０ａは、第２封止樹脂材３２ａの変形に対応できるように、平面視して八角形の形状で形成される。
これにより、第２アンダーフィル樹脂３２が第１アンダーフィル樹脂３０の側面に流れて形成されることが防止される。第１アンダーフィル樹脂３０の側面に第２アンダーフィル樹脂３２が流れて形成されると膜剥がれなどが発生して信頼性が低下するため、第１アンダーフィル樹脂３０の側面に第２アンダーフィル樹脂３２が流れ込まないようにする。
その後に、図１７に示すように、第２半導体チップ７からボンディングツール１６を取り外す。
あるいは、図１８に示すように、前述したような先封止技術を使用しないで、第１半導体チップ６の接続電極ＣＥｘに第２半導体チップ７の柱状電極ＰＥｘをフリップチップ接続した後に、それらの隙間に第２アンダーフィル樹脂３２を充填してもよい。
この場合は、第１アンダーフィル樹脂３０の台座部３１の上にディスペンサ１８から樹脂を塗布できるので、図１７と同様に第２半導体チップ７の側面を第２アンダーフィル樹脂３２で確実に封止することができる。
次いで、図１９に示すように、配線基板５及び第２半導体チップ７の上にモールド樹脂３４を形成して、第１、第２アンダーフィル樹脂３０、３２の側面から第２半導体チップ７の上面までを樹脂封止する。
なお、第１、第２アンダーフィル樹脂３０、３２によって第１、第２半導体チップ６，７が十分に保護される場合は、モールド樹脂３４を省略してもよい。
さらに、配線基板５の下面側の第２配線層２２の接続部にはんだボールを搭載するなどして外部接続端子Ｔを形成する。その後に、第１半導体チップ６及び第２半導体チップ７が積層された各チップ搭載領域が得られるように、配線基板５を切断する。
以上により、実施形態の半導体装置１が製造される。
図１９に示すように、実施形態の半導体装置１では、前述した図６の配線基板５の上面側の接続電極ＣＥに前述した図９の第１半導体チップ６の柱状電極ＰＥがはんだ層４６を介してフリップチップ接続されている。
第１半導体チップ６と配線基板５との間には第１アンダーフィル樹脂３０が充填されている。第１アンダーフィル樹脂３０は、第１半導体チップ６と配線基板５との間の領域から第１半導体チップ６の周囲の領域に延在する環状の台座部３１を備えて形成されている。
さらに、第１半導体チップ６の上面側の接続電極ＣＥｘには、前述した図１４の第２半導体チップ７の柱状電極ＰＥｘがはんだ層５４を介してフリップチップ接続されている。また、第１半導体チップ６と第２半導体チップ７との間に第２アンダーフィル樹脂３２が充填されている。
第２アンダーフィル樹脂３２は、第１半導体チップ６と第２半導体チップ７との間の領域から第１アンダーフィル樹脂３０の台座部３１の上に延在し、第２半導体チップ７の側面を封止している。
第２半導体チップ７の下面側の素子形成領域の側面が少なくとも第２アンダーフィル樹脂３２で封止されていればよく、第２半導体チップ７の背面側に近い側面は露出していてもよい。
第２半導体チップ７の面積は第１半導体チップ６の面積よりも大きく設定されている。しかし、第１半導体チップ６の周囲に第１アンダーフィル樹脂３０の台座部３１が配置され、第２半導体チップ７の側面は、第１半導体チップ６の側面と第１アンダーフィル樹脂３０の台座部３１の側面との間の領域に配置されている。
このため、台座部３１上に配置された第２封止樹脂材３２ａから形成される第２アンダーフィル樹脂３２によって第２半導体チップ７の側面を確実に封止することができる。
あるいは、第１アンダーフィル樹脂３０の台座部３１をさらに外側に延ばし、第２封止樹脂材３２ａを厚くすることにより、第２半導体チップ７の側面の全体を第２アンダーフィル樹脂３２で封止することも可能である。
このように、本実施形態の半導体装置１は、第１半導体チップ６の周囲に第１アンダーフィル樹脂３０の台座部３１を配置している。このため、第１半導体チップ６の上にそれより面積が大きな第２半導体チップ７がフリップチップ接続されるとしても、第１アンダーフィル樹脂３０の台座部３１の上に第２アンダーフィル樹脂３２を配置することができる。
これにより、第１半導体チップ６の側面より外側に配置される第２半導体チップ７の側面を第２アンダーフィル樹脂３２で封止することが可能になる。
その結果、第２半導体チップ７の素子形成領域の側面を第２アンダーフィル樹脂３２で確実に封止することができる。よって、第２半導体チップ７の電子回路への水分の侵入が阻止され、特性劣化及び故障などの不具合の発生が防止される。
図２０には、実施形態の変形例の半導体装置１ａが示されている。図２０の変形例の半導体装置１ａでは、前述した図１７の第２半導体チップ７の背面（上面）が露出するようにモールド樹脂３４が第１、第２アンダーフィル樹脂３０，３２及び第２半導体チップ７の周囲に形成されている。
さらに、第２半導体チップ７の上面及びモールド樹脂３４の上面に接着層３６を介して放熱部材６０が接着されている。接着層３６として、ＴＩＭ（Thermal Interface Material）と呼ばれるような熱伝導性に優れた樹脂による接着剤が使用される。
これにより、第２半導体チップ７の背面に放熱部材６０が接続されて、放熱性に優れた半導体装置となる。放熱部材６０としては、銅などからなるヒートスプレッダ、放熱フィンを備えたヒートシンク、又はヒートパイプなどを使用することができる。
（その他の形態）
前述した実施形態では、配線基板５の上に第１半導体チップ６及び第２半導体チップ７を順にフリップチップ接続して積層している。この形態の他に、配線基板５の代わりに、半導体チップを採用し、３つの半導体チップを積層して同様な構成としてもよい。
あるいは、第１半導体チップ６の代わりに、シリコンインターポーザなどの他の配線基板を採用し、配線基板の上に他の配線基板及び半導体チップを積層して同様な構成としてもよい。
さらには、第１半導体チップ５及び第２半導体チップの代わりに、各種の配線基板を採用し、３つの配線基板を積層して同様な構成としてもよい。
１，１ａ…半導体装置、５…配線基板、６…第１半導体チップ、７…第２半導体チップ、１０…コア基板、１２…層間絶縁層、１４…ソルダレジスト層、１４ａ，２４ａ，４５ａ…開口部、１６…ボンディングツール、１６ａ…周縁部、２０…第１配線層、２１…スルーホールめっき層、２２…第２配線層、２４…マスキングテープ、３０…第１アンダーフィル樹脂、３１…台座部、３０ａ…第１封止樹脂材、３０ｘ…樹脂シート、３２…第２アンダーフィル樹脂、３２ａ…第２封止樹脂材、３４…モールド樹脂、３６…接着層、４０，５０…チップ基板、４１…絶縁層、４２…貫通電極、４４…配線層、４５，５２…パッシベーション膜、４６，５４…はんだ層、６０…放熱部材、ＣＥ，ＣＥｘ…接続電極、Ｐ…接続パッド、ＰＥ，ＰＥｘ…柱状電極、Ｒ…樹脂体，ＴＨ…スルーホール、ＶＨ…ビアホール。

Claims (8)

  1. 配線基板と、
    前記配線基板の上にフリップチップ接続された第１半導体チップと、
    前記配線基板と前記第１半導体チップの間に充填され、かつ前記第１半導体チップの周囲に配置された台座部を備えた第１アンダーフィル樹脂と、
    前記第１半導体チップの上にフリップチップ接続され、前記第１半導体チップより面積が大きな第２半導体チップと、
    前記第１半導体チップと前記第２半導体チップの間に充填され、かつ前記第１アンダーフィル樹脂の台座部の上面及び前記第２半導体チップの側面を被覆する第２アンダーフィル樹脂と
    を有することを特徴とする半導体装置。
  2. 前記第２半導体チップの側面は、前記第１半導体チップの側面と前記第１アンダーフィル樹脂の台座部の側面との間の領域に配置されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１半導体チップの上面と前記１のアンダーフィル樹脂の台座部の上面とは、同一面となっていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 配線基板の上に第１封止樹脂材を形成する工程と、
    前記第１封止樹脂材に第１半導体チップの電極を押し込んで前記配線基板にフリップチップ接続し、前記配線基板と前記第１半導体チップとの間に第１アンダーフィル樹脂を充填すると共に、前記第１半導体チップの周囲に前記第１アンダーフィル樹脂により台座部を形成する工程と、
    前記第１半導体チップの上に第２封止樹脂材を形成する工程と、
    前記第２封止樹脂材に第２半導体チップの電極を押し込んで前記第１半導体チップにフリップチップ接続し、前記第１半導体チップと前記第２半導体チップとの間に第２アンダーフィル樹脂を充填すると共に、前記第１アンダーフィル樹脂の台座部の上面及び第２半導体チップの側面を前記第２アンダーフィル樹脂で被覆する工程と
    有することを特徴とする半導体装置の製造方法。
  5. 配線基板の上に封止樹脂材を形成する工程と、
    前記封止樹脂材に第１半導体チップの電極を押し込んで前記配線基板にフリップチップ接続し、前記配線基板と前記第１半導体チップとの間に第１アンダーフィル樹脂を充填すると共に、前記第１半導体チップの周囲に前記第１アンダーフィル樹脂により台座部を形成する工程と、
    前記第１半導体チップの上に第２半導体チップをフリップチップ接続する工程と、
    前記第１半導体チップと前記第２半導体チップとの間に第２アンダーフィル樹脂を充填すると共に、前記第１アンダーフィル樹脂の台座部の上面及び第２半導体チップの側面を前記第２アンダーフィル樹脂で被覆する工程と
    有することを特徴とする半導体装置の製造方法。
  6. 前記第１アンダーフィル樹脂を充填する工程において、
    前記第１半導体チップは、前記第１半導体チップよりも面積が大きなボンディングツールに固定された状態で前記第１封止樹脂材に押し込まれ、
    前記ボンディングツールの周縁部の下面で前記第１封止樹脂材の周縁部が押圧されて前記台座部が形成され、前記台座部の上面と前記第１半導体チップの上面とが同一面となることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
  7. 前記第２アンダーフィル樹脂は、前記第１アンダーフィル樹脂よりも溶融粘度が低い樹脂材から形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
  8. 前記第１半導体チップの上に前記第２半導体チップをフリップチップ接続する工程において、前記第２半導体チップの側面は、前記第１半導体チップの側面と前記第１アンダーフィル樹脂の台座部の側面との間の領域に配置されることを特徴とする請求項４乃至７のいずれか一項に記載の半導体装置の製造方法。
JP2014024242A 2014-02-12 2014-02-12 半導体装置及びその製造方法 Active JP6242231B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014024242A JP6242231B2 (ja) 2014-02-12 2014-02-12 半導体装置及びその製造方法
US14/567,056 US9633978B2 (en) 2014-02-12 2014-12-11 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014024242A JP6242231B2 (ja) 2014-02-12 2014-02-12 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2015153811A true JP2015153811A (ja) 2015-08-24
JP2015153811A5 JP2015153811A5 (ja) 2016-11-24
JP6242231B2 JP6242231B2 (ja) 2017-12-06

Family

ID=53775605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014024242A Active JP6242231B2 (ja) 2014-02-12 2014-02-12 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9633978B2 (ja)
JP (1) JP6242231B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI566305B (zh) * 2014-10-29 2017-01-11 巨擘科技股份有限公司 製造三維積體電路的方法
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
JP6478853B2 (ja) * 2015-07-14 2019-03-06 新光電気工業株式会社 電子部品装置及びその製造方法
JP6489965B2 (ja) * 2015-07-14 2019-03-27 新光電気工業株式会社 電子部品装置及びその製造方法
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11075133B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill structure for semiconductor packages and methods of forming the same
JP2020047793A (ja) * 2018-09-19 2020-03-26 株式会社東芝 半導体装置の製造方法
JP2022002261A (ja) * 2020-06-22 2022-01-06 キオクシア株式会社 ストレージ装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184936A (ja) * 2000-12-11 2002-06-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003258034A (ja) * 2002-03-06 2003-09-12 Mitsubishi Electric Corp 多層配線基体の製造方法および多層配線基体
JP2011054851A (ja) * 2009-09-03 2011-03-17 Toshiba Corp 半導体装置の製造方法
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
JP2015122445A (ja) * 2013-12-24 2015-07-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP5357241B2 (ja) 2011-08-10 2013-12-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2013115190A (ja) * 2011-11-28 2013-06-10 Elpida Memory Inc 半導体装置の製造方法
JP2013138177A (ja) * 2011-11-28 2013-07-11 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184936A (ja) * 2000-12-11 2002-06-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003258034A (ja) * 2002-03-06 2003-09-12 Mitsubishi Electric Corp 多層配線基体の製造方法および多層配線基体
JP2011054851A (ja) * 2009-09-03 2011-03-17 Toshiba Corp 半導体装置の製造方法
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
JP2015122445A (ja) * 2013-12-24 2015-07-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20150228624A1 (en) 2015-08-13
US9633978B2 (en) 2017-04-25
JP6242231B2 (ja) 2017-12-06

Similar Documents

Publication Publication Date Title
JP6242231B2 (ja) 半導体装置及びその製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
TWI508255B (zh) 散熱型覆晶封裝構造
US9691676B2 (en) Semiconductor device and method for manufacturing the same
US9698072B2 (en) Low-stress dual underfill packaging
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
JP6478853B2 (ja) 電子部品装置及びその製造方法
TW201501248A (zh) 功率覆蓋結構及其製造方法
JP2014049476A (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
JP6489965B2 (ja) 電子部品装置及びその製造方法
JP2012069903A (ja) 半導体装置及びその製造方法
US20120146242A1 (en) Semiconductor device and method of fabricating the same
JP2013021058A (ja) 半導体装置の製造方法
TW201448139A (zh) 嵌埋式基板封裝構造及其製造方法
TWI688067B (zh) 半導體裝置及其製造方法
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
US10115693B2 (en) Solder layer of a semiconductor chip arranged within recesses
TWI576979B (zh) 封裝基板及其製造方法
TWI631684B (zh) 中介基板及其製法
TWI591788B (zh) 電子封裝件之製法
TWI814524B (zh) 電子封裝件及其製法與電子結構及其製法
TWI541952B (zh) 半導體封裝件及其製法
TWI529881B (zh) The structure and method of composite carrier board for chip - scale wafer - level package
WO2014171403A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171107

R150 Certificate of patent or registration of utility model

Ref document number: 6242231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150