JP2011054851A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011054851A JP2011054851A JP2009204081A JP2009204081A JP2011054851A JP 2011054851 A JP2011054851 A JP 2011054851A JP 2009204081 A JP2009204081 A JP 2009204081A JP 2009204081 A JP2009204081 A JP 2009204081A JP 2011054851 A JP2011054851 A JP 2011054851A
- Authority
- JP
- Japan
- Prior art keywords
- gap
- underfill resin
- semiconductor chip
- chip
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】フリップチップ実装によって多段積層された半導体装置の複数のギャップにアンダーフィル樹脂を一括で充填しても、他段から溢れ出た樹脂の流入に起因する巻き込みボイドの発生を防ぐことのできる製造方法を提供する。
【解決手段】バンプ3A、3B、3Cの大きさを3A>3B>3Cとなるように変えて、基板1と半導体チップAのギャップ高さ4A、半導体チップAと半導体チップBのギャップ高さ4B、半導体チップBと半導体チップCのギャップ高さ4Cの関係を、4A>4B>4Cとし、下段のギャップほどアンダーフィル樹脂の浸透速度を速くする。
【選択図】図1
【解決手段】バンプ3A、3B、3Cの大きさを3A>3B>3Cとなるように変えて、基板1と半導体チップAのギャップ高さ4A、半導体チップAと半導体チップBのギャップ高さ4B、半導体チップBと半導体チップCのギャップ高さ4Cの関係を、4A>4B>4Cとし、下段のギャップほどアンダーフィル樹脂の浸透速度を速くする。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関する。
近年、半導体部品の実装では、実装密度の向上や回路動作速度の向上のため、フリップチップによる実装が多く用いられている。また、実装密度をさらに向上させるために、複数の半導体チップを積層するフリップチップの多段積層も行われている。
フリップチップ実装では、チップとバンプ接続部の機械的強度の補強および周囲環境からの保護のために、チップと基板のギャップにアンダーフィル樹脂を充填して封止する。このとき、アンダーフィル樹脂の中に空隙(ボイド)が発生すると、半導体装置としての信頼性が著しく低下する。
通常、アンダーフィル樹脂の充填には、チップと基板のギャップに樹脂が毛細管現象により浸透していく現象を利用する毛管法が使用される。毛管法を用いた場合、ギャップ部分における樹脂の浸透速度は、チップの大きさ、ギャップの高さ、浸透の障害物となるバンプの配置などによって変化する。
そのため、多段積層の半導体装置において、各チップ間の複数のギャップを一括で充填すると、樹脂の浸透速度がギャップごとに異なることが多い。したがって、各チップのチップサイズが同じで、樹脂の浸透距離が同じ場合、浸透速度が速いギャップほど樹脂の充填が早く完了する。その結果、充填が早く完了したギャップからは、樹脂があふれ出てしまう。そのギャップが上段である場合、あふれ出た樹脂が下段のギャップに流入してしまう。そのとき、下段のギャップ内に空気を巻き込んでしまい、下段のギャップ内に信頼性低下の原因となる巻き込みボイドを発生させることがあった。
これに対して、多段積層の半導体装置のチップ間のギャップに均等にアンダーフィル樹脂を充填する方法として、複数のチップを多段積層した基板を略垂直に設置し、積み重ねたチップの側面の上方からノズルにより各ギャップにアンダーフィル樹脂を充填する方法が提案されている(例えば、特許文献1参照。)。
上述の提案の方法は、多段積層した基板を略垂直に設置して各ギャップの向きを垂直方向にすることにより、アンダーフィル樹脂の自重を利用して各ギャップに均等にアンダーフィル樹脂を注入しようとするものである。この方法は、チップ間のギャップが広い場合には有効である。
ところが、近年では、フリップチップを多段積層した半導体装置でもパッケージの薄型化が進展し、チップ間のギャップが数十μm程度に狭くなっている。チップ間のギャップがこの程度に狭くなると、多段積層した基板を垂直方向にしても、アンダーフィル樹脂の浸透は毛細管現象によるものが支配的になり、やはりボイドが発生しやすくなるという問題があった。
本発明は、フリップチップ実装によって多段積層された半導体装置の複数のギャップにアンダーフィル樹脂を一括で充填しても、他段からの樹脂の進入を起因とする巻き込みボイドの発生を防ぐことのできる製造方法を提供する。
本発明の一態様によれば、フリップチップ実装によって多段積層された複数のチップのチップ間および基板とのギャップに、下段のギャップほど浸透速度を速くしてアンダーフィル樹脂を充填することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、フリップチップ実装によって多段積層された半導体装置の複数のギャップにアンダーフィル樹脂を一括で充填しても、他段からの樹脂の進入を起因とする巻き込みボイドの発生を防ぐことができる。
以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
フリップチップ実装によって多段積層された半導体装置のギャップにアンダーフィル樹脂を充填するとき、ギャップ高さが高いほど、アンダーフィル樹脂のギャップへの浸透速度は速くなる。
そこで、本実施例では、多段積層された半導体装置の下段のギャップほどギャップ高さを高くしてアンダーフィル樹脂の浸透速度を速くし、下段のギャップほど早くアンダーフィル樹脂の充填が完了するようにする。
図1は、本発明の実施例1に係る製造方法を用いる半導体装置の構造の例を示す模式的断面図である。
本実施例における半導体装置では、基板1の上に、半導体チップA、半導体チップB、半導体チップCを順次積層する。
この積層を行う際、基板1と半導体チップAはバンプ3Aで接続し、半導体チップAと半導体チップBはバンプ3Bで接続し、半導体チップBと半導体チップCはバンプ3Cで接続する。
このとき、本実施例では、各バンプの体積を変えることによって下段のバンプほど高くする。すなわち、バンプ3A、3B、3Cの高さをそれぞれ3A、3B、3Cとすると、3A>3B>3Cとなるように、バンプ3A、3B、3Cのバンプ体積を変える。
これにより、基板1と半導体チップAのギャップ高さを4A、半導体チップAと半導体チップBのギャップ高さを4B、半導体チップBと半導体チップCのギャップ高さを4Cとすると、ギャップ高さ4A、4B、4Cの間の関係は4A>4B>4Cとなる。すなわち、下段のギャップほどギャップ高さが高くなる。
図2に、アンダーフィル樹脂を充填するギャップ高さに対する充填完了所要時間の関係を測定した例を示す。この例は、チップサイズが8mm□の半導体チップと、フィラー含有量が50w%のエポキシ系アンダーフィル樹脂を使用したときの例を示すものである。
この例では、ギャップ高さが37μmのときは充填完了までの所要時間が17秒であり、ギャップ高さが30μmのときは充填完了までの所要時間が20秒である。
そこで、例えば、図1に示す構造で、ギャップ高さ4A=37μm、ギャップ高さ4B=33μm、ギャップ高さ4C=30μmとすると、下段のギャップほど、アンダーフィル樹脂の充填を早く完了させることができる。
図3に、本実施例におけるアンダーフィル樹脂の充填の様子を示す。本実施例では、積層した半導体チップ2A、2B、2Cの側面から、ノズル100を介してアンダーフィル樹脂5を注入する。
図3(a)は、最下段のギャップ(ギャップ高さ4A)の充填が完了した時点の各ギャップのアンダーフィル樹脂5の充填の様子を示す。この時点では、中段のギャップ(ギャップ高さ4B)および最上段のギャップ(ギャップ高さ4C)は未だ充填の途中である。このとき、中段のギャップよりも最上段のギャップの方が充填の速度が遅い。
図3(b)は、中段のギャップの充填が完了した時点の様子を示す。この時点でも、最上段のギャップは未だ充填の途中である。
図3(c)は、最上段のギャップまで充填が完了したときの様子を示す。このとき、中段のギャップからアンダーフィル樹脂5が流れ出し、下の方へ流れ落ちることがある。しかし、その場合でも、最下段のギャップは既にアンダーフィル樹脂5の充填が完了しているため、中段のギャップから流れ落ちたアンダーフィル樹脂5が最下段のギャップに流れ込むことはない。
同様に、最上段のギャップからアンダーフィル樹脂5が流れ落ちたとしても、その流れ落ちたアンダーフィル樹脂5が、中段および最下段のギャップに流れ込むことはない。
このように、本実施例では、充填が完了したギャップから他のギャップへアンダーフィル樹脂5が流入することがないので、アンダーフィル樹脂5の流入に伴ってギャップ内に空気を巻き込むことに起因する巻き込みボイドの発生を防止することができる。
このような本実施例によれば、多段積層された半導体装置の下段のギャップほどギャップ高さを高くしてアンダーフィル樹脂の浸透速度を速くし、下段のギャップほど早くアンダーフィル樹脂の充填が完了するようにするため、上段のギャップから溢れたアンダーフィル樹脂が下方へ流れ落ちたとしても、下段のギャップへアンダーフィル樹脂が流入することがなく、上段ギャップからの樹脂流入に起因する巻き込みボイドの発生を防止することができる。
アンダーフィル樹脂の浸透速度は、半導体チップ表面に対するアンダーフィル樹脂の濡れ性によっても変化する。アンダーフィル樹脂の濡れ性は、半導体チップ表面に対するアンダーフィル樹脂の接触角によって評価することができる。接触角が小さいほど濡れ性が良くなり、半導体チップ間のギャップへ充填するアンダーフィル樹脂の浸透速度は速くなる。
そこで、本実施例では、半導体チップの表面に対するアンダーフィル樹脂の接触角を、半導体チップごとに変化させることによって、積層された半導体チップの各ギャップへ注入するアンダーフィル樹脂の浸透速度を制御するようにする。
図4は、本発明の実施例2に係る製造方法を用いる半導体装置の各チップにおけるアンダーフィル樹脂の接触角の違いを示す図である。
実施例1と同様、3つの半導体チップA、B、Cを順次積層する場合、それぞれのチップの表面におけるアンダーフィル樹脂5の接触角θ1、θ2、θ3に、θ1<θ2<θ3となる関係性を持たせる。
接触角θ1、θ2、θ3は、半導体チップA、B、Cの表面状態を変えることによって、変化させる。すなわち、下段のチップほど接触角が小さくなるような処理をする。プラズマ洗浄により洗浄を行う場合、プラズマ洗浄の時間を変えることなどにより、表面状態を変化させることができる。
図5に、本実施例におけるアンダーフィル樹脂の充填の様子を示す。本実施例においても、実施例1と同様、積層した半導体チップ2A、2B、2Cの側面から、ノズル100を介してアンダーフィル樹脂5を注入する。なお、本実施例では、各段のギャップ高さは同じ(4A=4B=4C)とする。
本実施例では、下段の半導体チップほどアンダーフィル樹脂の接触角が小さくアンダーフィル樹脂の浸透速度が速いので、実施例1と同様、下段のギャップほど早くアンダーフィル樹脂の充填が完了する。
このような本実施例によれば、半導体チップ表面の表面状態を変化させて下段の半導体チップほどアンダーフィル樹脂の接触角を小さくすることによって、アンダーフィル樹脂の浸透速度を下段のギャップほど速くすることができ、アンダーフィル樹脂の充填を下段のギャップほど早く完了させることができる。これにより、上段のギャップからアンダーフィル樹脂が溢れても、上段ギャップからの樹脂流入に起因する巻き込みボイドの発生を防止することができる。
アンダーフィル樹脂の浸透速度は、バンプの数や形状、配置位置など、アンダーフィル樹脂浸透の障害物となるバンプの配置形態が変わることによっても変化する。例えば、バンプの数が少ないとアンダーフィル樹脂の浸透速度は速く、バンプの数が増加するに連れてアンダーフィル樹脂の浸透速度は遅くなる。
そこで、本実施例では、上段の半導体チップほどバンプの数が多くなるようにして、積層された半導体チップの各ギャップへ注入するアンダーフィル樹脂の浸透速度を制御するようにする。
図6は、本発明の実施例3に係る製造方法を用いる半導体装置の各チップのバンプ配置の例を示す模式的平面図である。
実施例1および実施例2と同様、3つの半導体チップ2A、2B、2Cを順次積層する場合、本実施例では、半導体チップB、半導体チップCには、半導体チップとの電気的接続を行わないダミーバンプ33B、ダミーバンプ33Cをそれぞれ設け、ダミーバンプ33Bの個数よりもダミーバンプ33Cの個数を増やす。すなわち、本実施例では、半導体チップに配置されるバンプの数が、上段のチップほど多くなる。
図7に、本実施例におけるアンダーフィル樹脂の充填の様子を示す。本実施例においても、実施例1および実施例2と同様、積層した半導体チップ2A、2B、2Cの側面から、ノズル100を介してアンダーフィル樹脂5を注入する。なお、本実施例でも、実施例2と同様、各段のギャップ高さは同じ(4A=4B=4C)とする。
本実施例では、下段の半導体チップほど、アンダーフィル樹脂浸透の障害物となるバンプの数が少なく、アンダーフィル樹脂の浸透速度が速いので、実施例1および実施例2と同様、下段のギャップほど早くアンダーフィル樹脂の充填が完了する。
このような本実施例によれば、半導体チップに配置するバンプの数を下段のチップほど少なくすることによって、アンダーフィル樹脂の浸透速度を下段のギャップほど速くすることができ、アンダーフィル樹脂の充填を下段のギャップほど早く完了させることができる。これにより、上段のギャップからアンダーフィル樹脂が溢れても、上段ギャップからの樹脂流入に起因する巻き込みボイドの発生を防止することができる。
一般的に、アンダーフィル樹脂の粘度は、その温度によって変化し、硬化による増粘が始まるまでは温度が高いほど粘度が低下する。したがって、半導体チップ間のギャップへ充填するアンダーフィル樹脂の温度が高いほど、ギャップを浸透するアンダーフィル樹脂の浸透速度は速くなる。
そこで、本実施例では、アンダーフィル樹脂を充填するときに、積層された半導体チップの温度が、下段の半導体チップほど高くなるように制御して、積層された半導体チップの各ギャップへ注入するアンダーフィル樹脂の浸透速度を制御するようにする。
図8に、本発明の実施例4に係る製造方法によるアンダーフィル樹脂の充填の様子を示す。本実施例においても、積層した半導体チップ2A、2B、2Cの側面から、ノズル100を介してアンダーフィル樹脂5を注入する。また、各段のギャップ高さは同じ(4A=4B=4C)とする。
本実施例では、アンダーフィル樹脂を充填するときに、基板1の底面をヒーターなどにより加熱し、最上段の半導体チップ2Cの上面をヒートシンクなどにより冷却する。その結果、積層された半導体チップA、B、C間には、最下段の半導体チップ2Aの温度が最も高く、最上段の半導体チップ2Cの温度が最も低くなるような、温度勾配が生じる。
この温度勾配より、下段のギャップほど、注入されたアンダーフィル樹脂5の浸透速度が速くなり、アンダーフィル樹脂の充填が早く完了する。
このような本実施例によれば、アンダーフィル樹脂を充填するときに、積層された半導体チップの温度を、下段の半導体チップほど高くなるように制御することによって、アンダーフィル樹脂の浸透速度を下段のギャップほど速くすることができ、アンダーフィル樹脂の充填を下段のギャップほど早く完了させることができる。これにより、上段のギャップからアンダーフィル樹脂が溢れても、上段ギャップからの樹脂流入に起因する巻き込みボイドの発生を防止することができる。
1 基板
2A〜2C 半導体チップ
3A〜3C バンプ
4A〜4C ギャップ
5 アンダーフィル樹脂
2A〜2C 半導体チップ
3A〜3C バンプ
4A〜4C ギャップ
5 アンダーフィル樹脂
Claims (5)
- フリップチップ実装によって多段積層された複数のチップのチップ間および基板とのギャップに、下段のギャップほど浸透速度を速くしてアンダーフィル樹脂を充填する
ことを特徴とする半導体装置の製造方法。 - 前記ギャップのそれぞれのギャップ高さを変えることによって前記浸透速度を制御する
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記アンダーフィル樹脂の前記複数のチップに対する接触角をチップごとに変えることによって前記浸透速度を制御する
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記複数のチップに接続されるバンプの配置形態をチップごとに変えることによって前記浸透速度を制御する
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記アンダーフィル樹脂を充填するときに、前記複数のチップ間に温度勾配を持たせることによって前記浸透速度を制御する
ことを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009204081A JP2011054851A (ja) | 2009-09-03 | 2009-09-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009204081A JP2011054851A (ja) | 2009-09-03 | 2009-09-03 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011054851A true JP2011054851A (ja) | 2011-03-17 |
Family
ID=43943548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009204081A Pending JP2011054851A (ja) | 2009-09-03 | 2009-09-03 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011054851A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015153811A (ja) * | 2014-02-12 | 2015-08-24 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
-
2009
- 2009-09-03 JP JP2009204081A patent/JP2011054851A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015153811A (ja) * | 2014-02-12 | 2015-08-24 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI484601B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
KR101476883B1 (ko) | 3차원 패키징을 위한 응력 보상층 | |
CN102903691B (zh) | 半导体器件、封装方法和结构 | |
JP2009239256A (ja) | 半導体装置及びその製造方法 | |
US20130187266A1 (en) | Integrated circuit package assembly and method of forming the same | |
US10354974B2 (en) | Structure and formation method of chip package structure | |
KR102284598B1 (ko) | 패키징된 반도체 다이에 대한 내열 확산을 위한 장치 및 방법 | |
TW201917862A (zh) | 包含有機中介層的半導體封裝 | |
JP2018530160A (ja) | 集積回路(IC)パッケージの間にギャップコントローラを備えるパッケージオンパッケージ(PoP)デバイス | |
TWM593647U (zh) | 具有熱管理之堆疊矽封裝組件 | |
KR20120024409A (ko) | 전자 장치 | |
US11488936B2 (en) | Stacked silicon package assembly having vertical thermal management | |
JP2010232534A (ja) | 半導体装置及びその製造方法 | |
JP2011146519A (ja) | 半導体装置及びその製造方法 | |
KR20110101485A (ko) | 패키지 기판, 이를 구비한 반도체 패키지 및 반도체 패키지의 제조방법 | |
Che | Study on board level solder joint reliability for extreme large fan-out WLP under temperature cycling | |
WO2018126545A1 (zh) | 一种高可靠性电子封装结构、电路板及设备 | |
US20130256915A1 (en) | Packaging substrate, semiconductor package and fabrication method thereof | |
Zhang et al. | Copper pillar bump structure optimization for flip chip packaging with Cu/Low-K stack | |
JP5078808B2 (ja) | 半導体装置の製造方法 | |
JP2011054851A (ja) | 半導体装置の製造方法 | |
US8823170B2 (en) | Apparatus and method for three dimensional integrated circuits | |
Mythly | MODELING, DESIGN AND DEMONSTRATION OF LARGE 2.5 D GLASS BGA PACKAGES FOR BALANCED CHIP-AND BOARD-LEVEL RELIABILITY | |
JP2010212421A (ja) | 半導体装置 | |
US20130119540A1 (en) | Semiconductor package and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |