JP2004072116A - 信頼可能なプラスチック・パッケージ・アタッチメント用ポリマー埋め込みはんだバンプ - Google Patents

信頼可能なプラスチック・パッケージ・アタッチメント用ポリマー埋め込みはんだバンプ Download PDF

Info

Publication number
JP2004072116A
JP2004072116A JP2003288507A JP2003288507A JP2004072116A JP 2004072116 A JP2004072116 A JP 2004072116A JP 2003288507 A JP2003288507 A JP 2003288507A JP 2003288507 A JP2003288507 A JP 2003288507A JP 2004072116 A JP2004072116 A JP 2004072116A
Authority
JP
Japan
Prior art keywords
package
bumps
polymer
metal
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2003288507A
Other languages
English (en)
Inventor
Tz-Cheng Chiu
ツ　−　チェン　チウ
Manjula Variyam
マンジュラ　ヴァリヤム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2004072116A publication Critical patent/JP2004072116A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0582—Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】半導体デバイス、等のプラスチックパッケージに使用されるはんだバンプのクラック防止。
【解決手段】半導体デバイス内で使用するプラスチックパッケージ４１であって、それはパッケージ表面４１ａ上に露出された複数の金属端子および前記各端子に付着された金属バンプ４２を有する。バンプはリフロー可能な金属で作られほぼ均一な高さを有する。ポリマー材料４４の接着層がパッケージ表面を被覆しかつ各バンプを取り囲んで固体メニスカス４４ａを形成する。この層はバンプ高さの１/４および１/２の間の厚さを有する。類似の方法論がプラスチックアセンブリ・ボードに適用される。
【選択図】図４

Description

　本発明は、一般的に電子システムおよび半導体デバイスの分野に関し、特に、はんだボール間の補助プラスチック層がプラスチックパッケージの温度サイクリング信頼度を高める、はんだボールにより基板若しくはボード（boards）に付着されるプラスチックパッケージの分野に関する。
　関連する熱機械応力および信頼度リスクだけでなく、集積回路（ＩＣ）チップを半導体パッケージや外部部品に接続するためのコンタクトパッドメタライゼーションおよびはんだバンプの構造が１９６９年にInternational Business Machines Corporationの一連の詳細出版物（IBM J. Res. Develop., Vol. 13, pp. 226-296）に記載されている。
　基板や回路板（circuit board）等の外部部品へのはんだリフローによるＩＣチップの組立中または組立後、およびデバイスの動作中に、半導体チップと基板間に著しい温度差および温度サイクルが生じる。はんだ接合部の信頼度は半導体材料および基板材料の熱膨張係数の影響を強力に受ける。例えば、シリコンとＦＲ-４の熱膨張係数の大きさの違いは一桁以上である。この違いにより熱機械応力が生じ、それははんだ接合部が吸収しなければならない。前記文献および１９８０年代初めの他の出版物には、はんだ接続の最適高さおよび量および予期された疲労およびクラッキングの開始に関連する詳細な計算によりいくつかのはんだ設計ソリューションが提案されている。
　フリップチップに関連する製作方法および信頼度問題はボールグリッドアレイ型パッケージに対して幾分修正された形で再び現れる。ジョン エッチ. ラウ およびシ−ウェイ リッキー リーは彼等の文献“Chip Scale Package”（McGraw-Hill, 1999）において、世界中でいくつかの半導体会社により製作されている、さまざまな半導体デバイスおよび現代の“チップスケール”ファミリーのパッケージについて記載している。マイクロエレクトロニクスアセンブリおよびパッケージングにおける最新の設計およびコンセプトはシリコンチップ自体よりも著しく大きくはない、すなわち、せいぜい２０％しか大きくない平坦な面積を有するパッケージを目指している。チップスケールパッケージ（ＣＳＰ）として知られるこのコンセプトは、セルラー通信、ページャ、ハードディスクドライバ、ラップトップコンピュータおよび医療器械使用等の製品サイズが絶え間なく縮小するエレクトロニクス産業において特に歓迎されている。大概のＣＳＰ方法はパッケージの外部上にはんだバンプまたははんだボールを有し、システムまたは配線板とインターフェイスするアセンブリに基づいている。
　ボールグリッドアレイやＣＳＰは印刷回路板（ＰＣＢ）に直接取り付けるか、あるいは、インターポーザ（interposer）等の第２のインターコネクション表面に接続することができる。後のケースでは、ボールグリッドアレイの次のインターコネクトへの付着はパッケージ上のはんだバンプまたはボールを第２レベルインターコネクション上のコンタクトパッドに揃え、次に第２のはんだリフロー操作を実施して行われる。リフロー中に、バンプまたはボールは液化してはんだを受けるパッドまたはトレースを有する次のインターコネクトレベルに接合する。はんだリフローステップに続いて、パッケージ、存在する場合のインターポーザ、およびＰＣＢ間の熱膨張係数（ＣＴＥ）の不一致により生じる機械的応力を緩和するために、パッケージおよびインターポーザ（またはＰＣＢ）間でしばしばポリマーアンダーフィルが使用される。動作中にアセンブリがホットからクールへサイクルされる時にはんだバンプまたはボール上に加わる応力により多くの信頼度問題が生じる。
　はんだバンプ上の熱機械的応力を徹底的に低減する一つの方法がテッセラのマイクロボールグリッドアレイパッケージ内で利用されてきている。シート状の従順な（コンプライアント）エラストマが外部ＰＣＢに固着されたはんだバンプをＩＣチップおよびインターポーザから実質的に非結合（デカップル）とさせて熱不一致を緩和する。この方法の欠点としてアセンブリ障害、ハードルおよびコストの問題が含まれる。
　もう一つの方法ははんだ接合部を取り囲みチップおよび基板間の間隙を埋めるプラスチック材料により接合部上の熱機械的応力の一部を吸収することを目指している。例えば、２００１年５月８日に発行された米国特許第6,228,680号、２００１年４月１０日に発行された米国特許第6,213,347号、および２００１年６月１２日に発行された米国特許第6,245,583号（トーマス等、Low Stress Method and Apparatus for Underfilling Flip-Chip Electronic Devices）参照。しかしながら、アンダーフィリング方法はデバイスをマザーボードに付着させた後の歓迎されないステップを表わす。
　Kulicke & Soffaによる最近のウェーハレベルプロセス方法では、フラックス含浸エポキシがチップコンタクトパッド用開口を有するウェーハ上でスクリーン印刷される。はんだボールがパッド上に置かれ、リフロープロセス中にエポキシは軟化してはんだボールのベースにフィレット（fillet）を形成する。応力誘起クラックが典型的に生じるチップ表面からはんだボールの側面上におよそ５０-１００μｍエポキシ“カラー”が延びる。このカラーはクラックが典型的に生じる、はんだのクリープフローを制限する。はんだリフローの高温を必要とするウェーハレベルプロセスは個別のプラスチックパッケージに移転させることができない。もう一つの欠点として、はんだボールとプラスチックフィレット間の接着は弱く、存在しない場合も多い。
　ボールグリッドアレイパッケージに対する温度サイクリング中に応力誘起はんだバンプクラックを防止するコヒーレントな低コスト方法に対する切迫した必要性が生じてきてる。この方法は異なる半導体製品ファミリーおよび広範囲（spectrum）のプラスチックパッケージ設計およびプロセス変動に対して適用するのに十分柔軟なものでなければならない。好ましくは、これらの技術革新（インノベーション）は新しい製作機械への投資を必要としないように、設置された装置ベースを使用して遂行しなければならない。
　半導体デバイス内で使用するプラスチックパッケージが記載され、それはパッケージ表面上に露出された複数の金属端子および前記各端子に付着された金属バンプを有する。バンプはリフロー可能な金属により作られほぼ均一な高さを有する。ポリマー材料の接着層がパッケージ表面を被覆しかつ各バンプを取り囲んで固体メニスカスを形成する。この層はバンプ高さの１/４から１/２に至る範囲内の或る値の厚さを有する。類似した方法論がプラスチックアセンブリ回路板に適用される。
　本発明に従ってポリマープラスチックパッケージを完成させる方法では、最初にはんだバンプが付着されかつリフローされて、ほぼ均一な予め定められた高さとされる。次に、水溶性ポリマーがステンシル印刷（stencil-print）されバンプの上面をコーティングする。真空室において、エネルギ制御されたプラズマによりポリマー表面が粗面化されかつ洗浄されて密着のための表面親和性を改善する。接着性ポリマー前駆体（precursor）がバンプ間およびバンプ周りに分布されて各バンプ上にメニスカスを形成し、バンプの高さの１/４から同高さの１/２に至る範囲内の或る値の厚さを有する層でバンプ間のスペースを埋める。さらに熱エネルギを加えてポリマー前駆体を硬化させ、層およびメニスカスを固化させる。最後に、ＤＩ水により水溶性ポリマーバンプコーティングが除去される。
　実験データだけでなく詳細なモデル計算から、本発明の方法を適用した、プラスチックパッケージ上のポリマーコートによりプラスチックエネルギ密度は５０％低減され、−４０から＋１２５℃の温度サイクリングにおけるボード・レベル信頼度は標準プラスチックパッケージに比べて５０％高くなることが示されている。
　応力緩和ポリマーコートの利点を達成する柔軟な製作および材料選択の方法論を提供することが本発明の一つ以上の側面である。
　本発明のもう一つの側面は広範なプラスチックボールグリッドアレイおよびチップスケールパッケージに対する方法論を提供することである。
　多様なはんだ合金およびリフロー温度を応力低減パッケージに対して利用できることが本発明の技術的利点である。
　もう一つの技術的利点は、多様な応用に対してはんだバンプを有するプラスチックアセンブリ・ボードに新しい方法論を適用する可能性である。
　本発明の他の技術的利点として、コンタクトパッドにおけるポリマー界面層、またはバンプ組立てデバイスに対するポリマーアンダーフィル若しくは下部充填を必要とせずに組み立てられたデバイスの信頼度が改善されて、製作コストが低減されることが含まれる。
　本発明により象徴される技術的利点およびその側面は、添付図および添付特許請求の範囲に記載された新しい特徴と共に考察した時に、本発明の好ましい実施例の下記の説明から明らかとなる。
　本発明は09/14/2001に出願された米国特許出願第09/952,454号（オーエン等，“Improved Adhesion by Plasma Conditioning of Semiconductor Chip Surfaces”）に関連しており、それは本開示の一部としてここに組み入れられ援用される。
　本発明は、さらに、２００１年４月１０日に出願された米国特許第6,213,347号、および２００１年５月８日に出願された第6,228,680号（共にトーマス，“Low Stress Method and Apparatus for Underfilling Flip-Flop Electronic Devices”）;および２００１年６月１２日に出願された第6,245,583号（アマドール等，“Low Stress Method and Apparatus of Underfilling Flip-Flop Electronic Devices”）に関連している。
　図１に線図で簡単に示すように、本発明はプラスチックパッケージおよび印刷回路板のマイクロエレクトロニックアセンブリ内の熱機械的応力を最小限に抑えるプロセスを提供する。図１のアセンブリの一部が図２で拡大されて薄層構造のある詳細を示している。好ましくはフレクシブル基板１１上のシリコン１０を取り囲む成形コンパウンド等のプラスチック材料により形成された集積回路パッケージは複数の端子パッド１３が配置されるパッケージ表面１１ａを含んでいる。好ましくは、これらの端子パッド１３は銅またはその上の金フラッシュ等のパッケージメタライゼーションにより作られる。
　パッケージ１０および１１は基板またはボード１４上に搭載され、それはインターコネクションおよび複数の端子パッド１５と一体であるが、間隙１６だけ間隔がとられている。基板１４は好ましくはＦＲ-４またはガラスエポキシラミネートにより作られる印刷回路板を含み、コンタクトパッド１５は好ましくははんだ濡れ性銅により構成される。パッケージ１０および１１は間隙を横切って延びパッケージ上の端子パッド１３を基板上の端子パッド１５に電気的および機械的に接続するリフロー可能なバンプインターコネクション１７により付着される。好ましくは、錫または望ましい融点の錫合金（錫／インジウム、錫／ビスマス、錫／鉛等）が実用的な温度でリフローを達成するためにバンプ１７に対して選択される。バンプ１７はしばしば“はんだ”バンプと呼ばれる。シリコンパッケージに対して、図１および２の保護“はんだマスク”１９はポリイミド等のポリマーを含む多様な絶縁材料により作ることができる。
　既知の技術では、間隙１６にはしばしばパッケージ周辺の印刷回路板上を延びるポリマーカプセル封止剤が埋め込まれる。一般的に“アンダーフィル”材料と呼ばれるカプセル封止剤の主要目的はアセンブリ内の機械的応力を低減することであり、もう一つの目的はアクティブチップ表面の保護である。熱機械的応力は回路板組立て（はんだバンプリフロー）および温度サイクルテスト（通常、−４０から＋１２５℃）のプロセスにおいて、シリコンとボード材料間の熱膨張係数の違いにより生じる。
　チップ１０の好ましい半導体材料であるシリコンは２から３ppm/℃のＣＴＥを有するが、典型的な基板１４はＣＴＥがおよそ１５から２２ppm/℃であり、アセンブリ内の金属のＣＴＥは４．３から１７．０まで変動する。ボールグリッドアレイパッケージのアセンブリ内で材料は互いに密接に、さらには堅固に機械的に接続される。標準アセンブリプロセスフローに対して、共晶錫-鉛合金（６３重量％錫）の１８３℃の融点を越えるオーバシュートにより、温度は最大２２０℃に達する。はんだが溶けて冷却し始めると、応力はゼロとなり１８３℃の共晶温度までゼロのままである。アセンブリの冷却が続くと、応力が現れ始め急速に増大する。周囲温度に達すると、応力は非常に高いレベルに達して初期のクラッキングによる損傷がしばしばアセンブリの構造的に最も弱い部分、特に図１および２のはんだ接合部、チップ多層誘電体膜、または保護はんだマスク１９に加えられる。図１および２のパッケージ１０および１１は、各基板端子パッド１５がはんだバンプを挟んでパッケージ端子パッド１３とぴったり合うように基板１４上に配置される。例として、チップのアクティブ表面１１と基板間の間隙１６は好ましくは３００および７００μｍの間である。
　図１および２に示すように、Darveauxの疲労モデルに従ってはんだバンプインターコネクションにコンピュータ応力モデリングを適用することができる（アール. ダーボウ、ケー. バナルジ、エイ. モーア、およびジー. ドディ, “Reliability of plastic ball grid array assembly”, Ball Grid Array Technology, ジェー. ラウ Editor, Macgraw-Hill, Inc. New York, 1995; アール. ダーボウ, “Effect of simulation methodology on solder joint crack growth correlation”, Proc. IEEE, 50th Elec. Comp. Tech. Conf., pp.1048-1058, 2000参照）。コンピュータ結果から温度サイクリングにおける最高応力領域は図２に１７ａで示すゾーンであることが判った。０．４５ｍｍのはんだ接合部幅を有する典型的なアセンブリ設計では、ゾーン１７ａ内の平均プラスチックエネルギ密度はおよそ１１５kj/m3であり、最大エネルギ密度は７０３kj/m3にも達する。これらの高い値により既に５８８サイクル（−４０および＋１２５℃間）において損傷が開始され、クラックのサイクル当たり伝播速度は０．１５９μm／サイクルに達し、クラック伝播を完了するサイクル数は２８３６サイクルとなる。したがって、ボード・レベル信頼度は３４２４サイクルに制限される。第３図はバンプ３２によりボード３３に組み立てられるパッケージ３１のはんだ接合部領域を貫通する完全なクラック３０を略示している。
　本発明により提供される応力緩和はまさに力領域３４上に的が絞られている。図４の断面はパッケージ４１の表面４１ａおよび周辺のバンプ４２を被覆して固体メニスカス４４ａを形成するポリマー材料の接着層４４を示す。層４４の厚さ４４ａはバンプ４２の高さ４２ｂの１/４と１/２の間である。
　図４において、プラスチックパッケージ４１は成形コンパウンド、熱硬化性または熱可塑性配合剤、およびプラスチック膜を含む半導体カプセル化に使用される任意のポリマー材料で作ることができる。パッケージ４１はボールグリッドアレイまたはチップスケールファミリー、あるいは外部部品に組み立てるためのリフローインターコネクタ４２を使用する任意のパッケージ設計に属することができる。
　バンプ４２のリフロー可能な金属は錫、インジウム、錫／インジウム、錫／銀、錫／ビスマス、および錫／鉛を含む錫合金、導電性接着剤、およびｚ-軸導電性材料からなるグループから選択される。バンプ４２はおよそ５０から７００μｍの直径、およそ１００から１３００μｍ間の中心間間隔、およびほぼ均一な高さを有する。
　接着層４２に対するポリマーは非導電性接着剤、窒化ホウ素または窒化アルミニウムを含む無機微粒子フィラーが充填されているまたはいないエポキシ、粘度が８０００cpsよりも低く弾性率が１および５ GPaの間である無水物架橋剤を有するビスフェノールＡを含んでいる。適切な接着剤ポリマー前駆体は例えば、

QMI 536HT;

FP4450HA; またはProduct 3563の商品名（トレード・ネーム）で Loctite社, Rocky Hill, CT 06067, USA から市販されている。
　例として、ダーボウの疲労モデルに対して前記した０．４５ｍｍのはんだ接合部幅を有するアセンブリ設計は接着剤ポリマー層を実施した後で著しい改善を示した。最高応力のゾーン１７ｂに対して（図４参照）、コンピュータの結果は平均プラスチックエネルギ密度がおよそ僅か９７kj/m3であり、最大プラスチックエネルギ密度がおよそ僅か５１３kj/m3であることを示している。これらの低い値により温度サイクリング（−４０から＋１２５℃の間）における初期クラックの開始は７６８サイクルへ遅らせられる。サイクル当たりクラック伝播速度は０．１３４μｍ／サイクルとなり、４２８５サイクルに対してクラック伝播を完了する（最高応力の場所におけるより広いバンプ直径によりクラック長も０．５７３ｍｍに延ばされる）。このようにして、ボード・レベル信頼度は５０５３サイクルまで拡張され、ポリマー層を適用する前のボード・レベル信頼度に比べてほとんど５０％の改善である。
　図５に示すように、図４に示す層４４と同様な応力低減ポリマー層をアセンブリ・ボード等のポリマー基板に付着されたバンプの信頼度改善のために使用できることが本発明の重要な側面である。これらの基板５３は基板表面５３ａ上に露出された複数の金属端子５１を有する。金属バンプ５２がこれらの各端子５１に付着され、これらのバンプはリフロー可能な金属により作られほぼ均一な高さを有する。ポリマー材料の接着層５４が基板表面５３ａを被覆しかつ各バンプ５２を取り囲んで固体メニスカス５４ａを形成する。この層はバンプ高さ５２ａのおよそ１/４および１/２間の厚さ５４ｂを有する。
　基板またはアセンブリ・ボードはガラスファイバのグリッドを含む、強化または熱調節ファイバまたはフィラーを有するまたは有しない、ＦＲ−４，ＦＲ−５，およびＢＴ樹脂を含む有機材料からなるグループから選択される。
　ポリマー埋め込みはんだバンプを作り込んで半導体デバイス用プラスチックパッケージを完成させる方法は図６から１０に例示されたステップで進行する。プロセスは次のようである。
図６：　*ステップ １：パッケージ表面６２上に露出された複数の金属端子６１を有するプラスチックパッケージ６０を提供する；端子はある距離６３だけ間隔がとられている。
　　　　*ステップ ２：金属バンプを各端子に付着させる；バンプはリフロー可能な金属により作られほぼ均一な質量および高さ６５を有する。
　　　　*ステップ ３：予め定められた高さ６５のほぼ均一性を維持しながらバンプをリフローする。
図７：　*ステップ ４：水溶性ポリマー７１を塗布してバンプ６４の上面をコーティングする。
　　　　*ステップ ５：表面６２がプラズマ源に対向するようにパッケージ６０をプラズマ装置の真空室内で位置決めする。
　　　　*ステップ ６：プラズマを開始しイオン７２が予め定められたエネルギで表面６２に達するようにイオン平均自由行程を制御する。
　　　　*ステップ ７：- ポリマー表面６２を粗面化し；
　　　　　　　　　　　- ポリマー表面６２を有機汚染から洗浄し；
　　　　　　　　　　　- 密着のための表面親和性を改善する；
のに十分な時間長だけ表面６２をプラズマ７２に露出する。
　　　　*ステップ ８：- パッケージ６０を真空室から取り除く。
図８：　*ステップ ９：接着ポリマー前駆体８１を（９１）およびバンプ６４周りに分布
および　　　　　　　　して各バンプ６４上にメニスカス９２を形成しバンプ６４間のス
図９　　　　　　　　　ペース６３をバンプ６４の高さ６５の１/４および１/２間の厚さ
　　　　　　　　　　　９３ａを有する層９３で埋める。
図９：　*ステップ １０：ポリマー前駆体を硬化させるための追加熱エネルギを供給し、層９３および前記メニスカス９２は固化する。
　　　　*ステップ １１：パッケージを周囲温度まで冷却する。
図１０：　*ステップ １２：はんだボール６４の頂部上の余分なポリマーを磨き落とす。
　　　　　*ステップ １３：ＤＩ水内の、一般的に１００で示す、組み立てられたパッケージを洗って水溶性ポリマーバンプコーティングを除去し、プラスチックパッケージを完成させる。
　実施例を参照して本発明を説明してきたが、本明細書に制約的意味合いはない。当業者ならば明細書を読めば、本発明の他の実施例だけでなく、例示された実施例のさまざまな修正および組合せが自明である。添付特許請求の範囲はこのような修正や実施例を全て含むものとする。
　以上の説明に関して更に以下の項を開示する。
　（１）半導体デバイス内で使用するプラスチックパッケージであって、前記パッケージはパッケージ表面上に露出された複数の金属端子を有し、
　前記各端子に付着された金属バンプであって、リフロー可能な金属から作られほぼ均一な高さを有する金属バンプと、
　前記パッケージ表面を被覆しかつ前記各バンプを取り囲んで固体メニスカスを形成するポリマー材料の接着層であって、前記バンプ高さの１/４および１/２間の厚さを有する接着層と、
を含むプラスチックパッケージ。
　（２）第１項記載のパッケージであって、前記リフロー可能な金属は錫、インジウム、錫／インジウム、錫／銀、錫／ビスマス、および錫／鉛を含む錫合金、導電性接着剤、およびｚ-軸導電性材料からなるグループから選択されるパッケージ。
　（３）第１項記載のパッケージであって、前記バンプはおよそ５０から７００μｍの直径およびおよそ１００および１３００μｍ間の中心間間隔を有するパッケージ。
　（４）第１項記載のパッケージであって、前記接着層用の前記ポリマー材料は非導電性接着剤、窒化ホウ素または窒化アルミニウムを含む無機微粒子フィラーで充填されているまたはいないエポキシ、８０００cpsよりも低い粘度およびおよそ１および５GPa間の弾性率を有する無水物架橋剤を有するビスフェノールＡを含むパッケージ。
　（５）電子アセンブリ・ボード内で使用するポリマー基板であって、前記基板は基板表面上に露出された複数の金属端子を有し、
　前記各端子に付着された金属バンプであって、リフロー可能な金属から作られほぼ均一な高さを有する金属バンプと、
　前記パッケージ表面を被覆しかつ前記各バンプを取り囲んで固体メニスカスを形成するポリマー材料の接着層であって、前記バンプ高さの１/４および１/２間の厚さを有する接着層と、
を含むポリマー基板。
　（６）第５項記載の基板であって、前記アセンブリ・ボードはＦＲ−４、ＦＲ−５、およびガラスファイバのグリッドを含む強化または熱調節ファイバまたはフィラーを有するか又有しないＢＴ樹脂を含む有機材料からなるグループから選択される基板。
　（７）半導体デバイス内で使用するポリマープラスチックパッケージを完成させる方法であって、
　パッケージ表面上に露出された複数の、間隔のとられた、金属端子を有するポリマーパッケージを提供するステップと、
　リフロー可能な金属で作られほぼ均一な質量および高さを有する金属バンプを前記各端子に付着させるステップと、
　予め定められた高さのほぼ均一性を維持しながら、前記バンプをリフローさせるステップと、
　接着性ポリマー前駆体を前記バンプ間および周りに分布させて、前記各バンプ上にメニスカスを形成しかつ前記バンプの前記高さの１/４および１/２間の厚さを有する層により前記バンプ間の前記スペースを埋めるステップと、
　前記ポリマー前駆体を硬化させる熱エネルギを供給して、前記層および前記メニスカスが固化するステップと、
を含む方法。
　（８）第７項記載の方法であって、さらに、水溶性ポリマーを塗布して前記バンプの上面をコーティングするステップを含む方法。
　（９）第８項記載の方法であって、前記水溶性ポリマーはポリビニールアルコールである方法。
　（１０）第７項記載の方法であって、さらに、前記ポリマー被覆バンプ表面を幾分研磨し次に余分なポリマーを洗って除去するプロセスステップを含む方法。
　（１１）半導体デバイス内で使用するプラスチックパッケージ４１であって、それはパッケージ表面４１ａ上に露出された複数の金属端子６１および前記各端子に付着された金属バンプ４２を有する。バンプはリフロー可能な金属で作られほぼ均一な高さを有する。ポリマー材料４４の接着層がパッケージ表面を被覆しかつ各バンプを取り囲んで固体メニスカス４４ａを形成する。この層はバンプ高さの１/４および１/２間の厚さを有する。類似の方法論がプラスチックアセンブリ・ボードに適用される。
リフロー可能な金属バンプを使用して外部部品上に組み立てられたパッケージの単純化された略断面図である。 図１の一部分の拡大図である。 リフロー可能な金属バンプ内のクラックの進展を示す図１の一部分の拡大図である。 外部部品に付着されたリフロー可能な金属バンプを有するプラスチックパッケージ、およびはんだ接合部のパッケージ付近部分を取り囲む接着ポリマー層の一部分の略断面図である。 半導体パッケージへのはんだインターコネクションを有する基板、およびはんだ接合部のパッケージ付近部分を取り囲む接着ポリマー層の一部分の略断面図である。 ポリマー埋め込みはんだバンプを有するプラスチック半導体パッケージを完成させるためのフロー図を例示する、プラスチックパッケージおよび複数のはんだバンプの略断面図である。 ポリマー埋め込みはんだバンプを有するプラスチック半導体パッケージを完成させるためのフロー図を例示する、プラスチックパッケージおよび複数のはんだバンプの略断面図である。 ポリマー埋め込みはんだバンプを有するプラスチック半導体パッケージを完成させるためのフロー図を例示する、プラスチックパッケージおよび複数のはんだバンプの略断面図である。 ポリマー埋め込みはんだバンプを有するプラスチック半導体パッケージを完成させるためのフロー図を例示する、プラスチックパッケージおよび複数のはんだバンプの略断面図である。 ポリマー埋め込みはんだバンプを有するプラスチック半導体パッケージを完成させるためのフロー図を例示する、プラスチックパッケージおよび複数のはんだバンプの略断面図である。
符号の説明
　１０，１１，４１，６０，１００　パッケージ
　１３，１５　端子パッド
　１４，５３　基板
　１６　間隙
　１７　インターコネクション
　１９　はんだマスク
　３０　クラック
　３２，４２，５２，６４　バンプ
　３３　ボード
　３４　最高応力領域
　４２　インターコネクタ
　４４，５４　接着層
　４４ａ，５４ａ，９２　メニスカス
　５１，６１　端子
　６３　スペース
　６４　はんだボール
　７１　ポリマー
　７２　プラズマ
　９３　層

Claims (2)

  1. 　半導体デバイス内で使用するプラスチックパッケージであって、前記パッケージは表面上に露出された複数の金属端子を有し、
    　前記各端子に付着された金属バンプであって、リフロー可能な金属から作られほぼ均一な高さを有する金属バンプと、
    　前記パッケージ表面を被覆しかつ前記各バンプを取り囲んで固体メニスカスを形成するポリマー材料の接着層であって、前記バンプ高さの１/４から１/２に至る範囲の或る厚さを有する接着層と、
    を含むプラスチックパッケージ。
  2. 　半導体デバイス内で使用するポリマープラスチックパッケージを完成させる方法であって、
    　パッケージ表面上に露出された複数の、間隔のとられた、金属端子を有するポリマーパッケージを提供するステップと、
    　リフロー可能な金属で作られほぼ均一な質量および高さを有する金属バンプを前記各端子に付着させるステップと、
    　予め定められた高さのほぼ均一性を維持しながら、前記バンプをリフローさせるステップと、
    　接着性ポリマー前駆体を前記バンプ間および周りに分布させて、前記各バンプ上にメニスカスを形成しかつ前記バンプの前記高さの１/４から１/２に至る範囲の或る厚さを有する層により前記バンプ間を埋めるステップと、
    　前記ポリマー前駆体を硬化させる熱エネルギを供給して、前記層および前記メニスカスを固化するステップと、
    を含む方法。
JP2003288507A 2002-08-08 2003-08-07 信頼可能なプラスチック・パッケージ・アタッチメント用ポリマー埋め込みはんだバンプ Abandoned JP2004072116A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/215,115 US6696644B1 (en) 2002-08-08 2002-08-08 Polymer-embedded solder bumps for reliable plastic package attachment

Publications (1)

Publication Number Publication Date
JP2004072116A true JP2004072116A (ja) 2004-03-04

Family

ID=31494804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003288507A Abandoned JP2004072116A (ja) 2002-08-08 2003-08-07 信頼可能なプラスチック・パッケージ・アタッチメント用ポリマー埋め込みはんだバンプ

Country Status (2)

Country Link
US (2) US6696644B1 (ja)
JP (1) JP2004072116A (ja)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2004288785A (ja) * 2003-03-20 2004-10-14 Sony Corp 導電突起の接合構造及び接合方法
US20050082670A1 (en) * 2003-09-11 2005-04-21 Nordson Corporation Method for preapplying a viscous material to strengthen solder connections in microelectronic packaging and microelectronic packages formed thereby
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US20060216860A1 (en) 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
KR101249555B1 (ko) * 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
WO2005056200A1 (en) * 2003-12-02 2005-06-23 Henkel Corporation Stencil and method for depositing a viscous product about solder balls therewith
US20050121225A1 (en) * 2003-12-03 2005-06-09 Phoenix Precision Technology Corporation Multi-layer circuit board and method for fabricating the same
DE10361075A1 (de) * 2003-12-22 2005-07-28 Pac Tech - Packaging Technologies Gmbh Verfahren und Vorichtung zur Trocknung von Schaltungssubstraten
TWI237370B (en) * 2004-07-30 2005-08-01 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
US7253088B2 (en) * 2004-09-29 2007-08-07 Intel Corporation Stress-relief layers and stress-compensation collars with low-temperature solders for board-level joints, and processes of making same
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US7348210B2 (en) * 2005-04-27 2008-03-25 International Business Machines Corporation Post bump passivation for soft error protection
DE102005046280B4 (de) * 2005-09-27 2007-11-08 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
KR100713928B1 (ko) * 2006-02-08 2007-05-07 주식회사 하이닉스반도체 반도체 칩 패키지
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
US20080308935A1 (en) * 2007-06-18 2008-12-18 Samsung Electronics Co., Ltd. Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US20100096754A1 (en) * 2008-10-17 2010-04-22 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor module, and method for fabricating the semiconductor package
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8563416B2 (en) 2011-07-29 2013-10-22 International Business Machines Corporation Coaxial solder bump support structure
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
WO2013101241A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Organic thin film passivation of metal interconnections
US9368437B2 (en) 2011-12-31 2016-06-14 Intel Corporation High density package interconnects
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9082780B2 (en) 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9355906B2 (en) 2013-03-12 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods of manufacture thereof
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
US10020275B2 (en) * 2013-12-26 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductive packaging device and manufacturing method thereof
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9925612B2 (en) * 2014-07-29 2018-03-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor component, semiconductor-mounted product including the component, and method of producing the product
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
CN106653721A (zh) * 2016-11-25 2017-05-10 华天科技（昆山）电子有限公司 环绕密封环的凸点结构及形成方法
US10872850B2 (en) * 2017-03-30 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
CN110914975B (zh) * 2017-07-12 2023-08-01 日立能源瑞士股份公司 功率半导体模块
US11270972B2 (en) 2019-06-12 2022-03-08 Nxp B.V. Package with conductive underfill ground plane
KR20210042212A (ko) 2019-10-08 2021-04-19 삼성전자주식회사 반도체 패키지
US11318550B2 (en) * 2019-11-14 2022-05-03 International Test Solutions, Llc System and method for cleaning wire bonding machines using functionalized surface microfeatures
US11335571B2 (en) * 2020-07-15 2022-05-17 Renesas Electronics Corporation Semiconductor device including a package substrate and a semiconductor chip
US11721642B2 (en) * 2021-06-17 2023-08-08 Nxp Usa, Inc. Semiconductor device package connector structure and method therefor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US635049A (en) * 1898-06-14 1899-10-17 Luther Look Jar closer or opener.
JP3466237B2 (ja) * 1993-09-09 2003-11-10 理想科学工業株式会社 溶剤穿孔性孔版印刷用原紙の製造法
US5879792A (en) * 1994-02-28 1999-03-09 Riso Kagaku Corporation Stencil printing sheet and process for stencil making the same
JPH11345837A (ja) * 1998-05-06 1999-12-14 Texas Instr Inc <Ti> アンダフィリングのフリップチップ電子デバイスの歪み低減方法及びその装置
US6245583B1 (en) * 1998-05-06 2001-06-12 Texas Instruments Incorporated Low stress method and apparatus of underfilling flip-chip electronic devices
KR100643105B1 (ko) * 1998-05-06 2006-11-13 텍사스 인스트루먼츠 인코포레이티드 플립-칩 전자 디바이스를 언더필링하는 저응력 방법 및 장치
JP2000058709A (ja) * 1998-08-17 2000-02-25 Nec Corp 突起電極構造および突起電極形成方法
US6586676B2 (en) * 2000-05-15 2003-07-01 Texas Instruments Incorporated Plastic chip-scale package having integrated passive components
EP1207555A1 (en) * 2000-11-16 2002-05-22 Texas Instruments Incorporated Flip-chip on film assembly for ball grid array packages
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6385049B1 (en) * 2001-07-05 2002-05-07 Walsin Advanced Electronics Ltd Multi-board BGA package

Also Published As

Publication number Publication date
US20040149479A1 (en) 2004-08-05
US6696644B1 (en) 2004-02-24
US20040027788A1 (en) 2004-02-12

Similar Documents

Publication Publication Date Title
US6696644B1 (en) Polymer-embedded solder bumps for reliable plastic package attachment
US6610559B2 (en) Integrated void-free process for assembling a solder bumped chip
US7445960B2 (en) Adhesion by plasma conditioning of semiconductor chip
US6774497B1 (en) Flip-chip assembly with thin underfill and thick solder mask
US7585702B1 (en) Structure and assembly procedure for low stress thin die flip chip packages designed for low-K Si and thin core substrate
US7498678B2 (en) Electronic assemblies and systems with filled no-flow underfill
US6288451B1 (en) Flip-chip package utilizing a printed circuit board having a roughened surface for increasing bond strength
US8987902B2 (en) Semiconductor device, semiconductor package, and method for manufacturing semiconductor device
US7081405B2 (en) Package module for an IC device and method of forming the same
US6844052B2 (en) Method for underfilling semiconductor components
US20050140025A1 (en) Direct attach chip scale package
US20010018987A1 (en) Interconnect structure
US20070269930A1 (en) Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA)
KR100351996B1 (ko) 반도체 장치 제조 방법
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
JP2007511101A (ja) Ｌｏｗ−ｋ誘電体含有半導体デバイスと共に使用される電子パッケージング材料
US7250330B2 (en) Method of making an electronic package
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
US20010018800A1 (en) Method for forming interconnects
US11502057B2 (en) Semiconductor device and manufacturing method thereof
TWI807943B (zh) 半導體晶粒封裝及其製造方法
JP2003297977A (ja) 電子部品の製造方法
JP3951903B2 (ja) 半導体装置及び半導体装置実装体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060807

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081205