TWI807943B - 半導體晶粒封裝及其製造方法 - Google Patents

半導體晶粒封裝及其製造方法 Download PDF

Info

Publication number
TWI807943B
TWI807943B TW111128500A TW111128500A TWI807943B TW I807943 B TWI807943 B TW I807943B TW 111128500 A TW111128500 A TW 111128500A TW 111128500 A TW111128500 A TW 111128500A TW I807943 B TWI807943 B TW I807943B
Authority
TW
Taiwan
Prior art keywords
substrate
die
connections
package
layer
Prior art date
Application number
TW111128500A
Other languages
English (en)
Other versions
TW202322329A (zh
Inventor
佐久間克幸
莫克塔 蓋特 法洛奎
約翰 尼可波克
Original Assignee
美商萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/535,664 external-priority patent/US11973058B2/en
Application filed by 美商萬國商業機器公司 filed Critical 美商萬國商業機器公司
Publication of TW202322329A publication Critical patent/TW202322329A/zh
Application granted granted Critical
Publication of TWI807943B publication Critical patent/TWI807943B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本發明提供一種半導體晶粒封裝，其具有一基板，該基板具有一或多個基板層，該一或多個基板層具有一或多個基板連接件。一基板層可包括一或多個重佈線層(RDL)。一或多個晶粒(例如，多重晶粒)安置於一頂部基板層上。該等晶粒具有一或多個晶粒外部連接件。該等晶粒外部連接件中之一些電連接至一或多個基板連接件。一或多個金屬障壁加強件形成為一障壁外殼，該障壁外殼安置於該頂部基板層上且實體地連接至該頂部基板層。該障壁外殼圍封該等晶粒中之一或多者。該金屬障壁外殼具有其中該金屬障壁外殼電連接至基板水平連接件中之一或多者的一或多個電連接區，及其中該金屬障壁外殼與該等基板水平連接件及基板通孔連接件中之一或多者電絕緣的一或多個電絕緣區。在不同實施例中，該障壁外殼使該等基板/封裝在製造、組裝及操作期間硬化；為底層填料施加提供約束；及提供用於熱移除之一熱傳導路徑。揭示製造及組裝該晶粒封裝之方法。

Description

半導體晶粒封裝及其製造方法
本發明係關於半導體電路系統之封裝，亦即半導體晶片/晶粒封裝。更特定言之，本發明係關於改良含有多重晶粒之晶粒封裝的結構完整性、可靠度及操作。
晶粒封裝之功能及效用可藉由增加晶粒封裝內之晶粒的數目來增加。因此，較大數目之功能可含於具有多重晶粒之晶粒封裝中，同時維持總體較小晶粒封裝之佔據面積。
然而，隨著晶粒封裝中之晶粒的數目增加，封裝內之晶粒與其他組件之間的互連之數目及複雜度亦增加。由於晶粒封裝中之晶粒的數目增加，出現製造問題。由於晶粒及其他組件之大小減小，此等困難難以解決。
半導體晶片或晶粒含有巨大數目個內部電子組件及電路系統(如晶粒內之晶粒裝置)且為吾人所熟知的。一般而言，晶粒具有複數個電晶粒外部連接件，包括C4/焊料凸塊連接件及/或導電/金屬(例如銅)襯墊連接件。
晶粒外部連接件中之一些電性地及實體地連接至各晶粒封 裝內之一或多個基板上的一或多個對應基板外部連接件。基板可由諸如以下之材料製成：環氧樹脂、樹脂、介電聚合物、聚醯亞胺、聚醯亞胺合金或化合物、陶瓷、矽及/或其他類似材料。基板亦可由層壓物製成。基板組織、固持及攜載附接至各別基板(且有時在各別基板內)之晶粒(及其他組件)。此等基板中之兩者或更多者經實體地配置、對準及連接以形成晶粒封裝。
在晶粒封裝中，例如藉由混合接合或Cu-Cu直接接合或微凸塊焊料接合或C4焊球回焊接合而將晶粒外部連接件連接至封裝內之一或多個基板上的對應基板外部連接件。基板層內之基板內部連接件電連接至封裝上之各別基板外部連接件以實現以下之間/當中的電互連：i.(兩個或更多個晶粒之)內部晶粒電路系統內之晶粒裝置；ii.基板內之基板電路系統；iii.在封裝之基板內或附接至封裝之基板的基板組件；及/或iv.經由封裝外部連接件連接之外部電路系統。在一些實施例中，封裝外部連接件為基板外部連接件之執行個體。
一些晶粒封裝具有一或多個重佈線層(RDL)。RDL為基板內之金屬化層。RDL之一個功能為「扇出」晶粒中之一或多者的觸點。RDL藉由具有RDL連接件來實現此扇出，該等RDL連接件將晶粒外部連接件中之一或多者連接至在基板上之晶粒之經投影佔據面積外部的各別基板外部連接件。因此，扇出使得能夠在遠離晶粒之更多基板外部位置處(例如，在基板上之不在各別晶粒下方的一或多個位置處)實現至晶粒外部連接件中之一或多者的連接。此等扇出連接准許至晶粒外部連接件且在基板上之更易接入位置處之更多及更容易的連接。扇出連接為已知的。
如所陳述，晶粒封裝中之基板中之一或多者具有亦為封裝 外部連接件之基板外部連接件。此等封裝外部連接件將整個封裝連接至封裝外部之電路系統。通常，晶粒封裝可電性地及實體地連接至如印刷電路板、層壓基板等之其他基板且由該等基板攜載。
隨著晶粒封裝含有更多電路系統(更高電路密度)，例如，隨著組件及晶粒大小縮小，晶粒封裝內之尺寸及間隙變得更小。另外，具有高電路密度之晶粒封裝通常在晶粒封裝內具有較薄基板。舉例而言，RDL厚度可在1至200微米之間，其中RDL中之RDL連接件具有在1至50微米之間的間距。
較薄基板、較薄基板層(例如，RDL)及較小晶粒及組件更易碎、難以處理，且在組裝、製造及操作期間經受彎曲/變形及/或破裂。
亦可藉由增加晶粒封裝內之基板及基板層(例如，RDL)的表面積來增加晶粒封裝內之電路及功能。對於給定基板厚度，晶粒封裝內之具有較大表面積之基板甚至比具有較小表面積之彼等基板更易碎。因此，具有較大表面積之較薄基板層(例如，RDL)愈來愈易碎、難以處理，且在組裝/製造及操作期間經受彎曲/變形及/或破裂。在晶圓級製造及組裝中遇到較大表面積基板。
在具有小間隙之晶粒封裝中沈積如黏著劑及底層填料之封裝材料更加困難。將底層填料及/或黏著劑層均勻地施加於小間隙空間中可能需要較高壓力施加。較高壓力將機械應力施加於晶粒封裝內之基板層(如RDL)及/或組件/晶粒上。在晶粒封裝之組裝/製造期間且甚至稍後在晶粒封裝操作期間，尤其在晶粒及組件較小且基板較薄而具有較大面積時，此等機械應力可損壞層/組件/晶粒。施加較高壓力/力趨向於在晶粒封裝之組裝/製造期間移動基板上之組件/晶粒，此造成未對準；弱、不良或無連 接；及/或組件干擾問題。基板偏離平坦度之變形亦可造成此等問題。
熱應力由在組裝/製造及操作期間晶粒封裝中之材料的熱循環引起。具有不同熱膨脹係數之封裝材料在熱/溫度循環期間以不同速率膨脹。此等熱應力使得基板/基板層彎曲及/或破裂，此導致晶粒封裝組裝問題、不良連接、總體封裝故障及較短封裝使用壽命等。又，此等問題隨著基板變得更薄、具有更大面積且組件/晶粒變得更小而增加。
先前技術已藉由使用加強件、材料選擇、控制底層填料施加之模具等來解決此等問題。然而，由於大小及間隙變得更小、層變得更薄、封裝中晶粒之數目增加、封裝內之連接變得更複雜及基板表面積增加，需要改良先前技術解決方案。需要在晶粒封裝製造及組裝期間改良基板硬化及基板、組件及晶粒之處理，且需要在操作期間改良基板硬度、降低應力水平且改良來自晶粒封裝之熱減少(以減少熱應力)。
本發明之實施例包括具有基板之半導體晶粒封裝，該基板具有一或多個基板層。基板層中之一或多者具有一或多個基板內部連接件及一或多個基板外部連接件。基板連接件包括基板水平連接件及基板通孔連接件。基板具有頂部及底部基板層。
基板或基板層可包括一或多個重佈線層(RDL)。因此，將各RDL視為基板層中之一者。RDL具有一或多個RDL連接件，其包括RDL水平連接件及RDL通孔連接件。RDL水平連接件為基板水平連接件，且RDL通孔連接件為基板通孔連接件。基板(RDL)水平連接件可為基板內部連接件或基板外部連接件。
一或多個半導體晶粒(晶粒)安置於頂部基板層上。在一些 實施例中，多重晶粒安置於頂部基板層上。各晶粒具有一或多個晶粒外部連接件，例如，C4焊球連接件及/或金屬襯墊連接件。晶粒外部連接件中之一或多者電連接至亦稱作對應基板連接件之基板外部連接件中之一或多者。基板外部連接件之實例包括微凸塊焊料連接件及/或C4焊球連接件及/或金屬襯墊連接件。
一或多個金屬障壁加強件形成障壁外殼，該障壁外殼安置於頂部基板層上且實體地連接至該頂部基板層。障壁外殼圍封晶粒中之一或多者。障壁外殼(例如，金屬障壁外殼)具有一或多個電連接區及一或多個電絕緣區。電連接區為電性地及實體地連接至基板水平連接件中之一或多者之障壁外殼的區。電絕緣區為與基板水平連接件中之一或多者電絕緣但存在實體連接之障壁外殼的區。
在一些實施例中，圍繞晶粒且由障壁外殼容納之兩個底層填料層。低黏度底層填料填充晶粒底表面中之一或多者與頂部基板層之間的間隙。高黏度底層填料安置於低黏度底層填料上。在替代實施例中，在存在極小或無晶粒間隙之情況下，晶粒底部表面與頂部基板層之間不存在底層填料。
揭示製造及組裝晶粒封裝之方法。
8A:步驟
8B:步驟
8C:步驟
8D:步驟
8E:步驟
8F:步驟
100:晶粒封裝
105:晶粒
105B:底部表面
105T:晶粒頂部表面
106:晶粒外部連接件
108:間隙
109:厚度
110:基板
120:基板層
120B:底部基板層
130:基板層/RDL
131:頂部基板層
133:基板連接件/襯墊/連接
135:連接件
137:連接件
137A:連接件
150:金屬障壁外殼
151:障壁加強件
153:加強件高度
155:加強件深度
158:封閉體
160:基板連接件
164:電絕緣區
164A:電絕緣區
165:電連接
166:電連接區
175:電絕緣區
175A:電絕緣區
180:絕緣層
180A:絕緣層
182:絕緣體
200:晶粒封裝
206:外部封裝連接件
225:沈積
250:低黏度底層填料
250T:厚度
300:晶粒封裝
310:橫截面圖
325:施加
350:高黏度底層填料
350T:厚度
400:晶粒封裝
451:橫截面
466:電絕緣區
475:電絕緣區
500:晶粒封裝
502:基板層
504:基板層
510:連接件
520:組件
525:連接件
600:晶粒封裝
606:晶粒外部連接件/襯墊連接件
636:襯墊連接件/基板連接件
650:間隙
670:底層填料層
700:晶粒封裝
705:熱介面材料/熱觸點
720:封閉空間
730:散熱片
730B:散熱片底部表面
731:散熱片腿
735:實體及熱觸點
750:散熱器
775:熱傳導路徑
800:製程流程
805:釋放層
806:移除
807:雷射
810:初始基板/晶圓
811:初始基板厚度
825:切割
850:處置器
865:翻轉
880:基板
885:焊球連接件
900:製程
910:步驟
920:步驟
930:步驟
940:步驟
950:步驟
960:步驟
現將參考隨附圖式在下文更詳細地描述本發明之各種實施例，現簡要描述該等隨附圖式。圖式展示本發明之各種設備、結構及相關方法步驟。
圖1為具有實體地連接至頂部基板層(例如，重佈線層(RDL))之金屬障壁外殼/加強件的臨時晶粒封裝中之多重晶粒總成的等距 圖示，其中金屬障壁外殼具有一或多個電連接區及一或多個電絕緣區。
圖2為具有金屬障壁外殼之晶粒封裝中之多重晶粒總成的等距圖示，該金屬障壁外殼實體地連接至頂部基板層且由由金屬障壁外殼容納之低黏度底層填料覆蓋。
圖3為具有金屬障壁外殼之晶粒封裝中之多重晶粒總成之等距圖示，該金屬障壁外殼由含有安置於低黏度底層填料上之高黏度底層填料之加強件製成。
圖4為晶粒封裝中之多重晶粒總成之一個實施例的正視橫截面圖，該晶粒封裝由形成實體地連接至頂部基板層(例如，RDL)之金屬障壁外殼的一或多個金屬障壁加強件製成。
圖5為具有金屬障壁外殼之晶粒封裝中之多重晶粒總成之一個實施例的正視橫截面圖，該金屬障壁外殼實體地/機械地連接至頂部基板層(例如，RDL)且具有多重基板層。
圖6為具有金屬障壁外殼之晶粒封裝之一個替代實施例的正視橫截面圖，其中晶粒底部與基板頂部層之間存在極少或無間隙。
圖7為多重晶粒總成晶粒封裝實施例之正視橫截面圖，其中金屬障壁加強件亦充當通過散熱片及散熱器之熱傳導路徑。
圖8為展示在製造晶粒封裝之步驟處之結構的製程流程。
圖9為製造晶粒封裝之製程的流程圖。
應理解，本發明之實施例不限於本文中所揭示之說明性方法、設備、結構、系統及裝置，但替代地可更廣泛地適用於對給出本揭示內容之熟習此項技術者變得顯而易見的其他替代及更廣泛的方法、設備、 結構、系統及裝置。
另外，應理解，隨附圖式中所展示之各種層、結構及/或區未按比例繪製，且常用類型之一或多個層、結構及/或區可能未在給定圖式中明確地展示。此不暗示未明確展示之層、結構及/或區自實際裝置省略。
另外，當解釋未必聚焦於此等省略元件時，可為清楚及/或簡單起見在視圖中省去某些元件。此外，使用在整個圖式中使用之相同或類似參考編號來表示相同或類似特徵、元件或結構，且因此，針對圖式中之各者，將不重複相同或類似特徵、元件或結構之詳細解釋。
根據本發明之實施例揭示之半導體裝置、結構及方法可用於應用、硬體及/或電子系統中。用於實施本發明之實施例之合適硬體及系統可包括但不限於個人電腦、通信網路、電子商務系統、可攜式通信裝置(例如，蜂巢式電話及智慧型電話)、固態媒體儲存裝置、專家及人工智慧系統、功能性電路系統、神經網路等等。本發明之實施例涵蓋併有半導體裝置及結構之系統及硬體。
如本文中所使用，「高度」係指橫截面或正視圖中之元件(例如層、溝渠、孔、開口等)的自該元件之底部表面至頂部表面量測及/或相對於其上安置有元件之表面量測之豎直大小。
相反地，「深度」係指橫截面或正視圖中之元件(例如層、溝渠、孔、開口等)的自該元件之頂部表面至底部表面量測之豎直大小。諸如「厚」、「厚度」、「薄」或其衍生詞之術語可在指示時替代「高度」而使用。
如本文中所使用，「橫向」、「橫向側面」、「側面」及「橫 向表面」係指元件(例如，層、開口等)之側表面，諸如圖式中之左側或右側表面。
如本文所使用，「寬度」或「長度」係指圖式中之元件(例如，層、溝渠、孔、開口等)的自該元件之側表面至相對表面量測之大小。諸如「厚」、「厚度」、「薄」或其衍生詞之術語可在指示時替代「寬度」或「長度」而使用。
如本文中所使用，諸如「上部」、「下部」、「右方」、「左方」、「豎直」、「水平」、「頂部」、「底部」及其衍生詞之術語應將與所揭示結構及方法相關，如附圖中所定向。舉例而言，如本文中所使用，「豎直」在正視圖中係指垂直於基板之頂部表面的方向，且「水平」在正視圖中係指平行於基板之頂部表面的方向。
如本文中所使用，除非另外規定，否則諸如「在......上」、「上覆」、「在頂上」、「在頂部上」、「定位於......上」或「定位於......頂上」之術語意謂第一元件存在於第二元件上，其中介入元件可存在於第一元件與第二元件之間。如本文中所使用，除非另外規定，否則與術語「在......上」、「上覆」、「在頂上」、「在頂部上」、「定位於......上」或「定位於......頂上」、「安置於......上」結合使用的術語「直接地」或術語「接觸」或「直接接觸」意謂第一元件及第二元件在沒有存在於第一元件與第二元件之間的任何介入元件(諸如中間導電、絕緣或半導體層)之情況下連接。
應理解，此等術語可能受所描述之裝置之定向影響。舉例而言，儘管此等描述之含義可在裝置倒置旋轉之情況下改變，但該等描述保持有效，此係因為其描述本發明之特徵之間的相對關係。
一或多個金屬障壁加強件形成障壁外殼，該障壁外殼安置於頂部基板層上且實體地連接至該頂部基板層。障壁外殼圍封一或多個晶粒。障壁外殼具有一或多個電連接區及一或多個電絕緣區。障壁外殼之電連接區電性地及實體地連接至基板水平連接件中之一或多者。電絕緣區與基板水平連接件中之一或多者電絕緣(但仍實體地連接至基板水平連接件中之一或多者)。障壁外殼使基板及封裝在製造、組裝及操作期間硬化。
圖1為具有由一或多個加強件151製成之金屬障壁外殼150的臨時晶粒封裝100中之多重晶粒105總成之等距圖示。金屬障壁外殼150實體地連接至頂部基板層131，例如RDL 130，其中金屬障壁外殼150具有一或多個電連接區(例如166)及一或多個電絕緣區(例如164/175/175A)。
晶粒封裝具有基板110，其具有一或多個基板層120/130。(亦參見圖5中之基板層120、130、502、504等)。在許多實施例中，金屬層(金屬基板層)及介電層(介電基板層)交替地分層，即一個在另一個頂部上。在一些實施例中，用介電/絕緣材料填充導線、連接件或其他金屬/導電組件之間及/或周圍的空間。
基板層120/130/502/504中之一或多者(通常為120)具有一或多個連接件135/133/137/510/525/160，通常為137。基板層中之一者中的連接件中之一或多者(通常為137)為水平之連接件，例如133、135、137/510。連接件中之一或多者為豎直之連接件或通孔連接件。應注意，連接件135/137/160為基板外部之連接件之實例，而連接件510為基板內部之連接件之實例。
存在基板110之頂部基板層131。在僅存在一個基板層120 之情況下，頂部基板層131與基板層120相同。在一些實施例中，頂部基板層131為RDL 130。
在一些實施例中，晶粒105之底部表面105B與頂部基板層131之間存在較小間隙108。間隙108由一些類型之晶粒外部連接件106(例如，C4焊球)之高度引起。當替代晶粒外部連接件106(例如，金屬襯墊)用以例如藉由混合接合連接至亦為金屬襯墊之基板(外部)連接件160時，間隙108為零或接近零。
在一些實施例中，重佈線層(RDL)130為頂部基板層。在一些實施例中，RDL 130靠近頂部基板層，亦即，頂部基板層131下方之一或兩個基板層120或許多基板層120。
RDL 130為基板層120中之一者。RDL具有複數個連接件，即兩個連接件(在RDL中亦稱為RDL水平連接件)137/510及連接件(在RDL中亦稱為RDL通孔連接件)525。通常，RDL 130高度金屬化，亦即，在RDL 130內存在具有極高間距或高密度之許多連接件137(且在一些實施例中，許多連接件525)。
連接件137/510及連接件525之高密度實現晶粒封裝100中之晶粒105中之一或多者上的晶粒外部連接件106之間及當中的互連，及其他組件520與基板連接件(對應基板連接件)160及外部封裝連接件(例如，206)之間及當中的互連。
晶粒105中之一或多者安置於頂部基板層131上。圖1展示RDL 130作為基板層120/頂部基板層131。然而，如所陳述，設想RDL 130可在頂部基板層131下方1至3層。其他組態係可能的。
儘管一個晶粒105可安置於頂部基板層131(例如，130) 上，但本發明使得複數個晶粒105或多重晶粒105能夠安置於頂部基板層131上且由障壁外殼150圍封。
隨著晶粒105之數目、各晶粒(未展示)之內部電路系統內之內部晶粒裝置的數目及晶粒外部連接件106之數目增加，連接件，例如133/135/137/510/525/160之數目/密度亦增加。隨著密度增加，此等互連件變得更精細/更薄。因此，RDL(例如，130)及其他基板層(通常為120)變得更薄，RDL 130/基板層120具有更小硬度、更易碎、更難以處理且更易於彎曲、變形(deforming/distorting)及破裂。如所陳述，RDL(例如，130)可具有在1與200微米之間的厚度109，其中RDL 130中之連接件(通常為137)具有在1與50微米之間的間距。
晶粒105具有一或多個晶粒外部連接件106。晶粒外部連接件106可為任何已知連接件，如C4焊球106或焊料微凸塊(未展示)106或金屬襯墊(未展示)106。晶粒外部連接件106中之一或多者電連接165至一或多個基板(外部)連接件，例如160。當晶粒外部連接件106電連接165至基板連接件160時，各別基板連接件160稱作對應連接。
至晶粒外部連接件106之此等電連接165可為任何已知電連接。舉例而言，電連接可為C4晶粒外部連接件106之焊料回焊或金屬襯墊-金屬襯墊連接，亦即，混合接合電連接165。此等電連接165為已知的。
圖1展示連接兩個分離晶粒105上之晶粒外部連接件106的RDL水平連接件133。在大多數情況下，用介電材料覆蓋除襯墊133以外的區域(其中連接C4 106)。
圖1亦展示藉由絕緣體182與接近各別連接件137之晶粒 外部連接件106電絕緣的連接件137。在此實例中，連接件137實體地靠近各別晶粒外部連接件106，但需要藉由晶粒封裝100之電氣設計與連接件137電絕緣。在其他位置(未展示)，其他晶粒外部連接件106可與連接件137具有電連接。
絕緣體182可由包括以下中之一或多者的材料製成：介電質、聚合物及未經摻雜半導體。
障壁外殼150由經形成以在障壁外殼150內部製造封閉體158的一或多個障壁加強件(通常為151)製成。障壁外殼圍繞且圍封封閉體158中之晶粒105中之一或多者。
障壁加強件151由硬材料或可形成為硬組件或結構之材料製成。硬組件意謂為足夠硬的組件，使得當硬組件實體地附接至基板110及/或頂部基板層131時，所得晶粒封裝100可在目標設計準則或規格內在不具有或具有減小的彎曲、變形(deforming/distorting)及/或破裂之情況下進行處理且經受機械及熱應力。此外，一或多個加強件之使用可附接至基板及/或層之頂部表面及/或嵌入於一或多個基板層中及/或可附接至基板之底部表面。加強件可基於以下來輔助翹曲控制：其材料及結構特性；其相對於基板、晶片及其他組件、蓋或散熱器之熱膨脹係數(CTE)；厚度、寬度及形狀之設計；基板層中之佈線/金屬負載量；基板層中之金屬負載量相對於介電材料及CTE之平衡或不平衡(諸如但不限於基板或替代類型之基板中之核心層之任一側上的建構層中之金屬負載量)；及基板層及材料的混合複合物。具有高硬度或剛度之材料之實例通常為具有高模數之材料，諸如陶瓷材料、玻璃材料、鋼，具有厚度及寬度可最小化或消除由單層引起的基板翹曲或可與兩個或更多個層一起使用的設計，或旨在基 於接合至或黏附至基板或嵌入於基板中之加強件而最小化或減少基板彎曲或翹曲之設計。基板平坦度或對在處理期間或經由溫度偏移變得不平坦的抗性取決於基板大小、晶片、互連規格，且因此可保持為1至幾微米或可能夠適應10微米或更大的較高非共面性。另外，在處理及產品使用期間，加強件之設計及黏著劑之選擇需要提供基板及組件之目標平坦度兩者，同時避免黏著劑失效、基板故障及互連失效。
在一些實施例中，障壁加強件151亦為導熱的。在一些實施例中，障壁加強件151中之一或多者為金屬的。
障壁加強件151材料包括金屬及金屬合金，諸如銅、鎳、鎳鋼(Fe-Ni合金)銅鎳塗層、焊料、鋁、不鏽鋼、石墨、陶瓷、玻璃、矽或混合式混合結構及熱介面材料(TIM)。替代加強件可包含具有薄介電層、氧化物層、氮化物層或替代塗層之金屬或金屬合金，以提供共面性、支援由熱傳導引起之熱移除，同時提供薄電絕緣層以避免一些應用之電流傳輸。
在一些實施例中，障壁加強件151具有加強件高度153及加強件深度155，從而產生加強件橫截面面積(未展示)。在一些實施例中，加強件高度153在400μm與5mm之間，且加強件深度155可取決於基板X-Y大小及厚度以及加強件及對應基板之CTE而對應於基板厚度之一部分或更多。圖1中之障壁加強件151之橫截面面積經展示為矩形，但設想其他形狀，如下文所論述。
圖1展示障壁外殼150，其具有經組態以製造矩形封閉體158之障壁加強件151。設想障壁加強件151之其他封閉體158形狀及組態。舉例而言，單一障壁加強件151可經形成以產生圓形或橢圓形封閉體 158。
在一些實施例中，障壁加強件151例如藉由不導電黏著劑實體地附接至基板110之頂部基板層131。在一些實施例中，例如在障壁加強件151為金屬的情況下，障壁加強件焊接或以其他方式接合至連接件中之一或多者，例如135。在又其他實施例中，障壁加強件151中之一或多者為與連接件中之一者(例如，135)相同的組件，但形成有橫截面面積以在連接件(例如，135)之長度內實現類似於結構橫桿的硬度。舉例而言，障壁加強件151之橫截面面積可具有不同輪廓形狀，包括但不限於：I-輪廓、H-輪廓、條-輪廓、L-輪廓、箱-輪廓、T-輪廓、棒-輪廓、窗框輪廓等。
存在電絕緣區，例如164/164A/175/175A，其中障壁外殼150實體地連接至頂部基板層131，但未電連接。舉例而言，儘管障壁加強件151(且因此，障壁外殼150)實體地連接至連接件137，但在電絕緣區164/175處，由於絕緣層180使障壁外殼150與連接件137彼此分離，因此不存在電連接。在一些電絕緣區164A/175A中，由於障壁外殼150與基板110/頂部基板層131之不導電部分實體地接觸/連接電絕緣區164A/175A，因此不存在電連接。
為繼續該實例，障壁外殼150在兩個電絕緣區164及175處越過頂部基板層131中之連接件137。在兩個電絕緣區164/175處，在障壁外殼150與頂部基板層131(例如，RDL 130)之間存在實體連接。此實體連接可藉由不導電黏著劑或其他附接方法形成。
然而，該實體連接在電絕緣區164/175處在障壁外殼150與連接件137之間電絕緣。因此，即使障壁外殼150與頂部基板層131彼 此靠近且實體地連接，電絕緣區164/175處亦不存在電連接。
在電絕緣區164/175處，絕緣層180置放於障壁外殼150與連接件137之間。絕緣層180可由如上文所提及之不導電材料，如環氧樹脂、樹脂、介電質、聚合物製成。
儘管電絕緣區164/175處不存在電連接，但此等電絕緣區164/175處之實體連接亦增加障壁外殼150與頂部基板層131之間的總體實體連接。此使得晶粒封裝100較硬而不引起障壁外殼150與連接件137之間的電短路。
在替代實施例中，障壁外殼150與頂部基板層131之間存在一或多個電絕緣區164A/175A，此係因為頂部基板層131在此等電絕緣區164A/175A中不導電。在此等電絕緣區164A/174A中，障壁外殼150例如藉由黏著劑直接實體地附接至頂部基板層131。
在一些實施例中，通常用除電子襯墊(例如，160)及連接件(例如，137)以外的絕緣膜來覆蓋頂部基板層131。在其他實施例中，當障壁加強件151用於冷卻時，存在其中障壁加強件151直接連接至層壓物/層130之連接件135的例外情況，如下文所描述。
然而，電連接區166中存在約束，其中障壁加強件151電連接至連接件(例如，135)，尤其係在頂部基板層131為RDL 130且障壁加強件151由例如金屬障壁加強件151之導電材料製成時。
舉例而言，障壁外殼150與頂部基板層131中之連接件(例如，135)之間存在實體連接及電連接。在此等實施例中，可藉由焊接或其他接合技術進行實體/電連接。在其他實施例中，連接件135及障壁外殼150為一個聯合元件，其為導電的且具有藉由組合連接件(例如，135)及障 壁外殼150之障壁加強件151之材料選擇及設計橫截面而在此等實體/電氣位置(例如，166)處產生的硬度。
在此等物理/電連接區166處，晶粒封裝100之設計必須保證：i.障壁外殼150不電連接至不連接至連接件135的連接件(通常為137)或連接件525中之一些，例如在將產生短路之情況下；及ii.所連接之連接件135處於可置放障壁外殼150之電壓電位下。
在一些實施例中，連接件135為接地平面。因此，將金屬障壁外殼150實體地及電連接至連接件135亦將金屬障壁外殼150置放於接地電位處。又，在此等情況下，由於金屬障壁外殼150處於接地電位，因此金屬障壁外殼150可為晶粒封裝100提供硬度且在適當時為頂部基板層131中之連接件510及連接件525提供電接地連接。
換言之，在晶粒封裝100之一些實施例中，存在形成金屬障壁外殼150之一或多個金屬障壁加強件151，該金屬障壁外殼150實體地連接至晶粒封裝100之頂部基板層131且在電連接區166處電連接至頂部基板層131中之一或多個連接件，通常為135。因此，在一些實施例中，金屬障壁外殼150具有電連接區166及電不連接或電絕緣區164/175/175A。
在替代實施例中，障壁加強件151及障壁外殼150由不導電材料製成。在此等實施例中，連接件137之電絕緣及/或適當電位(例如，連接件135)處之直接電連接可能係不必要的。
障壁加強件151或障壁外殼150之設計及置放有助於為晶粒封裝提供硬度且在晶粒封裝100組裝及操作期間使封裝保持平坦。晶粒封裝100之翹曲量小於60μm至500μm。作為一實例，藉由在基板880 (參見圖8)與待安裝之晶粒封裝100之間使用的焊料之高度/量來判定可允許翹曲值。此准許更容易地處理晶粒封裝100，將晶粒105及其他組件520更準確地定位於頂部基板層131上，及實現晶粒105及其他組件520之較佳電連接。
如下文更詳細地描述，除提供更多硬度及熱傳導/耗散以外，障壁外殼150亦充當使得能夠沈積一或多個底層填料層之模具，該等底層填料層提供具有額外剛度、平坦度、硬度及強度以減小機械及熱應力之晶粒封裝100。
圖2為具有由加強件151製成之金屬障壁外殼150之多重晶粒總成晶粒封裝200的等距圖示。金屬障壁外殼150實體地連接至頂部基板層131，且含有覆蓋頂部基板層131之低黏度底層填料250。
金屬障壁外殼150實體連接至頂部基板層131，例如RDL 130，且(視情況)在電連接區166處電連接至頂部基板層131中之一或多個連接件135。又，金屬障壁外殼150在障壁外殼150之一或多個電絕緣區164/164A/175/175A處與頂部基板層131中之一或多個連接件137/510及連接件525電絕緣。電連接區166及電絕緣區164/164A/175/175A/絕緣層180之位置見圖1。在一些實施例中，此等區由圖2中所展示之低黏度底層填料250覆蓋。
低黏度底層填料250沈積225於由障壁外殼150圍封之封閉體158中。因此，低黏度底層填料250由障壁外殼150容納且圍繞晶粒105。在一些實施例中，例如當晶粒外部連接件106為C4焊球106時，低黏度底層填料250填充晶粒105之底部表面105B與頂部基板層131之間的較小間隙108。
在一些實施例中，低黏度底層填料250之填充位準足夠高以完全填充間隙108，但不足夠高以覆蓋晶粒105。應注意，晶粒105中之一或多者可為晶粒堆疊。通常，低黏度底層填料250覆蓋晶粒105之高度的底部1/3與底部2/3之間或剛好覆蓋晶粒105，使得晶粒在低黏度底層填料250固化之後保持不動。作為一實例，低黏度UF僅需填充晶片與RDL層之頂部之間的區域，因此僅在晶片外部上形成圓角，且低黏度UF未必到達加強件所在的位置。
通常，低黏度底層填料250在25℃下具有在2與40帕斯卡秒(Pa-s)之間的黏度。在一些實施例中，低黏度底層填料250具有粒度較小之顆粒。(最大填充劑大小小於10μm。)此使得低黏度底層填料能夠穿透及填充間隙108，同時對晶粒105、基板110及/或基板層120/130施加極低壓力/力。
在一些實施例中，低黏度底層填料250之填充劑大小足夠小且很好地控制，使得低黏度底層填料250之黏度可在低分配溫度下進行分配。在一些實施例中，低黏度底層填料250藉由毛細作用且在無需施加壓力之情況下自然地填充晶片底部105B與頂部基板層131之間的空隙/間隙108。舉例而言，使用此等低黏度底層填料250，可在不施加壓力之情況下填充與20μm一樣小的空隙/間隙108。
在固化之後，低黏度底層填料250為晶粒封裝200提供經添加硬度且維持晶粒105及頂部基板層131上之任何其他組件的位置及對準。此係由於以下而實現：低黏度底層填料250之低黏度及小粒度使得能夠以最小力/壓力沈積此低黏度底層填料250。
圖3為具有金屬障壁外殼150之晶粒封裝中之多重晶粒總 成之等距圖示，該金屬障壁外殼150由具有安置於上文所描述之低黏度底層填料250上之高黏度底層填料350之加強件製成。圖4中展示橫截面圖A-A 310。
高黏度底層填料350具有高於40Pa-s之黏度，且具有大於低黏度底層填料250中之彼等顆粒的顆粒。在一些實施例中，最大填充劑大小高於10μm。
高黏度底層填料350由障壁外殼150容納且圍繞晶粒105。在一些實施例中，高黏度底層填料350覆蓋晶粒105。
由於高黏度底層填料350具有高黏度(及較大粒度)，因此高黏度底層填料350之施加325通常需要施加比施加低黏度底層填料250之壓力/力更大的壓力/力。然而，由於高黏度底層填料350並不填充緊密間隙，因此可減小高黏度底層底層填料350施加325壓力/力。另外，晶粒封裝300可承受高黏度底層填料350之較大施加力，此係因為經固化之低黏度底層填料250將晶粒105及其他組件維持在適當位置而不移位且亦維持晶粒封裝300之硬度、平度、剛度及強度。在一些實施例中，高黏度底層填料350隨著其在障壁加強件151與晶粒105之間滴落及擴散而自然地擴散。在一些實施例中，高黏度底層填料350駐存於障壁外殼150內及晶粒105周圍。
由障壁加強件151/障壁外殼150、低黏度底層填料250及高黏度底層填料350提供之組合硬度給予晶粒封裝300足夠的硬度及穩定性，以在製造及組裝之稍後階段(例如，運輸、切割、定位及附接至層壓基板)中保持平坦且抵抗應力。此等益處甚至適用於大面積的晶圓級電路系統，例如，其中在300毫米尺度下之晶圓上製造基板且在更大大小之面 板上製造基板。使用暫時處理晶圓及面板之晶圓及面板處理的使用可補充積體模組與加強件、混合基板及/或帶蓋(lidded)模組之建構及整合。此外，補充用於翹曲最小化/共面性管理之封裝建構及整合可藉由選擇具有CTE、模數及厚度/結構之處置器來進行，其在處理期間且經由熱溫度偏移最佳地支援共面性控制。
圖4為晶粒封裝400中之多重晶粒總成之一個實施例的正視橫截面圖(在截面A-A 310處)，該晶粒封裝400由形成實體地連接至頂部基板層131(例如，RDL 130)之金屬障壁外殼150的一或多個金屬障壁加強件151製成。
金屬障壁外殼150在電連接區166處電連接至頂部基板層131(例如130)中之一或多個連接件135或連接件(通常為525，在下文)。金屬障壁外殼150在障壁外殼150之一或多個電絕緣區164/164A/175/175A/466/475處電絕緣(但仍實體地連接)至頂部基板層131(例如，130)中之其他水平及豎直連接件及其他區/與其電絕緣。舉例而言，在電絕緣區175及475處，連接件137及137A分別藉由絕緣層180及180A與金屬障壁外殼150電絕緣。(應注意，電絕緣區175之一部分可位於圖4中之「前方及外部」，且因此在此正視橫截面圖中看不到。亦應注意，展示金屬障壁外殼150之實例矩形橫截面451。)如所提及，為電氣及實體兩者之連接，例如，至106之電連接(如至C4 106之焊料連接)亦為晶粒封裝400增加硬度及強度。
高黏度底層填料層350安置於低黏度底層填料層250上。在此實施例中，低黏度底層填料250/高黏度底層填料350由金屬障壁外殼150容納。高黏度底層填料350及低黏度底層填料250圍繞晶粒封裝400 中之一或多個(多重)晶粒105。低黏度底層填料250具有在5μm與100μm之間的低黏度底層填料層厚度250T。(由於主要目的係為了填充晶粒105與RDL層130之間的空隙/間隙108，因此其取決於凸塊高度。)在一些實施例中，高黏度底層填料層具有在10μm與4mm之間的高黏度底層填料層厚度350T。(高黏度底層填料層厚度350T應低於加強件高度153。)
在此非限制性圖示晶粒封裝400中，低黏度底層填料250及高黏度底層填料350之厚度250T/350T經減小以展示晶粒105。在圖4中未按比例展示層厚度250T/350T。
基板層120中之一者(例如，底部基板層120B)具有一或多個外部封裝連接件206。在底部基板層120B亦為晶粒封裝400之底部層的情況下，此等外部封裝連接件206亦為封裝之外部封裝連接件160/206。外部封裝連接件206可為包括C4焊球或BGA焊球或金屬襯墊之任何已知連接類型。
圖5為晶粒封裝500中之多重晶粒總成之一個實施例的正視橫截面圖，該晶粒封裝500具有實體地/機械地連接至頂部基板層131(例如，RDL 130)之金屬障壁外殼150。此處，基板110具有多重基板層120/120B/130/502/504，通常為120。
圖5為晶粒封裝500中之多重晶粒總成之一個實施例的正視橫截面圖，該晶粒封裝500具有實體地/機械地連接至頂部基板層131(例如，RDL 130)之金屬障壁外殼150。在此實施例中，金屬障壁外殼150在電連接區166處電連接至一或多個連接件135，例如接地平面。金屬障壁外殼150在一或多個電絕緣區466/絕緣層180處與頂部基板層131(例 如，130)中之連接件137/510及連接件525電絕緣。
晶粒封裝500亦展示在底部基板層120B與頂部基板層131之間存在一或多個基板層120的替代實施例。此等基板層(通常為120)之實例包括基板層502及504。此等基板層120/502/504中之一些在RDL 130下方。在一些實施例中，RDL 130為頂部基板層131。在一些實施例中，RDL 130在基板層120中之一或多者下方。在一些實施例中，RDL 130為此等層(包括基板層120/502/504)中之一或多者之組合。
亦展示駐存於基板層120/502/504中之一或多者內部的連接件510、連接件525及組件520。組件520包括已知主動及被動組件520，諸如電晶體、電阻器、電容器等。連接件(或基板內部水平連接件)510為導電的，例如在基板層(通常為120)內運行之金屬連接件。連接件525，例如，連接件525為正交於連接件510及基板層120延伸且在基板層120之間形成連接的導電/金屬連接件。基板層120內之連接件510、連接件525及組件520係已知的。
圖6為具有金屬障壁外殼150之晶粒封裝600之一個替代實施例的正視橫截面圖，其中晶粒底部105B與頂部基板層131之間存在極少或無間隙650。
如前所述，在此實施例中，金屬障壁外殼150實體地/機械地連接至頂部基板層131(例如，RDL 130)，同時金屬障壁外殼150在電連接區166處電連接至一或多個連接件135(例如，接地平面)，且同時金屬障壁外殼150在一或多個絕緣層180/180A/電絕緣區466處與頂部基板層131(例如，130)中之連接件137/510及連接件525電絕緣。
在此實施例600中，晶粒外部連接件606為混合接合至亦 為襯墊連接件636之基板連接件636的襯墊連接件606。因此，晶粒底部105B與頂部基板層131/130之間存在零或接近零間隙650。另外，一旦形成混合接合，晶粒105便固持於適當位置。
出於此等原因，在此實施例600中不使用低黏度底層填料250。由於不存在或存在極少間隙650，因此底層填料將不穿透於晶粒底部105B與頂部基板層131/130之間。因此，單一底層填料層670由金屬障壁外殼150容納且圍繞晶粒105。
在一些實施例中，單一底層填料層670由與上文所描述之高黏度底層填料350相同的高黏度材料製成。
圖7為多重晶粒總成晶粒封裝實施例700之正視橫截面圖，其中金屬障壁外殼150亦充當通過散熱片730及散熱器750之熱傳導路徑775。
圖7為多重晶粒總成晶粒封裝實施例700之正視橫截面圖，其中金屬障壁外殼150亦充當經由類似於散熱片730及散熱器750之熱分散組件將熱量自晶粒105及基板層(通常為120)引導離開的熱傳導路徑775。
在一些實施例中，散熱片730具有與晶粒105中之一或多者的晶粒頂部表面105T及金屬障壁外殼150實體地接觸之散熱片底部表面730B。一般而言，此等實體觸點包括置放於兩個接觸表面之間的熱介面材料(TIM)705。舉例而言，晶粒頂部表面105T與散熱片底部表面730B之間的實體及熱觸點735處將存在TIM(未展示)。金屬障壁外殼150與散熱片底部表面730B之間亦將存在TIM 705，例如，在散熱片腿731下方。熱傳導路徑775經由此等熱觸點705/735產生。熱量流動通過此等 熱傳導路徑775而遠離晶粒105及其他基板層(例如，120)，通過散熱片730且最終通過散熱器750。
在一些實施例中，散熱片730產生散熱片體積，其為由散熱片底部表面730B及金屬障壁外殼150圍封之封閉空間720。
圖8為展示在製造多重晶粒總成晶粒封裝，例如，300/400/500/600/700之步驟處之結構的製程流程800。
在步驟8A中，將釋放層805沈積於初始基板810上。
初始基板810由如矽或玻璃之材料製成，該材料為平坦的，具有足夠厚之厚度以使得在製程流程800之步驟期間將不存在變形或彎曲。在一些實施例中，初始基板厚度811在725與775微米之間。設想其他厚度，如下文所描述。
在一些實施例中，初始基板810有較大表面積，例如，直徑大於300mm之晶圓級表面積。藉由本發明中所揭示之結構及方法來實現此等較大表面積之使用。
釋放層(雷射切除層)805由可在其上建構晶粒封裝300/400/500/600/700之組件及其他電路系統的材料製成。釋放層805確保將組件及其它電路系統維持在初始基板810上之適當位置。然而，釋放層805材料為可移除的，使得稍後在製程流程800中，晶粒封裝建構可自初始基板810移除。
在一些實施例中，釋放層805由可藉由溶劑溶解之黏著劑製成，該溶劑對建構於釋放層805上之組件及電路系統無影響。在其他實施例中，釋放層805由具有特定頻率範圍之雷射可切除之材料製成。在一些實施例中，初始基板810由在給定能級下對雷射807透明之材料製成。 藉由一些標準方法，例如旋塗，接著烘烤將雷射釋放材料施加或沈積至處置器上。雷射釋放層對玻璃/矽及將形成於釋放材料805上方之若干黏著劑材料或介電材料中之任一者均具有極佳黏著力，其必須具有匹配或超過所使用之黏著劑或介電材料之熱穩定性的熱穩定性，且其必須對針對剝離操作選擇之雷射(或溶劑)的波長(例如，355nm)敏感。作為一實例，一些材料具有超過300℃之熱穩定性。一旦經旋塗及固化，約250nm厚之固化膜足以吸收約85%之衝擊355nm雷射切除807，從而在約100mJ/cm2之數量級的通量臨限值下乾淨地切除。
在步驟8B中，將外部封裝連接件206沈積於釋放層805上。在一些實施例中，外部封裝連接件206為金屬的，例如銅、襯墊。
另外，在步驟8B中，包括基板層120(包括層130、502、504)之封裝基板110形成於釋放層805上方。在此步驟8B中，形成基板層120內之連接件510、連接件525及組件520。與RDL 130一樣，絕緣層180亦在此步驟中形成。因此，在此步驟8B中定位且創建電連接區166及電絕緣區175/絕緣層180/電絕緣區466等。
應注意，晶粒封裝特徵，如基板110、基板層120/130/502/504、組件520、連接件510、連接件525及絕緣層180形成於初始基板810上。初始基板810提供硬、平坦及未變形表面，此等層/組件/連接件可形成、組裝、對準、置放、連接等於該表面上。因此，初始基板810使得此等晶粒封裝特徵能夠準確及受支撐置放、形成及連接，甚至對於薄、易碎、可變形且經受機械及熱應力之晶粒封裝特徵亦是如此。
在步驟8C中，晶粒105經置放及電連接，且形成金屬障 壁外殼150。金屬障壁外殼150經形成且附接至如上文所描述之頂部基板層131/130，例如藉由黏著劑、焊接、TIM材料等。
在步驟8C中，當晶粒封裝特徵仍附接至平坦的硬初始基板810時，沈積及固化低黏度底層填料250/高黏度底層填料350(取決於實施例，低黏度底層填料250及/或高黏度底層填料350兩者)。在步驟8C中，底層填料沈積向結構添加額外強度及硬度。結構現可經歷稍後製程步驟之機械及/或熱應力，此係因為晶粒封裝特徵在附接金屬障壁外殼150且沈積及固化低黏度底層填料250/高黏度底層填料350時維持在平坦、硬、剛性之初始基板810上。對於低黏度底層填料250，可使用經預施加之底層填料來代替毛細管底層填料。在此情況下，在晶片接合之前將底層填料材料施加至RDL層之表面。在彼情況下，可使用不導電糊狀物(NCP)底層填料或不導電膜(NCF)。此外，在NCF之情況下，在晶片凸塊(及加強件)所在之膜上形成通孔的方法可用以防止凸塊與襯墊之間的填充劑咬合。
由於在步驟C中，例如晶粒封裝400/500/600之結構中之各者為平坦、剛性及堅固的，因此可例如藉由切割雷射、鋸切或其他已知方法在較大晶圓810或初始基板810上切割825晶粒封裝。應注意，所揭示之結構及方法使得能夠在具有較大表面積之初始基板810上產生大量晶粒封裝400/500/600，例如具有大於300毫米(mm)直徑之矽或玻璃初始基板810。在維持此等晶粒封裝400/500/600之強度、平坦度及硬度的同時實現較大初始基板810上之晶粒封裝400/500/600之組裝/製造引起組裝及製造成本降低(每晶粒封裝)及較高品質管制。
在一些實施例中，在附接處置器850之前，使用切割機自 圖式之前側在層110及基板層120中進行切割。此時，吾等可切割至810或不切割晶圓810。接著，舉例而言，將膠帶/處置器850施加至前側(具有晶粒105之側)，翻轉整個結構，且執行雷射切除製程807(施加溶劑)，使得釋放層805與雷射(溶劑)反應且自處理基板(810)剝離晶粒封裝400/500/600。必要時，清潔在雷射切除(溶劑)製程期間產生之殘餘物。此製程使得有可能批量製備晶粒封裝400/500/600而非個別地製備該等晶粒封裝。
在一些實施例中，處置器850附接至晶粒封裝400/500/600之金屬障壁外殼150側。由於，晶粒封裝400/500/600在附接障壁外殼150且沈積及固化低黏度底層填料250/高黏度底層填料350之後為平坦、堅固及硬的，因此在一些實施例中，可撓性膠帶用作處置器850。亦可使用脊形處置器850，例如由玻璃或矽製成的脊處置器。
處置器850可在製程之稍後步驟中運輸及定位晶粒封裝400/500/600中之一或多者。在一些實施例中，處置器850亦可將晶粒封裝400/500/600中之一或多者定向或「翻轉」865。
在步驟8C中，移除806釋放層805以將經切割晶粒封裝400/500/600中之一或多者自初始基板810脫離。此亦使得晶粒封裝400/500/600能夠由處置器850個別地且單獨地處理。
藉由釋放層805材料所判定之製程來移除806釋放層805。舉例而言，可藉由溶劑來移除806黏著劑釋放層805。藉由切除雷射807切除806一些釋放層805。在一些實施例中，切除雷射807具有切除釋放層805中之材料的能級。在一些實施例中，初始基板810由對切除雷射807頻率透明之材料製成，使得切除雷射807可穿過初始基板810。
在步驟8D中，將晶粒封裝400/500/600分割，與初始基板810分離，附接至處置器/膠帶850，且視情況旋轉或翻轉865。在步驟8E中，處置器/膠帶850將晶粒封裝400/500/600運輸、定向及/或定位至下一個位置。
在步驟8E中，在一些實施例中，將晶粒封裝400/500/600個別地運輸及定位於層壓基板880上方。應注意，在不丟失一般性之情況下，層壓基板亦可定位於晶粒封裝400/500/600上方。設想晶粒封裝400/500/600及層壓基板880之其他運輸、定位及相對置放。舉例而言，若晶粒封裝400/500/600足夠硬，則處置器/膠帶850可為可選的。
在一些實施例中，晶粒封裝400/500/600具有為金屬(例如，銅)襯墊之外部封裝連接件206，且層壓物或PCB基板880具有C4焊球或BGA焊球連接件885。設想其他連接件。在一些實施例中，外部封裝連接件206具有在100與500微米之間的間距。
在步驟8F中，晶粒封裝400/500/600例如藉由已知焊接/回焊方法實體地置放於層壓物或PCB基板880上且電連接至層壓物或PCB基板880。
應注意，涵蓋其他附接方法。又，設想其他基板880，例如矽基板、玻璃基板、陶瓷基板、橋接件等。
圖9為製造多重晶粒總成晶粒封裝，例如400/500/600之製程900之流程圖。
製程900開始於步驟910，其中在平坦及硬初始基板810上沈積或形成釋放層。在一些實施例中，平坦及硬初始基板810為半導體或玻璃材料。在一些實施例中，初始基板810之厚度811在200μm與4 mm之間。在一些實施例中，初始基板具有尺寸(例如半徑)超過300毫米(mm)之較大表面積。在一些實施例中，硬初始基板為大面積矽晶圓。
如上文所描述之釋放層805由釋放層材料製成，該釋放層材料使得稍後建構於釋放層805上之結構能夠例如藉由化學溶劑或雷射切除807與初始基板810分離。
在步驟920中，使用已知技術在釋放層805上形成一或多個外部封裝連接件206。在一些實施例中，外部封裝連接件206為導電金屬(例如，銅)襯墊。
亦在步驟920中，在釋放層805上形成基板110。如上文所描述，基板110具有一或多個基板層120/130/502/504。基板層120/130/502/504中之一或多者具有一或多個連接件135/137/510/525。連接件135/137/510/525為水平之連接件(例如，135/137)或基板通孔連接件。基板110中存在頂部基板層131。
在步驟930中，將一或多個晶粒105連接133於頂部基板層131上。
亦在步驟930中，障壁外殼150附接至頂部基板層131，如上文所描述。障壁外殼150將晶粒105圍封158於障壁外殼150內。
在步驟940中，將一或多個低黏度底層填料250/高黏度底層填料350沈積於障壁外殼150內。低黏度底層填料250/高黏度底層填料350圍繞晶粒105。首先沈積低黏度底層填料250。低黏度底層填料250填充晶粒105之底部表面105B與頂部基板層131之間的間隙108。將高黏度底層填料350沈積於低黏度底層填料250上。在一些實施例中，在間隙極小或不存在間隙108之情況下(例如，在存在襯墊-襯墊混合接合之情 況下)，不使用低黏度底層填料。舉例而言，在經預施加之底層填料(諸如NCF)之情況下，其可在晶片接合或加強件附接之前施加。
在步驟950中，在初始基板810上分割晶粒封裝400/500/600。在一些實施例中，以使得各晶粒封裝400/500/600包括障壁外殼150及圍封於各別障壁外殼150內之晶粒105中之一或多者的方式切割晶粒封裝400/500/600。在一些實施例中，接著在自表面附接處置器之後，將其翻轉且自810之背側進行雷射切除以剝離810。
在步驟960中，拾取、運輸、定位及置放晶粒封裝400/500/600。如上文所描述，在一些實施例中，晶粒封裝400/500/600置放於另一基板，例如層壓基板880上。晶粒電性地及實體地連接至層壓基板880。舉例而言，藉由已知方法將晶粒外部連接件106(例如，金屬襯墊)連接至層壓物或PCB基板880上之C4焊球或BGA焊球連接件885。
已出於說明之目的呈現本發明之各種實施例之描述，但該描述並不意欲為詳盡的或限於所揭示之實施例。在不脫離所描述實施例之範疇及精神之情況下，許多修改及變化對一般熟習此項技術者而言將顯而易見。舉例而言，根據本發明之實施例揭示之半導體裝置、結構及方法可用於應用程式、硬體及/或電子系統中。用於實施本發明之實施例之合適硬體及系統可包括但不限於個人電腦、通信網路、電子商務系統、可攜式通信裝置(例如，蜂巢式電話及智慧型電話)、固態媒體儲存裝置、專家及人工智慧系統、功能性電路系統等等。併有半導體裝置之系統及硬體為本發明之所涵蓋實施例。
本文中所使用之術語經選擇以解釋實施例之原理及實際應用或對市場中發現之技術的技術改良，或以其他方式使得其他一般熟習此 項技術者能夠理解本文中所揭示之實施例。涵蓋藉由執行實質上相同功能、以實質上相同方式起作用、具有實質上相同用途及/或執行類似步驟之不同術語描述的裝置、組件、元件、特徵、設備、系統、結構、技術及方法作為本發明之實施例。
900:製程
910:步驟
920:步驟
930:步驟
940:步驟
950:步驟
960:步驟

Claims (20)

  1. 一種半導體晶粒(晶粒)封裝，其包含：一基板，其具有一或多個基板層，該等基板層中之一或多者具有一或多個基板連接件，該等基板連接件為一基板水平連接件及一基板通孔連接件中之一者，該基板具有一頂部基板層及一底部基板層；一或多個重佈線層(RDL)，該等RDL為該等基板層中之一者，該等RDL具有一或多個RDL連接件，該等RDL連接件為作為該等基板水平連接件中之一者的一RDL水平連接件及作為該等基板通孔連接件中之一者的一RDL通孔連接件中之一者；一或多個晶粒，其安置於該頂部基板層上，該等晶粒中之各者具有一或多個晶粒外部連接件，該等晶粒外部連接件中之一或多者電連接至為對應基板連接件之該等基板連接件中之一或多者；及一或多個金屬障壁加強件，該等金屬障壁加強件經連接以形成一金屬障壁外殼，該金屬障壁外殼安置於該頂部基板層上且實體地附接至該頂部基板層，該金屬障壁外殼圍封該等晶粒中之一或多者，該金屬障壁外殼具有一或多個電連接區及一或多個電絕緣區，在該一或多個電連接區中，該金屬障壁外殼電性地及實體地連接至該等基板水平連接件中之一或多者，且在該一或多個電絕緣區中，該金屬障壁外殼與該等基板水平連接件及該等基板通孔連接件中之一或多者電絕緣但實體地連接至該等連接件中之一或多者。
  2. 如請求項1之晶粒封裝，其中該等電連接區中之一或多者為該金屬障 壁外殼電連接至該等RDL水平連接件中之一或多者的地點。
  3. 如請求項2之晶粒封裝，其中該等RDL水平連接件為以下中之一者：該等RDL中之一者中的一接地平面及該等基板層中之一者中的一接地平面。
  4. 如請求項1之晶粒封裝，其中在該等電絕緣區中之一或多者處，該金屬障壁外殼藉由一絕緣層與以下中之一或多者電絕緣：一RDL水平連接件、一RDL通孔、一基板水平連接件、一基板通孔連接件、一扇出連接件、具有一電壓電位之一連接件及攜載一信號之一連接件。
  5. 如請求項4之晶粒封裝，其中該絕緣層由以下中之一或多者製成：一導熱但電絕緣之材料、一電絕緣黏著劑、環氧樹脂、樹脂、介電聚合物、一電絕緣熱界面材料(TIM)、一聚合物黏著劑、一介電質、一聚合物及一未經摻雜半導體。
  6. 如請求項1之晶粒封裝，其中該等晶粒中之一或多者之一晶粒底部表面與該頂部基板層之間不存在間隙。
  7. 如請求項6之晶粒封裝，其中該等晶粒外部連接件中之一或多者及該等對應基板連接件中之一或多者為藉由混合接合連接之金屬襯墊連接件。
  8. 如請求項6之晶粒封裝，其中該等晶粒中之一或多者圍繞一高黏度底 層填料，該高黏度底層填料由該金屬障壁外殼容納。
  9. 如請求項8之晶粒封裝，其中該高黏度底層填料具有高於40帕斯卡秒(Pa-s)之一黏度且一最大填充劑大小可高於10μm。
  10. 如請求項1之晶粒封裝，其中該金屬障壁外殼具有在400μm與5mm之間的一高度及超過1.2mm2之一橫截面面積。
  11. 如請求項1之晶粒封裝，其中該金屬障壁外殼由以下中之一或多者製成：銅、鋁、不鏽鋼及石墨。
  12. 一種半導體晶粒(晶粒)封裝，其包含：一基板，其具有一或多個基板層，該等基板層中之一或多者具有一或多個基板連接件，該等基板連接件為一基板水平連接件及一基板通孔連接件中之一者，該基板具有一頂部基板層及一底部基板層；一或多個重佈線層(RDL)，該等RDL為該等基板層中之一者，該等RDL具有一或多個RDL連接件，該等RDL連接件為作為該等基板水平連接件中之一者的一RDL水平連接件及作為該等基板通孔連接件之一RDL通孔連接件中之一者；一或多個晶粒，其安置於該頂部基板層上，該等晶粒中之各者具有一晶粒底部表面及一或多個晶粒外部連接件，該等晶粒外部連接件中之一或多者電連接至為一對應基板連接件之該等基板連接件中之一或多者，一晶粒間隙位於該晶粒底部表面與該頂部基板層之間； 一或多個金屬障壁加強件，該等金屬障壁加強件連接在一起以形成一金屬障壁外殼，該金屬障壁外殼安置於該頂部基板層上且圍封該等晶粒中之一或多者，其中該金屬障壁外殼具有一或多個電連接區及一或多個電絕緣區，在該一或多個電連接區中，該金屬障壁外殼電性地及實體地連接至該等基板水平連接件中之一或多者，且在該一或多個電絕緣區中，該金屬障壁外殼與該等基板水平連接件及該等基板通孔連接件中之一或多者電絕緣但實體地連接至該等連接件中之一或多者。
  13. 如請求項12之晶粒封裝，其中一較低黏度底層填料填充該晶粒間隙、圍繞該等晶粒中之一或多者且由該金屬障壁外殼容納。
  14. 如請求項13之晶粒封裝，其進一步包含安置於該較低黏度底層填料上之一較高黏度底層填料，其中該較高黏度底層填料圍繞該等晶粒中之一或多者且由該金屬障壁外殼容納。
  15. 如請求項14之晶粒封裝，其中該較低黏度底層填料具有在2與40帕斯卡秒(Pa-s)之間的一較低黏度，且最大填充劑大小小於10μm，且該較高黏度底層填料具有高於40Pa-s之一較高黏度，且該最大填充劑大小可高於10μm。
  16. 如請求項12之晶粒封裝，其中該等金屬障壁加強件中之一或多者提供將熱量自該等晶粒中之一或多者傳導離開的一或多個熱傳導路徑。
  17. 如請求項12之晶粒封裝，其進一步包含：一散熱片，其熱連接至該金屬障壁外殼；及一散熱器，其熱連接至該散熱片，其中該金屬障壁外殼為用於將熱量自該晶粒封裝傳導至該散熱器之一熱路徑之部分。
  18. 一種製造一半導體晶粒(晶粒)封裝之方法，其包含以下步驟：在一平坦及硬初始基板上形成一釋放層；在該釋放層上形成一或多個外部封裝連接件；在該釋放層上形成一基板，該基板具有一或多個基板層，該等基板層中之一或多者具有一或多個基板連接件，該等基板連接件為一基板水平連接件及一基板通孔連接件中之一者，該基板具有一頂部基板層；將一或多個晶粒連接於該頂部基板層上；在該頂部基板層上形成一障壁外殼且將該障壁外殼連接於該頂部基板層上，該等晶粒圍封於該障壁外殼內；及將一或多個底層填料沈積於該障壁外殼內，該底層填料圍繞該等晶粒。
  19. 如請求項18之方法，其進一步包含以下步驟：在該初始基板上切割一或多個晶粒封裝，該等晶粒封裝中之各者包括該等障壁外殼中之一或多者，且該等晶粒圍封於該等各別障壁外殼內；及 藉由雷射切除使處置器脫離。
  20. 如請求項18之方法，其中沈積一或多個底層填料之該步驟包含以下步驟：沈積填充一晶粒底部表面與該頂部基板層之間的一間隙之一低黏度底層填料；及將一高黏度底層填料沈積於該低黏度底層填料上。
TW111128500A 2021-11-25 2022-07-29 半導體晶粒封裝及其製造方法 TWI807943B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/535,664 2021-11-25
US17/535,664 US11973058B2 (en) 2021-11-25 Multiple die assembly

Publications (2)

Publication Number Publication Date
TW202322329A TW202322329A (zh) 2023-06-01
TWI807943B true TWI807943B (zh) 2023-07-01

Family

ID=84369578

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111128500A TWI807943B (zh) 2021-11-25 2022-07-29 半導體晶粒封裝及其製造方法

Country Status (2)

Country Link
TW (1) TWI807943B (zh)
WO (1) WO2023094990A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120126395A1 (en) * 2010-11-18 2012-05-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Uniform Height Insulating Layer Over Interposer Frame as Standoff for Semiconductor Die
US20150214074A1 (en) * 2014-01-27 2015-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods for Semiconductor Devices, and Packaged Semiconductor Devices
TW201633497A (zh) * 2014-12-18 2016-09-16 英特爾公司 低成本封裝體翹曲解決方案
TW201838103A (zh) * 2017-04-11 2018-10-16 財團法人工業技術研究院 晶片封裝結構及其製造方法
TW202034470A (zh) * 2019-03-14 2020-09-16 聯發科技股份有限公司 半導體封裝結構

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9072204B2 (en) * 2009-07-17 2015-06-30 Panasonic Intellectual Property Management Co., Ltd. Electronic module and production method therefor
US9853011B2 (en) * 2016-03-29 2017-12-26 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US10157860B2 (en) * 2016-12-28 2018-12-18 Intel Corporation Component stiffener architectures for microelectronic package structures
US11171113B2 (en) * 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
CN110546746A (zh) * 2017-04-21 2019-12-06 三井化学株式会社 半导体衬底的制造方法、半导体器件及其制造方法
US10764996B1 (en) * 2018-06-19 2020-09-01 Xilinx, Inc. Chip package assembly with composite stiffener
US20200006166A1 (en) * 2018-06-28 2020-01-02 Intel Corporation Microelectronic assemblies

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120126395A1 (en) * 2010-11-18 2012-05-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Uniform Height Insulating Layer Over Interposer Frame as Standoff for Semiconductor Die
US20150214074A1 (en) * 2014-01-27 2015-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods for Semiconductor Devices, and Packaged Semiconductor Devices
TW201633497A (zh) * 2014-12-18 2016-09-16 英特爾公司 低成本封裝體翹曲解決方案
TW201838103A (zh) * 2017-04-11 2018-10-16 財團法人工業技術研究院 晶片封裝結構及其製造方法
TW202034470A (zh) * 2019-03-14 2020-09-16 聯發科技股份有限公司 半導體封裝結構

Also Published As

Publication number Publication date
WO2023094990A1 (en) 2023-06-01
TW202322329A (zh) 2023-06-01
US20230163100A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
US11901332B2 (en) Semiconductor device and manufacturing method thereof
US11862528B2 (en) Method for forming semiconductor package
TWI751530B (zh) 半導體裝置之製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
TWI764032B (zh) 天線整合式封裝結構及其製造方法
TWI426542B (zh) 三維積層構造之半導體裝置及其製造方法
US8552545B2 (en) Manufacturing method for semiconductor device, semiconductor device and semiconductor chip
US8575763B2 (en) Semiconductor device and method of manufacturing the same
US9564364B2 (en) Semiconductor device, semiconductor package, method for manufacturing semiconductor device, and method for manufacturing semiconductor package
TWI662667B (zh) 封裝結構及其製造方法
TW201448137A (zh) 功率覆蓋結構及其製造方法
KR20140107129A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US9633978B2 (en) Semiconductor device and method of manufacturing the same
JP2012212786A (ja) 半導体装置の製造方法
US20120146242A1 (en) Semiconductor device and method of fabricating the same
US8617923B2 (en) Semiconductor device manufacturing apparatus and method for manufacturing semiconductor device
US20220384355A1 (en) Semiconductor Devices and Methods of Manufacture
TWI807943B (zh) 半導體晶粒封裝及其製造方法
US11973058B2 (en) Multiple die assembly
TWI776675B (zh) 半導體裝置封裝及其形成方法
TWI814292B (zh) 半導體裝置封裝及其形成方法
US20220246576A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
US20230063542A1 (en) Semiconductor package and manufacturing method thereof
CN117174690A (zh) 半导体器件及形成其接合结构的方法
CN117276243A (zh) 半导体封装体及其形成方法