TWI426542B - 三維積層構造之半導體裝置及其製造方法 - Google Patents

三維積層構造之半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI426542B
TWI426542B TW094118672A TW94118672A TWI426542B TW I426542 B TWI426542 B TW I426542B TW 094118672 A TW094118672 A TW 094118672A TW 94118672 A TW94118672 A TW 94118672A TW I426542 B TWI426542 B TW I426542B
Authority
TW
Taiwan
Prior art keywords
circuit
semiconductor
bonding agent
layer
wafer
Prior art date
Application number
TW094118672A
Other languages
English (en)
Other versions
TW200610003A (en
Inventor
Mitsumasa Koyanagi
Original Assignee
Kamiyacho Ip Holdings
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kamiyacho Ip Holdings filed Critical Kamiyacho Ip Holdings
Publication of TW200610003A publication Critical patent/TW200610003A/zh
Application granted granted Critical
Publication of TWI426542B publication Critical patent/TWI426542B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/175—Material
    • H01L2224/17505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92132—Sequential connecting processes the first connecting process involving a build-up interconnect
    • H01L2224/92133—Sequential connecting processes the first connecting process involving a build-up interconnect the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92132—Sequential connecting processes the first connecting process involving a build-up interconnect
    • H01L2224/92135—Sequential connecting processes the first connecting process involving a build-up interconnect the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

三維積層構造之半導體裝置及其製造方法
本發明係有關半導體裝置及其製造方法，進一步而言，係有關具有將複數個半導體電路層積層在支持基板上所構成之三維積層構造之半導體裝置及該半導體裝置之製造方法。
近年來，提案有將複數個半導體晶片積層，而成為三維構造之半導體裝置。例如於栗野氏等1999年所發行之「1999IEDM技術文獻」中，提案「具有三維構造之智慧型影像感測器晶片」(參照非專利文獻1)。
此影像感測器晶片係具有4層構造，在第1層配置處理器陣列與輸出電路，在第2層配置資料鎖存與遮蔽電路，在第3層配置放大器與類比/數位轉換器，在第4層配置影像感測器陣列。影像感測器陣列之最上面被包含微透鏡陣列之石英玻璃層被覆，微透鏡陣列係形成於該石英玻璃層之表面。在影像感測器陣列中之各影像感測器，形成光電二極體來當作半導體受光元件。
構成4層構造之各層間係利用接合劑機械連接，並且使用導電性栓塞(plug)之埋設配線及與該等埋設配線接觸之微突塊電極來電氣連接形成電氣連接。
又，李氏等在2000年4月所發行之「日本應用物理學會誌」中，以「高度並列影像處理晶片用之三維積體技術之開發」之標題，提案影像處理晶片(包含與栗野氏等所提案之固態影像感測器同樣之影像感測器)(非專利文獻2)。
李氏等之影像處理晶片係具有與栗野氏等上述論文所提案之固態影像感測器大致相同之構造。
具有上述三維積層構造之兩個半導體裝置皆係積層複數個半導體晶圓且彼此固定後，切割所獲得之積層體而分割為複數個晶片群組，藉此獲得該半導體裝置。即，以晶圓等級來積層及固定內部形成有積體電路之半導體晶圓，來實現三維積層構造者。
另一方面，最近，在基板上依序積層複數個半導體裝置之晶片(半導體晶片)或微小電子零件所構成之微機電系統備受矚目。依此系統，則是因為視需要能組合功能或大小不同之半導體晶片之故。又，若實現此，則是因為亦有設計自由度變廣之優點之故。
例如，在非專利文獻3中，揭示使用於微機電系統(MEMS：microelectromechanical system)之微元件之自組裝(self－assembly)技術。此技術係利用疏水性(hydrophobicity)與毛細管力(capillary force)，在單一基板上，裝載複數個微電子零件之技術。該基板係具有複數個被覆疏水性烷烴硫醇之金製鍵結部位(binding sites)。組裝時，塗布於基板表面之烴油係使在水中呈疏水性之鍵結部位以外之部分潤濕。其次，微電子零件被投入水中，分別聚集在被烴油潤濕之鍵結部位上。此處，使用電化學方法，使特定鍵結部位惰性化，藉此，微電子零件利用毛細管力聚集在所要之鍵結部位。重複該等步驟，藉此在單一基板上，能連續組裝微電子零件之各種群組。組裝完成後，進行電鍍，藉此，使組裝完成之微電子零件與基板間形成電氣連接。
(非專利文獻1)栗野氏等，「具有三維構造之智慧型影像感測器晶片」，1999 IEDM技術文摘第36.4.1~36.4.4頁，1999年(H.Kurino et al.,“Intelligent Image Sensor Chip with Three Dimensional Structure”,1999 IEDM Technical Digest,pp.36.4.1－36.4.4,1999)。
(非專利文獻2)李氏等，「高度並列影像處理晶片用之三維積體技術之開發」、「日本應用物理學會誌」第39卷，第2473~2477頁，第1部4B，2000年4月(K.Lee et al.,“Development of Three－Dimensional Integration Technology for Highly Parallel Image－Processing Chip”,Jpn.J.Appl.Phys.Vol.39,pp.2474－2477,April 2000)。
(非專利文獻3)熊氏等，「微元件控制之多群組自組裝」，微機電系統月刊第12卷第2號，第117~127頁，2003年4月(X.Xiong et al.,“Controlled Multibatch Self－Assebly of Microdevices”,Journal of Michroelectromechanical Systems,Vol.12,No.2.pp.117－127,April 2003)。
將揭示於上述非專利文獻1與2之複數個半導體晶片積層而設成三維構造之半導體裝置，係將積層、固定複數個內設有多數個積體電路之半導體晶圓，並加以一體化後，切割所獲得之晶圓積層體來製造。這種情形，形成於各半導體晶圓上之多數個積體電路通常係彼此相同，故分割該晶圓積層體來製造之半導體裝置有被限定於全部具有相同構成與功能之難點。
近年來，雖開發具有不同功能之積體電路(例如CPU(Central Processing Unit)或DSP(Digital Signal Processor)集積於一片基板上所構成之「系統LSI」，但按照積體電路之功能，適當之材料或製程差異非常大，故該方式不易實現。又，能裝載於基板上之電路亦有限制。因此，在內設積體電路使用適當之材料或製程，俾事先製造內設有各種積體電路之半導體電路群組，將如此所獲得之各種功能之半導體電路群組適當組合、裝載及集積在單一支持基板上，藉此來構成三維積層構造，並且實現具有與系統LSI同樣功能之半導體裝置之技術係被迫切期待。為實現此，則視需要組合功能或大小不同之半導體電路，藉此能簡易獲得與系統LSI同樣被系統化之半導體裝置之故。
又，當裝載半導體電路群組時，因必須使該等半導體電路群組之既定電極分別電氣連接在支持基板上或所對應之半導體電路群組上之電極，故此點，考慮能適用揭示於上述非專利文獻3之微元件之自組裝技術。可是，揭示於非專利文獻3之微元件之自組裝技術，不易進行組裝於單一基板上之微電子零件與基板間之電氣連接。
本發明係考慮此點者，其主要目的係提供三維積層構造之半導體裝置及其製造方法，其不僅能解除或減低內部電路彼此間之電氣連接(配線)或封裝上之困難度，且能依需要組合具有不同功能之複數個半導體電路，而能實現所要系統化之功能。
本發明之另一目的係提供三維積層構造之半導體裝置及其製造方法，即使待組合之半導體電路之大小、形狀或厚度彼此不同，亦能將其組合裝載在單一支持基板上。
本發明之另一目的係提供三維積層構造之半導體裝置及其製造方法，能依需要實現多樣之功能。
此處所未明記之本發明之其他目的根據以下之說明及所附圖式能明白。
(1)本發明之第1觀點係提供三維積層構造之半導體裝置，具備：支持基板；以及積層構造，包含從底部到頂部在既定之積層方向依序積層、且使用絕緣性之接合劑加以一體化之第1~第n(n係至少為2之整數)電路層，該底部係固定於該支持基板上；在該積層構造內彼此鄰接之該電路層，係透過形成於該等電路層間之複數個連接部形成機械及電氣相互連接，且該連接部以外之部分係藉由該接合劑來絕緣；該第1~第n電路層係分別包含至少1個半導體電路；該第1~第n電路層之至少一層，其中所包含之該半導體電路之位於與積層方向正交之平面內之物理尺寸，係較該平面內之該電路層之物理尺寸為小，該半導體電路之側面係以該接合劑被覆。
(2)本發明第1觀點之三維積層構造之半導體裝置係如上述，具備支持基板；以及積層構造，包含從底部到頂部在既定之積層方向依序積層、且使用絕緣性之接合劑加以一體化之第1~第n(n係至少為2之整數)電路層，該底部係固定於該支持基板上。進而，在該積層構造內彼此鄰接之該電路層，係透過形成於該等電路層間之複數個連接部形成機械及電氣相互連接，並且，在該連接部以外之部分，藉由該接合劑絕緣。該第1~第n電路層係分別至少包含一個半導體電路來形成。
因此，事先準備具有不同功能之複數個半導體電路(例如半導體晶片，即晶片狀之半導體電路或半導體裝置)，視需要將該等配置於該第1~第n電路層中，藉此，視需要組合具有不同功能之複數個半導體電路，能實現所要之系統化功能。此時，針對內部電路間，即該第1~第n電路層間(甚至該半導體電路間)之電氣相互連接(配線)，係透過複數個該連接部在該積層構造之內部進行，針對封裝，係藉由該支持基板及用來形成該積層構造之絕緣性之該接合劑，而能形成封裝體。因此，能解除或減低內部電路間之電氣相互連接(配線)與封裝之困難度。
又，該積層構造係依序積層包含至少一個半導體電路之該第1~第n電路層來形成。因此，當該等各電路層包含單一半導體電路之情形，例如係以該半導體電路之周圍產生間隙之方式來配置，並且，在該間隙充填該接合劑，藉此能形成該電路層。又，當該各電路層包含複數個半導體電路之情形，例如係彼此隔開該等半導體電路來配置，並且，在該等半導體電路周圍之間隙充填該接合劑，藉此能形成該電路層。當配置於該電路層中任一層之半導體電路之厚度彼此不同之情形，例如積層時，研磨未形成該半導體電路之電路側而調整厚度，藉此能解除該厚度之差異。其結果，即使待組合之半導體電路之大小、形狀或厚度彼此不同，亦能組合及裝載在該支持基板上。
進而，該積層構造係將第1~第n電路層朝既定之積層方向積層者，並且，因該等各電路層至少包含一個該半導體電路，故適當組合配置於該電路層中之該半導體電路之種類(功能)，藉此，依需要能實現多樣之功能。
又，本發明第1觀點之半導體裝置，該第1~第n電路層之至少一層，其中所包含之該半導體電路之位於與該積層方向正交之平面內之物理尺寸係較該平面內之該電路層之物理尺寸為小，該半導體電路之側面係以該接合劑被覆。因此，本發明第1觀點之半導體裝置，係與習知公知之半導體裝置〔在支持基板上積層接合複數個半導體晶片(即晶片狀之半導體電路及半導體裝置)，並且，以金屬線使該等半導體晶片彼此形成電氣連接，再以合成樹脂製封裝體覆蓋其全體〕不同。進而，本發明與先前技術欄所說明之上述習知之半導體裝置(積層固定內設有彼此不同積體電路之複數個半導體晶圓，來形成晶圓積層體，然後，切割該晶圓積層體來製造)不同。
(3)在本發明第1觀點之三維積層構造之半導體裝置中，所謂「支持基板」係指供支持「積層構造」之基板，若具有能支持「積層構造」之剛性，則能使用任意之板狀構件。不論「支持基板」之材質。即使是半導體亦可，絕緣體亦可。又，與積層構造之接觸面亦可具有電路或配線。這種情形，該電路或配線較佳係與「積層構造」內之該電路層中之任一層形成電氣連接。
因「積層構造」係將第1~第n「電路層」依序積層在既定方向藉此來形成，故若該等各「電路層」係包含至少一個「半導體電路」，並且，透過複數個連接部使該等形成機械及電氣相互連接，能形成「積層構造」者，則能採用任意之構造。因此，「電路層」亦可包含一個「半導體電路」，亦可包含二個或二個以上之「半導體電路」。
所謂「半導體電路」係指藉由任意之半導體所形成之固態電路及固態電路群組。「半導體電路」典型上係在單結晶半導體(例如矽、或砷化鎵等化合物半導體)基板之一面，形成積體電路或積體電路群組所構成之個別半導體晶片(即晶片狀之半導體電路及半導體裝置)，本發明係不被限定於此者。「半導體電路」亦可藉由單一半導體晶片來形成，亦可係組合複數個半導體晶片者。
所謂「電路層」係指包含藉由至少一個「半導體電路」、即任意半導體所形成之固態電路或固態電路群組之層。因此，「電路層」亦可至少僅由一個「半導體電路」來形成，亦可加於此種「半導體電路」，包含其他材料(絕緣層、接合層)。
當「電路層」包含一個「半導體電路」之情形，該「半導體電路」亦可佔該「電路層」全體，亦可在「半導體電路」之周圍，存在其他材料(例如上述絕緣性接合劑或其他絕緣材料，或導電性材料)。當「半導體電路」佔「電路層」全體之情形，該「電路層」係僅由該半導體電路所形成。「電路層」除了「半導體電路」以外，仍包含其他材料之情形，該「電路層」係由配置於該半導體電路與其周圍之其他材料所形成。
當「電路層」包含二個或二個以上之「半導體電路」之情形，該等「半導體電路」亦可在該「電路層」之內部彼此接觸配置，亦可彼此隔開配置。該等「半導體電路」之配置係任意。亦可在該等「半導體電路」間或其周圍存在其他材料(例如上述絕緣性接合劑或其他絕緣材料，或導電性材料)。又，該等「半導體電路」亦可依需要在該「電路層」內形成電氣相互連接，透過設置於該等「電路層外之配線」，形成電氣相互連接。該等「半導體電路」通常係在「電路層」之內部配置於彼此相同之方向(例如所有半導體之表面係以向上之方式來配置)，亦可依需要朝不同之方向配置。
若「絕緣性之接合劑」能將積層於既定積層方向之該第1~第n電路層一體化者，則能使用任意者。此接合劑較佳係在該積層構造之內部，充填於複數個該電路層周圍所產生之間隙，來形成該積層構造之側壁。
「連接部」係形成於該積層構造內彼此鄰接之該電路層間，又，該等電路層較佳係透過該連接部，形成機械及電氣相互連接者，能使用任意之構成。
(4)本發明第1觀點之三維積層構造之半導體裝置之較佳例，係具有外部電路連接用之複數個電極，配置於該積層構造之頂部，並且與該第1~第n電路層中之至少一層形成電氣連接。該等電極係配置於該積層構造之頂部，又，若滿足該第~1第n電路層中至少一個電氣連接之條件，則能使用任意之構成者。例如，亦可利用配置於該積層構造頂部之突塊(電極)來形成，亦可藉由突塊與固定於突塊上之焊球來形成。
本發明第1觀點之半導體裝置之另一較佳例，在該積層構造內彼此鄰接之該電路層間之用來形成機械及電氣相互連接之各連接部，係使彼此鄰接之2個該電路層中一方之該半導體電路突出形成之導電性接觸件、與彼此鄰接之2個該電路層中另一方之該半導體電路突出形成之導電性接觸件形成機械連接，在該積層構造內彼此鄰接之該電路層間之間隙充填該接合劑。這種情形，鄰接之該電路層間之形成機械相互連接與電氣相互連接，具有高可靠度之優點。此處，就接觸件而言，較佳係使用微突塊(電極)。
本發明第1觀點之三維積層構造之半導體裝置之另一較佳例，在該積層構造內彼此鄰接之該電路層間之用來形成機械及電氣相互連接之各連接部，在該電路層間配置導電性接觸件，並且，使該導電性接觸件之兩端分別與彼此鄰接之該電路層形成機械連接，在該積層構造內彼此鄰接之該電路層間之間隙充填該接合劑。
本發明第1觀點之三維積層構造之半導體裝置之另一較佳例，該第1~第n電路層之至少1層具有，在該電路層之一面與鄰接之另一該電路層或該支持基板之對向面間延設之剛性構件。此剛性構件例如係針對該電路層用來作為進行該積層方向之定位用之制動件者。
本發明第1觀點之三維積層構造之半導體裝置之另一較佳例，該第1~第n電路層之至少1層具有朝該積層方向貫穿該電路層之埋設配線，使用該埋設配線使該電路層或與此鄰接之另一該電路層形成電氣連接。
本發明第1觀點之三維積層構造之半導體裝置之另一較佳例，該積層構造之側壁全面係以該接合劑被覆。此係典型地在所有該第1~第n電路層中，對應使用位於與該積層方向正交之平面內之物理尺寸較該電路層為小之半導體電路之情形。這種情形通常係因為該半導體電路僅佔該電路層一部分，故在該半導體電路之側面產生間隙，該間隙充填該接合劑之故。
本發明第1觀點之三維積層構造之半導體裝置之另一較佳例，包含於該第1~第n電路層之至少一個該半導體電路係從被覆積層構造側壁之接合劑露出。此係典型地在所有該第1~第n電路層，對應使用位於與該積層方向正交之平面內之物理尺寸較該電路層為小之半導體電路之情形。這種情形通常係因為該半導體電路僅佔該電路層一部分，故在該半導體電路之側面，該接合劑不存在之故。
本發明第1觀點之三維積層構造之半導體裝置之另一較佳例，該第1~第n電路層之至少一層包含，在與該積層方向正交之面內、配置於既定部位之複數個半導體電路。這種情形，該電路層內之複數個半導體電路亦可透過配線層形成電氣相互連接。該配線層較佳係配置於該電路層及與此連接之其他電路層間。
本發明第1觀點之三維積層構造之半導體裝置之另一較佳例，包含於該第1~第n電路層之至少一個半導體電路係包含至少一個虛設半導體電路。此處，所謂「虛設半導體電路」係指，在內部未具有固態電路或在內部具有固態電路，未使用該固態電路(未與其他半導體形成電氣連接)之意。
本發明第1觀點之三維積層構造之半導體裝置之另一較佳例，該支持基板具有內部電路或配線，該內部電路或配線係與該第1~第n電路層之至少一層形成電氣連接。
本發明第1觀點之三維積層構造之半導體裝置之另一較佳例，該接合劑係包含填料。這種情形，適當設定該接合劑之熱膨脹係數，具有能減低該支持基板或該電路層翹曲之優點。
本發明第1觀點之三維積層構造之半導體裝置之另一較佳例，包含於該第1~第n電路層之至少一個該半導體電路係具有冗餘構造。此處，所謂「冗餘構造」係指該半導體電路之構成要件一部分即使故障，亦能以備齊該功能之方式，附加多餘之構成要件之意。此例能達到提高三維積層構造之該半導體裝置之製造良率效果。
(5)本發明之第2觀點，係提供半導體裝置之製造方法，該半導體裝置係具有三維積層構造，其具備：支持基板；以及積層構造，包含從底部到頂部在既定之積層方向依序積層、且使用絕緣性之接合劑加以一體化之第1~第n(n係至少為2之整數)電路層，該底部係固定於該支持基板上；該第1~第n電路層之至少一層，其中所包含之該半導體電路之位於與積層方向正交之平面內之物理尺寸，係較該平面內之該電路層之物理尺寸為小，該半導體電路之側面係以該接合劑被覆；該製造方法包含以下步驟：於該支持基板一面之既定部位，透過複數個第1連接部而與至少1個第1半導體電路形成機械連接；在經機械連接之該第1半導體電路與該支持基板間所產生之間隙，充填絕緣性之第1接合劑，並使其硬化；將經該第1接合劑之充填、硬化之該第1半導體電路之與該支持基板相反側之面加以研磨，藉此將該第1半導體電路調整為既定厚度，以形成該積層構造之第1電路層；於該第1電路層表面之既定部位，透過複數個第2連接部而與至少1個第2半導體電路機械及電氣連接；在經機械及電氣連接之該第2半導體電路與該第1電路層間所產生之間隙，充填絕緣性之第2接合劑，並使其硬化；以及將經該第2接合劑之充填、硬化之該第2半導體電路之與支持基板相反側之面加以研磨，藉此將該第2半導體電路調整為既定厚度，以形成該積層構造之第2電路層。
(6)本發明第2觀點之半導體裝置之製造方法，首先，於該支持基板一面之既定部位，透過複數個第1連接部而與至少1個第1半導體電路形成機械連接。其次，在經機械連接之該第1半導體電路與該支持基板間所產生之間隙，充填絕緣性之第1接合劑，並使其硬化，然後，將該第1半導體電路之與支持基板相反側之面加以研磨，藉此將該第1半導體電路調整為所要厚度，以形成該積層構造之第1電路層。
接著，於該第1電路層表面之既定部位，透過複數個第2連接部而與至少1個第2半導體電路形成機械及電氣連接。又，在經機械及電氣連接之該第2半導體電路與該第1電路層之間所產生之間隙，充填絕緣性之第2接合劑，並使其硬化，然後，將經該第2接合劑之充填、硬化之該第2半導體電路之與支持基板相反側之面加以研磨，藉此將該第2半導體電路調整為所要厚度，以形成該積層構造之第2電路層。
然後，例如，重複(n－2)次用來形成該第2電路層之三個步驟，藉此在該支持基板上，依序積層該第1電路層(至少包含1個該第1半導體電路)、該第2電路層(至少包含1個該第2半導體電路)、…第n電路層(至少包含1個該第n半導體電路)，來獲得該積層構造。
因此，事先準備具有不同功能之複數個半導體電路(例如半導體晶片)，依需要將該等配置於該第1~第n電路層中，藉此，依需要組合不同功能之複數個半導體電路，能實現所要之系統化功能。此時，針對內部電路間，即該第1~第n電路層(或該半導體電路間)之電氣相互連接(配線)，係透過該連接部在該積層構造之內部進行，針對封裝，係能藉由該支持基板、以及用來形成該積層構造之絕緣性接合劑來形成封裝體。因此，能解除或減低內部電路間之電氣相互連接(配線)與封裝之困難度。
又，該積層構造係依序積層形成至少包括一個半導體電路之該第1~第n電路層。因此，當該等各電路層包含單一半導體電路之情形，例如，以該半導體電路周圍產生間隙之方式來配置，並且，在該間隙充填該第1、第2、…或第n絕緣性接合劑，藉此能形成該電路層。又，當該各電路層包含複數個半導體電路之情形，例如，彼此隔開配置該等半導體電路，並且，在該等半導體電路周圍之間隙，充填該第1、第2、…或第n絕緣性接合劑，藉此能形成該電路層。當配置於該電路層中任一層之半導體電路之厚度彼此不同之情形，由於積層時研磨未形成該半導體電路之電路側以調整厚度，故能解除該厚度之差異。其結果，即使待組合之半導體電路之大小、形狀或厚度彼此不同，亦能組合裝載在該支持基板上。
進而，該積層構造係將第1~第n電路朝既定之積層方向積層者，並且，因該等各電路層至少包含一個該半導體電路，故適當組合配置於該電路層中之該半導體電路之種類(功能)，藉此，依需要能實現多樣之功能。
(7)在本發明第2觀點之半導體裝置之製造方法中，「支持基板」、「半導體電路」、「積層構造」、「連接部」、及「絕緣性接合劑」之定義處皆係與本發明第1觀點之半導體裝置所說明者相同。
(8)本發明第2觀點之半導體裝置之製造方法之較佳例，係重覆(n－2)次用來形成該第2電路層之三個步驟，藉此在該支持基板上，依序積層至少包含一個該第1半導體電路之第1電路層、至少包含一個該第2半導體電路之第2電路層、…至少包含一個該第n半導體電路之第n電路層，來形成該積層構造。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，係進一步包含以下步驟：在該第n半導體電路層上之既定部位，形成用來與該第1~第n電路層之至少1層形成電氣連接之外部電路連接用之複數電極。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，在將該第1電路層表面之既定部位與至少1個該第2半導體電路形成電氣連接之步驟所使用之複數個該第2連接部，係分別包含突出形成於該第2電路層之導電性接觸件、及突出形成於該第1電路層之導電性接觸件，使該等接觸件彼此直接形成機械連接、或隔著接合用金屬而形成機械連接，藉此使該第1電路層與至少1個該第2半導體電路形成機械及電氣連接。此處，就導電性接觸件而言較佳係使用微突塊電極。
即，當該導電性接觸件之材質邊加壓及加熱該導電性接觸件彼此邊接觸時，若是兩者相互接合者(例如銦與金之積層體)，則不需要接合用金屬，亦可直接接觸該導電性接觸件彼此來連接。可是，該導電性接觸件之材質，即使邊加壓及加熱該導電性接觸件彼此邊接觸，兩者仍不相互接合之情形(例如鎢)，則必須隔著接合用金屬來進行該導電性接觸件彼此間之機械連接。就接合用金屬而言，例如能使用銦(In)－金(Au)合金、錫(Sn)－銀(Ag)、銦單體、錫單體等。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，在將該第1電路層表面之既定部位與至少1個該第2半導體電路形成機械及電氣連接之步驟所使用之複數個該第2連接部，係分別含有在該第2半導體電路或第1電路層突出形成之導電性接觸件，將該導電性接觸件之兩端分別與該第1電路層及該第2半導體電路形成機械連接，藉此，使該第1電路層與至少1個該第2半導體電路形成機械及電氣連接。就導電性接觸件而言較佳係使用微突塊電極。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，該第1半導體電路及該第2半導體電路之至少一方，具有朝與其鄰接之該支持基板或該第1電路層對向面突出之剛性構件，該剛性構件係用來作為該第1半導體電路及/或該第2半導體電路之該積層方向之定位用之制動件。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，該第1半導體電路及該第2半導體電路之至少一方具有未貫穿之埋設配線，該埋設配線，在將該半導體電路之與支持基板相反側之面研磨後會形成朝該積層方向貫穿該半導體電路之狀態。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，該第1電路層包含複數個該第1半導體電路，該第2電路層包含複數個該第2半導體電路。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，該第1電路層之位於與該積層方向正交之平面內之物理尺寸係較至少一個該第1半導體電路之位於該平面內之物理尺寸為大，該第1半導體電路之側面係以該第1接合劑被覆，該第2電路層之位於與積層方向正交之平面內之物理尺寸係較至少一個該第2半導體電路之位於該平面內之物理尺寸為大，該第2半導體電路之側面係以該第2接合劑被覆。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，該第1接合劑或第2接合劑對該間隙之充填，係藉由噴霧該第1接合劑或該第2接合劑來進行。這種情形，較佳係在真空中實施該接合劑之充填。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，該第1接合劑或第2接合劑對該間隙之充填，係藉由在將該第1半導體電路固定於該支持基板之狀態下、或將該第2半導體電路與該第1半導體電路固定之狀態下，浸泡在液狀之接合劑中來進行。這種情形，較佳係在真空中實施接合劑中之浸泡。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，該第1接合劑或第2接合劑對該間隙之充填，係在藉由一對加壓構件來挾著該支持基板及第1半導體電路之狀態下、或藉由一對加壓構件來挾著該第1半導體電路及第2半導體電路之狀態下，浸泡在液狀之該接合劑中，藉此來進行。這種情形，較佳係在真空中實施接合劑中之浸泡。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，該第1接合劑或第2接合劑對該間隙之充填，係在將該支持基板及第1半導體電路、或將該第1半導體電路及第2半導體電路，配置於具有密閉空間之構件中之狀態下，將液狀之該接合劑加壓注入該空間內，藉此來進行。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，在將該第1半導體電路或複數個該第2半導體電路規則性地配置在該支持基板上或該第1電路層上後，在該等第1半導體電路或第2半導體電路間之間隙與周邊，使用塗布器來塗布該第1接合劑及第2接合劑之至少一方。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，當使充填於該間隙後之該第1接合劑硬化時，在該支持基板之與該第1電路層相反側之面，配置可防止該支持基板翹曲之層。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，當使充填於該間隙之該第1接合劑硬化時，在該支持基板之與該第1電路層相反側之面，配置可防止該支持基板翹曲之防止層。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，當在該間隙充填該第1接合劑時或使該第1接合劑硬化時，在該支持基板之與該第1電路層相反側之面，配置可防止該支持基板翹曲之第1翹曲防止層，當在該間隙充填該第2接合劑時或使該第1接合劑硬化時，在該第1翹曲防止層上，配置可防止該支持基板翹曲之第2翹曲防止層。
本發明第2觀點之半導體裝置之製造方法之另一較佳例係進一步包含以下步驟：於該支持基板透過複數個第1連接部而與該第1半導體電路形成機械連接後，朝與因該第1接合劑之硬化所產生之該支持基板翹曲方向相反側，使該支持基板彎曲。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，該第1接合劑及該第2接合劑之至少一方包含填料。
本發明第2觀點之半導體裝置之製造方法之另一較佳例，就包含於該第1~第n電路層至少一層之該半導體電路而言，係使用具有冗餘構造者。此處，所謂「冗餘構造」，係指與針對本發明之第1觀點之半導體裝置所述者相同。藉此。具有能提高三維積層構造之半導體裝置之製造良率之優點。
本發明之三維積層構造之半導體裝置及其製造方法，係不僅可解除或減低內部電路間之電氣相互連接(配線)或封裝點之困難度，且能依需要組合具有不同功能之複數個半導體電路，而實現所要之系統化功能。又，即使待組合之半導體電路之大小、形狀或厚度彼此不同，亦能組合裝載在單一支持基板上。進而，依需要能實現多樣之功能。
以下，針對本發明較佳之實施形態，參照所附圖式，詳細說明。
(本發明之基本概念)
第1圖~第3圖係表示本發明之三維積層構造之半導體裝置之製造方法之基本概念之截面圖。
首先，如第1(a)圖所示，準備具有所要剛性之支持基板11。支持基板11，一面具有供裝載複數個半導體晶片(即晶片型半導體電路)之平坦裝載面11a。就支持基板11而言，例如較佳使用玻璃、單結晶矽(Si)製之晶圓(在表面區域形成積體電路者，或未形成積體電路者)等。
其次，如第1(b)圖所示，在支持基板11之裝載面11a之既定部位，分別固定眾所周知之構成之複數個半導體晶片13。在所鄰接之晶片13間、晶片13與支持基板11端之間，設置既定間隙。該等晶片13係稱為所謂眾所周知之良品晶片(KGD：Known Good Die)者，依需要，使用任意製法所製造之任意構成者(內設有所要之積體電路)。該等晶片13(晶片型半導體電路)係構成配置於該等間及外周之硬化之接合劑14及第1半導體電路層L1。換言之，第1半導體電路層L1係由複數個晶片13(晶片型半導體電路)、及配置於該等晶片13周圍之接合劑14所構成。
又，實際上往往固定數個~數百個晶片13，此處，為了簡化說明，針對圖示之3個晶片加以說明。
朝支持基板11之裝載面11a之半導體晶片13之固定係透過形成於該等晶片13表面之連接部12來進行。連接部12之具體構成後述，例如利用微突塊電極能實現。藉由該等連接部12，能同時達成晶片13與裝載面11a間之機械連接及電氣連接。此時之狀態係如第1(b)圖所示。該等晶片13例如使用眾所周知之高速晶片接合機，一個一個依序固定，並且，亦可事先在支持構件(未圖示)之上，以既定布局來配置所有之晶片13，然後，使用該支持構件，將所有晶片整體固定於裝載面11a。
對應晶片13之連接部12，亦可在支持基板11之裝載面11a之既定部位，形成與連接部12同樣之連接部(未圖示)。這種情形，晶圓13之連接部12與裝載面11a之連接面被接合，藉此接合，能同時達成晶圓13與裝載面11a間之機械連接及電氣連接。
其次，如第1(c)圖所示，透過連接部12，在固定於裝載面11a之半導體晶片13周圍之間隙，用適當之方法配置液狀或流動性接合劑14，然後，進行加熱及紫外線照射等，使接合劑14硬化。接合劑14較佳係藉由具有絕緣性之合成樹脂來製成者。這是因為必須使鄰接之晶片13間絕緣之故，且能當作該半導體裝置之封裝體之一部分而發揮作用之故。此時，形成於裝載面11a上之接合劑14之硬化層厚度不必到達晶片13之全高，在下一步驟，當把晶片13研磨薄時，只要該間隙(包含連接部12)以接合劑14完全充填之方式來設定即可。
又，此處係表示將支持基板11上下翻轉，將裝載面11a向上之狀態下，使用噴霧液狀接合劑14之方法(噴霧法)之情形例，故接合劑14亦附著在半導體晶片13之與連接部12相反側之面(即背面)。位於半導體晶片13背面之接合劑14係以其次之半導體晶片研磨步驟來去除，故不會產生問題。
其次，針對被固定於支持基板11之裝載面11a之所有半導體晶片13，利用CMP(Chemical Mechanical Polishing)法，整體研磨與該等接合面相反側之面(即背面)。此研磨步驟係如第1(d)圖所示，各晶片13之背面係以位於該等晶片13周圍之接合劑14之硬化層同一平面之方式來進行。實際上，接合劑14之硬化層係被稍微研磨，藉此，較佳係與各晶片13之背面研磨同時進行接合劑14之硬化層之露出面之平坦化。又，使用CMP法之該研磨步驟，依需要，亦可並用眾所周知之機械研磨法。此在以下所述之所有半導體晶片研磨步驟中亦同樣。
即使在此CMP步驟研磨半導體晶片13之背面，在該等晶片13之動作中，不會發生任何障礙。這是因為內設於晶片13之積體電路僅在該晶片13之支持基板11側之表面區域，用極小深度來形成，該等晶片13之表面區域以外之部分與該電路動作無關之故。
藉由以上步驟，如第1(d)圖所示，包含複數個半導體晶片13之第1半導體電路層L1係形成於支持基板11之裝載面11a上。因此，包含複數個半導體晶片13之第1半導體電路層L1可說是藉由各晶片13之連接部12與接合劑14而固定於裝載面11a。又，各晶圓13對裝載面11a之機械連接不僅藉由連接部，亦藉由硬化之接合劑14來進行，故能獲得充分之連接強度。
其次，對以上所形成之第1半導體電路層L1，與上述大致同樣，重疊配置複數個半導體晶片16，藉此形成第2半導體電路層L2。
即，如第2(e)圖所示，將表面具有連接部15之複數個半導體晶片16(即晶片型半導體電路)與從第1半導體電路層L1之接合劑14之硬化層露出之半導體晶片13之背面，以分別重疊之方式來固定。晶片16之連接部15之構成係與第1半導體電路層L1之晶片13之連接部12之構成相同。藉由該等連接部15，能同時達成晶片16與13間之機械連接及電氣連接。
當晶片16較晶片13為小之情形，晶片16之連接部15全體被覆蓋在晶片13之背面。可是，當晶片16較晶片13為大之情形，晶片16之連接部15之一部分從晶片13之背面露出，該露出部分係與接合劑14連接。
然後，如第2(e)圖所示，透過連接部15，在固定於第1半導體電路層L1所對應之晶片13之晶片16周圍之間隙，針對晶片13，用與上述相同之方法，充填液體或流動性接合劑17，利用加熱及紫外線照射等使其硬化。此時之狀態係如第2(f)圖所示。
其次，利用CMP法來研磨與被固定之晶片16之固定面相反之面(背面)，如第2(g)圖所示，各晶圓16之背面形成與接合劑17之硬化層同一平面。如此，複數個晶圓16係藉由該等連接部15，與所對應之晶片13形成機械及電氣連接。因此，第2半導體電路層L2(包含複數個晶片16與接合劑17之硬化層)係重疊形成於第1半導體電路層L1。第2半導體電路層L2與第1半導體電路層L1之機械及電氣連接係藉由各晶圓16之連接部15來進行。
其次，對以上所形成之第2半導體電路層L2，與上述大致同樣，重疊配置複數個半導體晶片19，藉此形成第3半導體電路層L3。
即，如第3(h)圖所示，將表面具有連接部18之複數個半導體晶片(即晶片型半導體電路)19與從第2半導體電路層L2之接合劑17之硬化層露出之半導體晶片16之背面，以分別重疊之方式來固定。晶片19之連接部12之構成係與第1半導體電路層L1之晶片13之連接部12之構成相同。藉由該等連接部18，能同時達成晶片19與16間之機械連接及電氣連接。
當晶片19較晶片16為小之情形，晶片19之連接部18全體被覆蓋在晶片16之背面。但是，當晶片19較晶片16為大之情形，晶片19之連接部18之一部分從晶片16之背面露出，該露出部分係與接合劑17接觸。
然後，透過連接部18，在固定於第2半導體電路層L2所對應之晶片16之晶片19周圍之間隙，針對晶片13，用與上述相同之方法，充填液體或流動性接合劑20，利用加熱及紫外線照射等使其硬化。
其次，利用CMP法來研磨與被固定之晶片19之固定面相反側之面(背面)，以使各晶圓19之背面形成與接合劑20之硬化層同一平面。又，複數個晶圓19係藉由該等連接部18，對所對應之晶片16形成機械及電氣連接。因此，第3半導體電路層L3(包含複數個晶片19與接合劑20之硬化層)係重疊形成於第2半導體電路層L2。第3半導體電路層L3與第2半導體電路層L2之機械及電氣連接係藉由各晶圓19之連接部18來進行。
其次，對以上所形成之第3半導體電路層L3，與上述大致同樣，重疊配置複數個半導體晶片22，藉此形成第4半導體電路層L4。
即，如第3(h)圖所示，將表面具有連接部21之複數個半導體晶片(即晶片型半導體電路)22與從第3半導體電路層L3之接合劑20之硬化層露出之半導體晶片19之背面，以分別重疊之方式來固定。晶片22之連接部21之構成係與第1半導體電路層L1之晶片13之連接部12之構成相同。藉由該等連接部21，能同時達成晶片22與19間之機械連接及電氣連接。
當晶片22較晶片19為小之情形，晶片22之連接部21全體被覆蓋在晶片19之背面。但是，當晶片22較晶片19為大之情形，晶片22之連接部21之一部分從晶片19之背面露出，該露出部分係與接合劑20接觸。
然後，透過連接部21，在固定於第3半導體電路層L3所對應之晶片19之晶片22周圍之間隙，針對晶片13，用與上述相同之方法，充填液體或流動性接合劑23，利用加熱及紫外線照射等使其硬化。
其次，利用CMP法來研磨與被固定之晶片22之固定面相反側之面(背面)，以使各晶圓22之背面形成與接合劑23之硬化層同一平面。因此，複數個晶圓22係藉由該等連接部21與所對應之晶片19形成機械及電氣連接。因此，第4半導體電路層L4(包含複數個晶片22與接合劑23之硬化層)係重疊形成於第3半導體電路層L3。第4半導體電路層L4與第3半導體電路層L3之機械及電氣連接係藉由各晶圓22之連接部21來進行。
然後，在由第4半導體電路層L4之晶片22與接合劑23之硬化層所構成之面，形成絕緣層24以將該面全體覆蓋。接著，貫穿該絕緣層24，將連接於對應之晶片22之內部積體電路之複數個導電性接頭25(埋設配線)形成於既定部位後，形成固定於該等接頭25一端之複數個微突塊電極(由微突塊所構成之電極)26。最後，在該等電極26上，分別固定球狀焊料(焊球)27。又，能省略焊球27經由以上之步驟，如第3(h)圖所示，能獲得積層構造(由將第1~第4半導體電路層L1~L4依序重疊於支持基板11之裝載面11a形成所構成)。此積層構造係包含由積層4個晶片13、16、19、22(晶片型半導體電路)所構成之複數個晶片積體層，該等晶片積層體係彼此隔開配置於與支持基板11平行之方向，並且，在該等晶片積體層之周圍間隙，充填硬化後之接合劑14、17、20、23。在各群組之晶片積層體中，經積層之晶片13、16、19、22係形成電氣相互連接。
在此，利用眾所周知之方法，切割第1~第4半導體電路層L1~L4之積層構造，分割成所要之半導體裝置。這種切割係以切割用刀通過鄰接之晶片積層體之間的方式來進行。因此，能獲得第3(i)圖所示之半導體裝置10A、10B、10C。半導體裝置10A、10B、10C係在經分割之支持基板11’上具有積層大小或功能不同之一組(4個)半導體晶片13、16、19、22之三維積層構造。
第48(a)圖係表示半導體裝置10A之焊球27之布局說明圖。外部電路連接用之複數個焊球27(即微突塊電極26)係規則性地配置於與支持基板11相反側之平面。關於半導體裝置10B與10C亦同樣。省略焊球27，亦可使用微突塊電極26本身來當作外部電路連接用。
切割步驟不限定於此種方法者。例如，如第3(j)圖所示之半導體裝置10D，亦能以包含鄰接二組之晶片積層體之方式來切割，依需要，亦能以包含三組或三組以上之晶片積層體之方式來切割。又，亦能不完全切割，仍舊使用第3(h)圖所示全體積層構造來作為晶圓等級之半導體裝置10E。
如以上說明，依本發明之三維積層構造之半導體裝置之製造方法，則能依需要，將不同功能之複數個半導體晶片13、16、19、22(複數個晶片型半導體電路)組合於支持基板11上，而能製造能實現所要系統化功能之三維積層構造之半導體裝置10A、10B、10C、10D或10E。因此，與習知之系統LSI同樣，不僅能簡易獲得系統化之半導體裝置，而且，依要求，能實現多樣之功能。
又，第1~第4之半導體電路層L1~L4中之半導體晶片13、16、19、22皆係在各半導體電路層中L1、L2、L3或L4中，對支持基板11，在平行之方向隔著間隙來配置，又，以絕緣性接合劑14、17、20、23固定該等晶片13、16、19、22後，從該等背面側研磨來調整晶片13、16、19、22之厚度。因此，即使待組合之晶片13、16、19、22(即待組合之半導體電路)之大小、形狀或厚度彼此不同，亦能組合裝載在單一支持基板11上。
進而，依本發明之此種製造方法，則能獲得三維積層構造之半導體裝置(10A、10B、10C)、或三維積層構造之半導體裝置10A與10D、或三維積層構造之半導體裝置10E，但該等半導體裝置10A、10B、10C、10D、10E係在支持基板11或分割此所構成之支持基板11’上，依需要，組合裝載不同功能之複數個半導體晶片13、16、19、22。又，與該三維積層構造之支持基板11或11’相反側之面，係以絕緣層24或分割此所構成之絕緣層24’覆蓋，在該絕緣層11或11’上，配置外部電路連接用之複數個焊球27。進而，該三維積層構造之側面係被由絕緣性合成樹脂製之接合劑14、17、20、23所構成之被覆材料所被覆。
如此，本發明之半導體裝置10A、10B、10C、10D、10E，藉由連接部12、15、18、21，能實現半導體電路層L1~L4間之電氣相互連接。又，支持基板11或11’、被覆材料(接合劑14、17、20、23)、及絕緣層24或24’係能發揮供收容半導體電路層L1~L4並加以保護之封裝體之功能，使用配置於與支持構件11或11’相反側一面之複數個微突塊電極26或焊球27，能與外部電路及裝置形成電氣連接。因此，本發明之半導體裝置10A、10B、10C、10D、10E係具有將半導體電路層L1~L4與封裝體一體化之構造，換言之，具有封裝體一體型之三維積層構造。其結果，不僅能解除或減低內部電路間電氣相互連接(配線)或封裝點之困難度，亦能簡易實現與習知之系統LSI同樣之系統化，而且，亦能按照要求實現多樣之功能。
又，上述說明中，就構成第1~第4半導體電路層L1~L4之半導體電路而言，此處，使用半導體晶片(晶片型半導體電路)，但亦可使用半導體晶圓(晶圓型半導體電路)。又，在第1~第4半導體電路層L1~L4中，將一個半導體電路層中之一個半導體晶片重疊在與此鄰接之其他一個半導體電路層中之一個半導體晶片，但不限定於此。亦可將一個半導體電路層中之一個半導體晶片重疊在與此鄰接之其他一個半導體電路層中之至少二個半導體晶片。
又，在第1~第4半導體電路層L1~L4中，雖使用KGD之半導體晶片，但各半導體電路層中之晶片並非全部需是KGD。KGD之半導體晶片即使不使用(或動作)形成於其內部之電路之全部亦可。亦可包括部分未使用(或不動作)之電路(例如冗餘部)。此處，所謂「冗餘部」係指即使半導體晶片之構成要件一部分故障亦能保全其功能，預先附加多餘之構成要件之意。積層後之檢查，只要清楚在第1~第4半導體電路層L1~L4之一部分電路要件中發生不良，則以使用冗餘部電路要件方式進行調整，來取代該不良之電路要件。此係藉由從外部供應既定電流等方法，切斷通過不良電路要件之配線，並且，藉由以通過冗餘部之電路要件之方式來切換配線之方法容易實施。這種方法在同業者已充分瞭解，故其說明予以省略。使具有「冗餘部」，藉此，具有能提高三維積層構造之該半導體裝置之製造良率之優點。
在第1~第4半導體電路層L1~L4中之任一層，當提供特定電路功能之半導體晶片有不需要部分之情形，較佳係在該部分使用所謂虛設晶片(雖內部未形成電路，但外形係與KGD相同之半導體晶片，或雖內部形成電路，但不使用該全部，外形係與KGD相同之半導體晶片)。這種情形，在虛設晶片中，依需要，僅形成用來與其他半導體形成電氣連接之埋設配線。這是考慮到，當半導體晶片不存在之空白處只要產生在半導體電路層L1~L4中之任一層，則在半導體晶片之積層步驟(半導體電路層之形成步驟)之實施中，會有故障產生，在製造後之半導體裝置中會發生有關機械強度之問題之故。但是，若能防止此種問題，則亦能配置虛設晶片以外之任意充填構件。
(第1實施形態)
其次，針對本發明第1實施形態之三維積層構造之半導體裝置之製造方法，邊參照第4圖~第6圖，邊加以說明。該製造方法係根據上述本發明之基本概念者，第1圖~第3圖所使用之「連接部」係藉由導電性接觸件，即藉由微突塊電極來實現。
第4圖~第6圖所示之導電性接頭、埋設配線與微突塊電極係為了易於瞭解，加以放大描繪。因此，該等實際之大小係較半導體晶片之大小還要小。
首先，如第4(a)圖所示，準備具有所要剛性之支持基板31，分別對應待固定於該裝載面(下面)之複數個半導體晶片(晶片型半導體電路)37，形成複數組配線33。又，以覆蓋該等配線33全體之方式，將絕緣層32形成於支持基板31之裝載面後，利用眾所周知之蝕刻法，在絕緣層32之既定部位形成分別到達複數組配線33之貫穿孔。然後，以覆蓋絕緣層32之方式形成導電層(未圖示)且埋設於貫穿孔後，以CMP法研磨該導電層至絕緣層32露出為止。其結果，殘留埋設該等貫通孔之導電層，形成導電性接頭34，與配線33同時形成支持基板31之埋設配線。如此，如第4(a)圖所示，由配線33與導電性接頭34所構成之複數組埋設配線被埋設於內部，且能獲得表面平坦化之絕緣層32。
就支持基板31而言，例如較佳能使用玻璃、單結晶矽(Si)製之晶圓(在表面區域形成積體電路者，或未形成積體電路者)等。但是，若是具有所要之剛性者，則亦能使用由該等以外之剛性材料所構成之構件。就絕緣層32而言，能使用二氧化矽(SiO2 )其他之絕緣層。就配線33或導電性接頭34而言，能使用多晶矽、鎢、銅、鋁等各種導電性材料。
其次，為了實現與後述之複數個半導體晶片37形成機械及電氣連接，在平坦化之絕緣層32之表面，形成複數個微突塊電極35。就該等電極35之形成法而言，能任意使用眾所周知之方法。較佳係例如在絕緣層32之表面，形成適當之導電層後，利用光微影及蝕刻，選擇性地去除該導電層，僅殘留必要部分。如第4(a)圖所示，各電極35之一端(第4(a)圖係指上端)係接觸埋設於絕緣層32中之導電性接頭34之對應者。此處，所有電極35係設成相同形狀(例如矩形、圓形)及相同大小，但依需要，當然亦可設成形狀及大小之至少一方不同者。
形成於絕緣層32表面之微突塊電極35係如第4(a)圖所示，被分為複數組，各組之微突塊電極35構成對應之半導體晶片37(針對此後述)用之連接部R1。該等晶片37係用來構成第1半導體電路層L1者。
另一方面，準備在表面(第4(a)圖係指上面)之既定部位，露出形成複數個微突塊電極36所構成之半導體晶片，如第4(a)圖所示，對支持基板31上所對應之微突塊電極35，以一對一的方式對向接觸。又，對各晶圓37，邊適當施加朝支持基板31之加壓力，邊將包含支持基板31及晶片37之積層構造全體加熱到既定溫度為止，經過既定時間後，冷卻到室溫為止。藉此，各晶片37上之電極36被接合在支持基板31上對向之電極35。其結果，能同時達成晶片37與支持基板31上之埋設配線間之機械連接及電氣連接，晶片37被固定在支持基板31上之既定部位。此時之狀態係如第4(a)圖所示。
形成於各晶片37上之一組微突塊電極36係構成該晶片37用之連接部R2。該等連接部R2係對應第1圖~第3圖所示之晶片12上之連接部12。
省略支持基板31上之電極35(即連接部R1)，使晶片37上之電極36(即連接部R2)直接與絕緣層32之表面接觸，藉此亦能將晶片37固定於支持基板31。這種情形，與上述同樣，進行加熱及冷卻，將晶片37之電極36接合在埋設於支持基板31之絕緣層32之接頭34。如此，能同時達成晶片37與支持基板31上之埋設配線間之機械連接及電氣連接。
此處，關於對支持基板31上所對應之電極，以一對一的方式與晶圓37上之電極36對向及接觸之步驟，邊參照第43圖~第46圖，邊詳細說明。第43圖~第46圖係表示在電極35與電極36之間，隔著接合用金屬來接合情形之步驟之局部截面圖。
首先，如第43圖所示，在支持基板31上之各電極35之端面及與此對向之晶片37上之各電極36之端面，分別形成薄膜狀接合用金屬120(厚度例如較佳為0.2μm左右)。對電極36上之接合用金屬120之形成方法係任意。例如，能使用下列方法，即藉由眾所周知之電鍍法，直接形成薄膜狀之接合用金屬120，選擇性地形成於電極35或36之上端面。
就電極35、36用之導電性材料而言，例如能適當使用銦(In)與金(Au)之二層構造(In/Au)、錫(Sn)與銀(Ag)之二層構造(Sn/Ag)、銅(Cu)之單層構造或鎢(W)之單層構造。Sn/Ag之二層構造之情形，較佳係如第47圖所示，在下層36a配置Sn層，在上層36b配置Ag層。此針對電極35亦係同樣。Cu或W之單層構造之情形，通常係用Cu或W來形成全體之電極35或36。
就接合用金屬120而言，例如較佳能使用銦(In)、金(Au)、銦－金合金(In－Au)或金－錫合金(Au－Sn)。
其次，將晶片37抬起，使形成於該電極36上之接合用金屬120與支持基板31之電極35上之接合用金屬120對向及接觸。此時之狀態係如第44圖所示。接著，邊對晶片37施加向上之加壓力，邊加熱包含支持基板31及晶片37全體積層構造，從室溫加熱到接合用金屬120之溫度(例如200℃)為止，經過既定時間後，冷卻到室溫為止。
藉此，由於接合用金屬120一旦熔融後會再凝固，故各半導體晶片37上之電極36係藉由接合用金屬120，使其接合於支持基板31上之對向電極35。其結果，藉由再凝固之接合用金屬120，如第45圖所示，晶片37與支持基板31上之埋設配線間之機械連接及電氣連接能同時達成。
又，經再凝固之接合用金屬120係如第45圖所示，擴展至電極35與電極36全體，較熔融前為薄(例如0.1μm左右)。或如第46圖所示，擴散至電極35與電極36之內部而消失，能使電極35與電極36直接接觸。
亦能在電極35與電極36之間未隔著接合用金屬120，直接接合兩電極35與36。這種情形，在室溫或加熱下強壓住電極35與電極36，藉此使引起局部性變形接合在電極35與電極36。即，利用「壓接」來接合電極35與電極36。接合時之狀態係如第46圖所示。又，要在室溫下壓接、或在加熱下壓接，係按照電極35與電極36所使用之導電性材料來選擇。
如第43圖所示，電極35與電極36之一邊或直徑W通常係在50μm以下，典型值係5μm左右。電極35與電極36之高度H通常係在20μm以下，典型值係2μm左右。構成埋設配線之導電材料52之一邊或直徑通常係與電極35、36大致同樣大小。但是，導電性接頭34之一邊或直徑通常係較電極35、36為小。另一方面，晶圓37之大小通常係數mm~二十數mm，晶圓37之厚度通常係200μm~1000μm。在一個晶片37上，通常設置從數十個到數十萬個電極36。
此處，為了簡化製造，半導體晶片37上之所有微突塊電極36係與支持基板31上之微突塊電極35相同形狀(例如矩形、圓形)且大小相同。但是，若能與電極35接合，則當然亦能依需要，使電極36之形狀及大小與電極之形狀及大小不同。
具備電極36(或具備電極36與接合用金屬120)之半導體晶片37，例如亦可使用眾所周知之高速晶片接合機一個一個依序固定在支持基板31上之各組電極35，亦可事先在支持構件(未圖示)上，以既定布局來事先配置具備電極36(或具備電極36與接合用金屬120)之必要數之晶片37，然後，使用該支持構件，將所有晶片37整體固定在支持基板31上。
接合用金屬120此處係配置在電極35與電極36雙方，但亦可僅配置在任一方。
如以上所述，當使用電極35與電極36，將晶片37固定在支持基板31上時，則在各晶片37內部之表面區域(電極35側之表面區域)，以與電極36未重疊的方式而形成之半導體積體電路(半導體積體電路群組)C，係透過對應之電極35與電極36而與支持基板31上之對應之埋設配線形成電氣連接。這是因為各晶片37上之電極36，係用來當作把該晶片37內部之積體電路C與外部電路連接之外部連接端子而形成之故。
在如上述般固定之各半導體晶片37之內部，事先形成埋設配線(與形成於其表面(第4(a)圖係指上面)之電極36電氣連接)。該等埋設配線(由圍住絕緣層51之導電性材料52所形成)，係供在晶片37內之積體電路C、與在後步驟被重疊配置於晶片37之半導體晶片43內之積體電路形成電氣連接(即晶片間連接)者，其以如下方式形成。
即，首先，在晶片37之形成有電極36之面，利用眾所周知之方法，形成既定深度之溝(trench)。此溝之深度必須較其次之半導體晶片研磨步驟之完成時所殘留之晶片37之厚度(高度)為大。其次，利用眾所周知之方法，以絕緣層(例如SiO2 )51來覆蓋。然後，利用眾所周知之方法，在被絕緣層51覆蓋之溝內部充填導電材料52(例如多晶矽或鎢或銅)，並且，將晶片37之表面平坦化。電極36係配置於如此形成之埋設配線(即導電材料52)之開口端，並與埋設配線(即導電材料52)之開口面形成電氣及機械連接。藉此，在其次之半導體晶片研磨步驟完成時，在晶片37之背面(第4(a)圖係指下面)能使埋設配線(導電材料)52露出(參照第5(c)圖)。
晶片37之埋設配線(導電材料)52與電極36之形成方法係不限定於此處所述之方法，但外形與KGD相同(或不同)之半導體晶片，或內部未形成電路，未使用其全部，外形與KGD相同(或不同)之半導體晶片之情形，埋設配線(導電材料)52係用來使支持基板31上之配線33與重疊配置於晶片37之晶片43內之積體電路形成電氣連接。
如上述，當對複數個晶片37之支持基板31固定完成，接著，執行接合劑充填步驟。此步驟係如第4(b)圖所示，在支持基板31與晶片37間之間隙與晶片37間之間隙，以適當方法充填具有絕緣性之液狀或流動性接合劑38，然後，利用加熱、紫外線照射等，使此硬化劑38硬化。電極35與電極36之高度H通常為20μm以下(標準為2μm左右)，故支持基板31與晶片37間之間隙，通常為40μm以下(標準為4μm左右)。晶片37間之間隙大小係按照支持基板31上之配線33之布局或其他半導體晶片之布局而改變，例如，係數μm~數百μm。
接合劑充填步驟所使用之接合劑38較佳係具有絕緣性，並且，以利用加熱、紫外線照射等來硬化之合成樹脂來製成者。這是因為必須利用接合劑38來分別使支持基板31與晶片37之間、以及鄰接之晶片37間絕緣之故，且硬化之接合劑38成為該半導體裝置之封裝體之一部分之故。此時，形成於支持基板31之絕緣層32上之接合劑38之層厚度不必達到晶片37之全高，當在其次之半導體晶片之研磨步驟將晶片研磨薄時，該間隙(包含接合用金屬120與微突塊35及微突塊36)，只要用接合劑38以完全充填之方式設定即可。
就接合劑充填步驟所能使用之接合劑38而言，例如有環氧樹脂、雙馬來醯亞胺、氰基樹脂、聚醯亞胺樹脂、BCB苯并環丁烯)等。在該等接合劑中，環氧樹脂較佳。這是因為環氧樹脂價廉且容易處理，而且，化學穩定性高之故。
此處，就接合劑充填方法而言，係將支持基板31上下翻轉，將絕緣層32向上之狀態下，使用噴霧液狀接合劑38之方法(噴霧法)之情形例。因此，接合劑38係如第4(b)圖所示，不僅附著於該間隙，亦附著於晶片37之背面。附著於晶片37背面之接合劑38係在其次之半導體研磨步驟自動去除，故不產生任何問題。
「噴霧法」係在大氣中或適當之容器中，將支持基板31上下翻轉，將絕緣層朝上後，使用眾所周知之噴霧器，從上方噴霧液狀接合劑38之方法。可是，不限定於此，亦可不將支持基板31上下翻轉，從下方朝上噴霧液狀接合劑38，亦可將支持基板31橫向，朝水平方向噴霧液狀接合劑38。「噴霧法」係最簡單之方法之一，其優點係能以容易且低成本來實施接合劑充填步驟。
就實施接合劑充填步驟簡便之方法而言，亦能使用將具有絕緣性之液狀或流動性接合劑塗布於所要處之「塗布法」。此「塗布法」係將具有絕緣性之液狀或流動性接合劑塗布於所要位置之方法。例如在水平面內能旋轉所構成之旋轉板上，將固定晶片37之表面向上，裝載支持基板31，在其上裝載液狀或流動性接合劑。然後，使旋轉板旋轉，藉由離心力將接合劑擴散至支持基板31全體表面。此稱為「旋塗法」。這種情形，塗布於支持基板31全體表面之接合劑之膜厚度具有能自動地變成大致均勻之優點。
其次，利用CMP法，整體研磨(半導體研磨步驟)上述所固定之所有半導體晶片37背面(此處係指下面)。此步驟係如第5(c)圖所示，各晶圓37之背面係以與位於該等晶片37間之接合劑38之硬化層同一平面之方式來進行。實際上，將CMP步驟之終點設定在位於半導體晶片37間之接合劑38之硬化劑稍研磨之時點，因此，較佳係研磨各晶片37下面之同時，進行接合劑38之硬化層表面之平坦化。利用此CMP步驟，在各晶圓37之背面，使導電材料52露出。導電材料52成為這種埋設配線。在這種狀態下，導電材料(埋設配線)52係朝上下方向(與支持基板31正交之方向)貫穿晶片37。
在CMP步驟研磨後之晶片37厚度係無特別限定，依需要，亦能設定任意值。因晶片37當初之厚度通常為200μm~1000μm，故研磨後之厚度通常為數μm~數百μm。
即使在此CMP步驟研磨各晶片37之下面，在該等晶片37之動作中，不產生任何障礙。這是因為晶片37內之積體電路C僅以該晶片37之表面區域極小之深度來形成，故該等晶片37表面區域以外之部分與該電路動作無關之故。又，雖係當然，但在各晶片37內，配置導電材料(埋設配線)52之位置係以避免與該晶片37內部之積體電路C重疊之方式來設定。藉由埋設配線52之形成，積體電路C之動作不受影響之故。
藉由以上之步驟，如第5(c)圖所示，由複數個晶片37與配置於該等之間及外周且經硬化之接合劑38所形成之第1半導體電路層L1，係形成於支持基板31之絕緣層32之表面。各晶片37係藉由支持基板31上之連接部R1(包含電極35)與晶片37上之連接部R2(包含電極36)連接於絕緣層32，進而藉由接合劑38連接於絕緣層32，故第1半導體電路層L1能藉由連接部R1與R2及接合劑38固定在裝載面。對各晶片37之絕緣層32之機械連接，不僅藉由連接部R1與R2，亦藉由硬化之接合劑38來進行，故能獲得充分之連接強度。
其次，對以上所形成之第1半導體電路層L1，與上述大致同樣，重疊配置複數個半導體晶片43，藉此形成第2半導體電路層L2。
即，如第5(d)圖所示，以覆蓋接合劑38之硬化層表面與由表面露出之晶片37之背面全體之方式來形成絕緣層39。此絕緣層39係用來使第1半導體電路層L1之晶片37與第2半導體電路層L2之晶片43之間絕緣者。其次，在此絕緣層39之既定部位，利用適當之蝕刻法，形成分別到達晶片37之導電材料(埋設配線)52之貫穿孔。該等貫穿孔通常係形成於與晶片37之埋設配線52全體或部分重疊之位置。這是因為對第2半導體電路層L2之晶片43能直接連接第1半導體電路層L1之晶片37之故，又，步驟變成最簡單之故。但是，本發明不限定於此。例如在晶片37之下面形成導電材料(埋設配線)，或在絕緣層39之下追加形成配線層，藉此能將該貫穿孔形成於未與晶片37之導電材料(埋設配線)52重疊之位置之故。本發明，經積層之第1半導體電路層L1之晶片37與第2半導體電路層L2之晶片43只要形成電氣相互連接即可，其具體之連接方法係不限定於本說明書所揭示者。
然後，以覆蓋絕緣層39之方式形成適當之導電層(未圖示)，並埋設於該等貫穿孔之內部。又，利用CMP法，研磨該導電層直到絕緣層39之表面露出，藉此選擇性去除從該導電層之絕緣層39露出之部分，如此，在該貫穿孔之內部殘留該導電層，成為導電性接頭40。
如以上所述，如第5(d)圖所示，在內部埋設複數組導電性接頭40，且能獲得表面平坦化之絕緣層39。
其次，在平坦化之絕緣層39之表面，形成複數組微突塊電極41。該等電極41之形成法係與形成於支持基板31之絕緣層32之表面之微突塊電極35之形成法相同，故其說明予以省略。各電極41係如第5(d)圖所示，形成於與埋設於絕緣層39中之導電性接頭40所對應者接觸之位置。
其次，與晶片37之情形同樣，如第5(d)圖所示，使用電極41，將複數個半導體晶片43固定於第1半導體電路層L1。各晶片43係與構成第1半導體電路層L1之晶片37同樣，在表面露出形成複數個微突塊電極42，內部形成由被絕緣層53圍住之導電材料54所構成之埋設配線。與晶片37之情形同樣，使用或不使用接合用金屬，使晶片43之電極42分別與電極41對向及接觸。又，對各晶片43，邊朝支持基板31施加適當之加壓力，邊加熱包含支持基板31與第1半導體電路層L1全體積層構造，經過既定時間後，冷卻至室溫為止。因此，各晶片43上之電極42係與對向之電極41接合。其結果，能同時達成晶片43與晶片37間之機械連接及電氣連接。此時之狀態係如第5(d)圖所示。
該等晶片43亦與晶片37同樣，例如亦可使用眾所周知之高速晶片接合機，一個一個依序附著，亦可將支持構件(未圖示)上所有晶片43事先配置於既定部位，然後，使用該支持體，整體附著全部晶片43。
如上述，複數個晶片43之固定完成後，接著，使用與上述接合劑38之充填方法相同之方法，執行接合劑充填步驟。即，如第6(e)圖所示，使用電極41與電極42，固定於絕緣層39(即第1半導體電路層L1)之複數個晶片43之周圍，使用上述之「噴霧法」(上述之「塗布法」亦可)，充填具有絕緣性之液狀接合劑44，然後利用加熱、紫外線照射等，使此接合劑44硬化。此接合劑44係與充填於晶圓37間之間隙之接合劑38相同者。此時，形成於絕緣層39上之接合劑44之層厚度不必達到晶片43之全高，當在其次之半導體晶片研磨步驟將晶片43研磨薄時，該間隙以接合劑44完全充填之方式來設定即可。
其次，關於上述固定之所有晶片43，係利用CMP法整體研磨(半導體晶片研磨步驟)該等背面(此處係指下面)。此CMP步驟係用與晶片37之情形同樣之條件來進行，如第6(e)圖所示，各晶片43之背面係成為與位於該等晶片43間之接合劑44之硬化層同一平面。利用此CMP步驟，在各晶片43之背面，使成為埋設配線之導電材料54露出，以形成導電性接頭。這種狀態，埋設配線(導電材料)54係朝上下方向貫穿晶片43。
藉由以上步驟，如第6(e)圖所示，第2半導體電路層L2(包含接合劑44與被此圍住之複數個晶片43)係形成於絕緣層39之表面。
接著，對以上所形成之第2半導體電路層L2，與上述大致同樣，重疊配置複數個半導體晶片49，藉此形成第3半導體電路層L3。
即，如第6(f)圖所示，以覆蓋經硬化之接合劑44之表面與由此露出之晶片43背面全體之方式形成絕緣層45。此絕緣層45係用來第2半導體電路層L2之晶片43與第3半導體電路層L3之晶片49之間絕緣者。其次，在此絕緣層45之既定部位，使用與上述之導電性接頭40之情形相同之方法，來形成複數個導電性接頭46。
如以上所述，如第6(f)圖所示，在內部埋設複數組導電性接頭46，且能獲得表面平坦化之絕緣層45。
其次，在平坦化之絕緣層45之表面，使用與上述之微突塊電極35之情形相同之方法，形成複數組微突塊電極47。各電極47係如第6(f)圖所示，形成於與埋設於絕緣層45中之導電性接頭46所對應者接觸之位置。
其次，與晶片43之情形同樣，如第6(f)圖所示，使用電極47，將複數個半導體晶片49固定於第2半導體電路層L2。各晶片49係與構成第2半導體電路層L2之晶片43同樣，在一面露出形成微突塊電極48，內部形成由以絕緣層55圍住之導電材料56所構成之埋設配線。與晶片37之情形同樣，使用或不使用接合用金屬，使晶片49之電極48分別與電極47對向及接觸。又，對各晶片49，邊朝支持基板31施加適當之加壓力，邊加熱包含支持基板31與第1及第2半導體電路層L1及L2全體積層構造，經過既定時間後，冷卻至室溫為止。因此，各晶片49上之電極48係與對向之電極47接合。其結果，能同時達成晶片49與晶片43間之機械連接及電氣連接。此時之狀態係如第6(f)圖所示。
該等晶片49亦與晶片37及晶片43同樣，例如亦可使用眾所周知之高速晶片接合機，一個一個依序附著，亦可將支持構件(未圖示)上所有之晶片49事先配置於既定部位，然後，使用該支持體使全部晶片49附著。
如上述，複數個晶片49之固定完成後，接著，使用與上述接合劑38及接合劑44之充填方法相同之方法，執行接合劑充填步驟。即，如第6(f)圖所示，使用電極47與電極48，固定於絕緣層45(即第2半導體電路層L2)之複數個晶片49之周圍，使用上述之「噴霧法」(或「塗布法」)，充填具有絕緣性之液狀接合劑50，然後利用加熱、紫外線照射等，使此接合劑50硬化。此接合劑50係與充填於晶圓37間之間隙之接合劑38相同者。此時，形成於絕緣層45上之接合劑50之層厚度不必達到晶片49之全高，當在其次之半導體晶片研磨步驟將晶片49研磨薄時，該間隙以接合劑50完全充填之方式來設定即可。
其次，關於上述固定之所有晶片49，係利用CMP法整體研磨(半導體晶片研磨步驟)該等背面(此處係指下面)。此CMP步驟係用與晶片37之情形同樣之條件來進行，如第6(f)圖所示，各晶片49之背面係成為與位於該等晶片49間之接合劑50之硬化層同一平面。利用此CMP步驟，在各晶片49之背面，使埋設配線(導電材料)56露出。這種狀態，埋設配線(導電材料)56係朝上下方向貫穿晶片49。
藉由以上步驟，如第6(f)圖所示，第3半導體電路層L3(包含接合劑50與被此圍住之複數個晶片49)係形成於絕緣層45之表面。
然後，使用眾所周知之方法，以覆蓋經硬化之接合劑50之表面與由此露出之晶片49背面全體之方式，形成絕緣層61。又，使用蝕刻法，在絕緣層61之既定部位形成貫穿孔後，以埋設該等貫穿孔之方式，堆積導電材料。利用蝕刻法，選擇性去除該導電材料，藉此將絕緣層61貫穿以形成與晶片49之內部之導電材料56接觸之複數個微突塊電極60。該等電極60係從絕緣層61突出，被用來與外部電路或外部裝置形成電氣連接。即，電極60係外部連接用之端子，能發揮與上述之電極26或焊球27相同之功能者。
經由以上之步驟，如第6(f)圖所示，能獲得在支持基板31之裝載面，依序重疊第1~第3半導體電路層L1~L3，以形成及固定所構成之積層構造。此積層構造包含積層3個晶片37、43、49(晶片型半導體電路)與3個絕緣層32、39、45所構成之複數組晶片積層體。此積層構造之底部與頂部係被支持基板31與絕緣層61分別覆蓋，並且，其側壁係由硬化之接合劑38、44、50所形成。該等晶片積層體內之晶片37、43、49係彼此隔開配置於與支持基板31平行之方向，並且，在其周圍充填硬化之接合劑38、44、50。又，該等晶片積層內之晶片37、43、49亦彼此隔開配置於與支持基板31垂直之方向，在其間隙，充填硬化之接合劑38、44、50。在各組之晶片積層體中，支持基板31上之配線33與被積層之晶片37、43、49，係使用埋設於絕緣層32、39、45之導電性接頭34、40、46，貫穿晶片37、43、49內部所形成之埋設配線(導電材料)52、54、56，及微突塊電極35、36、41、42、47、48形成電氣相互連接。
此處，利用眾所周知之方法，切割第1~第3半導體電路層L1~L3之積層構造，以分割成所要之半導體裝置。此切割係以切割用刀通過鄰接之晶片積層體間之方式來進行。因此，能獲得第6(f)圖所示之半導體裝置30A、30B、30C。半導體裝置30A、30B、30C，在經分割之支持基板31’上具有大小或功能不同之一組(3個)之半導體晶片37、43、49積層而成之三維積層構造。
第48(b)圖係表示半導體裝置30B之微突塊電極60之布局說明圖。外部電路連接用之複數個微突塊電極60係在與半導體電路層L1~L3之積層構造之支持基板31相反側之面規則性地配置。關於半導體裝置30A與30C亦同樣。
切割係不限定於此種方法者。與第3(j)圖所示之半導體裝置10D同樣，亦能以包含二組晶片積層體之方式來切割，並且依需要，亦能以包含三組或三組以上之晶片積層體之方式來切割。又，亦可不完全切割，仍舊使用切割前之半導體晶片積層構造全體來作為晶圓等級之半導體裝置。
如以上說明，依本發明第1實施形態之三維積層構造之半導體裝置之製造方法，首先，在支持基板31一面之既定部位，透過複數個微突塊電極35與36(即複數個第1連接部)，來機械連接複數個半導體晶片(即第1半導體電路)37。又，在經機械連接之複數個半導體晶片(第1半導體電路)37與支持基板31之間所產生之間隙，充填絕緣性接合劑38(即第1絕緣性接合劑)，並使其硬化，然後，研磨複數個半導體晶片(第1半導體電路)37之與支持基板31相反側之面，藉此將複數個半導體晶片(第1半導體電路)37調整成所要厚度，藉此來形成第1半導體電路層(即第1電路層)L1。
接著，在第1半導體電路層(即第1電路層)L1表面之既定部位，透過複數個微突塊電極41與42(即複數個第2連接部)，來機械及電氣連接複數個半導體晶片(即第2半導體電路)43。又，在經機械及電氣連接之複數個半導體晶片(第2半導體電路)43與第1半導體電路層(第1電路層)L1之間所產生之間隙，充填絕緣性接合劑44(即第2絕緣性接合劑)，並使其硬化，然後，研磨複數個半導體晶片(第2半導體電路)43之與支持基板31相反側之面，藉此將複數個半導體晶片(第2半導體電路)43調整成所要厚度，藉此來形成第2半導體電路層(即第2電路層)L2。
然後，重複用來形成第2半導體電路層(即第2電路層)L2之步驟，來形成第3半導體電路層(即第3電路層)L3。又，從底部到頂部，在既定之積層方向依序積層，且使用絕緣性接合劑38、44、50，能獲得包含被一體化之第1~第3半導體電路層L1~L3(第1~第3之電路層)之積層構造。
因此，事先準備具有不同功能之複數個半導體晶片37、43、49(半導體電路)，依需要，將該等配置於該第1~第3之半導體電路層L1~L3中，藉此依需要，組合具有不同功能之複數個半導體晶片37、43、49(半導體電路)，能實現所要系統化之功能。此時，針對內部電路間，即第1~第3半導體電路層L1~L3之間(或半導體晶片37、43、49間)之電氣相互連接(配線)，透過複數個微突塊電極35、36、41、42、47、48，在該積層構造之內部進行，關於封裝，藉由支持基板31及用來形成該積層構造之電氣性接合劑38、44、50，能形成封裝體。因此，能解除或減低內部電路間之電氣相互連接(配線)與封裝之困難度。
又，該積層構造係依序積層至少包含一個半導體電路之第1~第3半導體電路層L1~L3來形成。因此，對支持基板31，將半導體晶片37、43、49(半導體電路)彼此隔開配置在平行之方向(即與半導體電路層L1~L3之積層方向正交之方向)，並且，在該等半導體晶片37、43、49(半導體電路)周圍之間隙，充填絕緣性接合劑38、44、50，以形成第1~第3半導體電路層L1~L3。配置於第1~第3半導體電路層L1~L3之半導體晶片37、43、49(半導體電路)之厚度即使彼此不同，積層時研磨半導體晶片37、43、49(半導體電路)之背面(未形成積體電路之面)以調整厚度，故能解除其厚度之差異。其結果，待組合之半導體晶片37、43、49(半導體電路)之大小、形狀或厚度即使彼此不同，亦能組合裝載在支持基板31上。
進而，該積層構造係將第1~第3半導體電路層L1~L3積層在既定之積層方向者，並且，因該等各半導體電路層L1~L3包含複數個半導體晶片37、43、49(半導體電路)，故適當組合配置於半導體電路層L1~L3之半導體晶片37、43、49(半導體電路)之種類(功能)，藉此能依需要實現多樣之功能。
進而，依本發明之此製造方法，能獲得本發明第1實施形態之半導體裝置30A、30B、30C，該等半導體裝置30A、30B、30C係在分割支持基板31所構成之支持基板31’上，依需要，組合裝載具有不同功能之半導體晶片37、43、49。又，該三維積層構造之與支持基板31’相反側之面係被絕緣層61覆蓋，在該絕緣層61上配置外部電路連接用之複數個微突塊電極60。進而，該三維積層構造之側面係被由絕緣性合成樹脂製之接合劑38、44、50所構成之被覆材料被覆。
該等半導體裝置30A、30B、30C，第1~第3半導體電路層L1~L3皆對其中所包含之半導體晶片37、43或49(半導體電路)之支持基板31，平行之平面(即與半導體電路層L1~L3之積層方向正交之平面)之物理尺寸係較該平面內之該半導體電路層L1、L2或L3之物理尺寸為小，該半導體晶片37、43或49(半導體電路)之側面係被接合劑38、44或50被覆。因此，該等半導體裝置30A、30B、30C，係與習知公知之半導體裝置(在支持基板上積層接合複數個半導體晶片，並且用金屬線使該等半導體晶片彼此間形成電氣連接，再以合成樹脂製封裝體來覆蓋其全體)不同，進而，與先前技術欄所說明之上述習知之半導體裝置(積層固定內設有彼此不同積體電路之複數個半導體晶圓，來形成晶圓積體層，然後，切割該晶圓積體層來製造)不同。
又，支持基板31上之配線33與第1~第3半導體電路層L1~L3間之電氣相互連接係藉由導電性接頭34、40、46，晶片37、43、49內部之埋設配線(導電材料)，及微突塊電極35、36、41、42、47、48來實現。又，支持基板31’與被覆材料(接合劑38、44、50)與絕緣層61係容納半導體電路層L1~L3，發揮作為保護封裝之功能，使用複數個電極60(配置於與支持構件31’相反側之一面)，能與外部電路、裝置形成電氣連接。因此，該等半導體裝置30A、30B、30C具有將第1~第3半導體電路層L1~L3與封裝體一體化之構造，換言之，具有封裝體一體型之三維積層構造。其結果，第1實施形態之半導體裝置30A、30B、30C能解除或減低內部電路間之電氣相互連接(配線)或封裝上之困難度，不僅能簡易實現與習知之系統LSI同樣之系統化，而且能按照需要實現多樣之功能。
又，在上述說明中，雖使用KGD來作為各半導體晶片，但各晶片不必全部係KGD。KGD之半導體晶片亦可不使用(動作)其內部所形成之全部電路。亦可包含部分未使用(或未動作)之電路(例如冗餘部)。關於以下之其他實施形態此係同樣。
在第1~第3半導體電路層L1~L3之任一層中，當提供特定電路功能之半導體晶片有不需要部分之情形，在該部分，較佳係使用虛設晶片(內部雖未形成電路，但外形係與KGD相同之半導體晶片，或內部雖形成電路，但其全部未被使用，外形係與KGD相同之半導體晶片)。這種情形，在虛設晶片中，僅形成用來與鄰接之半導體晶片形成電氣連接之埋設配線。這是因為考慮僅在提供特定電路功能之半導體晶片不需要之部分，只要不配置半導體晶片，在實施半導體晶片之積層步驟中會有產生障礙之情形，在製造後之半導體裝置產生有關機械性強度之問題之故。可是，若能防止這種問題，則亦能配置虛設晶片以外之構件。這在以下之其他實施形態亦同樣。
上述之第1實施形態，雖在支持基板31之一面形成被埋設於絕緣層32之配線33，但此配線33未必需要。支持基板31上不需要配線或電路群組之情形(即，使用支持基板31僅作為積層構造之底座之情形)，亦可在支持基板31之裝載面上直接形成微突塊電極35，使與半導體晶片37上之微突塊電極36對向及固定，亦可省略微突塊電極35，將半導體晶片37上之微突塊電極36直接固定在支持基板31之裝載面上。亦可省略微突塊電極36，使用形成於支持基板31上之微突塊電極35，將半導體晶片37固定在支持基板31之裝載面上。
但是，第4圖~第6圖係表示為了易於瞭解積層步驟將半導體晶片37之構成簡化之圖，故認為與半導體晶片37之實際構成之關係有不易瞭解之點。此處，邊參照第49圖，邊針對該點加以說明。第49圖係表示第1實施形態之半導體晶片37之詳細構成概略截面圖。
半導體晶片37之實際構成例如係如第49圖所示。即，在第49(a)圖之構成例中，在半導體晶片37之表面區域，形成複數個MOS型場效電晶體(Metal－Oxide－Semiconductor Field－Effect Transistor,MOSFET)160。為了簡化，電晶體160僅繪2個。各電晶體160具備形成於半導體晶片37內部之一對源極－汲極區域161、形成於半導體晶片37表面之閘極絕緣層162、及形成於閘極絕緣層162上之閘電極163。
在半導體晶片37表面形成絕緣層151，覆蓋電晶體160與該表面之露出部。在絕緣151之上，形成配線層152。配線層152在第49(a)圖中，係表示半導體晶片37之內部之導電材料(埋設配線)52、及電氣連接於一方之電晶體160一方之源極－汲極區域161之狀態。在絕緣層151上進一步形成絕緣層153，覆蓋全體配線層152。複數個微突塊電極36係形成於絕源層153之平坦表面，透過導電性接頭154，電氣連接於配線層152。
在第49(a)圖之構成例中，位於左側之微突塊電極36雖位於晶片37之內部所對應之導電材料(埋設配線)52之正上方，位於第49(a)圖右側之微突塊電極36不位於所對應之導電材料(埋設配線)52之正上方，而位於稍偏離水平方向右側之位置。在第4圖~第6圖中，微突塊電極36雖全部位於所對應之導電材料(埋設配線)52之正上方，但本發明不限定於此。如第49(a)圖所示，各微突塊電極36只要與所對應之導電材料(埋設配線)52電氣連接即可，不必位於所對應之導電材料(埋設配線)52之正上方位置。依需要，能朝水平方向(與晶片37之表面平行之方向)錯開配置。
第49(a)圖之構成，複數個電晶體160與一個配線(單層配線構造)係構成形成於半導體晶片37之半導體積體電路(半導體積體電路群組)C。
第49(b)圖之構成，係與第49(a)圖之情形同樣，在半導體晶片37之表面區域形成複數個MOS型場效電晶體160，在半導體晶片37之表面形成絕緣層151，覆蓋電晶體160與該表面之露出部。在絕緣層151之上，形成配線層152。配線層152係在第49(b)圖中，表示電氣連接於電晶體160一方之源極－汲極區域161之狀態。與第49(a)圖之情形不同，配線層152不直接連接半導體晶片37內部之導電材料(埋設配線)52。在絕緣層151之上，進一步以覆蓋全體配線層152之方式來形成絕緣層153。
在此構成例中，半導體晶片37內部之導電材料(埋設配線)52係與第49(a)圖之情形不同，貫穿位於晶片37上方之絕緣層153與151，並露出在絕緣層153之表面。在絕緣層153之上形成絕緣層171，在其上形成配線層172。配線層172被電氣連接於配線層152與導電材料(埋設配線)52。在絕緣層171上進一步形成絕緣層173，覆蓋全體配線層172。複數個微突塊電極36形成於絕緣層173之表面，透過導電性接頭174而與配線層172形成電氣連接。
在第49(b)之構成例中，位於左側之微突塊電極36雖位於晶片37內部所對應之導電材料(埋設配線)52之正上方，但位於第49(b)圖右側之微突塊電極36不位於所對應之導電材料(埋設配線)52之正上方，而位於稍偏離水平方向右側之位置。在第4圖~第6圖中，微突塊電極36雖全部位於所對應之導電材料(埋設配線)52之正上方，但本發明不限定於此。如第49(b)圖所示，各微突塊電極36不必位於所對應之導電材料(埋設配線)52之正上方位置，依需要，能朝水平方向(與晶片37之表面平行之方向)錯開配置。
在第49(b)圖之構成例中，複數個電晶體160與二個配線層152及172(二層配線構造)係構成形成於半導體晶片37之半導體積體電路(半導體積體電路群組)C。
第49(b)圖及第49(b)圖之構成例，當然亦能適用於以下所述之其他實施形態及變形例。
(第2實施形態)
第7圖~第9圖係各步驟表示本發明第2實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
上述之第1實施形態，雖利用微突塊電極來實現各「連接部」，但第2實施形態除了使用微突塊電極之外亦使用「制動件」。這是因為在裝載半導體晶片時，容易定位與支持基板正交之方向(即半導體電路層之積層方向)之故。第2實施形態之製造方法除了使用制動件之點以外，係與第1實施形態之製造方法同樣，故針對與第1實施形態者相同之要件，在第7圖~第9圖中附相同符號，故省略其說明。
首先，如第7(a)圖所示，與第1實施形態同樣，在具有所要剛性之支持基板31之裝載面(下面)，埋設於由配線33與導電性接頭34所構成之複數組埋設配線，且形成表面平坦化之絕緣層32。進而，在絕緣層32之表面，形成複數個微突塊電極35。
與第1實施形態不同，在經平坦化之絕緣層32之表面固定半導體晶片37時，用來易於定位其高度方向(與支持基板31正交之方向)之剛性構件、即制動件57突出形成複數個。該等制動件57皆係相同形狀(例如矩形、圓形)且大小相同，位於與所對應之晶片37重疊之位置。可是，本發明不限定於此，依需要，亦可按照配置位置使制動件57之形狀或大小不同。又，通常，雖最好係對一個晶片形成一個制動件57，但亦可形成二個或二個以上之制動件57。
制動件57係用與微突塊電極35同樣之方法來形成。可是，與電極35不同，制動件57必須用SiO2 等絕緣材料來形成。這是因為在此實施形態，固定晶片37時，制動件57與晶片37直接接觸之故。例如在絕緣層32之表面形成適當之絕緣層或堆積後，藉由光微影及蝕刻選擇性去除該絕緣層，僅殘留必要部分後，就容易形成制動件57。制動件57之形成亦可在形成電極35前進行，亦可在形成電極35後進行。又，固定晶片37時，制動件57未與晶片37直接接觸之情形，亦可用金屬等導電材料來形成制動件57。
離各制動件57之絕緣層32表面之高度係等於微突塊電極35之高度、晶片37上之微突塊電極36之高度、及配置於該等電極35及36間之接合用金屬120之熔解及再凝固後之厚度之和。換言之，壓住隔著接合用金屬120對應電極36之電極35時，制動件57之下端雖未與晶片37接觸，但利用加熱來熔融接合用金屬時，將制動件57之下端與晶片37之表面接觸，且設定晶片37之高度方向之定位係自動進行。
不使用接合用金屬120之情形，離各制動件57之絕緣層32表面之高度係較微突塊電極35之高度與晶片37上之微突塊電極36之高度之和稍小設定。又，當電極36壓住所對應之電極36時，制動件57之下端雖未與晶片37接觸，但藉由加熱，壓接兩電極35與36時，兩電極35與36之高度稍減少，制動件57之高度方向之定位能自動設定。
在支持基板31之絕緣層32之表面形成制動件57時之狀態係如第10圖所示。
另一方面，在一面露出形成微突塊電極36，並且準備複數個內部形成埋設配線所構成之晶片37，如第7(a)圖所示，使用或不使用薄的接合用金屬120，使電極36與支持基板31上之電極35對向接觸。又，與第1實施形態同樣，對各晶片37，向支持基板31邊施加適當之加壓力，邊將包含支持基板31及晶片37全體積層構造加熱該接合用金屬至熔融之溫度，經過既定時間後，冷卻至室溫為止。又，將各晶片37上之電極36接合於支持基板31上之對向電極35。其結果，能同時達成晶片37與支持基板31間之機械連接及電氣連接。此時之狀態係如第7(a)圖所示。
在晶片37之固定步驟中，使用或不使用接合用金屬120，使電極36與對應之電極35對向時，在制動件57之下端與晶片37之表面間存在一些間隙，兩者不接觸。邊壓住晶片37邊加熱而使接合用金屬120熔融時，或不使用接合用金屬120，壓接兩電極35與36時，制動件57之下端與晶片37之表面接觸，藉此晶片37之高度方向能自動定位。
晶片37例如亦可使用眾所周知之高速晶片接合機，一個一個依序固定，在支持構件(未圖示)上，事先將所有晶片37配置於既定部位，然後，亦可使用其支持體，整體固定全體晶片37。
如上述，完成複數個晶片37之固定後，接著，執行接合劑充填步驟。即，如第7(b)圖所示，使用微突塊電極35及36，使固定於支持基板31之複數個晶片37間之間隙，用適當之方法，充填具有絕緣性之液狀或流動性接合劑38，然後，利用加熱、紫外線照射等，使此接合劑38硬化者。此時，形成於支持基板31之絕緣層32上之接合劑38層之厚度不必達到晶片37之全高，在其次之半導體晶片研磨步驟將晶片37研磨薄時，該間隙(包含接合用金屬與微突塊電極35及36與制動件57)只要用接合劑38完全充填設定即可。此處，就接合劑充填方法而言，表示使用第1實施形態所使用之「噴霧法」(或「塗布法」)之情形之例。
其次，關於上述固定之所有半導體晶片37，係與第1實施形態同樣，利用CMP法，整體研磨(半導體晶片研磨步驟)與該等接合面相反側之面(此處係指下面)。利用此CMP步驟，在各晶片37之下面，使埋設配線(導電材料)52露出。這種狀態，埋設配線52朝上下方向貫穿晶片37。
藉由以上步驟，如第8(c)圖所示，包含複數個晶片37與硬化之接合劑38之第1半導體電路層L1，係形成於支持基板31之絕緣層32上。
其次，對以上所形成之第1半導體電路層L1，與上述大致同樣，重疊配置複數個半導體晶片43，藉此形成第2半導體電路層L2。
即，如第8(d)圖所示，形成埋設導電性接頭40之絕緣層39，然後，在絕緣層39表面形成複數個微突塊電極41。
在絕緣層39表面，與第1實施形態不同，固定半導體晶片43時，突出形成為了容易定位其高度方向(與支持基板31正交之方向)之複數個制動件58。該等制動件58皆係相同形狀(例如矩形、圓形)且大小相同，位於與對應之晶片43重疊之位置。可是，本發明不限定於此，當然亦可依需要，按照配置位置使制動件58之形狀或大小不同。
制動件58能用與微突塊電極41同樣之方法來形成。但是，與電極41不同，制動件58必須用SiO2 等絕緣材料來形成。離各制動件58之絕緣層39表面之高度係與離上述制動件57之絕緣層32表面之高度同樣來決定。
在一面，露出形成微突塊電極42，並且準備複數個內部形成埋設配線所構成之半導體晶片43，在對應該等電極42之電極41，使用或不使用接合用金屬，使該等電極42對向及接觸。又，與晶片37之情形同樣，使各晶片43上之電極42接合於對向之電極41。其結果，能同時達成晶片43與晶片37間之機械連接及電氣連接。此時之狀態係如第8(d)圖所示。在此步驟中，藉由制動件58之晶片43之高度方向定位係與藉由制動件57之晶片37之高度方向定位同樣地進行。
晶片43例如亦可使用眾所周知之高速晶片接合機，一個一個依序固定，亦可在支持構件(未圖示)上，事先將所有晶片37配置於既定部位，然後，使用其支持體，整體固定全體晶片43。
如上述，完成複數個晶片43之固定後，接著，利用與第1實施形態之情形相同之方法，來執行接合劑充填步驟。
其次，針對如上述固定之所有晶片43，與第1實施形態同樣，利用CMP法，整體研磨(半導體晶片研磨步驟)與該等接合面相反側之面(此處係指下面)。利用此CMP步驟，在各晶片43之下面，使形成於晶片43內部之埋設配線(導電材料)54露出。這種狀態，埋設配線(導電材料)54係朝上下方向貫穿晶片43。
藉由以上步驟，如第9(e)圖所示，包含複數個晶片43與硬化之接合劑44之第2半導體電路層L2係重疊形成於第1半導體電路層L1。
其次，對以上所形成之第2半導體電路層L2，與上述大致同樣，重疊配置複數個半導體晶片49，藉此形成第3半導體電路層L3。與構成第2半導體電路層L2之晶片43同樣，在表面露出形成微突塊電極48，在內部形成埋設配線(導電材料)56。
即，如第9(f)圖所示，內部形成埋設導電性接頭46之絕緣層39，在其表面形成複數個微突塊電極47。
在絕緣層45表面，與第1實施形態不同，固定半導體晶片49時，突出形成為了容易定位其高度方向(與支持基板31正交之方向)之複數個制動件59。該等制動件59皆係相同形狀(例如矩形、圓形)且大小相同，以位於對應之晶片49表面區域之位置之方式來配置。但是，本發明不限定於此，當然亦可依需要，按照配置位置使制動件59之形狀或大小不同。離各制動件59之絕緣層45表面之高度係與離上述制動件57之絕緣層32表面之高度同樣來決定。
晶片49例如亦可使用眾所周知之高速晶片接合機，一個一個依序固定，亦可在支持構件(未圖示)上，事先將所有晶片49配置於既定部位，然後，使用其支持體，整體固定全體晶片49。
如上述，完成複數個晶片49之固定後，接著，利用與第1實施形態之情形相同之方法，來執行接合劑充填步驟。
其次，針對如上述固定之所有晶片49，與第1實施形態同樣，利用CMP法，整體研磨(半導體晶片研磨步驟)與該等接合面相反側之面(此處係指下面)。利用此CMP步驟，在各晶片49之下面，使形成於晶片49內部之埋設配線(導電材料)56露出。這種狀態，埋設配線(導電材料)56係朝上下方向貫穿晶片43。
藉由以上步驟，如第9(f)圖所示，包含複數個晶片49與經硬化之接合劑50之第3半導體電路層L3，係重疊形成於第2半導體電路層L2。
然後，在第3半導體電路層L3之半導體晶片49之背面與接合劑50之硬化層表面，形成絕緣層61以覆蓋其全體。又，利用眾所周知之方法，貫穿該絕緣層61，形成與晶片49內部之導電材料56接觸之複數個微突塊電極60。該等電極60係從絕緣層61突出，被用來與外部電路或外部裝置形成電氣連接。
經由以上之步驟，如第9(f)圖所示，能獲得在支持基板31之下面重疊形成第1~第3半導體電路層L1~L3所構成之三層積層構造。此處，用與第1實施形態同樣之方法切割此積層構造且加上分割。其結果，如第9(f)圖所示，能獲得具有三層構造之半導體裝置30A’、30B’、及30C’。該等半導體裝置30A’、30B’、及30C’在經分割之支持基板31’上，具有大小或功能不同之一組(3個)之半導體晶片37、43、49被積層之構成。
由上述可知，本發明第2實施形態之三維積層構造之半導體裝置之製造方法，因使用制動件57、58、59，故加上第1實施形態所獲得之效果，當裝載半導體晶片37、43、49時，具有與支持基板31正交之方向容易定位之效果。
又，以上所製造之本發明第2實施形態之半導體裝置30A’、30B’、30C’除了分別附加制動件57、58、59之點外，係與第1實施形態之半導體裝置30A、30B、30C相同之構成，故當然能獲得第1實施形態之半導體裝置30A、30B、30C相同效果。
上述之第2實施形態，制動件57雖形成於支持基板31之絕緣層32之表面(參照第10圖)，但本發明不限定於此。制動件之配置方法能任意變更。例如，如第12圖所示，亦可將制動件57形成於半導體晶片37之表面。又，如第11圖所示，亦可將制動件57a形成於絕緣層32之表面，並且在與制動件57a重疊之位置，將制動件57b形成於半導體晶片37之表面。這種情形，制動件57a與制動件57b彼此接觸，藉此進行晶片37之高度方向之定位。關於制動件58與制動件59亦係同樣。
(第3實施形態)
第13圖係在各步驟表示本發明第3實施形態之三維積層構造之半導體裝置之製造方法之圖。第3實施形態之方法係相當於上述第1實施形態之方法(參照第4圖~第6圖)之變形例者，除了改變接合劑之充填方法以外，係與第1實施形態之方法相同。因此，在與第1實施形態中所說明者相同之構成要件中，附相同之符號，省略其詳細之說明。
在第3實施形態之方法中，係與第1實施形態相同之方法，在支持基板31之裝載面(下面)形成複數組配線33，以覆蓋該等配線33全體之方式，在支持基板31之裝載面形成絕緣層32，在絕緣層32之內部埋設分別達到複數組配線33之導電性接頭34。又，在內部形成由配線33及導電性接頭34所構成之複數組埋設配線。形成導電性接頭34時，絕緣層32之表面被平坦化。然後，在絕緣層32之表面形成複數個微突塊電極35。
其次，在形成電極35之絕緣層32之全表面，用任意之方法塗布第1實施形態所使用之絕緣性接合劑38，被覆所有之電極35與絕緣層32所露出之全表面。此時之狀態係如第13(a)圖所示。塗布於支持基板31與晶片37之接合劑38厚度係在將兩者一體化時，如第13(b)圖所示，層狀一體化，以充填支持基板31與半導體晶片37間之間隙之方式來設定。
另一方面，針對在一面突出形成微突塊電極36所構成之各半導體晶片37，用任意方法，塗布接合劑38(與塗布於支持基板31之絕緣層32上者相同)，如第13(a)圖所示，被覆所有電極36。
然後，與第1實施形態同樣，隔著或不隔著薄的接合用金屬，將各晶片37上之電極36分別與對應之電極35對向接觸。因在支持基板31與晶片37兩方，層狀塗布接合劑38，故接觸兩者時，兩接合劑38彼此一體化，如第13(b)圖所示，形成單一層狀，其結果，在絕緣層32與晶片37間之間隙充填接合劑38，所有電極35與電極36被埋設在接合劑38中。
邊保持這種狀態邊以室溫對各晶片37朝支持基板31施加適當加壓力，將包含支持基板31及晶片37全體積層構造加熱，經過既定時間後，冷卻到室溫為止。接合用金屬即使使用或不使用亦可。因此，各晶片37上之電極36係被接合在支持基板31上之對向電極35。其結果，晶片37與支持基板31上之埋設配線間之機械連接及電氣連接能同時達成。又，在此步驟中，成為單一層狀之接合劑38避免硬化。
然後，在單一層狀之接合劑38上，塗布追加之接合劑38，晶片37之一部分係被埋設接合劑38中之狀態。這是因為僅有單一層狀之接合劑38(參照第13(b)圖)，在鄰接之晶片37間之間隙，未充填接合劑38之故。又，塗布追加之接合劑38，藉此在其次之半導體晶片研磨步驟將晶片37研磨薄時，該間隙被接合劑38完全充填。然後，利用加熱、紫外線照射等，使全體之接合劑38硬化，在鄰接之晶片37間之間隙，亦能獲得充填接合劑38之狀態(參照第4(b)圖)。
採用接合劑38之黏度或塗布方法，藉此即使不塗布追加之接合劑38，不僅在電極35與電極36周圍之間隙，而且在鄰接之晶片37間之間隙，亦充填接合劑38之情形，不需要塗布追加之接合劑38。
在此第3實施形態之方法中，當使各晶片37上之電極36分別與對應之電極35對向及接觸時，在電極35與電極36之間，隔著絕緣性之接合劑38，因此，在電極35與電極36間之電氣連接中可能產生不良。但是，在各晶片37中施加加壓力，故接合劑38係從電極35與電極36之間自動擠出，其結果，能防止這種電氣連接之不良。因此，不必為了防止這種電氣性之接觸不良而採取對策。
以後之步驟除了取代使用「噴霧法」來充填接合劑38，而進行塗布接合劑38之點外，係與第1實施形態之情形同樣。
因此，依本發明第3實施形態之三維積層構造之半導體裝置之製造方法，則可知能獲得與第1實施形態之製造方法之情形同樣之效果。又，由此可知，利用這種方法所製造之第3實施形態之半導體裝置，亦能獲得與第1實施形態之半導體裝置同樣之效果。
(第4~第6實施形態)
第14圖~第16圖係表示本發明第1~第6實施形態之三維積層構造之半導體裝置之製造方法圖。
第4~第6實施形態之方法皆係相當於上述第3實施形態之方法(參照第13圖)之變形例者，除了追加制動件57或制動件57a與57b，塗布接合劑38時，亦包含制動件57或制動件57a與57b，被覆之點以外，係與第3實施形態之方法相同。因此，在與第3實施形態中所說明者相同之構成要件中，附相同之符號，故省略其詳細之說明。
第4~第6實施形態係分別對應第10圖~第12圖之情形。由第4~第6之實施形態可知，第3實施形態之方法亦能適用使用制動件之情形。
(第7實施形態)
第17圖係在各步驟表示本發明之第7實施形態之三維積層構造之半導體裝置之製造方法之概念圖，係對應第4圖者。此實施形態係在第4圖~第6圖所示之第1實施形態中，重疊在由與第4圖之接合劑38相同之材料所構成之絕緣性接合劑38a之硬化層，形成充填材料38b之層者，除此以外，係與第1實施形態之方法相同。
與第1實施形態之情形同樣，朝支持基板31之晶片37之固定完成，成為第17(a)圖之狀態後，與第1實施形態之情形同樣，執行接合劑充填步驟。在此接合劑充填步驟中，如第17(b)圖所示，使用微突塊電極35及36，在固定支持基板31之複數個晶片37間之間隙，用適當之方法，充填具有絕緣性之液狀或流動性接合劑38a，然後，利用加熱、紫外線照射等，使此接合劑38a硬化。
然後，重疊在接合劑38a之硬化層，在晶片37間之間隙，形成具有絕緣性之充填材料38b之層，確保晶片37間之絕緣性。就充填材料38b而言，使用有機絕緣材料之情形，較佳係使用眾所周知之塗布法。就充填材料38b而言，使用無機絕緣材料之情形，較佳係使眾所周知之CVD法。
接合劑38a之硬化層之厚度係較第1實施形態之接合劑38之硬化層之厚度為小，接合劑38a之硬化層之厚度與充填材料38b層之厚度之和係與第1實施形態之接合劑38之硬化層之厚度相等。
在此第7實施形態中，亦可知能獲得與第1實施形態相同之效果。又，與第1實施形態之情形相較，因接合劑38a之硬化層之厚度較薄，故有能減少接合劑38a之使用量之優點。
又，第17圖係在晶片37之背面僅形成充填材料38b，但這是因為形成充填材料38b前，去除晶片37之背面上之接合劑38a之故。可是，亦可不去除晶片37之背面上之接合劑38a。這種情形，在晶片37之背面上，裝載接合劑38a與充填材料38b雙方。晶片37之背面上之接合劑38a，或接合劑38a與充填材料38b係在其次之CMP步驟去除，故不產生問題。亦可將充填材料作成複數層之積層體。
(第8實施形態)
第18圖係在各步驟表示本發明第8實施形態之三維積層構造之半導體裝置之製造方法之概念圖，係對應第4圖者。此實施形態係在第1實施形態中，取代接合劑38之硬化層，形成含填料之接合劑38aa之硬化層者，除此之外，係與第1實施形態之方法相同。
接合劑38aa所含之填料雖能使用任意者，但例如較佳係在Si或金屬之微粒(例如球狀)之周圍，形成SiO2 等絕緣材料之皮膜者。
在此第8實施形態中，亦可知能獲得與第1實施形態之情形相同之效果。因接合劑38aa中含有填料，故適當設定該接合劑之熱膨脹係數，有能減低支持基板31或電路層L1~L3翹曲之優點。
(第9實施形態)
第19圖係在各步驟表示本發明第9實施形態之三維積層構造之半導體裝置之製造方法之概念圖，係對應第4圖者。此實施形態係在第18圖之第8實施形態中，重疊於含有填料之接合劑38aa之硬化層，形成含填料之充填材料38bb之硬化層者，除此之外，係與第8實施形態相同。
接合劑38aa與充填材料38bb所含之填料雖能使用任意者，但例如較佳係在Si或金屬之微粒(例如球狀)之周圍，形成SiO2 等絕緣材料之皮膜者。
在此第9實施形態中，亦可知能獲得與第1實施形態之情形相同之效果。又，適當設定接合劑38aa與充填材料38bb之熱膨脹係數，有能減低支持基板31或電路層L1~L3翹曲之優點。
(第10實施形態)
第20圖係在各步驟表示本發明第10實施形態之三維積層構造之半導體裝置之製造方法之概念圖，係對應第4圖者。此實施形態係在第18圖之第8實施形態中，重疊於含有填料之接合劑38aa之硬化層，形成無填料之充填材料38b者，除此之外，係與第8實施形態相同。
在此第10實施形態中，亦可知能獲得與第1實施形態之情形相同之效果。又，適當設定接合劑38aa之熱膨脹係數，具有能減低支持基板31或電路層L1~L3翹曲之優點。
(第11實施形態)
第21圖係在各步驟表示本發明第11實施形態之三維積層構造之半導體裝置之製造方法之概念圖，係對應第4圖者。此實施形態係在第17圖之第7實施形態中，重疊於無填料之接合劑38a之硬化層，形成含填料之充填材料38bb者，除此之外，係與第7實施形態之方法相同。
在此第11實施形態中，亦可知能獲得與第1實施形態之情形相同之效果。又，適當設定接合劑38bb之熱膨脹係數，具有能減低支持基板31或電路層L1~L3翹曲之優點。
(第12實施形態)
第22圖~第23圖係在各步驟表示本發明第12實施形態之三維積層構造之半導體裝置之製造方法之概念圖。此實施形態係在第4圖~第6圖所示之第1實施形態中，在第1半導體電路層L1與第2半導體電路層L2間，追加形成配線層71與絕緣層72者，除此之外，係與第1實施形態相同。
與第1實施形態之情形同樣，形成第1半導體電路層L1，然後，重疊於第1半導體電路層L1，形成埋設導電性接頭40之絕緣層39時，成為第22(a)圖之狀態。此處，其次，在絕緣層39之表面用眾所周知之方法來形成配線層71。此配線層71主要係用來相互連接鄰接之晶片37彼此間者。因此，本發明能在鄰接之半導體晶片(半導體電路)37之間，適當設置配線層。然後，形成絕緣層72，覆蓋全體配線層71，埋設配線層71。此時之狀態係如第22(b)圖所示。
其後之步驟係與第1實施形態之情形同樣。如第23(c)圖所示，能獲得半導體裝置30A與30D。由第23(c)圖可知，半導體裝置30D包含鄰接之二個積層晶片群組，該等積層晶片群組係彼此電氣連接。
在本第12實施形態中，能獲得與第1實施形態之情形同樣之效果，並且，有藉由配線71層能電氣相互連接(能晶片間連接)之效果。
(第13實施形態)
第24圖~第25圖係在各步驟表示本發明第13實施形態之三維積層構造之半導體裝置之製造方法之概念圖，係對應第5圖~第6圖者。本實施形態，第2半導體電路層L2除了不僅藉由複數個半導體晶片43，並且藉由單一半導體晶圓43A來形成之外，其以外係與第1實施形態之方法相同。
因此，就第1~第3半導體電路層L1~L3而言，不僅能使用複數個半導體晶片，並且亦能依需要使用半導體晶圓。
這種情形，第25(c)圖所示之半導體裝置30A’、30B’、30C’係從被覆積層構造(分別由半導體晶圓43A之切斷片與半導體晶片37及49所構成)側壁之接合劑44之硬化層，露出晶圓43A之切斷片之端。這是因為半導體晶圓43A之形狀及大小被設定與支持基板31之形狀及大小相同之故。但是，當然亦可設定半導體晶圓43A之大小較支持基板31之大小為小。
第25(c)圖之半導體裝置30A’、30B’、30C’係採用半導體晶圓43A之內部半導體電路群組之構造，藉此，即使在從接合劑44之硬化層露出之晶圓43A之切斷片端接觸外部之導電體，該半導體裝置30A’、30B’、30C’之動作亦不受影響。因此，不會因晶圓43A切斷片之露出而產生障礙。
由此第13實施形態可知，能獲得與第1實施形態之情形同樣之效果。
(第14實施形態)
第26圖係在各步驟表示本發明第14實施形態之三維積層構造之半導體裝置之製造方法圖，係對應第4圖者。此實施形態係在第1實施形態之方法中，相當於省略支持基板31側之接合區域R1者。因此，晶片37之接合亦能僅在晶片37側之接合區域R2來進行。
又，與此相反，省略晶片37側之接合區域R2，僅使用支持基板31側之接合區域R1，能接合晶片37。
(接合劑充填方法之第2例)
上述之第1~第14實施形態皆係藉由室溫中之「噴霧法」(或「塗布法」)(將此當作第1例)來進行，但本發明不限定於「噴霧法」(或「塗布法」)亦能使用其他方法。將其說明如下。
第27圖~第28圖係表示能使用於上述第1~第14實施形態之接合劑充填方法之第2例之說明圖。
在第27圖中，101與102係具有剛性之壓板，在該等壓板101與102之間，從上下隔著的係第7(a)圖所示之構造體。用符號100表示此構造體。構造體100係藉由壓板101與102，從上下用既定外力壓住來保持。
構造體100，複數個半導體晶片37係使用微突塊電極35與36，固定於支持基板331，故不需要壓板101與102。但是，在接合劑充填步驟中，為了消除因衝擊而造成微突塊電極35與36之連接分離之危險性，在此藉由壓板101與102來挾著構造體100。因此，當這種危險性沒有或極低之情形，亦可省略壓板101與102。
接合劑係在第27圖中，如箭頭所示，從被壓板101與102所隔著之構造體100之側面，在水平方向，朝中心注入，藉此在存在於構造體100全體間隙，充填接合劑。注入及充填完成後，利用加熱及紫外線照射等，使該接合劑硬化。接合劑之注入及充填亦可從構造體100之側面全體來進行，亦可從其一部分來進行。第28圖係表示接合劑之充填方法之具體例。
此充填方法係如第28(a)圖所示，使用將內部能設定所要之真空狀態之充填室111。在充填室111之內部設有容納液狀接合劑113之容器112、及加熱器114(加熱該容器112內之接合劑113，用來降低黏度)。加熱器114係設置於充填室111之下位。
此種充填方法係將充填室111之內部設定在既定之真空狀態後，將被壓板101與102隔著之構造體100固定在支持棒103之下端後，如第28(b)圖所示，浸泡在貯存於容器112中之液狀接合劑113中。此時，使用加熱器114，將容器112中之接合劑113加熱，藉此使接合劑113之黏度降低，並且，在存在於積層構造100周圍之間隙，接合劑113容易流動及注入。因充填室111之內部成為真空狀態，故殘留於微突塊電極35與36間之間隙之空氣確實排出至充填室111之外部，相對地，容器112中之接合劑113注入其間隙。
然後，將構造體100仍舊浸泡在接合劑113中，在充填室111內，導入大氣，打破真空狀態。因此，藉由充填室111所產生之大氣壓，容器112中之接合劑113被加壓，其結果，接合劑113在存在於構造體100周圍之間隙或電極35與36間之間隙，越容易滲入。
又，注入及充填接合劑113後，從容器112，將構造體100拉上來，從充填室111取出。又，利用加熱及紫外線照射等，使注入之接合劑113硬化。硬化後，去除多餘之接合劑113。
又，首先，將充填室111之內部作成真空狀態，然後，不是恢復大氣壓，而是打破真空後，亦可在充填室111之內部，導入稀有氣體或氮氣等惰性氣體並加壓。因此，有以下優點，藉由所導入之氣體，容器112中之接合劑113被加壓，接合劑113之注入及充填變成越確實。
(接合劑充填方法之第3例)
第29圖係表示能使用於上述第1~第14之實施形態之接合劑之充填方法之第3例。
此充填方法係使用夾板構件121。此夾板構件121係以圍繞被圓形壓板101與102隔著之大致圓柱形之構造體100周圍之方式來形成。此夾板構件121例如被分割為左右兩部分，從其左右兩側挾入壓板101及102與構造體100，藉此如第29圖所示，圍住構造體100全周圍。因此，在構造體100之周圍，藉由夾板構件121與壓板101及102形成密閉空間122。接合劑係透過形成於夾板構件121之注入孔121a，利用眾所周知之方法，加壓注入於空間122。注入接合劑完成後，利用加熱及紫外線照射等，使注入之接合劑硬化。然後，取下夾板構件121。
在此第2例中，藉由類似成形模具功能之夾板構件121，在構造體100之周圍形成密閉之空間122，因在空間122加壓注入接合劑，故與上述之第2例同樣，接合劑確實被注入至空間122全體。然後，從夾板構件121取出構造體100，去除構造體100之側面多餘之接合劑。
在第3例中，不需要第2例中所使用之充填室111及真空狀態產生裝置等，有能用簡單構成來實現之優點。又，較佳係與夾板構件121之接合劑接觸之面，事先塗布適當之脫模劑。這是因為容易分離夾板構件121與硬化後之接合劑之故。
(接合劑充填方法之第4例)
第30圖係表示能使用於上述第1~第14實施形態之接合劑充填方法之第4例。
此充填方法係將第7(a)圖所示之構造體100上下弄反之狀態下，投入充填室中後，將充填室內當作既定之真空狀態後，使用眾所周知之噴霧裝置(未圖示)，從上方噴霧接合劑38。其結果，接合劑38在構造體100之上自然落下，成為第30(a)圖所示之狀態。因構造體100之周圍成為真空狀態，故殘留於微突塊電極35與36間之間隙之空氣能確保排出外部，相對地，接合劑38注入其間隙。
接合劑38之噴霧完成後，如第30(b)圖所示，打破真空狀態後加壓，其結果，由於壓力差，位於構造體100上之接合劑38滲透至構造體100中之所有間隙。然後，較佳係利用加熱及紫外線照射等，使被噴霧之接合劑硬化。其後之步驟係與第2例所述者同樣。
(接合劑充填方法之第5例)
第31圖~第33圖係表示能使用於上述第1~第14實施形態之接合劑充填方法之第5例。
此充填方法係將第7(a)圖所示之構造體100上下弄反之狀態(在支持基板31上，半導體晶片37朝上之狀態)下，使用眾所周知之塗布器，在規則性配置之複數個晶片37間之間隙與兩端，直線狀注入液狀接合劑38者。第31圖係表示在紙面內，與水平方向並排之晶片37間之間隙與上下兩端注入接合劑38之情形，第32圖係表示在垂直方向並排之晶片37間之間隙與左右兩端注入接合劑38之情形，第33圖係表示在紙面與水平方向及垂直方向並排之晶片37間之間隙與上下左右端注入接合劑38之情形。
第34(a)圖與第34(b)圖係如第31圖所示，分別表示在紙面與水平方向及垂直方向並排之晶片37間之間隙與上下兩端注入接合劑38情形之水平方向與垂直方向之截面圖。第34(c)圖係表示所注入之接合劑38充填至晶片37間之間隙、及晶片37與支持基板31間之間隙後之狀態。又，第35(a)圖與第35(b)圖係如第33圖所示，分別表示將接合劑38注入與水平方向及垂直方向並排之晶片37間之間隙上下左右端之情形之水平方向與垂直方向之截面圖。第35(c)圖係表示將被注入之接合劑38充填至晶片37間之間隙、及晶片37與支持基板31間之間隙後之狀態。
在此第5例中，接合劑38係依照第31圖~第33圖所示形態中之任一形態，在大氣中或真空中，使用塗布器，注入晶片37間之間隙。此時，由第31圖~第33圖所示可知，液狀接合劑38不僅注入晶片37間之間隙，而且以稍被覆之程度來注入晶片37之背面。然後，將支持基板31周圍之大氣從真空狀態返回大氣壓，在較大氣壓高之壓力加壓，藉此接合劑38係利用毛細管現象自然導入晶片37間之間隙。
在第5例中，具有以下優點，即使將多數半導體晶片37裝載在支持基板31上之情形，亦能有效進行接合劑38之注入及充填作業。
(支持基板翹曲之防止方法之第1例)
其次，針對接合劑之硬化步驟所產生之支持基板31翹曲防止方法加以說明。
第36圖係表示能使用於上述第1~第14之實施形態之支持基板31翹曲防止方法之第1例。
使用接合劑38(例如環氧樹脂)，只要將複數個半導體晶片37固定於支持基板31，則由於接合劑38之硬化時之體積變化，支持基板31有翹曲之傾向。依第36圖所示之方法，能簡單地防止此翹曲現象。
在上述第1實施形態中，從固定於複數個半導體晶片37之第36(a)之狀態(此係等於第4(a)圖之狀態)，充填接合劑38，形成第36(b)之狀態(此係等於第4(b)圖之狀態)後，進行CMP步驟，形成第5(a)圖所示之第1半導體電路層L1。此時，若不進行任何處理，則依照接合劑38之種類，使接合劑38硬化後，由於其體積之變化，支持基板31翹曲，中央可能會形成凹陷之狀態。此處，充填接合劑38形成第36(b)圖(第4(b)圖)之狀態後，在與支持基板31之裝載面之反對側面，使用與接合劑38相同(或與此不同)之接合劑，用既定厚度層狀塗布翹曲防止用接合劑80。然後，同時使充填之接合劑38與翹曲防止用接合劑80硬化。藉此，能用簡單方法來有效防止支持基板31翹曲。翹曲防止用接合劑80較佳係接合劑38之硬化完成後，加以去除。
又，就形成於與支持基板31之裝載面相反側之面翹曲防止用材料，若能防止翹曲，亦可能使用接合劑以外者。例如，若係有機材料，則能適當使用聚醯亞胺樹脂，若係無機材料，則能適當使用濺鍍法所產生之SiOx 或SiNx 。
(支持基板翹曲之防止方法之第2例)
第37圖係表示能使用於上述第1~第14之實施形態之支持基板31翹曲防止方法之第2例。
在第36圖之第1例中，充填接合劑38，形成第36(b)圖之狀態後，在與支持基板31之裝載面相反側之面，用既定厚度塗布翹曲防止用接合劑38，但在此第2例中，充填接合劑38，形成第36(b)圖之狀態前，在與支持基板31之裝載面相反側之面，用既定厚度形成翹曲防止用接合劑80(參照第37(b)圖)。然後，充填接合劑38。
翹曲防止用接合劑80亦可在充填接合劑38前塗布，亦可與充填接合劑38同時塗布。翹曲防止用接合劑80亦可接合劑80之硬化完成後去除。
翹曲防止用接合劑80亦可在充填接合劑38前或與此同時塗布。翹曲防止用接合劑80亦可接合劑80之硬化完成後去除。
(支持基板翹曲之防止方法之第3例)
第38圖係表示能使用於上述第1~第14實施形態之支持基板31翹曲防止方法之第4例。
在此第3例中，當形成第1半導體電路層L1時，係使用第36圖或第37圖所示之第1例或第2例翹曲防止方法，在與支持基板31之裝載面相反側之面，形成翹曲防止用接合劑81，當形成其後之第2半導體電路層L2時，與翹曲防止用接合劑81重疊，用同樣之方法來形成翹曲防止用接合劑82。
因此，每當形成第1~第3半導體電路層L1~L3時，亦可塗布翹曲防止用接合劑。該等翹曲防止用接合劑亦可在所有之接合劑硬化完成後加以去除。
(支持基板翹曲之防止方法之第4例)
第39圖係表示能使用於上述第1~第14之實施形態之支持基板31翹曲防止方法之第4例。
在此第4例中，預測由於接合劑38之硬化，使支持基板31產生翹曲量(參照第39圖)，在翹曲施加裝置90，用與該預測翹曲量相同量事先供應反向翹曲之方法。
即對支持基板31(形成完成電極35)，固定複數個半導體晶片37(形成完成電極36)，來充填接合劑38，但如第40圖所示，將未進行該接合劑38之硬化之狀態之構造體隔於翹曲施加裝置90上下之壓緊構件91與92間加壓。此時，為了促進支持基板31翹曲，亦可加熱。又，亦可事先提供所預測翹曲量。藉此。即使接合劑38硬化時引起體積變化，亦如第40(b)圖所示，能保持平坦之狀態。
翹曲施加裝置90應用眾所周知之加壓機，能容易實現。例如，利用金屬、塑膠等剛性構件，形成具有所要翹曲面之上下壓緊構件91、92，使用適當之機械構造，能在第40(a)圖所示之位置關係，能移動兩壓緊構件91、92來保持。又，利用作業者之手把操作或馬達旋轉力，用手動或自動，使上方之壓緊構件91下降，並且，與此同步，使下方之壓緊構件92上升。又，在應供應預備翹曲之構造體，使既定之壓力既定時間作用，翹曲成第40(a)圖所示之狀態。
又，較佳係加事先設置感測作用於構造體之壓力之感測器，防止在應供應預備翹曲之構造體施加過大之壓力。
(半導體晶片安裝方法之第1變形例)
其次，針對半導體晶片安裝方法之第1變形例加以說明。
在上述之第1~第14實施形態中，皆係使用高速晶片接合機等，一個一個依序固定半導體晶片，或在在支持構件(未圖示)上，用既定布局來事先配置半導體晶片，然後，使用該支持構件，將所有半導體晶片整體固定在支持構件或鄰接之半導體電路層。但是本發明不限定於該等方法，亦能使用其他方法。將其表示如下。
第41圖係表示能使用上述第1~第14實施形態之支持基板31之半導體晶片之安裝方法之第1變形例。在此方法中，首先，如第41(a)所示，使用眾所周知之接合劑，在任意基板104之一面，接合內部形成多數積體電路之半導體晶圓105。其次，同時描繪該基板104與晶圓105，如第41(b)圖所示，被分割成由基板片104’與半導體晶圓片105’所構成之複數個積層體106。然後，如第41(c)圖所示，將該等積層體106上下翻轉後，分別固定在支持基板31之裝載面既定部位(即，固定半導體晶片37之位置)。這種狀態，半導體晶圓片105’被固定在支持基板31之裝載面。最後，將半導體晶圓105之接合所使用之接合劑去除，或消除接合力等，藉此從固定於支持基板31之積層體106，將基板片104’去除，僅殘留半導體晶圓片105’。又在裝載支持基板31之裝載面既定部位，固定半導體晶圓片105’(即半導體晶片37)者。第41(d)圖之狀態實質上係等於第4(a)圖之狀態。
上述第1~第14實施形態係使用第41圖所示之方法，亦能將半導體晶圓片105’(半導體晶片37)固定於支持基板31。此種方法有以下優點，因在安裝半導體晶圓片105’(半導體晶片37)時，利用基板片104’，能把持該半導體晶圓片105’，故半導體晶圓片105’之處理較上述第1~第14實施形態所使用之方法為容易。
(半導體晶片安裝方法之第2變形例)
第42圖係表示能使用上述第1~第14實施形態之支持基板31之半導體晶片之安裝方法之第2變形例。
如第42圖所示，首先，將既定數之半導體晶片37配置於裝載用基板132之既定部位。同樣地，將既定數之半導體晶片37配置於其他裝載用基板133之既定部位。然後，將這樣所獲得之裝載用基板132與133分別配置於更大之其他之裝載用基板131之既定部位。最後，使用裝載裝載用基板132與133之裝載用基板131，將配置其上之多數晶片37整體固定於支持基板31之裝載面。
上述第1~第14之實施形態係使用第42圖所示之方法，亦能將多數半導體晶片37整體固定於支持基板31。此方法之優點係藉由一次之定位作業與一次之固定作業能執行朝多數半導體晶片37之支持基板31安裝，故能有效進行半導體晶片37之安裝作業。
(其他之變形例)
上述之第1~第14實施形態及該等變形例係表示把本發明具體化之例者，因此，本發明係不限定於該等實施形態或變形例者，不脫離本發明之主旨，當然能各種變形。
例如，上述之實施形態，在各半導體晶片層中，以使用KGD之半導體晶片之方式來說明，但各半導體層中之半導體晶片不必全部係KGD。為了構成其他部分，在製程中雖不能省略，但就電路功能而言，針對不需要部分，當然亦能使用所謂之虛設晶片(在內部，雖未形成電路，但外形係與KGD相同之半導體晶片)。
又，上述之實施形態，藉由切割來分割由積層於支持基板上之半導體電路層(半導體晶片層或半導體晶圓)所構成之積層構造，來作為半導體裝置，但本發明不限定於此。亦能未切割，將該積層構造當作單一半導體裝置來使用。這種情形，該半導體裝置係成為晶圓等級之半導體裝置。
將具有各種功能之半導體電路群組適當組合於單一支持基板上，加以裝載及積體，來構成三維積層構造，藉此能實現具有與系統LSI同樣功能之半導體裝置，故依需要，組合功能或大小不同之半導體電路，與系統LSI同樣，能適用在系統化之半導體裝置。
10A、10B、10C、10D．．．半導體裝置
11．．．支持基板
11a．．．支持基板之裝載面
12．．．連接部
13．．．半導體晶片
14．．．接合劑
15．．．連接部
16．．．半導體晶片
17．．．接合劑
18．．．連接部
19．．．半導體晶片
20．．．接合劑
21．．．連接部
22．．．半導體晶片
23．．．接合劑
24．．．絕緣層
25．．．導電性接頭
26．．．外部電路連接用微突塊電極
27．．．焊球
30A、30B、30C、30A’、30B’、30C’、30D．．．半導體裝置
31．．．支持基板
32．．．絕緣層
33．．．配線
34．．．導電性接頭
35、36．．．微突塊電極
37．．．半導體晶片
37A．．．半導體晶圓
38、38a．．．接合劑
38aa．．．含填料接合劑
38b．．．充填材料
38bb．．．含填料充填材料
39．．．絕緣層
40．．．導電性接頭
41、42．．．微突塊電極
43．．．半導體晶片
44．．．接合劑
45．．．絕緣層
46．．．導電性接頭
47、48．．．微突塊電極
49．．．半導體晶片
50．．．接合劑
51、53、55．．．絕緣層
52、54、56．．．導電材料(埋設配線)
57、57a、57b、58、59．．．制動件
60．．．外部電路連接用微突塊電極
61．．．絕緣層
71．．．配線層
72．．．絕緣層
80、81、82．．．翹曲防止用接合劑
90．．．翹曲施加裝置
91、92．．．壓緊構件
100．．．構造體
101、102．．．壓板
103．．．支持棒
104．．．基板
104’．．．基板片
105．．．半導體晶圓
105’．．．半導體晶圓片
106．．．積層體
111．．．充填室
112．．．接合劑用容器
113．．．接合劑
114．．．加熱器
120．．．接合用金屬
121．．．夾板構件
121a．．．注入孔
122．．．密閉空間
131、132、133．．．裝載用基板
151、153．．．絕緣層
152．．．配線層
154．．．導電性接頭
160．．．MOS型電晶體
161．．．源極－汲極區
162．．．閘極絕緣層
163．．．閘電極
171、173．．．節煙層
172．．．配線層
174．．．導電性接頭
R1、R2．．．連接部
C．．．形成於半導體晶片之半導體積體電路(半導體固態電路群組)
L1．．．第1半導體電路層
L2．．．第2半導體電路層
L3．．．第3半導體電路層
L4．．．第4半導體電路層
第1(a)~(d)圖係表示本發明之三維積層構造之半導體裝置之製造方法基本概念之截面圖。
第2(e)~(g)圖係表示本發明之三維積層構造之半導體裝置之製造方法基本概念之截面圖，其係第1圖之後續圖。
第3(h)~(j)圖係表示本發明之三維積層構造之半導體裝置之製造方法基本概念之截面圖，其係第2圖之後續圖。
第4(a)、(b)圖係在各步驟表示本發明第1實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
第5(c)、(d)圖係在各步驟表示本發明第1實施形態之三維積層構造之半導體裝置之製造方法之截面圖，其係第4圖之後續圖。
第6(e)、(f)圖係在各步驟表示本發明第1實施形態之三維積層構造之半導體裝置之製造方法之截面圖，其係第5圖之後續圖。
第7(a)、(b)圖係在各步驟表示本發明第2實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
第8圖(c)、(d)係在各步驟表示本發明第2實施形態之三維積層構造之半導體裝置之製造方法之截面圖，其係第7圖之後續圖。
第9(e)、(f)圖係在各步驟表示本發明第2實施形態之三維積層構造之半導體裝置之製造方法之截面圖，其係第8圖之後續圖。
第10圖係表示在本發明第2實施形態之半導體裝置之製造方法中，將半導體晶片固定在支持基板前的狀態之截面圖。
第11圖係表示本發明第2實施形態之三維積層構造之半導體裝置之製造方法之變形例之截面圖。
第12圖係表示本發明第2實施形態之三維積層構造之半導體裝置之製造方法之另一變形例之截面圖。
第13(a)、(b)圖係在各步驟表示本發明第3實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
第14圖係在各步驟表示本發明第4實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
第15圖係表示本發明第5實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
第16圖係表示本發明第6實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
第17(a)、(b)圖係在各步驟表示本發明第7實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
第18(a)、(b)圖係在各步驟表示本發明第8實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
第19(a)、(b)圖係在各步驟表示本發明第9實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
第20(a)、(b)圖係在各步驟表示本發明第10實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
第21(a)、(b)圖係在各步驟表示本發明第11實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
第22圖(a)、(b)係在各步驟表示本發明第12實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
第23(c)圖係在各步驟表示本發明第12實施形態之三維積層構造之半導體裝置之製造方法之截面圖，其係第22圖之後續圖。
第24(a)、(b)圖係在各步驟表示本發明第13實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
第25(c)、(d)圖係在各步驟表示本發明第13實施形態之三維積層構造之半導體裝置之製造方法之截面圖，其係第24圖之後續圖。
第26(a)、(b)圖係在各步驟表示本發明第14實施形態之三維積層構造之半導體裝置之製造方法之截面圖。
第27圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用之接合劑充填方法之第2例之截面圖。
第28(a)、(b)圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用之接合劑充填方法之第2例之概念圖。
第29圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用之接合劑充填方法之第3例之概念圖。
第30(a)、(b)圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用之接合劑充填方法之第4例之概念圖。
第31圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用之接合劑充填方法之第5例之俯視圖。
第32圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用之接合劑充填方法之第5例之俯視圖。
第33圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用之接合劑充填方法之第5例之俯視圖。
第34(a)~(c)圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用之接合劑充填方法之第5例之截面圖。
第35(a)~(c)圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用之接合劑充填方法之第5例之截面圖。
第36(a)~(c)圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用之支持基板翹曲防止方法之第1例之截面圖。
第37(a)~(c)圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用之支持基板翹曲防止方法之第2例之截面圖。
第38圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用之支持基板翹曲防止方法之第3例之截面圖。
第39圖係表示本發明第1~第14實施形態之半導體裝置之製造方法中可能引起之支持基板翹曲狀況之概念圖。
第40(a)、(b)圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用之支持基板翹曲防止方法之第4例之概念圖。
第41(a)~(d)圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用半導體晶片安裝方法之第1變形例之概念圖。
第42圖係表示本發明第1~第14實施形態之半導體裝置之製造方法所使用半導體晶片安裝方法之第2變形例之概念圖。
第43圖係表示在本發明第1實施形態之半導體裝置之製造方法中，使用接合用金屬之半導體晶片接合步驟詳細之局部截面圖。
第44圖係表示在本發明第1實施形態之半導體裝置之製造方法中，使用接合用金屬之半導體晶片接合步驟詳細之局部截面圖，其係第43圖之後續圖。
第45圖係表示在本發明第1實施形態之半導體裝置之製造方法中，使用接合用金屬之半導體晶片接合步驟詳細之局部截面圖(接合後殘留接合用金屬之情形)，其係第44圖之後續圖。
第46圖係表示在本發明第1實施形態之半導體裝置之製造方法中，使用接合用金屬之半導體晶片接合步驟詳細之局部截面圖(接合後未殘留接合用金屬之情形，或未使用接合用金屬之情形)。
第47圖係表示在本發明第1實施形態之半導體裝置之製造方法中所使用之微突塊電極之詳細構成之局部放大截面圖。
第48(a)、(b)圖係分別表示本發明之三維積層構造之半導體裝置之外部電路連接用之焊球及微突塊電極配置之概略俯視圖。
第49(a)、(b)圖係表示本發明之三維積層構造之半導體晶片之詳細構成之概略截面圖。
L1．．．第1半導體電路層
L2．．．第2半導體電路層
L3．．．第3半導體電路層
30A、30B、30C．．．半導體裝置
31．．．支持基板
37．．．半導體晶片
38．．．絕緣性接合劑
39．．．絕緣層
41、42．．．突塊電極
43．．．半導體晶片
44．．．絕緣性接合劑
45．．．絕緣層
49．．．半導體晶片

Claims (31)

  1. 一種三維積層構造之半導體裝置，係具備：支持基板；以及積層構造，包含從底部到頂部在既定之積層方向依序積層、且使用絕緣性之接合劑加以一體化之第1~第n(n係至少為2之整數)電路層；該積層構造，係在位於該底部之該第1電路層固定於該支持基板上，藉此被該支持基板支持；位於該積層構造之頂部之該第n電路層，具有與該第1~第n電路層中至少一層形成電氣連接之外部電路連接用複數個電極；該第1~第n電路層之各個，包含至少一個半導體電路，且該半導體電路具有貫穿其厚度方向之埋設配線；在該第1~第n電路層之各個和與其鄰接之其他該電路層間之間隙，配置有從至少一方之該電路層突出形成之複數個導電性接觸件、且充填有該接合劑，該第1~第n電路層之各個和與其鄰接之其他該電路層，藉由該導電性接觸件彼此形成機械及電氣連接，且藉由該接合劑彼此形成機械連接；該第1~第n電路層間之電氣連接，係使用該埋設配線及該導電性接觸件而實現；該第1~第n電路層之至少一層，其中所包含之該半導體電路之位於與該積層方向正交之平面內之物理尺寸，係較該平面內之該電路層之物理尺寸為小，該半導體電路之側面係以該接合劑被覆； 該第1~第n電路層之至少一層，具有在該電路層之一面和與其鄰接之其他該電路層或該支持基板之對向面間延設、且將該電路層之一面和與其鄰接之其他該電路層或該支持基板之對向面間之距離限定為所要值之剛性構件。
  2. 如申請專利範圍第1項之三維積層構造之半導體裝置，其中，該剛性構件，於連接該電路層和與其鄰接之其他該電路層或該支持基板時，具有作為將該電路層和與其鄰接之其他該電路層或該支持基板之對向面間之距離設定為該所要值之制動件之功能。
  3. 如申請專利範圍第1項或第2項之三維積層構造之半導體裝置，其中，該導電性接觸件，係從彼此鄰接之2個該電路層之各個突出形成，藉由使該等導電性接觸件彼此連接，以使彼此鄰接之2個該電路層彼此形成機械及電氣連接。
  4. 如申請專利範圍第1項或第2項之三維積層構造之半導體裝置，其中，該導電性接觸件，係從彼此鄰接之2個該電路層之任一個突出形成，藉由使該等導電性接觸件與該另一電路層連接，以使彼此鄰接之2個該電路層彼此形成機械及電氣連接。
  5. 如申請專利範圍第1或2項之三維積層構造之半導體裝置，其中，該積層構造之側壁全面係以該接合劑被覆。
  6. 如申請專利範圍第1或2項之三維積層構造之半導體裝置，其中，包含於該第1~第n電路層之至少一層之該半導體電路，係從被覆積層構造側壁之該接合劑露出。
  7. 如申請專利範圍第1或2項之三維積層構造之半導體裝置，其中，該第1~第n電路層之至少一層包含，在與該積層方向正交之面內配置於既定部位之複數個半導體電路。
  8. 如申請專利範圍第7項之三維積層構造之半導體裝置，其中，該電路層內之該複數個半導體電路係透過配線層來形成電氣相互連接。
  9. 如申請專利範圍第8項之三維積層構造之半導體裝置，其中，該配線層係配置於該電路層和與其鄰接之其他電路層之間。
  10. 如申請專利範圍第1或2項之三維積層構造之半導體裝置，其中，包含於該第1~第n電路層之至少一層之該半導體電路係包含至少1個虛設半導體電路。
  11. 如申請專利範圍第1或2項之三維積層構造之半導體裝置，其中，該支持基板具有內部電路或配線，該內部電路或配線係與該第1~第n電路層之至少一層形成電氣連接。
  12. 如申請專利範圍第1或2項之三維積層構造之半導體裝置，其中，該接合劑係包含填料。
  13. 如申請專利範圍第1或2項之三維積層構造之半導體裝置，其中，包含於該第1~第n電路層之至少一層之該半導體電路係具有冗餘構造。
  14. 一種半導體裝置之製造方法，該半導體裝置係具有三維積層構造，其具備：支持基板；以及積層構造，包 含從底部到頂部在既定之積層方向依序積層、且使用絕緣性之接合劑加以一體化之第1~第n(n係至少為2之整數)電路層；該積層構造，係在位於該底部之該第1電路層固定於該支持基板上；位於該積層構造之頂部之該第n電路層，具有與該第1~第n電路層中至少一層形成電氣連接之外部電路連接用複數個電極；該第1~第n電路層之各個，包含至少一個半導體電路，且該半導體電路具有貫穿其厚度方向之埋設配線；在該第1~第n電路層之各個和與其鄰接之其他該電路層間之間隙，配置有從至少一方之該電路層突出形成之複數個導電性接觸件、且充填有該接合劑，該第1~第n電路層之各個和與其鄰接之其他該電路層，藉由該導電性接觸件彼此形成機械及電氣連接，且藉由該接合劑彼此形成機械連接；該第1~第n電路層間之電氣連接，係使用該埋設配線及該導電性接觸件而實現；該第1~第n電路層之至少一層，其中所包含之該半導體電路之位於與該積層方向正交之平面內之物理尺寸，係較該平面內之該電路層之物理尺寸為小，該半導體電路之側面係以該接合劑被覆；其特徵在於包含以下步驟：於該支持基板或該第(n-2)電路層之一面之既定部位，將具有不貫穿其厚度方向之第1埋設配線之至少一個 第1半導體電路，透過複數個第1導電性接觸件加以機械及電氣連接；在經機械及電氣連接之該第1半導體電路與該支持基板或該第(n-2)電路層間所產生之間隙，充填絕緣性之第1接合劑，並使其硬化；將經該第1接合劑之充填、硬化之該第1半導體電路之與該支持基板相反側之面加以研磨，藉此將該第1半導體電路調整為所要厚度、且使該第1埋設配線貫穿於該第1半導體電路之厚度方向，以在該支持基板或該第(n-2)電路層上形成該第(n-1)電路層；於該第(n-1)電路層表面之既定部位，將具有不貫穿其厚度方向之第2埋設配線之至少一個第2半導體電路，透過複數個第2導電性接觸件加以機械及電氣連接；在經機械及電氣連接之該第2半導體電路與該第(n-1)電路層間所產生之間隙，充填絕緣性之第2接合劑，並使其硬化；以及將經該第2接合劑之充填、硬化之該第2半導體電路之與支持基板相反側之面加以研磨，藉此將該第2半導體電路調整為所要厚度、且使該第2埋設配線貫穿於該第2半導體電路之厚度方向，以在該支持基板或該第(n-1)電路層上形成該第n電路層。
  15. 如申請專利範圍第14項之半導體裝置之製造方法，其係在該第(n-1)電路層上形成該第n電路層之步驟後，進一步包含以下步驟： 在該第n電路層上之既定部位形成該外部電路連接用複數個電極。
  16. 如申請專利範圍第14或15項之半導體裝置之製造方法，其中，該第1導電性接觸件，係分別從該支持構件或該第(n-2)電路層、及該第1半導體電路突出形成，藉由使該等導電性接觸件彼此連接，以將該支持構件或該第(n-2)電路層與該第(n-1)電路層彼此加以機械及電氣連接；該第2導電性接觸件，係分別從該第(n-1)電路層、及該第2半導體電路突出形成，藉由使該等導電性接觸件彼此連接，以將該第(n-1)電路層與該第n電路層彼此加以機械及電氣連接。
  17. 如申請專利範圍第14或15項之半導體裝置之製造方法，其中，該支持構件或該第(n-2)電路層及該第1半導體電路之至少一方，具有朝其對向面突出之剛性構件，該剛性構件係使用作為用以進行該第1半導體電路之該積層方向之定位之制動件；該第(n-1)電路層及該第2半導體電路之至少一方，具有朝其對向面突出之剛性構件，該剛性構件係使用作為用以進行該第2半導體電路之該積層方向之定位之制動件。
  18. 如申請專利範圍第14或15項之半導體裝置之製造方法，其中，該第1電路層包含複數個該第1半導體電路，該第2電路層包含複數個該第2半導體電路。
  19. 如申請專利範圍第14或15項之半導體裝置之製 造方法，其中，該第1電路層之位於與該積層方向正交之平面內之物理尺寸係較至少一個該第1半導體電路之位於該平面內之物理尺寸為大，該第1半導體電路之側面係以該第1接合劑被覆，該第2電路層之位於與積層方向正交之平面內之物理尺寸係較至少一個該第2半導體電路之位於該平面內之物理尺寸為大，該第2半導體電路之側面係以該第2接合劑被覆。
  20. 如申請專利範圍第14或15項之半導體裝置之製造方法，其中，該第1接合劑或第2接合劑對該間隙之充填，係藉由噴霧該第1接合劑或該第2接合劑來進行。
  21. 如申請專利範圍第14或15項之半導體裝置之製造方法，其中，該第1接合劑或第2接合劑對該間隙之充填，係藉由在將該第1半導體電路固定於該支持基板或該第(n-2)電路層之狀態下、或將該第2半導體電路與該第1半導體電路固定之狀態下，浸泡在液狀之接合劑中來進行。
  22. 如申請專利範圍第14或15項之半導體裝置之製造方法，其中，該第1接合劑或第2接合劑對該間隙之充填，係在藉由一對加壓構件來挾著該支持基板或該第(n-2)電路層及該第1半導體電路之狀態下、或藉由一對加壓構件來挾著該第1半導體電路及第2半導體電路之狀態下，浸泡在液狀之該接合劑中，藉此來進行。
  23. 如申請專利範圍第14或15項之半導體裝置之製造方法，其中，該第1接合劑或第2接合劑對該間隙之充填，係在將該支持基板或該第(n-2)電路層及該第1半導體 電路、或將該第1半導體電路及第2半導體電路，配置於具有密閉空間之構件中之狀態下，將液狀之該接合劑加壓注入該空間內，藉此來進行。
  24. 如申請專利範圍第14或15項之半導體裝置之製造方法，其中，該第1接合劑或第2接合劑對該間隙之充填，係在將複數個該第1半導體電路或複數個該第2半導體電路規則性地配置在該支持基板或該第(n-2)電路層上、或該第1電路層上後，在該等第1半導體電路或第2半導體電路間之間隙與周邊，使用塗布器來塗布該第1接合劑及第2接合劑之至少一方。
  25. 如申請專利範圍第14或15項之半導體裝置之製造方法，其中，當使充填於該間隙後之該第1接合劑硬化時，於該間隙充填該第1接合劑前，在該支持基板或該第(n-2)電路層之與該第1電路層相反側之面，配置可防止該支持基板翹曲之層。
  26. 如申請專利範圍第14或15項之半導體裝置之製造方法，其中，當使充填於該間隙之該第1接合劑硬化時，於該間隙充填該第1接合劑後，在該支持基板或該第(n-2)電路層之與該第1電路層相反側之面，配置可防止該支持基板翹曲之防止層。
  27. 如申請專利範圍第14或15項之半導體裝置之製造方法，其中，當在該間隙充填該第1接合劑時或使其硬化時，在該支持基板或該第(n-2)電路層之與該第1電路層相反側之面，配置可防止該支持基板翹曲之第1翹曲防止 層，當在該間隙充填該第2接合劑時或使其硬化時，在該第1翹曲防止層上，配置可防止該支持基板翹曲之第2翹曲防止層。
  28. 如申請專利範圍第14或15項之半導體裝置之製造方法，其係在該支持基板或該第(n-2)電路層上形成該第(n-1)電路層之步驟後，進一步包含以下步驟：朝與因該第1接合劑之硬化所產生之該支持基板翹曲方向相反側，使該支持基板彎曲。
  29. 如申請專利範圍第14或15項之半導體裝置之製造方法，其中，該第1接合劑及第2接合劑之至少一方包含填料。
  30. 如申請專利範圍第14或15項之半導體裝置之製造方法，其係進一步包含以下步驟：將該支持基板與積層構造以與該積層方向平行之切斷面切割，來形成複數個半導體裝置。
  31. 如申請專利範圍第14或15項之半導體裝置之製造方法，其中，包含於該第1~第n電路層之至少一層之該半導體電路係使用具有冗餘構造者。
TW094118672A 2004-06-04 2005-06-06 三維積層構造之半導體裝置及其製造方法 TWI426542B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004166821 2004-06-04

Publications (2)

Publication Number Publication Date
TW200610003A TW200610003A (en) 2006-03-16
TWI426542B true TWI426542B (zh) 2014-02-11

Family

ID=35463132

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094118672A TWI426542B (zh) 2004-06-04 2005-06-06 三維積層構造之半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US20090115042A1 (zh)
EP (1) EP1775768A1 (zh)
JP (1) JP5052130B2 (zh)
TW (1) TWI426542B (zh)
WO (1) WO2005119776A1 (zh)

Families Citing this family (239)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4563748B2 (ja) * 2004-08-02 2010-10-13 本田技研工業株式会社 接着剤注入装置および接着剤注入方法
US7785932B2 (en) * 2005-02-01 2010-08-31 Nagraid S.A. Placement method of an electronic module on a substrate and device produced by said method
US8119458B2 (en) * 2005-02-01 2012-02-21 Nagraid S.A. Placement method of an electronic module on a substrate
JP2007317822A (ja) 2006-05-25 2007-12-06 Sony Corp 基板処理方法及び半導体装置の製造方法
US7985621B2 (en) * 2006-08-31 2011-07-26 Ati Technologies Ulc Method and apparatus for making semiconductor packages
US7875528B2 (en) * 2007-02-07 2011-01-25 International Business Machines Corporation Method, system, program product for bonding two circuitry-including substrates and related stage
JP5143451B2 (ja) * 2007-03-15 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US8367471B2 (en) * 2007-06-15 2013-02-05 Micron Technology, Inc. Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices
US8679861B2 (en) * 2007-11-29 2014-03-25 International Business Machines Corporation Semiconductor chip repair by stacking of a base semiconductor chip and a repair semiconductor chip
WO2009101664A1 (ja) * 2008-02-15 2009-08-20 Fujitsu Limited 半導体装置の製造方法
US8597960B2 (en) * 2008-03-04 2013-12-03 International Business Machines Corporation Semiconductor chip stacking for redundancy and yield improvement
FR2932004B1 (fr) 2008-06-03 2011-08-05 Commissariat Energie Atomique Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
US7846772B2 (en) * 2008-06-23 2010-12-07 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7767494B2 (en) * 2008-06-30 2010-08-03 Headway Technologies, Inc. Method of manufacturing layered chip package
US7868442B2 (en) * 2008-06-30 2011-01-11 Headway Technologies, Inc. Layered chip package and method of manufacturing same
DE102008041250A1 (de) * 2008-08-13 2010-02-25 Ers Electronic Gmbh Verfahren und Vorrichtung zum thermischen Bearbeiten von Kunststoffscheiben, insbesondere Moldwafern
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8362482B2 (en) * 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US20110199116A1 (en) * 2010-02-16 2011-08-18 NuPGA Corporation Method for fabrication of a semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8294280B2 (en) 2009-05-07 2012-10-23 Qualcomm Incorporated Panelized backside processing for thin semiconductors
US8169058B2 (en) 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8242543B2 (en) * 2009-08-26 2012-08-14 Qualcomm Incorporated Semiconductor wafer-to-wafer bonding for dissimilar semiconductor dies and/or wafers
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8630326B2 (en) 2009-10-13 2014-01-14 Skorpios Technologies, Inc. Method and system of heterogeneous substrate bonding for photonic integration
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8563405B2 (en) * 2010-05-06 2013-10-22 Ineffable Cellular Limited Liability Company Method for manufacturing semiconductor device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US9922967B2 (en) 2010-12-08 2018-03-20 Skorpios Technologies, Inc. Multilevel template assisted wafer bonding
US8222084B2 (en) * 2010-12-08 2012-07-17 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding
TWI496271B (zh) * 2010-12-30 2015-08-11 Ind Tech Res Inst 晶圓級模封接合結構及其製造方法
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
JP6100489B2 (ja) * 2012-08-31 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
KR102070091B1 (ko) * 2013-02-20 2020-01-29 삼성전자주식회사 기판 연마 방법 및 이를 이용한 반도체 발광소자 제조방법
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
US9093337B2 (en) 2013-09-27 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for controlling warpage in packaging
US9667900B2 (en) * 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
US9911715B2 (en) * 2013-12-20 2018-03-06 Cyntec Co., Ltd. Three-dimensional package structure and the method to fabricate thereof
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10679965B2 (en) * 2015-02-04 2020-06-09 Zowie Technology Corporation Semiconductor package structure with preferred heat dissipating efficacy without formation of short circuit
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
DE102015109764A1 (de) * 2015-06-18 2016-12-22 Infineon Technologies Ag Eine Laminarstruktur, ein Halbleiterbauelementund Verfahren zum Bilden von Halbleiterbauelementen
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11078075B2 (en) 2015-12-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Packaging method and associated packaging structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US10889084B2 (en) * 2016-10-12 2021-01-12 Microsoft Technology Licensing, Llc Systems and apparatus having joined portions and methods of manufacture
JP2018170333A (ja) 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
US10584027B2 (en) * 2017-12-01 2020-03-10 Elbit Systems Of America, Llc Method for forming hermetic seals in MEMS devices
US11101260B2 (en) 2018-02-01 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a dummy die of an integrated circuit having an embedded annular structure
TWI759441B (zh) * 2018-03-07 2022-04-01 優顯科技股份有限公司 光電半導體裝置的製造方法
JP7255970B2 (ja) * 2018-03-08 2023-04-11 デクセリアルズ株式会社 積層半導体チップの製造方法及び中間基板
CN113439332A (zh) * 2019-02-21 2021-09-24 维耶尔公司 光电固态阵列
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
DE102019219238A1 (de) * 2019-12-10 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrlagiges 3D-Folienpackage
JP7102481B2 (ja) * 2020-10-09 2022-07-19 Ｎｉｓｓｈａ株式会社 射出成形品及びその製造方法
TWI769109B (zh) * 2021-11-05 2022-06-21 友達光電股份有限公司 封裝結構及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473945B (en) * 1999-06-07 2002-01-21 Rohm Co Ltd Semiconductor device and its manufacturing process
JP2003124251A (ja) * 2001-10-10 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置と実装構造及びその製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
JPH0775270B2 (ja) * 1989-04-20 1995-08-09 沖電気工業株式会社 ベアチップの実装構造
JP2546407B2 (ja) * 1990-03-27 1996-10-23 日本電気株式会社 ハイブリッド素子及びその製造方法
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
JPH04326757A (ja) * 1991-04-26 1992-11-16 Hitachi Ltd 情報処理装置及びそれを用いた並列計算機システム
DE4314913C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
JPH10189653A (ja) * 1996-12-26 1998-07-21 Toshiba Corp 半導体素子およびこの半導体素子を有する回路モジュール
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6246615B1 (en) * 1998-12-23 2001-06-12 Micron Technology, Inc. Redundancy mapping in a multichip semiconductor package
US6117704A (en) * 1999-03-31 2000-09-12 Irvine Sensors Corporation Stackable layers containing encapsulated chips
JP4042254B2 (ja) * 1999-05-21 2008-02-06 日産自動車株式会社 塗膜付き樹脂部品の再生処理装置
US6331227B1 (en) * 1999-12-14 2001-12-18 Epion Corporation Enhanced etching/smoothing of dielectric surfaces
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
JP2001250913A (ja) * 1999-12-28 2001-09-14 Mitsumasa Koyanagi ３次元半導体集積回路装置及びその製造方法
JP2001274196A (ja) * 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
JP4123682B2 (ja) * 2000-05-16 2008-07-23 セイコーエプソン株式会社 半導体装置及びその製造方法
TW455964B (en) * 2000-07-18 2001-09-21 Siliconware Precision Industries Co Ltd Multi-chip module package structure with stacked chips
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
JP3854054B2 (ja) * 2000-10-10 2006-12-06 株式会社東芝 半導体装置
US6677235B1 (en) * 2001-12-03 2004-01-13 National Semiconductor Corporation Silicon die with metal feed through structure
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
US6809416B1 (en) * 2002-05-28 2004-10-26 Intersil Corporation Package for integrated circuit with thermal vias and method thereof
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP4035034B2 (ja) * 2002-11-29 2008-01-16 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
JP4439976B2 (ja) * 2004-03-31 2010-03-24 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US7273806B2 (en) * 2004-12-09 2007-09-25 International Business Machines Corporation Forming of high aspect ratio conductive structure using injection molded solder
JP4793927B2 (ja) * 2005-11-24 2011-10-12 東京エレクトロン株式会社 基板処理方法及びその装置
KR100920039B1 (ko) * 2007-06-21 2009-10-07 주식회사 하이닉스반도체 적층형 반도체 패키지 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473945B (en) * 1999-06-07 2002-01-21 Rohm Co Ltd Semiconductor device and its manufacturing process
JP2003124251A (ja) * 2001-10-10 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置と実装構造及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEDM, 1999年,"Intelligent image sensor chip with three dimensional structure"^&rn^ *

Also Published As

Publication number Publication date
TW200610003A (en) 2006-03-16
JP5052130B2 (ja) 2012-10-17
WO2005119776A1 (ja) 2005-12-15
US20090115042A1 (en) 2009-05-07
JPWO2005119776A1 (ja) 2008-04-03
EP1775768A1 (en) 2007-04-18

Similar Documents

Publication Publication Date Title
TWI426542B (zh) 三維積層構造之半導體裝置及其製造方法
TWI692838B (zh) 半導體封裝及其形成方法
US20240153842A1 (en) Integrated Fan-Out Packages with Embedded Heat Dissipation Structure
TWI528471B (zh) 半導體裝置及其製造方法
US7691672B2 (en) Substrate treating method and method of manufacturing semiconductor apparatus
KR101721746B1 (ko) 반도체 장치 및 그 제조 방법
TWI529897B (zh) 半導體晶粒封裝與其形成方法
KR102453507B1 (ko) 반도체 die 패키지 및 제조 방법
KR102585621B1 (ko) 집적 회로 패키지 및 방법
US11955433B2 (en) Package-on-package device
US11817426B2 (en) Package and method of fabricating the same
CN114220775A (zh) 半导体装置封装以及形成半导体装置封装的方法
CN113808959A (zh) 封装结构的制造方法
TW202349598A (zh) 積體電路封裝及其形成方法
KR102573008B1 (ko) 반도체 디바이스 및 제조 방법
TWI845116B (zh) 包括銅柱陣列的半導體結構及其形成方法
KR102502811B1 (ko) 집적 회로 패키지에 대한 재배선 구조체 및 그 형성 방법
TW202347663A (zh) 積體電路封裝裝置
TW202339138A (zh) 半導體結構及形成其的方法
TW202339029A (zh) 包括銅柱陣列的半導體結構及其形成方法
CN117558689A (zh) 电子封装件及其制法与电子结构及其制法