TW202339029A - 包括銅柱陣列的半導體結構及其形成方法 - Google Patents

包括銅柱陣列的半導體結構及其形成方法 Download PDF

Info

Publication number
TW202339029A
TW202339029A TW112100863A TW112100863A TW202339029A TW 202339029 A TW202339029 A TW 202339029A TW 112100863 A TW112100863 A TW 112100863A TW 112100863 A TW112100863 A TW 112100863A TW 202339029 A TW202339029 A TW 202339029A
Authority
TW
Taiwan
Prior art keywords
interposer
die
substrate
array
copper pillar
Prior art date
Application number
TW112100863A
Other languages
English (en)
Other versions
TWI845116B (zh
Inventor
陳瑋佑
向晴 張
李建勳
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202339029A publication Critical patent/TW202339029A/zh
Application granted granted Critical
Publication of TWI845116B publication Critical patent/TWI845116B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

提供一種包括中介層的製程中結構。中介層包括第一中介層接合接墊。使用中介層側焊料材料部分將銅柱結構的陣列接合至第一中介層接合接墊。通過使用基底側焊料材料部分將銅柱結構的陣列接合至位於封裝基底上的基底接合接墊以將封裝基底貼合至銅柱結構的陣列。

Description

包括銅柱陣列的封裝結構及其形成方法
接合至中介層的面對封裝基底的一側的表面安裝晶粒的高度受到相關封裝結構中的焊料材料部分的垂直尺寸的限制。因此，可能需要對此種表面安裝晶粒進行薄化，以在中介層的面對封裝基底的所述側上提供安裝。由於對此種表面安裝晶粒的高度的限制，因此製程良率可能降低且製造成本可能上升。
以下揭露內容提供用於實施所提供標的物的不同特徵的許多不同實施例或實例。以下闡述組件及佈置的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用元件標號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例及/或配置之間的關係。
此外，為易於闡述，本文中可能使用例如「位於…之下（beneath）」、「位於…下方（below）」、「下部的（lower）」、「位於…上方（above）」、「上部的（upper）」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。除非另有明確陳述，否則具有相同元件標號的每一元件被假定為具有相同的材料組成物且具有相同厚度範圍內的厚度。
本文中揭露的各種實施例是有關於半導體裝置，且具體而言是有關於在中介層與封裝基底之間使用銅柱結構的陣列的封裝結構。每一銅柱結構的一端可通過中介層側焊料材料部分接合至位於中介層上的中介層接合接墊，且每一銅柱結構的另一端可通過基底側焊料材料部分接合至位於封裝基底上的基底接合接墊。銅柱結構的使用會增大中介層與封裝基底之間的垂直間距，且提供了厚表面安裝晶粒在中介層與封裝基底之間的間隙內的貼合。表面安裝晶粒的厚度可大於用於將中介層接合至封裝基底的焊料球或相關結構的尺寸。本文中揭露的各種實施例結構及方法提供在中介層與封裝基底之間的間隙內將厚表面安裝晶粒貼合在中介層的背側上的步驟。現在參照附圖闡述本揭露實施例的各個態樣。
參照圖1，示出根據本揭露實施例的第一示例性結構。第一示例性結構包括第一載體晶圓310。第一載體晶圓310可包括例如玻璃基底或藍寶石基底等光學透明基底，或者可包括例如矽基底等半導體基底。第一載體晶圓310的直徑可介於150公釐至450公釐的範圍內，但亦可使用更小或更大的直徑。第一載體晶圓310的厚度可介於500微米至2,000微米的範圍內，但亦可使用更小或更大的厚度。作為另外一種選擇，第一載體晶圓310可以矩形面板的形式提供。可向第一載體晶圓310的前側表面施加第一黏合劑層311。在一實施例中，第一黏合劑層311可為光熱轉換（light-to-heat conversion，LTHC）層。作為另外一種選擇，第一黏合劑層311可包含熱分解黏合劑材料。
可在第一載體基底310之上形成晶粒側重佈線結構470的二維陣列。具體而言，可在與中介層的將被單獨切割的區域對應的重複的每一單位區域內形成晶粒側重佈線結構470。隨後可將半導體晶粒貼合至晶粒側重佈線結構470，且因此，在此處理步驟處形成的重佈線結構被稱為晶粒側重佈線結構470。儘管圖1示出單位區域內的一區，但能夠理解在製造期間在兩個水平方向上存在圖1中所示結構的重複結構。
每一晶粒側重佈線結構470可包括晶粒側重佈線介電層472、晶粒側重佈線配線內連線474及微凸塊結構475（即，將用於接觸晶粒側局部矽內連線橋的凸塊結構）。晶粒側重佈線介電層472包含相應的介電聚合物材料，例如聚醯亞胺（polyimide，PI）、苯並環丁烯（benzocyclobutene，BCB）或聚苯並雙噁唑（polybenzobisoxazole，PBO）。可通過對相應的介電聚合物材料進行旋轉塗佈及乾燥來形成每一晶粒側重佈線介電層472。每一晶粒側重佈線介電層472的厚度可介於2微米至40微米（例如4微米至20微米）的範圍內。可通過例如以下方式對每一晶粒側重佈線介電層472進行圖案化：在上方施加相應的光阻層且對相應的光阻層進行圖案化；以及使用例如非等向性蝕刻製程等蝕刻製程來將光阻層中的圖案轉移至晶粒側重佈線介電層472中。隨後可例如通過灰化來移除光阻層。
可通過以下方式來形成晶粒側重佈線配線內連線474中的每一者：通過濺鍍來沈積金屬晶種層；在金屬晶種層之上施加光阻層且對光阻層進行圖案化以形成穿過光阻層的開口的圖案；電鍍金屬填充材料（例如銅、鎳或銅與鎳的堆疊）；移除光阻層（例如通過灰化）；以及對經電鍍金屬填充材料部分之間的部分金屬晶種層進行蝕刻。金屬晶種層可包括例如鈦障壁層與銅晶種層的堆疊。鈦障壁層可具有介於50奈米至300奈米的範圍內的厚度，且銅晶種層可具有介於100奈米至500奈米的範圍內的厚度。用於晶粒側重佈線配線內連線474的金屬填充材料可包括銅、鎳或銅與鎳。針對每一晶粒側重佈線配線內連線474沈積的金屬填充材料的厚度可介於2微米至40微米（例如自4微米至10微米）的範圍內，但亦可使用更小或更大的厚度。每一晶粒側重佈線結構470中的配線的層階（即，晶粒側重佈線配線內連線474的層階）的總數目可介於1至10的範圍內。
微凸塊結構475是隨後可用於對局部矽內連線橋進行電性連接的凸塊結構，所述局部矽內連線橋隨後將被接合至晶粒側重佈線結構470中的相應一者。用於微凸塊結構475的金屬填充材料可包括銅。微凸塊結構475可具有矩形、圓形隅角矩形或圓形的水平橫截面形狀。其他水平橫截面形狀亦處於本揭露的預期範圍內。通常，微凸塊結構475可被配置用於微凸塊接合（即，C2接合），且可具有介於30微米至100微米的範圍內的厚度，但亦可使用更小或更大的厚度。在一實施例中，微凸塊結構475可被形成為微凸塊（例如銅柱）的陣列，所述微凸塊（例如銅柱）的陣列具有介於10微米至25微米的範圍內的側向尺寸且具有介於20微米至50微米的範圍內的節距。
參照圖2，可在晶粒側重佈線結構470之上施加犧牲基質材料層（未示出），且可形成穿過犧牲基質材料層的圓柱形空腔。犧牲基質材料層可包含例如聚醯亞胺等聚合物材料。圓柱形空腔的圖案可佈置在後續將放置局部矽內連線（LSI）橋的區域的周圍。因此，圓柱形空腔可形成在包括微凸塊結構475的相應陣列的區域的周圍。一般而言，圓柱形空腔的圖案可為週期性圖案，所述週期性圖案被佈置成二維週期性陣列（例如矩形陣列）。週期性圖案內的每一單位圖案可具有與將被製造的中介層的面積相同的面積。換言之，可通過實行後續處理來形成中介層的二維陣列。如此一來，與單個中介層的區域對應的單位區域包括用於圓柱形空腔的單位圖案。
可在圓柱形空腔中沈積至少一種導電材料，例如至少一種金屬材料（例如W、Mo、Ta、Ti、WN、TaN、TiN等），且可自包括犧牲基質材料層的頂表面的水平面上方移除所述至少一種導電材料的多餘部分。所述至少一種導電材料的其餘部分包括積體扇出型穿孔結構486（亦被稱為InFO穿孔結構486或TIV結構486）。隨後可例如通過將基質材料層溶解於溶劑中或通過灰化來移除犧牲基質材料層。然後可將多個局部矽內連線橋（LSI橋）接合至晶粒側重佈線結構470。
參照圖3，示出局部矽內連線橋（LSI橋）405的實例。LSI橋405包括：矽基底410（在製造局部矽內連線橋405期間被薄化及切割）；貫穿基底開口，在垂直方向上延伸穿過矽基底410；介電襯墊412，為矽穿孔結構414提供電性隔離；背側介電材料層420；以及金屬內連線結構480，嵌置於介電材料層450中且電性連接至矽穿孔結構414及/或電性連接於矽穿孔結構414之中。可在最頂部金屬內連線結構480上設置被配置用於C2接合的LSI微凸塊結構435。可選地，金屬內連線結構480的子集可在LSI微凸塊結構435的子集之間提供電性連接。可向LSI微凸塊結構435施加焊料材料部分438，以為隨後的接合製程做準備。
參照圖4，可在未被積體扇出型穿孔結構486佔據的空區域中放置局部矽內連線橋（LSI橋）405。一般而言，可使用此項技術中已知的任何類型的LSI橋405。可採用焊料材料部分的陣列將位於LSI橋405上的微凸塊結構435接合至位於晶粒側重佈線結構470上的微凸塊結構475。位於LSI橋405上的微凸塊結構435、位於晶粒側重佈線結構470上的微凸塊結構475及焊料材料部分的每一接合組合在本文中被稱為微凸塊接合結構408。一般而言，可採用微凸塊接合結構408的陣列將LSI橋405接合至晶粒側重佈線結構470。可選地，可在微凸塊接合結構408的每一陣列周圍施加底部填充膠材料部分（未示出）。
在一些實施例中，可將至少一個半導體晶粒415（例如積體被動裝置晶粒或表面安裝晶粒）接合至晶粒側重佈線結構470中的每一者。
參照圖5，可向橋晶粒405與TIV結構486之間的間隙施加例如模製化合物（molding compound，MC）等包封體。MC包括可被硬化（即固化）以提供具有足夠硬度及機械強度的介電材料部分的含環氧化合物。MC可包括環氧樹脂、硬化劑、矽石（作為填料材料）及其他添加劑。可端視黏度及流動性而以液體形式或固體形式提供MC。液體MC通常提供較佳的處置、良好的流動性、較少的空隙、較佳的填充及較少的流痕。固體MC通常提供較小的固化收縮、較佳的基準距（stand-off）及較少的晶粒漂移（die drift）。MC內的高填料含量（例如85%重量）可縮短模內時間（time in mold），降低模塑收縮率，且減少模塑翹曲。MC中均勻的填料尺寸分佈可減少流痕，且可增強流動性。
可在固化溫度下對MC進行固化以形成MC基質，MC基質在本文中被稱為第一MC基質或中介層層階MC基質。在其中使用底部填充膠材料部分在側向上環繞微凸塊接合結構408的陣列的實施例中，可將此種底部填充膠材料部分併入至第一MC基質中。第一MC基質在側向上圍繞橋晶粒405及TIV結構486中的每一者。第一MC基質可為連續材料層，所述連續材料層延伸跨越上覆在第一載體晶圓310上的重構晶圓的整個區域。如此一來，第一MC基質可包括彼此側向上鄰接的多個模製化合物（MC）中介層框架460。每一MC中介層框架460對應於第一MC基質的位於單位區域內的一部分（即隨後將形成的單個中介層的區域）。每一MC中介層框架460可位於相應的單位區域內，且在側向上環繞相應的一組至少一個橋晶粒405及TIV結構486的相應陣列。可通過平坦化製程自包括橋晶粒405的頂表面及TIV結構486的頂表面的水平面上方移除第一MC基質的多餘部分，此可使用化學機械平坦化（chemical mechanical planarization，CMP）。可在平坦化製程之後在實體上暴露出矽穿孔結構414的表面。
在第一載體晶圓310之上形成重構晶圓。重構晶圓的位於單位區域內的每一部分構成中介層，所述中介層在本文中被稱為含局部矽內連線的中介層400或含LSI的中介層400。每一含LSI的中介層400包括一組至少一個LSI橋405、一組TIV結構486、MC中介層框架460（作為第一MC基質的一部分）以及晶粒側重佈線結構470。
參照圖6，可在含LSI的中介層400的二維陣列上形成製程中封裝側重佈線結構500’。如本文中所使用的「製程中（in-process）」元件是指例如通過圖案化、通過改變材料組成物及/或通過添加或減少材料部分而在後續處理步驟中被修改的元件。在製程中封裝側重佈線結構500’的實施例中，可在後續處理步驟中添加附加結構。
製程中封裝側重佈線結構500’的二維陣列可自另一重構晶圓轉移，且可接合至含LSI的中介層400的二維陣列。在一實施例中，可在含LSI的中介層400中的每一者的頂表面上形成微凸塊結構。舉例而言，可通過物理氣相沈積來對銅晶種層進行沈積，可在銅晶種層之上形成包括開口的犧牲基質層，可在銅晶種層的在實體上暴露出的表面上在犧牲基質層中的開口中對銅部分進行電鍍，可移除犧牲基質層，且然後可移除銅晶種層的在實體上暴露出的部分。銅材料的其餘部分構成形成於含LSI的中介層400的二維陣列上的微凸塊結構。微凸塊結構可形成於矽穿孔結構414及TIV結構486的在實體上暴露出的端部表面上。可使用類似方法在製程中封裝側重佈線結構500’的側上形成匹配的微凸塊結構。
隨後可採用焊料材料部分的陣列對含LSI的中介層400的陣列與製程中封裝側重佈線結構500’的陣列進行接合。位於含LSI的中介層400上的微凸塊結構、位於製程中封裝側重佈線結構500’上的微凸塊結構及焊料材料部分的每一接合組合在本文中被稱為中介層間微凸塊接合結構498。一般而言，採用中介層間微凸塊接合結構498的陣列將含LSI的中介層400接合至製程中封裝側重佈線結構500’。可在中介層間微凸塊接合結構498的每一陣列周圍形成底部填充膠材料層490。
製程中封裝側重佈線結構500’可形成在每一單位區域內，所述每一單位區域是可如上所述在二維陣列中重複的重複單元的區域。製程中封裝側重佈線結構500’可包括第一封裝側重佈線介電層560及第一封裝側重佈線配線內連線580。第一封裝側重佈線介電層560可包含可用於晶粒側重佈線介電層472的任何介電材料。第一封裝側重佈線配線內連線580可包含可用於晶粒側重佈線配線內連線474的任何材料。
在替代實施例中，可通過重複一系列處理步驟來形成製程中封裝側重佈線結構500’，所述一系列處理步驟包括對封裝側重佈線介電層進行沈積的介電沈積步驟、形成穿過封裝側重佈線介電層的開口的圖案化步驟、對金屬材料層（例如銅層）進行沈積的金屬沈積步驟、以及將金屬材料層圖案化成形成於相應層階處的第一封裝側重佈線配線內連線580的相應子集的圖案化步驟。在此實施例中，可對用於形成晶粒側重佈線介電層472及晶粒側重佈線配線內連線474的一組處理步驟加以必要的修正（例如，在材料部分的圖案、材料組成物及/或材料厚度方面進行合適的改變）來使用。
參照圖7，可在製程中封裝側重佈線結構500’之上形成至少一個附加封裝側重佈線介電層（在本文中被稱為至少一個第二封裝側重佈線介電層562）及附加封裝側重佈線配線內連線（在本文中被稱為第二封裝側重佈線配線內連線582）。可通過實行一系列處理步驟至少一次來形成所述至少一個第二封裝側重佈線介電層562及第二封裝側重佈線配線內連線582。所述一系列處理步驟包括對封裝側重佈線介電層進行沈積的介電沈積步驟、形成穿過封裝側重佈線介電層的開口的圖案化步驟、對金屬材料層（例如銅層）進行沈積的金屬沈積步驟、以及將金屬材料層圖案化成形成於相應層階處的第一封裝側重佈線配線內連線580的相應子集的圖案化步驟。
第一封裝側重佈線介電層560及所述至少一個第二封裝側重佈線介電層562被統稱為封裝側重佈線介電層（560、562）。第一封裝側重佈線配線內連線580及第二封裝側重佈線配線內連線582被統稱為封裝側重佈線配線內連線（580、582）。可在封裝側重佈線介電層（560、562）的最頂部層階處形成中介層接合接墊588。在一實施例中，中介層接合接墊588可被形成為中介層接合接墊588的二維陣列，此可為週期性陣列，例如矩形陣列或六邊形陣列。一般而言，中介層接合接墊588的二維陣列沿著水平方向的節距可介於20微米至100微米的範圍內，但亦可使用更小或更大的節距。舉例而言，中介層接合接墊588的二維陣列的節距可介於20微米至60微米的範圍內，但亦可使用更小或更大的節距。
在圖6所示處理步驟之後的重構晶圓包括封裝側重佈線介電層（560、562）、封裝側重佈線配線內連線（580、582）、中介層接合接墊588以及含LSI的中介層400的二維陣列。每一含LSI的中介層400位於相應的單位區域內，所述相應的單位區域是重構晶圓內的重複的單位區域。包括位於單位區域內的封裝側重佈線介電層（560、562）、封裝側重佈線配線內連線（580、582）及中介層接合接墊588的一組材料的每一部分構成有機中介層500。含LSI的中介層400與有機中介層500的每一連續垂直堆疊構成複合中介層（400、500）。因此，重構晶圓可包括複合中介層（400、500）的二維陣列。
參照圖8，可在封裝側重佈線介電層（560、562）之上施加第二黏合劑層321。第二黏合劑層321可端視隨後將使用的移除機制而包括光熱轉換（LTHC）層或熱分解黏合劑材料層。可通過第二黏合劑層321將第二載體晶圓320貼合至晶粒側重佈線結構470。第二載體晶圓320可包含可用於第一載體晶圓310的任何材料，且一般而言可具有約與第一載體晶圓310相同的厚度範圍。
參照圖9，可將第一載體晶圓310自重構晶圓分離。在一些實施例中，可通過背側研磨來移除第一載體晶圓310及第一黏合劑層311。可選地，可接合背側研磨製程而採用至少一個選擇性蝕刻製程（例如濕式蝕刻製程或反應性離子蝕刻製程），以將複合中介層（400、500）的表面部分的附帶移除最小化。作為另外一種選擇或附加地，在其中第一載體晶圓310包含光學透明材料且第一黏合劑層311包含光熱轉換材料的實施例中，可使用穿過第一載體晶圓310的照射來對第一載體晶圓310進行分離。在其中第一黏合劑層311包含可熱分解的黏合劑材料的實施例中，可使用退火製程或雷射照射來對第一載體晶圓310進行分離。可實行合適的清潔製程來移除第一黏合劑層311的殘餘部分。
可在複合中介層（400、500）的頂表面上形成中介層上凸塊結構478。中介層上凸塊結構478是隨後可用於貼合半導體晶粒的凸塊結構。用於中介層上凸塊結構478的金屬填充材料可包括銅。中介層上凸塊結構478可具有矩形、圓形隅角矩形或圈形的水平橫截面形狀。其他水平橫截面形狀亦處於本揭露的預期範圍內。一般而言，中介層上凸塊結構478可被配置用於微凸塊接合（即，C2接合），且可具有介於30微米至100微米的範圍內的厚度，但亦可使用更小或更大的厚度。在此種實施例中，中介層上凸塊結構478可被形成為具有介於10微米至25微米的範圍內的側向尺寸且具有介於20微米至50微米的範圍內的節距的微凸塊（例如銅柱）的陣列。一般而言，中介層上凸塊結構478的節距可較中介層接合接墊588的二維陣列的節距小介於1.2倍至10倍（例如2倍至5倍）的範圍內的因數。
參照圖10，可將一組至少一個半導體晶粒（701、702、703、704、705、706）接合至每一複合中介層（400、500）。在一實施例中，複合中介層（400、500）可被佈置成示例性結構中的重構晶圓內的二維週期性陣列，且多組至少一個半導體晶粒（701、702、703、704、705、706）可被接合至複合中介層（400、500）作為多組所述至少一個半導體晶粒（701、702、703、704、705、706）的二維週期性矩形陣列。每組至少一個半導體晶粒（701、702、703、704、705、706）包括至少一個半導體晶粒。每組至少一個半導體晶粒（701、702、703、704、705、706）可包括此項技術中已知的任何一組至少一個半導體晶粒。在一實施例中，每組至少一個半導體晶粒（701、702、703、704、705、706）可包括多個半導體晶粒（701、702、703、704、705、706）。舉例而言，每組至少一個半導體晶粒（701、702、703、704、705、706）可包括至少一個系統晶片（system-on-chip，SoC）晶粒（701、702）及/或至少一個記憶體晶粒（703、704）。可選地，每組至少一個半導體晶粒（701、702、703、704、705、706）可包括此項技術中已知的至少一個表面安裝晶粒（705、706）。每一SoC晶粒（701、702）可包括應用處理器晶粒、中央處理單元晶粒或圖形處理單元晶粒。在一實施例中，所述至少一個記憶體晶粒（703、704）可包括高頻寬記憶體（high bandwidth memory，HBM）晶粒，所述HBM晶粒包括靜態隨機存取記憶體（static random access memory，SRAM）晶粒的垂直堆疊。在一實施例中，所述至少一個半導體晶粒（701、702、703、704、705、706）可包括至少一個系統晶片（SoC）晶粒（701、702）及至少一個高頻寬記憶體（HBM）晶粒。每一HBM晶粒可包括靜態隨機存取記憶體（SRAM）晶粒的垂直堆疊，所述SRAM晶粒通過微凸塊的陣列內連至彼此且被相應的模製材料殼體框架在側向上環繞。
每一半導體晶粒（701、702、703、704、705、706）可包括晶粒上凸塊結構788的相應陣列。焊料材料部分可被施加至半導體晶粒（701、702、703、704、705、706）的晶粒上凸塊結構788，或者可被施加至中介層上凸塊結構478。焊料材料部分在本文中被稱為晶粒中介層接合（die-interposer-bonding，DIB）焊料材料部分790或者第一焊料材料部分。半導體晶粒（701、702、703、704、705、706）中的每一者可定位於面朝下的位置中，使得晶粒上凸塊結構788面對中介層上凸塊結構478。可使用拾取及放置設備來實行半導體晶粒（701、702、703、704、705、706）的放置，使得晶粒上凸塊結構788中的每一者可面對中介層上凸塊結構478中的相應一者。每組至少一個半導體晶粒（701、702、703、704、705、706）可放置於相應的單位區域內。為了各自面對一對晶粒上凸塊結構788與中介層上凸塊結構478，將DIB焊料材料部分790貼合至晶粒上凸塊結構788及中介層上凸塊結構478中的一者。
一般而言，可提供複合中介層（400、500），複合中介層（400、500）包括上面的中介層上凸塊結構478。可提供至少一個半導體晶粒（701、702、703、704、705、706），所述至少一個半導體晶粒中的每一者包括相應的一組晶粒上凸塊結構788。可使用DIB焊料材料部分790將所述至少一個半導體晶粒（701、702、703、704、705、706）接合至複合中介層（400、500），DIB焊料材料部分790接合至相應的中介層上凸塊結構478及相應的晶粒上凸塊結構788。可通過相應的一組DIB焊料材料部分790將每組至少一個半導體晶粒（701、702、703、704、705、706）貼合至相應的複合中介層（400、500）。
在一實施例中，晶粒上凸塊結構788及中介層上凸塊結構478可被配置用於微凸塊接合（即，C2接合）。在此實施例中，晶粒上凸塊結構788及中介層上凸塊結構478中的每一者可被配置成具有介於10微米至30微米的範圍內的直徑的銅柱結構，且可具有介於5微米至100微米的範圍內的相應高度。微凸塊在週期性方向上的節距可介於20微米至60微米的範圍內，但亦可使用更小或更大的節距。在回流時，每一DIB焊料材料部分790的側向尺寸可介於鄰接的晶粒上凸塊結構788或鄰接的中介層上凸塊結構478的側向尺寸（例如直徑）的100%至150%的範圍內。
參照圖11，可向複合中介層（400、500）與接合至複合中介層（400、500）的多組至少一個半導體晶粒（701、702、703、704、705、706）之間的每一間隙中施加晶粒側底部填充膠材料。晶粒側底部填充膠材料可包括此項技術中已知的任何底部填充膠材料。可在複合中介層（400、500）與上覆的一組至少一個半導體晶粒（701、702、703、704、705、706）之間的每一單位區域內形成晶粒側底部填充膠材料部分792。可通過在相應的單位區域中在DIB焊料材料部分790的相應陣列周圍注入晶粒側底部填充膠材料來形成晶粒側底部填充膠材料部分792。可使用任何已知的底部填充膠材料施加方法，所述底部填充膠材料施加方法可為例如毛細底部填充方法、模製底部填充方法或印刷底部填充方法。
在每一單位區域內，晶粒側底部填充膠材料部分792可在側向上環繞並接觸位於單位區域內的相應的一組DIB焊料材料部分790。晶粒側底部填充膠材料部分792可在單位區域中形成於DIB焊料材料部分790、中介層上凸塊結構478及晶粒上凸塊結構788周圍且接觸所述DIB焊料材料部分790、中介層上凸塊結構478及晶粒上凸塊結構788。一般而言，通過每一單位區域內的相應的一組DIB焊料材料部分790將包括相應的一組晶粒上凸塊結構788的至少一個半導體晶粒（701、702、703、704、705、706）貼合至中介層上凸塊結構478。在每一單位區域內，晶粒側底部填充膠材料部分792在側向上環繞所述至少一個半導體晶粒（701、702、703、704、705、706）的中介層上凸塊結構478及晶粒上凸塊結構788。
可向相應的一組半導體晶粒（701、702、703、704、705、706）的總成與相應的晶粒側底部填充膠材料部分792之間的間隙施加模製化合物（MC）。MC可包括可用於上述MC中介層框架460的任何材料。MC可包括環氧樹脂、硬化劑、矽石（作為填料材料）及其他添加劑。可在固化溫度下對MC進行固化以形成MC基質，MC基質在本文中被稱為晶粒層階MC基質760M或第二MC基質。晶粒層階MC基質760M在側向上環繞並嵌置一組半導體晶粒（701、702、703、704、705、706）與晶粒側底部填充膠材料部分792的每一總成。晶粒層階MC基質760M包括可在側向上鄰接至彼此的多個模製化合物（MC）晶粒框架。每一MC晶粒框架是晶粒層階MC基質760M的位於相應的單位區域內的一部分。因此，每一MC晶粒框架在側向上環繞並嵌置相應的一組半導體晶粒（701、702、703、704、705、706）及相應的晶粒側底部填充膠材料部分792。純環氧樹脂的楊氏模量約為3.35吉帕，且MC的楊氏模量可能由於其中的添加劑而高於純環氧樹脂的楊氏模量。因此，晶粒層階MC基質760M的楊氏模量可大於3.5吉帕。
可通過平坦化製程移除上覆於包括半導體晶粒（701、702、703、704、705、706）的頂表面的水平面上的晶粒層階MC基質760M的部分。舉例而言，可使用化學機械平坦化（CMP）移除上覆於水平面上的晶粒層階MC基質760M的部分。上覆於第二載體晶圓320的重構晶圓包括晶粒層階MC基質760M、半導體晶粒（701、702、703、704、705、706）、晶粒側底部填充膠材料部分792及複合中介層（400、500）的二維陣列的組合。晶粒層階MC基質760M的位於單位區域內的每一部分構成MC晶粒框架。
重構晶圓的位於單位區域內的每一部分構成扇出型封裝件800。每一扇出型封裝件800可包括至少一個半導體晶粒（701、702、703、704、705、706）、複合中介層（400、500）、DIB焊料材料部分790、至少一個晶粒側底部填充膠材料部分792及MC晶粒框架，MC晶粒框架是晶粒層階MC基質760M的位於相應的單位區域內的一部分。
參照圖12，可在晶粒層階MC基質760M上施加第三黏合劑層331。第三黏合劑層331可端視隨後將使用的移除機制而包括光熱轉換（LTHC）層或熱分解黏合劑材料層。可通過第三黏合劑層331將第三載體晶圓330貼合至晶粒層階MC基質760M。第三載體晶圓330可包含可用於第一載體晶圓310的任何材料，且一般而言可具有約與第一載體晶圓310相同的厚度範圍。
可將第二載體晶圓320自重構晶圓分離。在一實施例中，第二載體晶圓320可包含光學透明材料且第二黏合劑層321包含光熱轉換材料，可使用穿過第二載體晶圓320的照射來對第二載體晶圓320進行分離。在其中第二黏合劑層321包含可熱分解的黏合劑材料的實施例中，可使用退火製程或雷射照射來對第二載體晶圓320進行分離。可實行合適的清潔製程來移除第二黏合劑層321的殘餘部分。可在實體上暴露出複合中介層（400、500）的中介層接合接墊588。
參照圖13A、圖13B、圖14A及圖14B，可將中介層側焊料材料部分870貼合至中介層接合接墊588。中介層側焊料材料部分870包括隨後用於貼合銅柱結構的第一中介層側焊料材料部分870A、以及隨後將用於貼合表面安裝晶粒的第二中介層側焊料材料部分870B。第一中介層側焊料材料部分870A所貼合的中介層接合接墊588的第一子集在本文中被稱為第一中介層接合接墊588A。第二中介層側焊料材料部分870B所貼合的中介層接合接墊588的第二子集在本文中被稱為第二中介層接合接墊588B。
在一實施例中，可在同一焊料材料施加製程中分別將第一中介層側焊料材料部分870A及第二中介層側焊料材料部分870B施加至第一中介層接合接墊588A及第二中介層接合接墊588B。作為另外一種選擇，第二中介層側焊料材料部分870B可具有不同的材料組成物，所述不同的材料組成物提供較第一中介層側焊料材料部分870A高的回流溫度。在此實施例中，可使用與第一中介層側焊料材料部分870A不同的製程來施加第二中介層側焊料材料部分870B。
在一實施例中，可通過第二中介層側焊料材料部分870B將表面安裝晶粒850貼合至第二中介層接合接墊588B。在此實施例中，可例如通過例如使用雷射束來對表面安裝晶粒850進行局部加熱而對第二中介層側焊料材料部分870B進行回流，而不對第一中介層側焊料材料部分870A進行回流。在一實施例中，第二中介層側焊料材料部分870B可具有較第一中介層側焊料材料部分870A高的回流溫度。在此實施例中，在用於對銅柱結構進行貼合的後續回流製程期間可不對第二中介層側焊料材料部分870B進行回流。
作為另外一種選擇，可在不實行回流製程的條件下將表面安裝晶粒850定位於第二中介層側焊料材料部分870B之上。在此實施例中，可在將銅柱結構定位於第一中介層側焊料材料部分870A上之後在隨後的處理步驟處同時實行對第二中介層側焊料材料部分870B的回流與對第一中介層側焊料材料部分870A的回流。
一般而言，可使用第二中介層側焊料材料部分870B將至少一個表面安裝晶粒850貼合至第二中介層接合接墊588B。所述至少一個表面安裝晶粒850可具有不大於銅柱結構的高度與隨後將使用的封裝側焊料材料部分的厚度之和的厚度。在一實施例中，所述至少一個表面安裝晶粒850可具有不大於或小於隨後將使用的銅柱結構的高度的厚度。在一實施例中，所述至少一個表面安裝晶粒850的厚度可小於200微米，及/或小於100微米，及/或小於50微米。在一實施例中，所述至少一個表面安裝晶粒850的厚度可大於20微米，及/或大於40微米，及/或大於70微米，及/或大於100微米。
位於第三載體基底之上的重構晶圓包括扇出型封裝件800的二維陣列。一般而言，可提供包括中介層（400、500）的製程中結構。在所示實例中，製程中結構可包括扇出型封裝件（701、702、703、704、705、706、760、790、792、400、500），所述扇出型封裝件包括複合中介層（400、500）及多個半導體晶粒，所述多個半導體晶粒（701、702、703、704、705、706、760）接合至複合中介層（400、500）且被模製化合物晶粒框架760在側向上環繞及包封。複合中介層（400、500）可包括第一中介層接合接墊588A及第二中介層接合接墊588B。可將至少一個表面安裝晶粒850接合至第二中介層接合接墊588B。通過第二中介層側焊料材料部分870B的相應陣列將至少一個表面安裝晶粒850中的每一者接合至位於複合中介層（400、500）上的相應的一組第二中介層接合接墊588。
參照圖15A，示出轉移晶圓390，轉移晶圓390是隨後在上面形成銅柱結構的載體晶圓。轉移晶圓390可包含可用於上述第一載體基底310的任何材料，且可具有約與第一載體基底310相同的厚度範圍。黏合劑層391可位於轉移晶圓390的頂表面上。黏合劑層391可包含可用於上述第一黏合劑層311的任何材料。
可例如通過物理氣相沈積在黏合劑層311的頂表面上沈積銅晶種層881L。銅晶種層881L的厚度可介於5奈米至300奈米（例如10奈米至150奈米）的範圍內，但亦可使用更小或更大的厚度。可在銅晶種層881L之上沈積例如聚合物材料（例如，聚醯亞胺）等犧牲基質材料，且可將犧牲基質材料圖案化以形成經圖案化的犧牲基質層397。犧牲基質層397的厚度可介於20微米至300微米（例如40微米至150微米）的範圍內，但亦可使用更小或更大的厚度。犧牲基質材料可包含可在固化時被硬化的黏性材料（例如環氧樹脂）。在此實施例中，可在固化之前將犧牲基質材料圖案化，且可隨後將犧牲基質材料固化。可使用此項技術中已知的任何圖案化方法來對犧牲基質材料進行圖案化。在一實施例中，可例如通過衝壓來圖案化犧牲基質材料。
根據本揭露的態樣，可對犧牲基質材料進行圖案化以提供圓柱形空腔的陣列，圓柱形空腔的陣列被佈置成第一中介層接合接墊588A的圖案的鏡像圖案（mirror image pattern）。圓柱形空腔的側向尺寸（例如直徑）可約等於、大於或小於第一中介層接合接墊588A的側向尺寸。在例示性實例中，圖13A、圖13B、圖14A及圖14B中所示的重構晶圓中的每一複合中介層（400、500）中的中介層接合接墊588的陣列沿著水平方向的節距可介於20微米至100微米（例如30微米至60微米）的範圍內，且犧牲基質層397中的圓柱形空腔的節距可與中介層接合接墊588的節距相同。在與第二中介層接合接墊588B的鏡像位置對應的位置處可省略通孔空腔，且通孔空腔可僅形成於與第一中介層接合接墊588A的鏡像位置對應的位置處。在一實施例中，通孔空腔中的每一者可具有相應的均勻的水平橫截面形狀，所述水平橫截面形狀在沿著垂直方向進行平移時不變。每一通孔空腔的水平橫截面形狀可為圓形的、橢圓形的、多邊形的或者具有帶有圓形隅角的經修改的多邊形形狀。通孔空腔中的每一者可具有介於10微米至60微米（例如15微米至40微米）的範圍內的側向尺寸（例如直徑），但亦可使用更小或更大的側向尺寸。
參照圖15B，可例如通過電鍍在犧牲基質層397中的通孔空腔中的每一者內自銅晶種層881L的在實體上暴露出的表面生長銅。可將銅晶種層881L用作用於電鍍製程的電極，且在電鍍製程期間，可在通孔空腔的底部處自銅晶種層881L的在實體上暴露出的表面生長銅，以形成銅柱結構880。銅柱結構880中的每一者可形成於通孔空腔中的相應一者的體積內。如自銅晶種層881L的底表面所量測，每一銅柱結構880的頂表面的高度可在介於20微米至200微米（例如自40微米至100微米）的範圍內，但亦可使用更小或更大的高度。
參照圖15C及圖15D，可相對於銅選擇性地移除犧牲基質層397。犧牲基質層397的移除可通過將犧牲基質層397的材料溶解於溶劑中來實行，或者通過實行移除犧牲基質層397的灰化製程來實行。隨後實行受控回蝕製程，以移除銅晶種層881L的未被掩蔽的部分，即，移除銅晶種層881L的未被銅柱結構880掩蔽的部分。可將非等向性蝕刻製程或等向性蝕刻製程用於受控回蝕製程。可將銅晶種層881L的其餘部分併入至銅柱結構880中的相應一者中。
可將位於轉移晶圓390上的銅柱結構880佈置成二維週期性陣列，其中單位區域UA內的單位圖案沿著兩個水平方向重複。位於轉移晶圓390上的單位區域UA可具有與圖13A、圖13B、圖14A及圖14B中所示的重構晶圓中的重複的單位區域相同的尺寸。在每一單位區域內，銅柱結構880的圖案可為複合中介層（400、500）上的第一中介層接合接墊588A的圖案的鏡像圖案，複合中介層選自存在於圖13A、圖13B、圖14A及圖14B中所示的重構晶圓內的複合中介層（400、500）的二維陣列。銅柱結構880可具有介於20微米至200微米（例如40微米至100微米）的範圍內的高度，但亦可使用更小或更大的高度。銅柱結構880不存在於與其中複合中介層（400、500）上存在有第二中介層接合接墊588B及/或表面安裝晶粒850的區域對應的區域中。
儘管本文中對用於在轉移晶圓390上提供銅柱結構880的陣列的示例性方法進行闡述，但亦可使用替代方法來在轉移基底上提供銅柱結構880的陣列。如此一來，本揭露不會受在轉移基底上提供銅柱結構880的陣列的任何特定方法的限制。替代方法的非限制性實例包括鑄造銅柱結構880的陣列且使用替代電鍍方法來形成銅柱結構880的陣列。在一些實施例中，銅柱結構880可形成於預焊材料部分（例如焊料膏部分）上且可代替第一中介層側焊料材料部分870A或者除了第一中介層側焊料材料部分870A之外採用預焊材料部分。一般而言，可使用用於提供銅柱結構880的陣列及/或第一中介層側焊料材料部分870A的替代方法。
參照圖16，可在轉移晶圓390、黏合劑層391及銅柱結構880的總成之上設置包括扇出型封裝件800的陣列的重構晶圓。可將所述總成與重構晶圓對準，使得每一銅柱結構880面對相應的第一中介層接合接墊588A。可使總成與重構晶圓彼此進行接觸。銅柱結構880接觸第一中介層側焊料材料部分870A，或者位於第一中介層側焊料材料部分870A的回流距離內。在一實施例中，每一第二中介層接合接墊588B可位於銅柱結構880的相應陣列內的相應開口的區域內。
可實行回流製程以對第一中介層側焊料材料部分870A進行回流。可將銅柱結構880接合至第一中介層側焊料材料部分870A中的相應一者。銅柱結構880中的每一者可具有接合至第一中介層側焊料材料部分870A中的相應一者的端部表面。
一般而言，可使用相應的一組第一中介層側焊料材料部分870A將單位區域UA內的銅柱結構880的每一陣列接合至複合中介層（400、500）內的一組第一中介層接合接墊588A。銅柱結構880中的每一者可具有相應的水平橫截面形狀，所述相應的水平橫截面形狀在沿著與重構晶圓的上面定位有中介層接合接墊588的水平表面垂直的垂直方向上進行平移時不變。可通過相應的第一中介層側焊料材料部分870A將銅柱結構880中的每一者接合至相應的第一中介層接合接墊588A。銅柱結構880中的每一者可具有面對相應的複合中介層（400、500）的相應的中介層側平坦表面。銅柱結構880的中介層側平坦表面可與第一中介層側焊料材料部分870A直接接觸。在一實施例中，中介層接合接墊588中的每一者可位於複合中介層（400、500）的位於水平面中的水平表面上。在一實施例中，銅柱結構880的陣列內的每一銅柱結構880可具有較所述至少一個表面安裝晶粒850的最大厚度大的高度。
參照圖17A及圖17B，可將轉移晶圓390自重構晶圓分離。在其中轉移晶圓390包含光學透明材料且黏合劑層391包含光熱轉換材料的實施例中，可使用穿過轉移晶圓390的照射來對轉移晶圓390進行分離。在其中黏合劑層391包含可熱分解的黏合劑材料的實施例中，可使用退火製程或雷射照射來對轉移晶圓390進行分離。可實行合適的清潔製程來移除黏合劑層391的殘餘部分。可在實體上暴露出銅柱結構880的平坦端部表面。銅柱結構880的在實體上暴露出的平坦端部表面在本文中被稱為基底側平坦表面。
參照圖18A至圖18C，可將基底側焊料材料部分890貼合至銅柱結構880。在替代製程中，可將基底側焊料材料部分890施加至位於隨後將接合至相應的複合中介層（400、500）的封裝基底上的基底接合接墊。在此實施例中，可省略圖18A至圖18C所示處理步驟。
參照圖19，可將第三載體晶圓330自重構晶圓分離。在其中第三載體晶圓330包含光學透明材料且第三黏合劑層331包含光熱轉換材料的實施例中，可使用穿過第三載體晶圓330的照射來對第三載體晶圓330進行分離。在其中第三黏合劑層331包含可熱分解的黏合劑材料的實施例中，可使用退火製程或雷射照射來對第三載體晶圓330進行分離。可實行合適的清潔製程來移除第三黏合劑層331的殘餘部分。可在實體上暴露出晶粒層階MC基質760M的水平表面。
重構晶圓包括複合中介層（400、500）的二維陣列、接合至相應的複合中介層（400、500）的多組至少一個半導體晶粒（701、702、703、704、705、706）的二維陣列、以及貼合至相應的複合中介層（400、500）的銅柱結構880的陣列。可通過實行切割製程沿著切割通道對重構晶圓進行切割。切割通道與成對的相鄰單位區域之間的邊界對應。來自重構晶圓的每一切割單元包括扇出型封裝件800，銅柱結構880的相應陣列及可選的積體被動裝置850貼合至所述扇出型封裝件800。換言之，扇出型封裝件800的二維陣列的每一切割部分包括扇出型封裝件800。晶粒層階MC基質760M的每一切割部分構成模製化合物晶粒框架760，即MC晶粒框架760。
一般而言，可將銅柱結構880的陣列貼合至包括中介層（例如複合中介層（400、500））的總成。總成可包括扇出型封裝件800。在一實施例中，扇出型封裝件800可包括模製化合物晶粒框架760。在此實施例中，模製化合物晶粒框架760的每一側壁與複合中介層（400、500）的相應側壁在垂直方向上重合，即上覆於複合中介層（400、500）的相應側壁上或位於複合中介層（400、500）的相應側壁之下，且位於包含複合中介層（400、500）的相應側壁的相同垂直平面內。
參照圖20，可提供根據本揭露第一實施例的封裝基底200。封裝基底200可為包括芯體基底210的有芯封裝基底，或者不包括封裝芯體的無芯封裝基底。作為另外一種選擇，封裝基底200可包括積體封裝基底上系統（system-on-integrated packaging substrate，SoIS），積體封裝基底上系統包括重佈線層、介電中間層及/或至少一個嵌置式中介層（例如矽中介層）。此種積體封裝基底上系統可包括使用中介層側焊料材料部分、微凸塊、底部填充膠材料部分（例如模製底部填充膠材料部分）及/或黏合膜的層間內連件。儘管使用有芯封裝基底來闡述本揭露，但應理解，本揭露的範圍不受任何特定類型的基底封裝的限制。舉例而言，可使用SoIS來代替有芯封裝基底。在其中使用SoIS的實施例中，芯體基底210可包括玻璃環氧樹脂板，所述玻璃環氧樹脂板包括貫穿板窗孔（through-plate hole）的陣列。包含金屬材料的芯體穿孔結構214的陣列可設置於貫穿板窗孔中。每一芯體穿孔結構214可包括或不包括圓柱形中空部。可選地，可使用介電襯墊（未示出）以將芯體穿孔結構214與芯體基底210電性隔離。
封裝基底200可包括板側表面層狀電路（surface laminar circuit，SLC）240及晶片側表面層狀電路（SLC）260。板側SLC可包括嵌置板側配線內連線244的板側絕緣層242。晶片側SLC 260可包括嵌置晶片側配線內連線264的晶片側絕緣層262。板側絕緣層242及晶片側絕緣層262可包含感光性環氧樹脂材料，感光性環氧樹脂材料可以微影方式被圖案化且隨後被固化。板側配線內連線244及晶片側配線內連線264可包含銅，所述銅可通過電鍍而沈積於板側絕緣層242或晶片側絕緣層262中的圖案內。
在一實施例中，晶片側表面層狀電路260包括連接至基底接合接墊268的陣列的晶片側配線內連線264。基底接合接墊268的陣列可被配置成使得能夠通過受控塌陷晶片連接（controlled collapse chip connection，C4）焊料球進行接合。板側表面層狀電路240包括連接至板側接合接墊248的陣列的板側配線內連線244。板側接合接墊248的陣列被配置成使得能夠通過具有較C4焊料球大的尺寸的焊接接頭進行接合。儘管使用其中封裝基底200包括晶片側表面層狀電路260及板側表面層狀電路240的實施例來闡述本揭露，但本文中明確預期以下實施例：在所述實施例中，省略晶片側表面層狀電路260及板側表面層狀電路240中的一者，或者使用例如微凸塊等接合結構的陣列進行替代的實施例。在例示性實例中，可使用微凸塊的陣列或接合結構的任何其他陣列來替代晶片側表面層狀電路260。
在一實施例中，封裝基底200包括第一水平表面，第一水平表面被配置成面對包括扇出型封裝件800的總成。第一水平表面是在後續總成製程中面對扇出型封裝件800的面對基底的水平表面的表面。封裝基底200更包括位於第一水平表面的相對側上的第二水平表面。封裝基底200的基底接合接墊268可位於封裝基底200的第一水平表面上，且可具有銅柱結構880的圖案的鏡像圖案。因此，基底接合接墊268不存在於與第二中介層接合接墊588B或積體被動裝置850交疊的區域內。
可使用基底側焊料材料部分890將包括扇出型封裝件800及銅柱結構880的陣列的總成貼合至封裝基底200。具體而言，可將基底側焊料材料部分890中的每一者接合至基底接合接墊268中的相應一者及銅柱結構880中的相應一者。可實行回流製程以對基底側焊料材料部分890進行回流，使得每一基底側焊料材料部分890接合至基底接合接墊268中的相應一者及銅柱結構880中的相應一者。
一般而言，可通過使用基底側焊料材料部分890將銅柱結構880的陣列接合至位於封裝基底200上的基底接合接墊268而將封裝基底200貼合至位於包括中介層（例如複合中介層（400、500））的總成上的銅柱結構880的陣列。在一實施例中，基底接合接墊268位於封裝基底200的面對複合中介層（400、500）的第一水平表面上。在一實施例中，可通過不在表面安裝晶粒850的區域中形成基底接合接墊268而降低所述至少一個表面安裝晶粒850與封裝基底200之間的意外碰撞的機率。在一實施例中，第一水平表面的與所述至少一個表面安裝晶粒850具有區域交疊的每一區域不具有任何接合接墊。
銅柱結構880的陣列可設置於複合中介層（400、500）與封裝基底200之間。銅柱結構880中的每一者通過相應的第一中介層側焊料材料部分870A接合至位於複合中介層（400、500）上的相應的中介層接合接墊（例如相應的第一中介層接合接墊588A），且通過相應的基底側焊料材料部分890接合至位於封裝基底200上的相應的基底接合接墊268。
在一實施例中，銅柱結構880中的每一者具有面對中介層（400、500）的相應的中介層側平坦表面以及相應的基底側平坦表面8SS。中介層接合接墊588中的每一者位於複合中介層（400、500）的面對封裝基底200且位於水平面HP中的水平表面上。銅柱結構880的基底側平坦表面8SS中的每一者距水平面HP可能相較於所述至少一個表面安裝晶粒850的最遠端表面距水平面HP更遠。
參照圖21A及圖21B，可向複合中介層（400、500）與封裝基底200之間的間隙中施加底部填充膠材料。底部填充膠材料可包括此項技術中已知的任何底部填充膠材料。底部填充膠材料部分可在複合中介層（400、500）與封裝基底200之間的間隙中形成於銅柱結構880的陣列、中介層側焊料材料部分870的陣列及基底側焊料材料部分890的陣列周圍。此底部填充膠材料部分形成於複合中介層（400、500）與封裝基底200之間，且因此，在本文中被稱為中介層-封裝底部填充膠材料部分892或者IP底部填充膠材料部分892。IP底部填充膠材料部分892可在側向上環繞銅柱結構880的陣列，且可接觸封裝基底200的第一水平表面及複合中介層（400、500）的面對封裝基底200的水平表面。在一實施例中，銅柱結構880的每一側壁與IP底部填充膠材料部分892接觸。
可使用例如黏合劑層293將加強環294貼合至模製化合物晶粒框架760（即，MC晶粒框架760）的在實體上暴露出的表面。
參照圖22A，可提供包括印刷電路板（printed circuit board，PCB）基底110及PCB接合接墊180的PCB 100。PCB 100包括位於PCB基底110的至少一個側上的印刷電路系統（未示出）。可形成焊接接頭190的陣列，以將板側接合接墊248的陣列接合至PCB接合接墊180的陣列。可通過在板側接合接墊248的陣列與PCB接合接墊180的陣列之間設置焊料球的陣列且通過對焊料球的陣列進行回流來形成焊接接頭190。可通過施加底部填充膠材料且使底部填充膠材料成形而在焊接接頭190周圍形成附加底部填充膠材料部分，所述附加底部填充膠材料部分在本文中被稱為板-基底底部填充膠材料部分192或BS底部填充膠材料部分192。封裝基底200通過焊接接頭190的陣列貼合至PCB 100。
參照圖22B，示出第一示例性結構的第一替代配置。第一替代配置與其中封裝基底200具有較複合中介層（400、500）小的側向尺寸的實施例對應。一般而言，不存在對複合中介層（400、500）與封裝基底200的相對尺寸的限制。
參照圖22C，示出第一示例性結構的第二替代配置。第二替代配置與其中封裝基底200具有與複合中介層（400、500）相同的一組側向尺寸的實施例對應。在此實施例中，複合中介層（400、500）的側壁可與封裝基底200的側壁在垂直方向上重合。
一般而言，可通過焊接接頭190的陣列將印刷電路板100接合至封裝基底200。附加底部填充膠材料部分（例如板-基底底部填充膠材料部分192）可位於印刷電路板100與封裝基底200之間且可在側向上環繞焊接接頭190。
參照圖23，示出根據本揭露第二實施例的第二示例性結構，第二示例性結構可與圖7中所示的第一示例性結構相同。每一複合中介層（400、500）構成包括中介層接合接墊588的製程中結構。
參照圖24，可在通過第一黏合劑層311將重構晶圓貼合至第一載體基底310的同時實行圖13A、圖13B、圖14A及圖14B所示處理步驟。在一實施例中，複合中介層（400、500）包括第一中介層接合接墊588A及第二中介層接合接墊588B。如上所述，可通過第二中介層側焊料材料部分870B的相應陣列將至少一個表面安裝晶粒850接合至第二中介層接合接墊588B。
參照圖25，可通過實行圖15A至圖15D所示處理步驟而在轉移晶圓390上形成銅柱結構880。隨後，可對圖16所示處理步驟加以必要的修正來實行，以將銅柱結構880接合至第一中介層側焊料材料部分870A。具體而言，將圖8所示處理步驟中所提供的位於第一載體晶圓310上的重構晶圓用於第二實施例中，以代替圖13A、圖13B、圖14A及圖14B所示處理步驟中所提供的重構晶圓。舉例而言，可在轉移晶圓390、黏合劑層391及銅柱結構880的總成之上設置包括複合中介層（400、500）的陣列的製程中結構。可將總成與重構晶圓對準，使得每一銅柱結構880面對相應的第一中介層接合接墊588A。可使總成與重構晶圓彼此進行接觸。銅柱結構880接觸第一中介層側焊料材料部分870A，或者位於第一中介層側焊料材料部分870A的回流距離內。在一實施例中，每一第二中介層接合接墊588B可位於銅柱結構880的相應陣列內的相應開口的區域內。
可實行回流製程以對第一中介層側焊料材料部分870A進行回流。將銅柱結構880接合至第一中介層側焊料材料部分870A中的相應一者。銅柱結構880中的每一者可具有接合至第一中介層側焊料材料部分870A中的相應一者的端部表面。
一般而言，可使用相應的一組第一中介層側焊料材料部分870A將單位區域UA內的銅柱結構880的每一陣列接合至複合中介層（400、500）內的一組第一中介層接合接墊588A。銅柱結構880中的每一者具有相應的水平橫截面形狀，所述相應的水平橫截面形狀在沿著與重構晶圓的上面定位有中介層接合接墊588的水平表面垂直的垂直方向進行平移時不變。可通過相應的第一中介層側焊料材料部分870A將銅柱結構880中的每一者接合至相應的第一中介層接合接墊588A。銅柱結構880中的每一者可具有面對相應的複合中介層（400、500）的相應的中介層側平坦表面。銅柱結構880的中介層側平坦表面可與第一中介層側焊料材料部分870A直接接觸。在一實施例中，中介層接合接墊588中的每一者可位於複合中介層（400、500）的位於水平面中的水平表面上。在一實施例中，銅柱結構880的陣列內的每一銅柱結構880可具有較所述至少一個表面安裝晶粒850的最大厚度大的高度。
參照圖26及圖27，可實行圖17A及圖17B所示處理步驟，以將轉移晶圓390自第二示例性結構的重構晶圓分離。可移除黏合劑層391，且可實行合適的清潔製程。
參照圖28，可將基底側焊料材料部分890貼合至銅柱結構880。在替代製程中，可將基底側焊料材料部分890施加至位於隨後將接合至相應的複合中介層（400、500）的封裝基底上的基底接合接墊。在此實施例中，可省略圖28所示處理步驟。
參照圖29，可將第一載體晶圓310自重構晶圓分離。在其中第一載體晶圓310包含光學透明材料且第一黏合劑層311包含光熱轉換材料的實施例中，可使用穿過第一載體晶圓310的照射來對第三載體晶圓330進行分離。在其中第一黏合劑層311包含可熱分解的黏合劑材料的實施例中，可使用退火製程或雷射照射來對第一載體晶圓310進行分離。可實行合適的清潔製程來移除第三黏合劑層331的殘餘部分。可在實體上暴露出每一含LSI的中介層400的水平表面。
重構晶圓包括複合中介層（400、500）的二維陣列及貼合至相應的複合中介層（400、500）的銅柱結構880的陣列。可通過實行切割製程沿著切割通道對重構晶圓進行切割。切割通道與成對的相鄰單位區域之間的邊界對應。來自重構晶圓的每一切割單元包括複合中介層（400、500），銅柱結構880的相應陣列及可選的積體被動裝置850貼合至所述複合中介層（400、500）。換言之，複合中介層（400、500）的二維陣列的每一切割部分包括複合中介層（400、500）。一般而言，可將銅柱結構880的陣列貼合至包括中介層（例如複合中介層（400、500））的總成。
參照圖30，可對圖20所示處理步驟加以必要的修正來實行，以將封裝基底200貼合至銅柱結構880的陣列。因此，可使用基底側焊料材料部分890將銅柱結構880的陣列貼合至位於封裝基底200上的基底接合接墊268。在一實施例中，基底接合接墊268位於封裝基底200的面對複合中介層（400、500）的第一水平表面上。在一實施例中，可通過不在表面安裝晶粒850的區域中形成基底接合接墊268來降低所述至少一個表面安裝晶粒850與封裝基底200之間的意外碰撞的機率。在一實施例中，第一水平表面的與所述至少一個表面安裝晶粒850具有區域交疊的每一區域不具有任何接合接墊。
銅柱結構880的陣列設置於複合中介層（400、500）與封裝基底200之間。銅柱結構880中的每一者通過相應的第一中介層側焊料材料部分870A接合至位於複合中介層（400、500）上的相應的中介層接合接墊（例如相應的第一中介層接合接墊588A），且通過相應的基底側焊料材料部分890接合至位於封裝基底200上的相應的基底接合接墊268。
在一實施例中，銅柱結構880中的每一者具有面對中介層（400、500）的相應的中介層側平坦表面以及相應的基底側平坦表面8SS。中介層接合接墊588中的每一者位於複合中介層（400、500）的面對封裝基底200且位於水平面HP中的水平表面上。銅柱結構880的基底側平坦表面8SS中的每一者距水平面HP可能相較於所述至少一個表面安裝晶粒850的最遠端表面距水平面HP更遠。
參照圖31，可對圖21A及圖21B所示處理步驟加以必要的修正來實行，以形成中介層-封裝底部填充膠材料部分892（亦被稱為IP底部填充膠材料部分892）。IP底部填充膠材料部分892在側向上環繞銅柱結構880的陣列，且接觸封裝基底200的第一水平表面及複合中介層（400、500）的面對封裝基底200的水平表面。在一實施例中，銅柱結構880的每一側壁與IP底部填充膠材料部分892接觸。
可使用例如黏合劑層293將加強環294貼合至模製化合物晶粒框架760（即，MC晶粒框架760）的在實體上暴露出的表面。
參照圖32，示出扇出型封裝件900，扇出型封裝件900可隨後被貼合至第二示例性結構的複合中介層（400、500）。可例如通過在載體晶圓上形成重佈線結構920的二維陣列來形成扇出型封裝件900，載體晶圓在本文中被稱為第一重佈線載體晶圓（未示出）。每一重佈線結構920可形成於相應的單位區域內，所述相應的單位區域是重佈線結構920的二維陣列的重複的單位區域。每一重佈線結構920可包括重佈線介電層922及重佈線配線內連線924。重佈線介電層922包含相應的介電聚合物材料，例如聚醯亞胺（PI）、苯並環丁烯（BCB）或聚苯並雙噁唑（PBO）。可通過對相應的介電聚合物材料進行旋轉塗佈及乾燥來形成每一重佈線介電層922。可通過微影方法與蝕刻製程的組合來對重佈線介電層922進行圖案化。可通過以下方式來形成重佈線配線內連線924中的每一者：通過濺鍍來對金屬晶種層進行沈積；在金屬晶種層之上施加光阻層且對光阻層進行圖案化以形成穿過光阻層的開口的圖案；對金屬填充材料（例如銅、鎳或銅與鎳的堆疊）進行電鍍；移除光阻層（例如通過灰化）；以及對金屬晶種層的位於經電鍍金屬填充材料部分之間的部分進行蝕刻。每一重佈線結構920中的配線的層階（即，重佈線配線內連線924的層階）的總數目可介於1至10的範圍內。可在第一重佈線載體晶圓之上形成重佈線結構920的週期性二維陣列（例如矩形陣列）。
可將一組至少一個半導體晶粒（711、712、713）接合至每一重佈線結構920。在一實施例中，可將重佈線結構920佈置成二維週期性陣列，且可將多組至少一個半導體晶粒（711、712、713）接合至重佈線結構920作為多組所述至少一個半導體晶粒（711、712、713）的二維週期性矩形陣列。每組至少一個半導體晶粒（711、712、713）包括至少一個半導體晶粒。每組至少一個半導體晶粒（711、712、713）可包括此項技術中已知的任何一組至少一個半導體晶粒。在一實施例中，每組至少一個半導體晶粒（711、712、713）可包括多個半導體晶粒（711、712、713）。舉例而言，每組至少一個半導體晶粒（711、712、713）可包括至少一個系統晶片（SoC）晶粒701及/或至少一個記憶體晶粒（712、713）。每一SoC晶粒711可包括應用處理器晶粒、中央處理單元晶粒或圖形處理單元晶粒。在一實施例中，所述至少一個記憶體晶粒（712、713）可包括高頻寬記憶體（HBM）晶粒，所述HBM晶粒包括靜態隨機存取記憶體晶粒的垂直堆疊。在一實施例中，所述至少一個半導體晶粒（711、712、713）可包括至少一個系統晶片（SoC）晶粒711及高頻寬記憶體（HBM）晶粒，所述HBM晶粒包括靜態隨機存取記憶體（SRAM）晶粒的垂直堆疊，所述SRAM晶粒通過微凸塊內連至彼此且被環氧樹脂模製材料殼體框架在側向上環繞。
可在每一重佈線結構920上形成中介層上凸塊結構938的陣列。可向中介層上凸塊結構938施加焊料材料部分。使用焊料材料部分來提供半導體晶粒（711、712、713）與重佈線結構920（用作被稱為「扇出型中介層」的中介層）之間的接合，且在本文中被稱為晶粒-中介層接合焊料材料部分940或DIB焊料材料部分940。每一半導體晶粒（711、712、713）可包括晶粒上凸塊結構780的相應陣列。半導體晶粒（711、712、713）中的每一者可位於面朝下的位置中，使得晶粒上凸塊結構780面對DIB焊料材料部分940。可將每組至少一個半導體晶粒（711、712、713）放置於相應的一組DIB焊料材料部分940上。可使用拾取及放置設備來實行對半導體晶粒（711、712、713）的放置，使得晶粒上凸塊結構780中的每一者被放置於第一焊料材料部分940中的相應一者的頂表面上。實行回流製程以將半導體晶粒（711、712、713）貼合至重佈線結構920，重佈線結構920用作中介層（與上述複合中介層（400、500）的類型不同）且在下文中被稱為扇出型中介層920。可在每一扇出型中介層920與相應貼合的一組至少一個半導體晶粒（711、712、713）之間形成底部填充膠材料部分950。每一底部填充膠材料部分950形成於相應的一組至少一個半導體晶粒（711、712、713）與相應的扇出型中介層920之間，且在本文中被稱為晶粒-中介層底部填充膠材料部分950或DI底部填充膠材料部分950。
可向相鄰組的至少一個半導體晶粒（711、712、713）之間的間隙施加環氧樹脂模製化合物（EMC）。可對環氧樹脂模製化合物進行固化以形成環氧樹脂模製化合物基質。可將第二重佈線載體晶圓（未示出）貼合至環氧樹脂模製化合物基質的在實體上暴露出的水平表面，且可將第一重佈線載體晶圓自包括扇出型中介層920的二維陣列、多組至少一個半導體晶粒（711、712、713）的二維陣列及環氧樹脂模製化合物基質的重構晶圓分離。可在重佈線配線內連線924的在實體上暴露出的表面上形成扇出型凸塊結構928，且可在扇出型凸塊結構928上形成附加焊料材料部分。隨後使用附加焊料材料部分將扇出型中介層920接合至相應的複合中介層（400、500），且所述附加焊料材料部分在本文中被稱為中介層-中介層接合焊料材料部分990或者中介層-中介層接合（interposer-interposer-bonding，IIB）焊料材料部分990。可將第二重佈線載體晶圓自重構晶圓分離。隨後，可沿著切割通道對重構晶圓進行切割以提供扇出型封裝件900。環氧樹脂模製化合物基質的每一切割部分構成模製化合物晶粒框架910或MC晶粒框架910。
參照圖33，可將至少一個扇出型封裝件900貼合至複合中介層（400、500）、封裝基底200及接合至複合中介層（400、500）及封裝基底200的銅柱結構880的陣列的總成。舉例而言，可將中介層-中介層接合（IIB）焊料材料部分990與中介層上凸塊結構478對準，且可實行回流製程以將中介層-中介層焊料材料部分990接合至中介層上凸塊結構478。可將每一中介層-中介層焊料材料部分接合至扇出型凸塊結構928中的相應一者及中介層上凸塊結構478中的相應一者。在一實施例中，可將多個扇出型封裝件900貼合至複合中介層（400、500）。可在IIB焊料材料部分的每一陣列周圍形成底部填充膠材料部分。每一此種底部填充膠材料部分形成於扇出型中介層920與複合中介層（400、500）之間，且在本文中被稱為中介層-中介層底部填充膠材料部分992或者II底部填充膠材料部分992。
可使用例如黏合劑層293將加強環294貼合至所述至少一個扇出型封裝件900周圍的複合中介層（400、500）的頂表面的周邊。
在一實施例中，所述至少一個扇出型封裝件900中的每一者包括由相應的模製化合物晶粒框架910在側向上環繞的相應的一組一或多個半導體晶粒（711、712、713），且包括貼合至相應的一組一或多個半導體晶粒（711、712、713）的相應的扇出型中介層920。
在一實施例中，可將二或更多個扇出型封裝件900接合至複合中介層（400、500）。在一實施例中，所述二或更多個扇出型封裝件900中的每一者包括相應的一組一或多個半導體晶粒（711、712、713）及相應的扇出型中介層920。在一實施例中，將扇出型封裝件900中的每一者接合至複合中介層（400、500）。在一實施例中，複合中介層（400、500）具有較扇出型封裝件900的全部面積的總和大的面積。
參照圖34A，可對圖22所示處理步驟加以必要的修正來實行，以將印刷電路板100貼合至複合中介層（400、500）、封裝基底200、銅柱結構880的陣列及至少一個扇出型封裝件900的總成。封裝基底200可具有較複合中介層（400、500）大的側向尺寸。
參照圖34B，示出第二示例性結構的第一替代配置。第一替代配置與其中封裝基底200具有較複合中介層（400、500）小的側向尺寸的實施例對應。一般而言，不存在對複合中介層（400、500）與封裝基底200的相對尺寸的限制。
參照圖34C，示出第二示例性結構的第二替代配置。第二替代配置與其中封裝基底200具有與複合中介層（400、500）相同的一組側向尺寸的實施例對應。在此實施例中，複合中介層（400、500）的側壁可與封裝基底200的側壁在垂直方向上重合。
一般而言，第二示例性結構包括半導體結構，所述半導體結構包括：總成，包括至少一個半導體晶粒（711、712、713）及包括中介層接合接墊588的複合中介層（400、500），中介層接合接墊588包括第一中介層接合接墊588A及第二中介層接合接墊588B；封裝基底200，包括基底接合接墊268；銅柱結構880的陣列，設置於複合中介層（400、500）與封裝基底200之間；中介層側焊料材料部分870的陣列，接合至銅柱結構880中的相應一者及第一中介層接合接墊588A中的相應一者；以及基底側焊料材料部分890的陣列，接合至銅柱結構880中的相應一者及基底接合接墊268中的相應一者。
參照圖35，示出根據本揭露第三實施例的第三示例性結構，第三示例性結構可與圖28中所示的第二示例性結構相同。一般而言，可提供包括至少一個中介層（例如位於載體晶圓上的複合中介層（400、500）的二維陣列）的製程中結構。在一實施例中，製程中結構包括在重構晶圓內內連至彼此的多個複合中介層（400、500）。所述至少一個中介層中的每一者包括第一中介層接合接墊588A，且可能可選地包括第二中介層接合接墊588B。在其中提供第二中介層接合接墊588B的實施例中，可將至少一個表面安裝晶粒850貼合至第二中介層接合接墊588B。使用中介層側焊料材料部分870將銅柱結構880的陣列貼合至每一複合中介層（400、500）內的第一中介層接合接墊588A。
參照圖36，可通過銅柱結構880的陣列將封裝基底200貼合至重構晶圓。可將每一封裝基底200貼合至重構晶圓中的複合中介層（400、500）的二維陣列內的相應的複合中介層（400、500）。除了在第三示例性結構中使用的封裝基底200具有較每一複合中介層（400、500）小的面積之外，封裝基底200可與先前闡述的封裝基底200實質上相同。換言之，每一封裝基底200在平面圖中的區域完全位於配合的複合中介層（400、500）的區域內。因此，每一封裝基底200的整個周邊相對於複合中介層（400、500）的封裝基底200所貼合的周邊在側向上向內偏移。一般而言，相對於在第一示例性結構及第二示例性結構中使用的封裝基底200中的金屬配線，在第三示例性結構中使用的封裝基底200中的金屬配線可以更小的尺寸形成。
可使用相應的一組基底側焊料材料部分890將重構晶圓的單位區域內的銅柱結構880的每一陣列貼合至位於相應的封裝基底200上的基底接合接墊268。對於複合中介層（400、500）與封裝基底200的每一總成，基底接合接墊268位於封裝基底200的面對複合中介層（400、500）的第一水平表面上。在一實施例中，可通過不在表面安裝晶粒850的區域中形成基底接合接墊268來降低所述至少一個表面安裝晶粒850與封裝基底200之間的意外碰撞的機率。在一實施例中，第一水平表面的與所述至少一個表面安裝晶粒850具有區域交疊的每一區域不具有任何接合接墊。
銅柱結構880的每一陣列設置於相應的複合中介層（400、500）與相應的封裝基底200之間。銅柱結構880中的每一者通過相應的第一中介層側焊料材料部分870A接合至位於複合中介層（400、500）上的相應的中介層接合接墊（例如相應的第一中介層接合接墊588A），且通過相應的基底側焊料材料部分890接合至位於封裝基底200上的相應的基底接合接墊268。
在一實施例中，銅柱結構880中的每一者具有面對中介層（400、500）的相應的中介層側平坦表面以及相應的基底側平坦表面8SS。中介層接合接墊588中的每一者位於複合中介層（400、500）的面對封裝基底200且位於水平面HP中的水平表面上。銅柱結構880的基底側平坦表面8SS中的每一者距水平面HP可能相較於所述至少一個表面安裝晶粒850的最遠端表面距水平面HP更遠。
參照圖37且根據本揭露的態樣，可向配合的成對相應的複合中介層（400、500）與相應的封裝基底200之間的間隙、以及成對的相鄰封裝基底200之間的間隙施加模製化合物（例如環氧樹脂模製化合物）。模製化合物可在側向上環繞並接觸銅柱結構880、中介層側焊料材料部分870、基底側焊料材料部分890、每一複合中介層（400、500）的上面定位有中介層接合接墊588的水平表面、以及封裝基底200的上面定位有基底接合接墊268的第一水平表面。
可對模製化合物進行硬化（即固化）以提供具有足夠硬度及機械強度的介電材料部分。模製化合物可包括環氧樹脂、硬化劑、矽石（作為填料材料）及其他添加劑。在此處理步驟中施加的模製化合物可使用可用於上述模製化合物中介層框架460的任何模製化合物材料。可在固化溫度下對模製化合物進行固化，以形成模製化合物（MC）封裝基質232L，模製化合物（MC）封裝基質232L在側向上環繞並嵌置接合至複合中介層（400、500）的二維陣列的封裝基底200中的每一者。模製化合物（MC）封裝基質232L包括模製化合物框架的二維陣列。模製化合物框架在側向上環繞並嵌置相應的封裝基底200且在側向上鄰接至彼此。模製化合物框架在本文中被稱為模製化合物封裝框架。每一模製化合物封裝框架是模製化合物封裝基質232L的位於相應單位區域內的一部分。
可通過平坦化製程移除上覆於包括板側接合接墊248的頂表面的水平面上的模製化合物封裝基質232L的部分。舉例而言，可使用化學機械平坦化來移除上覆於水平面上的模製化合物封裝基質232L的部分。可選地，可實行凹陷蝕刻以使模製化合物封裝基質232L的表面部分凹陷，使得在實體上暴露出每一封裝基底200的背側水平表面（即第二水平表面）。
參照圖38，可將第一載體晶圓310自重構晶圓分離。在其中第一載體晶圓310包含光學透明材料且第一黏合劑層311包含光熱轉換材料的實施例中，可使用穿過第一載體晶圓310的照射來對第一載體晶圓310進行分離。在其中第一黏合劑層311包含可熱分解的黏合劑材料的實施例中，可使用退火製程或雷射照射來對第一載體晶圓310進行分離。可實行合適的清潔製程來移除第一黏合劑層311的殘餘部分。可在實體上暴露出複合中介層（400、500）的中介層上凸塊結構478。經分離的重構晶圓包括複合中介層（400、500）的二維陣列、包括模製化合物封裝框架的二維陣列的模製化合物封裝基質232L、以及在相應的一對複合中介層（400、500）與封裝基底200之間提供電性連接的多組銅柱結構880的二維陣列。可將每組銅柱結構880佈置成銅柱結構880的陣列。
可通過實行切割製程沿著切割通道對重構晶圓（現在包括在自第一載體基底310分離之後的模製化合物封裝基質232L）進行切割。切割通道與成對的相鄰單位區域之間的邊界對應。來自重構晶圓的每一切割單元包括複合中介層（400、500）、封裝基底200、模製化合物封裝框架232、以及在垂直方向上延伸穿過模製化合物封裝框架232（其是在側向上環繞並嵌置封裝基底200的模製化合物框架）並接觸模製化合物封裝框架232的銅柱結構880的陣列的總成。在每一總成內，封裝基底200被模製化合物封裝框架232在側向上環繞，且具有較複合中介層（400、500）小的面積。模製化合物封裝框架232與複合中介層（400、500）在每一總成內可具有相同的面積。模製化合物封裝框架232的每一側壁可與複合中介層（400、500）的相應側壁在垂直方向上重合。
參照圖39，可對圖33所示處理步驟加以必要修正來實行，以將至少一個扇出型封裝件900貼合至複合中介層（400、500）、封裝基底200、模製化合物封裝框架232、以及接合至複合中介層（400、500）及封裝基底200的銅柱結構880的陣列的總成。舉例而言，可將位於每一扇出型封裝件900上的中介層-中介層接合（IIB）焊料材料部分990與複合中介層（400、500）的中介層上凸塊結構478對準，且可實行回流製程以將中介層-中介層焊料材料部分990接合至中介層上凸塊結構478。可將每一中介層-中介層焊料材料部分接合至扇出型凸塊結構928中的相應一者及中介層上凸塊結構478中的相應一者。在一實施例中，可將多個扇出型封裝件900貼合至複合中介層（400、500）。可在IIB焊料材料部分的每一陣列周圍形成底部填充膠材料部分。每一此種底部填充膠材料部分形成於扇出型中介層920與複合中介層（400、500）之間，且在本文中被稱為中介層-中介層底部填充膠材料部分992或者II底部填充膠材料部分992。
可使用例如黏合劑層293將加強環294貼合至所述至少一個扇出型封裝件900周圍的複合中介層（400、500）的頂表面的周邊。
在一實施例中，所述至少一個扇出型封裝件900中的每一者包括由相應的模製化合物晶粒框架910在側向上環繞的相應的一組一或多個半導體晶粒（711、712、713），且包括貼合至相應的一組一或多個半導體晶粒（711、712、713）的相應的扇出型中介層920。
在一實施例中，可將二或更多個扇出型封裝件900接合至複合中介層（400、500）。在一實施例中，所述二或更多個扇出型封裝件900中的每一者包括相應的一組一或多個半導體晶粒（711、712、713）及相應的扇出型中介層920。在一實施例中，將扇出型封裝件900中的每一者接合至複合中介層（400、500）。在一實施例中，複合中介層（400、500）具有較扇出型封裝件900的全部面積的總和大的面積。
參照圖40，可對圖34所示處理步驟加以必要的修正來實行，以將印刷電路板100貼合至複合中介層（400、500）、封裝基底200、模製化合物封裝框架232、銅柱結構880的陣列、以及至少一個扇出型封裝件900的總成。
第三示例性結構包括半導體結構，所述半導體結構包括：總成，包括至少一個半導體晶粒（711、712、713）及包括中介層接合接墊588的複合中介層（400、500），中介層接合接墊588包括第一中介層接合接墊588A及第二中介層接合接墊588B；封裝基底200，包括基底接合接墊268；銅柱結構880的陣列，設置於複合中介層（400、500）與封裝基底200之間；中介層側焊料材料部分870的陣列，接合至銅柱結構880中的相應一者及第一中介層接合接墊588A中的相應一者；以及基底側焊料材料部分890的陣列，接合至銅柱結構880中的相應一者及基底接合接墊268中的相應一者。
參照圖41，流程圖示出根據本揭露實施例的用於形成半導體結構的步驟。
參照步驟4110及圖1A至圖14B、圖23、圖24及圖35，提供包括中介層（例如複合中介層（400、500））的製程中結構。中介層（例如複合中介層（400、500））包括第一中介層接合接墊588A。
參照步驟4120及圖15A至圖16、圖25及圖35，使用中介層側焊料材料部分870將銅柱結構880的陣列接合至第一中介層接合接墊588A。
參照步驟4130及圖17A至圖22、圖26至圖34及圖36至圖40，通過使用基底側焊料材料部分890將銅柱結構880的陣列接合至位於封裝基底200上的基底接合接墊268而將封裝基底200貼合至銅柱結構880的陣列。
參照所有圖式且根據本揭露的各種實施例，提供一種半導體結構，所述半導體結構包括：總成，包括至少一個半導體晶粒{（701、702、703、704、705、706）或（711、712、713）}及包括中介層接合接墊588的中介層（400、500）；封裝基底200，包括基底接合接墊268；以及銅柱結構880的陣列，設置於中介層（400、500）與封裝基底200之間，其中銅柱結構880中的每一者被接合至位於中介層（400、500）上的相應的中介層接合接墊588及位於封裝基底200上的相應的基底接合接墊268。
根據本揭露的另一態樣，提供一種半導體結構，所述半導體結構包括：總成，包括至少一個半導體晶粒{（701、702、703、704、705、706）或（711、712、713）}及包括中介層接合接墊588的中介層（400、500），中介層接合接墊588包括第一中介層接合接墊588A及第二中介層接合接墊588B；封裝基底200，包括基底接合接墊268；銅柱結構880的陣列，設置於中介層（400、500）與封裝基底200之間；中介層側焊料材料部分870的陣列，接合至銅柱結構880中的相應一者及第一中介層接合接墊588A中的相應一者；以及基底側焊料材料部分890的陣列，接合至銅柱結構880中的相應一者及基底接合接墊268中的相應一者。
本揭露的各種實施例可用於在中介層（其可為任何中介層，且可為或者可不為複合中介層（400、500））與封裝基底200之間提供銅柱結構880的陣列。銅柱結構880的陣列會增大中介層與封裝基底200之間的垂直間距，同時用作對中介層與封裝基底200進行電性連接的導電路徑。中介層與封裝基底200之間增大的垂直間距可有利地用於將至少一個表面安裝晶粒850貼合至中介層的背側（即，面對封裝基底200的側）。此外，增大的垂直間距有利於底部填充膠材料或模製化合物材料的注入，以有利於緊湊封裝結構的製造。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，該些等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、代替及變更。
100:印刷電路板（PCB） 110:PCB基底 180:PCB接合接墊 190:焊接接頭 192:板-基底底部填充膠材料部分/BS底部填充膠材料部分 200:封裝基底 210:芯體基底 214:芯體穿孔結構 232:模製化合物（MC）封裝框架 232L:模製化合物封裝基質 240:板側表面層狀電路（SLC） 242:板側絕緣層 244:板側配線內連線 248:板側接合接墊 260:晶片側表面層狀電路（SLC） 262:晶片側絕緣層 264:晶片側配線內連線 268:基底接合接墊 293:黏合劑層 294:加強環 310:第一載體晶圓/第一載體基底 311:第一黏合劑層/黏合劑層 320:第二載體晶圓 321:第二黏合劑層 330:第三載體晶圓 331:第三黏合劑層 390:轉移晶圓 391:黏合劑層 397:犧牲基質層 400:複合中介層/扇出型封裝件/含LSI的中介層/含局部矽內連線的中介層/中介層 405:局部矽內連線橋（LSI橋）/橋晶粒 408:微凸塊接合結構 410:矽基底 412:介電襯墊 414:矽穿孔結構 415:半導體晶粒 420:背側介電材料層 435:LSI微凸塊結構/微凸塊結構 438:焊料材料部分 450:介電材料層 460:模製化合物（MC）中介層框架 470:晶粒側重佈線結構 472:晶粒側重佈線介電層 474:晶粒側重佈線配線內連線 475:微凸塊結構 478、938:中介層上凸塊結構 480:金屬內連線結構 486:積體扇出型（InFO）穿孔結構/TIV結構 490:底部填充膠材料層 498:中介層間微凸塊接合結構 500:有機中介層/扇出型封裝件/複合中介層/中介層 500’:製程中封裝側重佈線結構 560:第一封裝側重佈線介電層/封裝側重佈線介電層 562:第二封裝側重佈線介電層/封裝側重佈線介電層 580:第一封裝側重佈線配線內連線/封裝側重佈線配線內連線 582:第二封裝側重佈線配線內連線/封裝側重佈線配線內連線 588:中介層接合接墊 588A:第一中介層接合接墊 588B:第二中介層接合接墊 701、702:半導體晶粒/扇出型封裝件/系統晶片（SoC）晶粒 703、704:半導體晶粒/扇出型封裝件/記憶體晶粒 705、706:半導體晶粒/表面安裝晶粒/扇出型封裝件 711:半導體晶粒/系統晶片（SoC）晶粒 712、713:半導體晶粒/記憶體晶粒 760:扇出型封裝件/半導體晶粒/模製化合物晶粒框架/MC晶粒框架 760M:晶粒層階MC基質 780、788:晶粒上凸塊結構 790:晶粒中介層接合（DIB）焊料材料部分/扇出型封裝件 792:晶粒側底部填充膠材料部分/扇出型封裝件 800:扇出型封裝件 850:表面安裝晶粒/積體被動裝置 870:中介層側焊料材料部分 870A:第一中介層側焊料材料部分 870B:第二中介層側焊料材料部分 880:銅柱結構 881L:銅晶種層 890:基底側焊料材料部分 892:中介層-封裝底部填充膠材料部分/IP底部填充膠材料部分 8SS:基底側平坦表面 900:扇出型封裝件 910:模製化合物晶粒框架/MC晶粒框架 920:重佈線結構/扇出型中介層 922:重佈線介電層 924:重佈線配線內連線 928:扇出型凸塊結構 940:晶粒-中介層接合焊料材料部分/DIB焊料材料部分/第一焊料材料部分 950:底部填充膠材料部分/晶粒-中介層底部填充膠材料部分/DI底部填充膠材料部分 990:中介層-中介層接合焊料材料部分/IIB焊料材料部分 992:中介層-中介層底部填充膠材料部分/II底部填充膠材料部分 4110、4120、4130:步驟 B-B’、HP:水平面 UA:單位區域
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1是根據本揭露第一實施例的在第一載體基底之上形成晶粒側重佈線結構之後的第一示例性結構的垂直剖視圖。 圖2是根據本揭露第一實施例的在形成積體扇出型穿孔結構（（through-integrated-fan-out-via，TIV）結構）之後的第一示例性結構的垂直剖視圖。 圖3是隨後可被整合至第一示例性結構中的示例性局部矽內連線（local silicon interconnect，LSI）橋的垂直剖視圖。 圖4是根據本揭露第一實施例的在將LSI橋貼合至晶粒側重佈線結構之後的第一示例性結構的垂直剖視圖。 圖5是根據本揭露第一實施例的在形成模製化合物中介層框架之後的第一示例性結構的垂直剖視圖。 圖6是根據本揭露第一實施例的在對附加重佈線結構進行貼合之後的第一示例性結構的垂直剖視圖。 圖7是根據本揭露第一實施例的在形成包括含LSI的中介層與有機中介層的堆疊的複合中介層之後的第一示例性結構的垂直剖視圖。 圖8是根據本揭露第一實施例的在將第二載體晶圓貼合至複合中介層之後的第一示例性結構的垂直剖視圖。 圖9是根據本揭露第一實施例的在對第一載體晶圓進行分離之後的第一示例性結構的垂直剖視圖。 圖10是根據本揭露第一實施例的在將半導體晶粒貼合至複合中介層之後的第一示例性結構的垂直剖視圖。 圖11是根據本揭露第一實施例的在形成模製化合物層之後的第一示例性結構的垂直剖視圖。 圖12是根據本揭露第一實施例的在對第三載體晶圓進行貼合及對第二載體晶圓進行分離之後的第一示例性結構的垂直剖視圖。 圖13A是根據本揭露實施例的在將中介層側焊料材料部分貼合至中介層接合接墊且將表面安裝晶粒貼合至中介層側焊料材料部分的子集之後的第一示例性結構的垂直剖視圖。 圖13B是圖13A所示第一示例性結構的自上而下視圖。 圖14A是圖13A所示第一示例性結構的單位區域的放大視圖。 圖14B是圖14A所示第一示例性結構的自上而下視圖。 圖15A至圖15C是在轉移晶圓上面形成銅柱結構的陣列期間的轉移晶圓的連續垂直剖視圖。 圖15D是在圖15C所示處理步驟處的具有銅柱結構的陣列的轉移晶圓的自上而下視圖。 圖16是根據本揭露第一實施例的在將位於轉移基底上的銅柱結構接合至重構晶圓之後的第一示例性結構的垂直剖視圖。 圖17A是根據本揭露第一實施例的在移除轉移晶圓之後的第一示例性結構的垂直剖視圖。 圖17B是圖17A所示第一示例性結構的單位區域的放大視圖的垂直剖視圖。 圖18A是根據本揭露第一實施例的在將基底側焊料材料部分貼合至銅柱結構之後的第一示例性結構的垂直剖視圖。 圖18B是圖18A所示第一示例性結構的單位區域的放大視圖的垂直剖視圖。 圖18C是圖18B所示第一示例性結構的單位區域的自上而下視圖。 圖19是根據本揭露第一實施例的在形成通過對第三載體基底進行分離且對重構晶圓進行切割而獲得的扇出型封裝件之後的第一示例性結構的垂直剖視圖。 圖20是根據本揭露第一實施例的在將封裝基底貼合至扇出型封裝件之後的第一示例性結構的垂直剖視圖。 圖21A是根據本揭露第一實施例的在形成中介層-封裝底部填充膠材料部分且對加強環進行貼合之後的第一示例性結構的垂直剖視圖。 圖21B是沿著圖21A所示水平面B-B’的示例性結構的水平剖視圖。 圖22A是根據本揭露第一實施例的在將封裝基底貼合至印刷電路板之後的第一示例性結構的垂直剖視圖。 圖22B是根據本揭露第一實施例的在將封裝基底貼合至印刷電路板之後的第一示例性結構的第一替代配置的垂直剖視圖。 圖22C是根據本揭露第一實施例的在將封裝基底貼合至印刷電路板之後的第一示例性結構的第二替代配置的垂直剖視圖。 圖23是根據本揭露第二實施例的在重構晶圓上形成有機中介層之後的第二示例性結構的垂直剖視圖。 圖24是根據本揭露實施例的在將中介層側焊料材料部分貼合至中介層接合接墊且將表面安裝晶粒貼合至中介層側焊料材料部分的子集之後的第二示例性結構的垂直剖視圖。 圖25是根據本揭露第二實施例的在將位於轉移基底上的銅柱結構接合至重構晶圓之後的第二示例性結構的垂直剖視圖。 圖26是根據本揭露第二實施例的在移除轉移晶圓之後的第二示例性結構的垂直剖視圖。 圖27是圖26所示第二示例性結構的單位區域的放大視圖的垂直剖視圖。 圖28是根據本揭露第二實施例的在將基底側焊料材料部分貼合至銅柱結構之後的第二示例性結構的垂直剖視圖。 圖29是根據本揭露第二實施例的在形成通過對第一載體基底進行分離且對重構晶圓進行切割而獲得的複合中介層之後的第二示例性結構的垂直剖視圖。 圖30是根據本揭露第二實施例的在將封裝基底貼合至扇出型封裝件之後的第二示例性結構的垂直剖視圖。 圖31是根據本揭露第二實施例的在形成中介層-封裝底部填充膠材料部分且對加強環進行貼合之後的第二示例性結構的垂直剖視圖。 圖32是根據本揭露第二實施例的隨後將被貼合至第二示例性結構的複合中介層的扇出型封裝件的垂直剖視圖。 圖33是根據本揭露第二實施例的在將扇出型封裝件及加強環貼合至複合中介層之後的第二示例性結構的垂直剖視圖。 圖34A是根據本揭露第二實施例的在將封裝基底貼合至印刷電路板之後的第二示例性結構的垂直剖視圖。 圖34B是根據本揭露第二實施例的在將封裝基底貼合至印刷電路板之後的第二示例性結構的第一替代配置的垂直剖視圖。 圖34C是根據本揭露第二實施例的在將封裝基底貼合至印刷電路板之後的第二示例性結構的第二替代配置的垂直剖視圖。 圖35是根據本揭露第三實施例的在將基底側焊料材料部分貼合至銅柱結構之後的第三示例性結構的垂直剖視圖。 圖36是根據本揭露第三實施例的在將封裝基底貼合至重構晶圓的相應的單位區域中的每一複合中介層之後的第三示例性結構的垂直剖視圖。 圖37是根據本揭露第三實施例的在封裝基底周圍形成模製化合物層之後的第三示例性結構的垂直剖視圖。 圖38是根據本揭露第三實施例的在形成通過對第一載體基底進行分離且對重構晶圓進行切割而獲得的中介層-基底總成之後的第三示例性結構的垂直剖視圖。 圖39是根據本揭露第三實施例的在將扇出型封裝件及加強環貼合至複合中介層之後的第三示例性結構的垂直剖視圖。 圖40是根據本揭露第三實施例的在將封裝基底貼合至印刷電路板之後的第三示例性結構的垂直剖視圖。 圖41是示出根據本揭露實施例的用於形成示例性結構的步驟的流程圖。
100:印刷電路板(PCB)
110:PCB基底
180:PCB接合接墊
190:焊接接頭
192:板-基底底部填充膠材料部分/BS底部填充膠材料部分
200:封裝基底
210:芯體基底
214:芯體穿孔結構
232:模製化合物(MC)封裝框架
240:板側表面層狀電路(SLC)
242:板側絕緣層
244:板側配線內連線
248:板側接合接墊
260:晶片側表面層狀電路(SLC)
262:晶片側絕緣層
264:晶片側配線內連線
268:基底接合接墊
293:黏合劑層
294:加強環
400:複合中介層/扇出型封裝件/含LSI的中介層/含局部矽內連線的中介層/中介層
405:局部矽內連線橋(LSI橋)/橋晶粒
415:半導體晶粒
460:模製化合物(MC)中介層框架
472:晶粒側重佈線介電層
474:晶粒側重佈線配線內連線
478:中介層上凸塊結構
486:積體扇出型(InFO)穿孔結構/TIV結構
490:底部填充膠材料層
498:中介層間微凸塊接合結構
500:有機中介層/扇出型封裝件/複合中介層/中介層
560:第一封裝側重佈線介電層/封裝側重佈線介電層
562:第二封裝側重佈線介電層/封裝側重佈線介電層
580:第一封裝側重佈線配線內連線/封裝側重佈線配線內連線
582:第二封裝側重佈線配線內連線/封裝側重佈線配線內連線
588:中介層接合接墊
588A:第一中介層接合接墊
588B:第二中介層接合接墊
711:半導體晶粒/系統晶片(SoC)晶粒
712、713:半導體晶粒/記憶體晶粒
850:表面安裝晶粒/積體被動裝置
870:中介層側焊料材料部分
880:銅柱結構
890:基底側焊料材料部分
900:扇出型封裝件
910:模製化合物晶粒框架/MC晶粒框架
920:重佈線結構/扇出型中介層
928:扇出型凸塊結構
950:底部填充膠材料部分/晶粒-中介層底部填充膠材料部分/DI底部填充膠材料部分
990:中介層-中介層接合焊料材料部分/IIB焊料材料部分
992:中介層-中介層底部填充膠材料部分/II底部填充膠材料部分

Claims (20)

  1. 一種半導體結構，包括： 總成，包括至少一個半導體晶粒及包括中介層接合接墊的中介層； 封裝基底，包括基底接合接墊；以及 銅柱結構的陣列，設置於所述中介層與所述封裝基底之間，其中所述銅柱結構中的每一者接合至所述中介層上的相應的中介層接合接墊以及所述封裝基底上的相應的基底接合接墊。
  2. 如請求項1所述的半導體結構，其中所述銅柱結構中的每一者具有相應的水平橫截面形狀，所述相應的水平橫截面形狀在沿著與所述封裝基底的上面定位有所述基底接合接墊的水平表面垂直的垂直方向進行平移時不變。
  3. 如請求項1所述的半導體結構，其中所述銅柱結構中的每一者通過相應的中介層側焊料材料部分接合至所述相應的中介層接合接墊。
  4. 如請求項1所述的半導體結構，其中所述銅柱結構中的每一者通過相應的基底側焊料材料部分接合至所述相應的基底接合接墊。
  5. 如請求項1所述的半導體結構，更包括至少一個表面安裝晶粒，所述至少一個表面安裝晶粒接合至所述中介層且位於所述中介層與所述封裝基底之間。
  6. 如請求項5所述的半導體結構，其中每一個表面安裝晶粒通過中介層側焊料材料部分的相應陣列接合至位於所述中介層上的相應的一組附加中介層接合接墊。
  7. 如請求項5所述的半導體結構，其中所述銅柱結構的所述陣列內的每一銅柱結構的高度大於所述至少一個表面安裝晶粒的最大厚度。
  8. 如請求項5所述的半導體結構，其中： 所述銅柱結構中的每一者具有面對所述中介層的相應的中介層側平坦表面及相應的基底側平坦表面； 所述中介層接合接墊中的每一者位於所述中介層的面對所述封裝基底的水平表面上且位於水平面中；且 所述基底側平坦表面中的每一者距所述水平面相較於所述至少一個表面安裝晶粒的最遠端表面距所述水平面更遠。
  9. 如請求項5所述的半導體結構，其中： 所述基底接合接墊位於所述封裝基底的面對所述中介層的第一水平表面上；且 所述第一水平表面的與所述至少一個表面安裝晶粒具有區域交疊的每一區域不具有任何接合接墊。
  10. 如請求項1所述的半導體結構，更包括底部填充膠材料部分，所述底部填充膠材料部分在側向上環繞所述銅柱結構的所述陣列，接觸所述封裝基底的第一水平表面且接觸所述中介層的面對所述封裝基底的水平表面，其中所述銅柱結構的每一側壁與所述底部填充膠材料部分接觸。
  11. 一種半導體結構，包括： 總成，包括至少一個半導體晶粒及包括中介層接合接墊的中介層，所述中介層接合接墊包括第一中介層接合接墊及第二中介層接合接墊； 封裝基底，包括基底接合接墊； 銅柱結構的陣列，設置於所述中介層與所述封裝基底之間； 中介層側焊料材料部分的陣列，接合至所述銅柱結構中的相應一者及所述第一中介層接合接墊中的相應一者；以及 基底側焊料材料部分的陣列，接合至所述銅柱結構中的所述相應一者及所述基底接合接墊中的相應一者。
  12. 如請求項11所述的半導體結構，更包括： 附加中介層接合接墊，位於所述銅柱結構的所述陣列內的開口的區域內；以及 表面安裝晶粒，位於所述中介層與所述封裝基底之間且通過附加中介層側焊料材料部分接合至所述第二中介層接合接墊。
  13. 如請求項11所述的半導體結構，其中： 所述總成包括扇出型封裝件，所述扇出型封裝件含有由模製化合物晶粒框架包封且通過微凸塊的相應陣列貼合至所述中介層的多個半導體晶粒；且 所述模製化合物晶粒框架的每一側壁與所述中介層的相應側壁在垂直方向上重合。
  14. 如請求項11所述的半導體結構，其中： 所述總成包括接合至所述中介層的二或更多個扇出型封裝件； 所述二或更多個扇出型封裝件中的每一者包括相應的一組一或多個半導體晶粒及相應的扇出型中介層； 所述二或更多個扇出型封裝件中的每一者接合至所述中介層；且 所述中介層具有較所述二或更多個扇出型封裝件的全部面積的總和大的面積。
  15. 如請求項11所述的半導體結構，其中： 所述封裝基底被模製化合物晶粒框架在側向上環繞且具有較所述中介層小的面積；且 所述模製化合物晶粒框架的每一側壁與所述中介層的相應側壁在垂直方向上重合。
  16. 一種形成半導體結構的方法，包括： 提供包括中介層的製程中結構，其中所述中介層包括第一中介層接合接墊； 使用中介層側焊料材料部分將銅柱結構的陣列接合至所述第一中介層接合接墊；以及 通過使用基底側焊料材料部分將所述銅柱結構的所述陣列接合至位於封裝基底上的基底接合接墊而將所述封裝基底貼合至所述銅柱結構的所述陣列。
  17. 如請求項16所述的形成半導體結構的方法，其中： 所述中介層包括第二中介層接合接墊；且 所述方法包括將表面安裝晶粒貼合至所述第二中介層接合接墊。
  18. 如請求項16所述的形成半導體結構的方法，其中： 所述製程中結構包括扇出型封裝件，所述扇出型封裝件包括所述中介層及多個半導體晶粒，所述多個半導體晶粒接合至所述中介層且被模製化合物晶粒框架在側向上環繞；且 所述方法包括在所述銅柱結構的所述陣列周圍形成底部填充膠材料部分。
  19. 如請求項16所述的形成半導體結構的方法，更包括： 在所述銅柱結構的所述陣列周圍形成底部填充膠材料部分；以及 將至少一個扇出型封裝件貼合至所述中介層，其中所述至少一個扇出型封裝件中的每一者包括被相應的模製化合物晶粒框架在側向上環繞的相應的一組一或多個半導體晶粒及貼合至所述相應的一組一或多個半導體晶粒的相應的扇出型中介層。
  20. 如請求項16所述的形成半導體結構的方法，其中： 所述製程中結構包括在重構晶圓內彼此連接的多個中介層；且 所述方法包括： 在所述封裝基底周圍施加模製化合物且對所述重構晶圓及所述模製化合物進行切割，其中所述重構晶圓及所述模製化合物的所切割部分包括包含所述中介層、所述封裝基底及模製化合物框架的總成；以及 將至少一個半導體晶粒或包括一或多個半導體晶粒的至少一個半導體封裝貼合至所述中介層。
TW112100863A 2022-03-23 2023-01-09 包括銅柱陣列的半導體結構及其形成方法 TWI845116B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263322873P 2022-03-23 2022-03-23
US63/322,873 2022-03-23
US17/737,298 2022-05-05
US17/737,298 US20230307330A1 (en) 2022-03-23 2022-05-05 Package structure including an array of copper pillars and methods of forming the same

Publications (2)

Publication Number Publication Date
TW202339029A true TW202339029A (zh) 2023-10-01
TWI845116B TWI845116B (zh) 2024-06-11

Family

ID=

Also Published As

Publication number Publication date
US20230307330A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US10720409B2 (en) Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
US11901258B2 (en) Iintegrated fan-out packages with embedded heat dissipation structure
US11189603B2 (en) Semiconductor packages and methods of forming same
TWI832448B (zh) 半導體裝置及其製造方法
JP7116380B2 (ja) チップを相互接続する構造を含む基板、電子デバイス、およびその製作する方法
US11450628B2 (en) Package structure including a solenoid inductor laterally aside a die and method of fabricating the same
TW201537679A (zh) 半導體封裝件與其形成方法
TW202133376A (zh) 半導體封裝及其製造方法
US20230069031A1 (en) Semiconductor Package and Method
TW202109821A (zh) 封裝結構
KR20210134211A (ko) 반도체 패키지 및 그 제조 방법
US11935761B2 (en) Semiconductor package and method of forming thereof
TW202201583A (zh) 封裝結構的製造方法
US20230307330A1 (en) Package structure including an array of copper pillars and methods of forming the same
TW202349619A (zh) 半導體結構
TW202401709A (zh) 接合組裝
TW202349598A (zh) 積體電路封裝及其形成方法
TW202310306A (zh) 半導體封裝及其製造方法
TWI845116B (zh) 包括銅柱陣列的半導體結構及其形成方法
TW202238877A (zh) 半導體封裝及製造半導體封裝的方法
TW202234632A (zh) 半導體元件及其形成方法
CN219716864U (zh) 包括铜柱数组的半导体结构
TWI839067B (zh) 半導體結構及形成其的方法
CN220041862U (zh) 半导体结构
US20230420429A1 (en) Chip-on-wafer-on-board structure using spacer die and methods of forming the same