TW202401709A - 接合組裝 - Google Patents

接合組裝 Download PDF

Info

Publication number
TW202401709A
TW202401709A TW112108706A TW112108706A TW202401709A TW 202401709 A TW202401709 A TW 202401709A TW 112108706 A TW112108706 A TW 112108706A TW 112108706 A TW112108706 A TW 112108706A TW 202401709 A TW202401709 A TW 202401709A
Authority
TW
Taiwan
Prior art keywords
interposer
die
semiconductor die
underfill material
portions
Prior art date
Application number
TW112108706A
Other languages
English (en)
Inventor
汪金華
陳昱帆
李育承
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202401709A publication Critical patent/TW202401709A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

接合組裝包括中介層，其含有重布線的布線內連線與重布線絕緣層，並包括凹陷於角落區中。凹陷包括的表面相對於含有中介層的水平表面的水平平面凹陷。至少一半導體晶粒經由焊料材料部分的個別陣列接合至中介層。底填材料部分位於中介層與至少一半導體晶粒之間。底填材料包括向下凸起的部分，其自橫向圍繞焊料材料部分的每一陣列的底填材料部分的水平延伸部分向下凸起至凹陷中。

Description

接合組裝
本發明實施例關於接合組裝，更特別關於接合組裝的底填材料設置。
中介層與半導體晶粒之間的底填材料常受到機械應力。若無法適當地吸收機械應力，則可能產生碎裂於半導體晶粒或中介層中而使封裝失效。舉例來說，底填材料中的碎裂可能誘發額外碎裂於半導體晶粒、焊料材料部分、中介層、及/或半導體晶粒或封裝基板中的多種介電層中。
本發明一實施例提供之接合組裝，包括：第一含內連線的結構，包括多個第一內連線並包括多個凹陷於多個角落區中，其中凹陷的表面相對於含有第一含內連線的結構的水平表面的水平平面凹陷；至少一第二含內連線的結構，包含多個第二內連線並經由多個焊料材料部分的個別陣列貼合至第一含內連線的結構；以及底填材料部分，位於第一含內連線的結構與至少一第二含內連線的結構之間，並包括自底填材料部分的水平延伸部分向下凸起至凹陷中的多個向下凸起的錨部，且底填材料部分的水平延伸部分橫向圍繞焊料材料部分的個別陣列。
本發明一實施例提供之接合組裝，包括扇出式封裝，且扇出式封裝包括：中介層，含有中介層上凸塊結構未於含有中介層的第一水平表面的水平平面上，並包括多個凹陷位於中介層的角落區中並自第一水平平面朝中介層的第二水平平面垂直延伸；至少一半導體晶粒，經由焊料材料部分的個別陣列貼合至中介層；底填材料部分，位於中介層與至少一半導體晶粒之間並包括向下凸起的錨部以填入中介層中的凹陷；以及成型化合物晶粒框，橫向圍繞至少一半導體晶粒。
本發明一實施例提供之接合組裝的形成方法，包括：提供第一含內連線的結構，其包含第一內連線與第一絕緣材料層；形成凹陷於第一含內連線的結構的角落區中，其中凹陷的表面相對於含有第一含內連線的結構的第一水平表面的水平平面凹陷；貼合至少一第二含內連線的結構至第一含內連線的結構；以及形成底填材料部分於第一含內連線的結構與至少一第二含內連線的結構之間，其中底填材料部分包括個別的向下凸起的錨部以填入凹陷。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間相對用語如「在…下方」、「下方」、「較低的」、「上方」、「較高的」、或類似用詞，用於描述圖式中一些元件或結構與另一元件或結構之間的關係。這些空間相對用語包括使用中或操作中的裝置之不同方向，以及圖式中所描述的方向。當裝置轉向不同方向時(旋轉90度或其他方向)，則使用的空間相對形容詞也將依轉向後的方向來解釋。除非另外說明，否則具有相同標號的單元具有相同材料組成與相同範圍的厚度。
本發明一實施例關於半導體裝置，更特別關於含有底填材料部分的晶片封裝結構，且底填材料部分包括向下凸起至第一含內連線的結構的表面中的凹陷或空洞中的錨部，且第一含內連線的結構可為中介層、封裝基板、或印刷電路板。
一般而言，第一含內連線的結構與至少一第二含內連線的結構之間的底填材料，在組裝與操作時容易受到機械與熱應力。此處所述的用語「含內連線的結構」指的是含有金屬內連線結構於其中的任何結構。含內連線的結構包括半導體晶粒、中介層、封裝基板、與印刷電路板。在操作半導體晶粒時產生的高溫條件亦可能誘發半導體晶粒與相鄰的結構構件如中介層、封裝基板、與印刷電路板熱膨脹。多種構件的熱膨脹係數差異可能造成額外應力，其可能使底填材料部分碎裂或分層。在本發明一實施例中，可形成凹陷於接觸底填材料部分的第一含內連線的結構的表面上。凹陷可位於底填材料部分的凸出部分中。此設置可有效減少底填材料部分的熱應力與機械應力，以緩解半導體晶粒角落周圍的分層及/或碎裂，並增加含有半導體晶粒的晶片封裝可靠度。本發明多種實施例的方法與結構將搭配圖式說明於下。
如圖1A及1B所示，本發明一實施例的結構可包括第一載板310與中介層900形成於第一載板310的前側上。第一載板310可包括透光基板如玻璃基板或藍寶石基板。第一載板310的直徑可為150 mm至290 mm，但亦可採用較小或較大的直徑。此外，第一載板310的厚度可為500微米至2000微米，但亦可採用較小或較大的厚度。第一載板310亦可改為矩形平板的形式。在此其他實施例中的第一載板的尺寸可與前述尺寸實質上相同。
可施加第一黏著層311至第一載板310的前側表面。在一實施例中，第一黏著層311可為光熱轉換層。光熱轉換層可為溶劑為主的塗層，其施加方法可採用旋轉塗佈法。光熱轉換層可將紫外光轉換成熱，造成光熱轉換層的材料失去黏性。第一黏著層311可改為包括熱分解的粘著材料。舉例來說，第一黏著層311可包括丙烯酸感壓黏著層，其可於升溫時分解。熱分解黏著材料的分離溫度可為150℃至200℃。
中介層900可形成於第一黏著層311上。具體而言，中介層900可形成於每一單位區域UA中，而單位區域可為重複如二維陣列於第一載板310上的重複單元。每一中介層900包括重布線結構920的個別部分，其可為重布線介電層922與重布線的布線內連線924的組合。重布線介電層922包括個別的介電聚合物材料如聚醯亞胺、苯并環丁烯、或聚苯并雙噁唑。其他合適材料亦屬本發明實施例的範疇。重布線介電層922的形成方法可各自為旋轉塗佈與乾燥個別的介電聚合物材料。重布線介電層922各自的厚度可為2微米至40微米，比如4微米至20微米。舉例來說，重布線介電層922各自的圖案化方法可為施加與圖案化個別的光阻層於其上，並採用蝕刻製程，如非等向蝕刻製程，以將光阻層中的圖案轉移至重布線介電層922中。之後可移除光阻層，移除方法例如可為灰化。
重布線的布線內連線924各自的形成方法可為濺鍍沉積金屬晶種層、施加與圖案化金屬晶種層上的光阻層以形成開口圖案穿過光阻層、電鍍金屬填充材料(如銅、鎳、或銅與鎳的堆疊)、移除光阻層(如灰化)、以及蝕刻位於電鍍的金屬填充材料部分之間的金屬晶種層的部分。舉例來說，金屬晶種層可包括鈦阻障層與銅晶種層的堆疊。鈦阻障層的厚度可為50 nm至500 nm，且銅晶種層的厚度可為50 nm至500 nm。重布線的布線內連線924所用的金屬填充材料可包括銅、鎳、或銅與鎳。其他合適的金屬填充材料亦屬本發明實施例的範疇。沉積作為每一重布線的布線內連線924的金屬填充材料的厚度可為2微米至40微米，比如4微米至10微米，但亦可採用較小或較大的厚度。每一中介層中的布線層總數(如重布線的布線內連線924的層數)可為1至10。中介層900的週期性二維陣列(如矩形陣列)可形成於第一載板310上。中介層900可各自形成於單位區域UA中。含有所有中介層900的層狀物之後可視作中介層。中介層包括中介層900的二維陣列。在一實施例中，中介層900的二維陣列可為中介層900的矩形的週期性二維陣列，其具有沿著第一水平方向hd1的第一週期與沿著第二水平方向hd2的第二週期，且第二水平方向hd2垂直於第一水平方向hd1。
可依序沉積至少一金屬材料與第一焊料材料於中介層900的前側表面上。至少一金屬材料包括金屬凸塊可用的材料如銅。至少一金屬材料的厚度可為5微米至60微米，比如10微米至30微米，但亦可採用較小或較大的厚度。第一焊料材料可包括適用於晶片連接接合如微凸塊接合的焊料材料。第一焊料材料的厚度可為2微米至30微米，比如4微米至15微米，但亦可採用較小或較大的厚度。
可圖案化第一焊料材料與至少一金屬材料成第一焊料材料部分940的分開陣列與金屬接合結構的陣列，其之後可視作中介層上凸塊結構938的陣列。中介層上凸塊結構938的每一陣列可形成於個別的單位區域UA中。第一焊料材料部分940的每一陣列可形成於個別的單位區域UA中。每一第一焊料材料部分940與下方的中介層上凸塊結構938的水平剖面形狀可相同。
在一實施例中，中介層上凸塊結構938可包括及/或實質上由銅或含銅合金所組成。其他合適材料亦屬本發明實施例的範疇。中介層上凸塊結構938的厚度可為5微米至60微米，但亦可採用較小或較大的厚度。中介層上凸塊結構938的水平剖面形狀可為矩形、圓潤化的矩形、圓形、正多邊形、不規則的多邊形、或具有封閉周邊的任何其他二維曲線形狀。在一實施例中，中介層上凸塊結構938可設置以用於微凸塊接合如晶片連接接合，且厚度可為10微米至30微米，但亦可採用較小或較大的厚度。在此實施例中，中介層上凸塊結構938的每一陣列可為微凸塊如銅柱的陣列，其橫向尺寸可為10微米至25微米，且間距可為20微米至50微米。
一般而言，可提供含有個別組的重布線的布線內連線924與重布線介電層922的至少一中介層900。在一實施例中，至少一中介層900可包括多個中介層900位於第一載板310上。每一中介層900包括中介層上凸塊結構938於含有中介層900的第一水平表面901的水平平面上。每一中介層900包括的第二水平表面902位於第一水平表面901的相反側上。第一水平表面901與第二水平表面902之間的垂直空間，可視作中介層900的厚度。
如圖2A至2C所示，可施加光阻層(未圖示)於中介層900的第一水平表面901上，且可微影圖案化光阻層以形成開口於每一中介層900的角落區中，即結構的每一單位區域UA的角落區中。在本發明一實施例中，可選擇光阻層中的開口位置，使光阻層中的開口與中介層上凸塊結構938不具有任何重疊區域。
在一實施例中，單位區域UA中的中介層900的所有中介層上凸塊結構938在平面圖(如上視圖)中可位於個別矩形區中，且單位區域UA中的光阻層中的所有開口可形成於矩形區之外。在一實施例中，單位區域UA中的中介層900的所有中介層上凸塊結構938可自之後接合到中介層900的半導體晶粒(701, 703)的側壁向內橫向偏離至少一段偏離距離(如圖2C所示)。舉例來說，單位區域UA中的中介層900的所有中介層上凸塊結構938可自之後接合至中介層900的半導體晶粒(701, 703)其垂直於第一水平方向hd1的第一側壁橫向向內偏離至少第一偏離距離OD1。單位區域UA中的中介層900的所有中介層上凸塊結構938可自半導體晶粒(701, 703)其垂直於第一水平方向hd1的第二側壁向內橫向偏離至少第二偏離距離OD2。第一偏離距離OD1與第二偏離距離OD2可各自為50微米至500微米，但亦可採用較小或較大的偏離距離。圖2C顯示第一參考垂直平面RVP1自之後接合到中介層900的半導體晶粒(701, 703)的第一側壁向內橫向偏離第一偏離距離OD1，且第二參考垂直平面RVP2自之後接合到中介層900的半導體晶粒(701, 703)的第二側壁向內橫向偏離第二偏離距離OD2。
可進行至少一蝕刻製程以移除光阻層未遮罩的每一中介層900的部分。凹陷931可形成於至少一蝕刻製程移除每一中介層900的材料所得的體積中。在一實施例中，凹陷931可形成於每一中介層900的角落區中。在一實施例中，角落區可定義為位於成對的第一參考垂直平面RVP1之外以及位於成對的第二參考垂直平面RVP2之外的矩形區，且與之後接合至中介層900的個別組的半導體晶粒(701, 703)具有重疊區域。如此一來，角落區可為矩形區，其個別面積等於第一偏離距離OD1與第二偏離距離OD2的乘積。凹陷931包括的表面相對於含有中介層900的第一水平表面901凹陷。在一實施例中，凹陷931各自的深度可為中介層900的厚度的5%至99.9%，而中介層900的厚度可為第一水平表面901與第二水平表面902之間的垂直距離。在一實施例中，每一中介層900中的凹陷931可包括凹陷931的陣列，其具有沿著第一水平方向hd1的第一週期與沿著第二水平方向hd2的第二週期，並位於個別單位區域UA的角落區之一中。接著可疑除光阻層，且移除方法可為灰化。
形成凹陷931所用的至少一蝕刻製程可包括非等向蝕刻製程、等向蝕刻製程、或上述之組合。圖3A至3E係圖2A至2C的結構中的凹陷931的多種設置的垂直剖視圖。
如圖3A所示的第一設置，係形成凹陷931之後的凹陷931，其中光阻層937仍未移除。在第一設置中，可採用非等向蝕刻製程如反應性離子蝕刻製程以形成含有垂直側壁的凹陷931。
如圖3B所示的第二設置，係形成凹陷931之後的凹陷931。在第二設置中，可進行非等向蝕刻製程如反應性離子蝕刻製程以形成具有錐形側壁的凹陷931。自垂直方向量測的側壁的錐形角度可為0.1度至15度，比如1度至5度，但亦可採用較小或較大的錐形角度。
如圖3C所示的第三設置，係形成凹陷931之後的凹陷931。在第三設置中，可進行等向蝕刻製程如濕蝕刻製程以形成凹陷931。如圖3C所示，濕蝕刻所形成的凹陷931可具有邊緣，其底切光阻層937之下的重布線介電層922。
如圖3D所示的第四設置，係形成凹陷931之後的凹陷931。在第四設置中，可進行等向蝕刻製程如濕蝕刻製程，且可進行非等向蝕刻製程如反應性離子蝕刻製程以形成凹陷931。
如圖3E所示的第五設置，係形成凹陷931之後的凹陷931。在第五設置中，可進行非等向蝕刻製程如反應性離子蝕刻製程，且可進行等向蝕刻製程如濕蝕刻製程以形成凹陷931。
在一些實施例中，一個、多個、及/或每一個凹陷931的垂直側壁可自含有中介層900的第一水平表面901的水平平面垂直延伸至中介層900中的個別凹陷水平表面。在一實施例中，凹陷水平表面可各自為重布線介電層922之一的聚合物材料的表面。在圖3D所示的一些實施例中，一個、多個、及/或每一個凹陷931的凹入表面部分與中介層900中的凹陷水平表面相連。
如圖4A及4B所示，一組至少一半導體晶粒(701, 703)可接合至每一中介層900。在一實施例中，中介層900可配置為二維週期性陣列，且多組的至少一半導體晶粒(701, 703)可接合至中介層900，以作為至少一半導體晶粒(701, 703)的二維週期性陣列。每一組至少一半導體晶粒(701, 703)包括至少一半導體晶粒(701, 703)。每一組至少一半導體晶粒(701, 703)可包括任何組的本技術領域已知的至少一半導體晶粒(701, 703)。在一實施例中，每一組至少一半導體晶粒(701, 703)可包括多個半導體晶粒(701, 703)。舉例來說，每一組至少一半導體晶粒(701, 703)可包括至少一單晶片系統晶粒701及/或至少一記憶體晶粒703。單晶片系統晶粒701可包括應用處理器晶粒、中央處理器晶粒、或圖形處理器晶粒。在一實施例中，至少一記憶體晶粒703可包括高帶寬記憶體晶粒，其可包括靜態隨機存取記憶體晶粒的垂直堆疊。在一實施例中，至少一半導體晶粒(701, 703)可包括至少一單晶片系統晶粒與高帶寬記憶體晶粒。高帶寬記憶體晶粒包括靜態隨機存取記憶體晶粒的垂直堆疊，其可經由微凸塊彼此內連線，且環氧成型材料密封框可橫向圍繞靜態隨機存取記憶體晶粒的垂直堆疊。
半導體晶粒(701, 703)可各自包括晶粒上凸塊結構780的個別陣列。舉例來說，單晶片系統晶粒701可各自包括晶粒上凸塊結構780的個別陣列，而記憶體晶粒703可各自包括晶粒上凸塊結構780的個別陣列。半導體晶粒(701, 703)可各自位於面向下方的位置中，使晶粒上凸塊結構780面向第一焊料材料部分940。每一組至少一半導體晶粒(701, 703)可位於個別的單位區域UA中。可採用取放設施放置半導體晶粒(701, 703)，使晶粒上凸塊結構780可各自置於個別的第一焊料材料部分940的上表面上。
一般而言，可提供中介層900，其包括中介層上凸塊結構938於其上。可提供至少一半導體晶粒(701, 703)，其包括個別組的晶粒上凸塊結構780。至少一半導體晶粒(701, 703)可採用第一焊料材料部分940接合至中介層900，且第一焊料材料部分940可接合至個別的中介層上凸塊結構938與個別的晶粒上凸塊結構780。
至少一半導體晶粒(701, 703)的每一組可經由個別組的第一焊料材料部分940貼合至個別的中介層900。平面圖微沿著垂直方向觀看的圖式，且垂直方向為垂直於中介層的平坦上表面的方向。
如圖4C所示的高帶寬記憶體晶粒810可作為圖4A及4B的結構中的記憶體晶粒703。高帶寬記憶體晶粒810可包括靜態隨機存取記憶體晶粒(811, 812, 813, 814, 815)的垂直堆疊，其經由微凸塊820彼此內連線，且環氧成型材料封閉框816橫向圍繞靜態隨機存取記憶體晶粒的垂直堆疊。垂直的相鄰成對靜態隨機存取記憶體晶粒(811, 812, 813, 814, 815)之間的間隙可填有高帶寬記憶體底填材料部分822，其橫向圍繞個別組的微凸塊820。高帶寬記憶體晶粒810可包括晶粒上凸塊結構780的陣列，其設置以接合單位區域UA中的一組中介層上凸塊結構938的陣列。高帶寬記憶體晶粒810可或可不設置以提供JEDEC固態技術協會提供的JEDEC標準所定義的高帶寬。
一般而言，如圖4A至4C所示，個別組的至少一半導體晶粒(701, 703)可貼合至至少一中介層900的每一者。一旦貼合個別組的至少一半導體晶粒(701, 703)到至少一中介層900的每一者，個別的半導體晶粒(701, 703)可完全覆蓋凹陷931的每一區域。至少一半導體晶粒(701, 703)可經由第一焊料材料部分940的個別陣列貼合至中介層900。至少一半導體晶粒(701, 703)可包括第一半導體晶粒(701或703)經由第一焊料材料部分940的第一陣列貼合至中介層900，第二半導體晶粒(701或703)經由第一焊料材料部分940的第二陣列貼合至中介層900，以及類似物。
在一實施例中，至少一半導體晶粒(701, 703)包括多個半導體晶粒(701, 703)，且選自多個半導體晶粒(701, 703)的至少一半導體晶粒(701, 703)包括至少兩個角落區不含與凹陷931重疊的任何區域。
圖5A至5H係本發明多種實施例中，圖4A至4C的結構的其他單位區域UA的設置。
至少一半導體晶粒(701, 703)的第一側壁位於至少一半導體晶粒(701, 703)的周邊、垂直於第一水平方向hd1、且可對準成對的第一垂直平面VP1。至少一半導體晶粒(701, 703)的第二側壁位於至少一半導體晶粒(701, 703)的周邊、垂直於第二水平方向hd2、且可對準成對的第二垂直平面VP2。圖2C中定義的第一參考垂直平面RVP1之後可視作第三垂直平面VP3。圖2C中定義的第二參考垂直平面RVP2之後可視作第四垂直平面VP4。
在一些設置如圖4B、5A、5B、5C、5D、5E、及5F所示的設置中，凹陷931包括凹陷931的陣列位於個別中介層900的角落區之一中(其位於個別的單位區域UA中)，且沿著第一水平方向hd1具有第一週期及/或沿著第二水平方向hd2具有第二週期。在一些設置如圖5G及5H所示的設置中，凹陷931可包括分散的凹陷931位於個別中介層900的個別角落區中，使每一中介層900的每一角落區包括不超過一個凹陷931於其中。
在一些設置如圖4B、5A、5B、5C、5D、及5E所示的設置中，凹陷931可具有個別的水平剖面形狀如圓形、橢圓形、或卵形。在一些設置如圖5F、5G、及5H所示的設置中，凹陷931可具有個別的水平剖面形狀如多邊形，比如矩形、三角形、或任何其他多邊形。一般而言，凹陷931可具有個別的水平剖面形狀如具有封閉周邊的任何二維曲線形狀。
在一些實施例中，單位區域UA中的中介層900的所有中介層上凸塊結構938可自後續接合至中介層900的半導體晶粒(701, 703)的側壁，向內橫向偏離至少一段偏離距離。舉例來說，單位區域UA中的中介層900的所有中介層上凸塊結構938可自半導體晶粒(701, 703)其垂直於第一水平方向hd1的第一側壁，向內橫向偏離至少第一偏離距離OD1。單位區域UA中的中介層900的所有中介層上凸塊結構938，可自半導體晶粒(701, 703)其垂直於第一水平方向hd1的第二側壁，向內橫向偏離至少第二偏離距離OD2。第一偏離距離OD1與第二偏離距離OD2可各自為50微米至500微米，但亦可採用較小或較大的偏離距離。
在一些實施例中，凹陷931各自形成於個別的矩形角落區RCA中，而矩形角落區RCA的邊界由含有半導體晶粒(701或703)的第一側壁的第一垂直平面VP1 (其垂直於第一水平方向hd1)、含有半導體晶粒(701或703)的第二側壁的第二垂直平面VP2 (其垂直於第二水平方向hd2)、自第一垂直平面朝半導體晶粒(701或703)的幾何中心橫向偏離第一偏離距離OD1的第三垂直平面VP3、以及自第二垂直平面朝半導體晶粒(701或703)的幾何中心橫向偏離第二偏離距離OD2的第四垂直平面VP4所定義。如此一來，每一矩形區域的尺寸可為第一偏離距離OD1與第二偏離距離OD2的乘積。在一些實施例中，中介層900的每一角落區中的所有凹陷的總面積，可為第一偏離距離OD1與第二偏離距離OD2的乘積的5%至90%。在一些實施例中，凹陷931的至少一部分可改為位於個別組的第一垂直側壁、第二垂直側壁、第三垂直側壁、與第四垂直側壁所定義的矩型區域之外。
如圖6A至6C所示，可施加第一底填材料至中介層900與接合到中介層900的成組的至少一半導體晶粒(701, 703)之間。第一底填材料可包括本技術領域已知的任何底填材料。第一底填材料部分950可形成於中介層900與上方成組的至少一半導體晶粒(701, 703)之間的每一單位區域UA中。第一底填材料部分950的形成方法可為將第一底填材料注入個別單位區域UA中的個別的第一焊料材料部分940的陣列周圍。可採用任何已知的底填材料施加方法，其可為毛細底填法、成型底填法、或印刷底填法。
在每一單位區域UA中，第一底填材料部分950可橫向圍繞並接觸單位區域UA中的每一第一焊料材料部分940。第一底填材料部分950可形成於單位區域UA中的第一焊料材料部分940、中介層上凸塊結構938、與晶粒上凸塊結構780周圍並與其接觸。第一底填材料部分950形成於半導體晶粒(701, 703)與中介層900之間，因此亦可視作晶粒對中介層的底填材料部分。
單位區域UA中的中介層900各自包括中介層上凸塊結構938。含有個別組的晶粒上凸塊結構780的至少一半導體晶粒(701, 703)經由每一單位區域UA中的個別組的第一焊料材料部分940，貼合至中介層上凸塊結構938。在每一單位區域UA中，第一底填材料部分950橫向圍繞至少一半導體晶粒(701, 703)的晶粒上凸塊結構780與中介層上凸塊結構938。
一般而言，第一底填材料部分950可形成於成對面向的至少一中介層900與至少一組的至少一半導體晶粒(701, 703)之間。在一實施例中，中介層900各自包括中介層上凸塊結構938位於含有中介層900的第一水平表面901的水平平面上，且第一底填材料部分950的水平延伸部分位於含有中介層900的第一水平表面901的水平平面上。
在本發明一實施例中，第一底填材料部分950各自包括個別的第一向下凸起的錨部950A，其填入個別組的凹陷931。在一實施例中，第一底填材料部分950可各自包括至少四個第一向下凸起的錨部950A，其填入至少四個凹陷931。每一第一底填材料部分950包括的水平延伸部分位於含有中介層900的第一水平表面901的水平平面上，且橫向圍繞第一焊料材料部分940的每一陣列。第一向下凸起的錨部950A自第一底填材料部分950的水平延伸部分向下凸起至凹陷931中，且可填入所有的每一凹陷931。
在一實施例中，選自第一底填材料部分950的第一向下凸起的錨部950A的至少一第一向下凸起的錨部950A，在平面圖中可位於選自至少一半導體晶粒(701, 703)的第一半導體晶粒(701或703)的區域中。在一實施例中，第一向下凸起的錨部950A比第一焊料材料部分940的第一陣列中靠近第一半導體晶粒(701或703)的側壁的任何焊料材料部分，更靠近第一半導體晶粒(701或703)的側壁。在一實施例中，第一底填材料部分950的每一第一向下凸起錨部950A在平面圖中完全位於個別的至少一半導體晶粒(701, 703)的區域中。
在一實施例中，貼合至中介層900的至少一半導體晶粒(701, 703)包括多個半導體晶粒(701, 703)，且一或多個至少一半導體晶粒(701, 703)包括個別的角落區，其於平面圖中與第一向下凸起的錨部950A不具有任何重疊區域。
在一實施例中，選自至少一半導體晶粒(701, 703)的第一半導體晶粒(701或703)貼合至中介層900，且包括沿著第一水平方向hd1橫向延伸的第一側壁以及沿著第二水平方向hd2橫向延伸的第二側壁。第一半導體晶粒(701, 703)經由第一焊料材料部分940的第一陣列貼合至中介層900，且與選自第一向下凸起的錨部950A的第一向下凸起的錨部950A具有重疊區域。第一向下凸起的錨部950A比第一焊料材料部分940的第一陣列中靠近第一側壁的任何第一焊料材料部分940，更靠近相鄰的第一側壁。第一向下凸起的錨部950A比第一焊料材料部分940的第一陣列中靠近第二側壁的任何第一焊料材料部分940，更靠近相鄰的第二側壁。在一實施例中，所有的第一向下凸起的錨部950A可位於矩形區中以及至少一半導體晶粒(701或703)之一的角落區中，而矩形區具有第一偏離距離OD1的第一寬度以及第二偏離距離OD2的第二寬度。
圖7A至7E係圖6A至6C的結構中的凹陷的多種設置的垂直剖視圖。
如圖7A所示的第一設置，第一向下凸起的錨部950A填入凹陷931。
如圖7B所示的第二設置，第一向下凸起的錨部950A填入凹陷931。自垂直方向量測的側壁的錐形角度可為0.1度至15度，比如1度至5度，但亦可採用較小或較大的錐形角度。
如圖7C所示的第三設置，第一向下凸起的錨部950A填入凹陷931。
如圖7D所示的第四設置，第一向下凸起的錨部950A填入凹陷931。
如圖7E所示的第五設置，第一向下凸起的錨部950A填入凹陷931。
如圖8A及8B所示，環氧成型化合物可施加至個別組的半導體晶粒(701, 703)與第一底填材料部分950的連續組裝之間的間隙。
環氧成型化合物可包括含環氧基的化合物，其可硬化(如固化)以提供足夠剛性與機械強度的介電材料部分。環氧成型化合物可包括環氧樹脂、硬化劑、氧化矽(如填料材料)、與其他添加劑。環氧成型化合物可為液態或固態，端視黏度與流動性而定。液態的環氧成型化合物可提供較佳的處理性、良好的流動性、較少孔洞、與較少流痕。固態的環氧成型化合物可減少固化收縮、較佳支撐、與較少的晶粒偏移。環氧成型化合物中的高填料含量(如85 wt%)可縮短成型時間、減少成型收縮、並減少成型翹曲。環氧成型化合物中的填料尺寸分布一致可減少流痕，且可增進流動性。在第一黏著層311包括熱分離材料的實施例中，環氧成型化合物的固化溫度可低於第一黏著層311的離型(分離)溫度。舉例來說，環氧成型化合物的固化溫度可為125℃至150℃。
可在固化溫度下固化環氧成型化合物，以形成環氧成型化合物基質910M，其橫向圍繞並埋置一組半導體晶粒(701, 703)與第一底填材料部分950的每一組裝。環氧成型化合物基質910M包括多個環氧成型化合物晶粒框，其可彼此橫向相連。每一成環氧成型化合物晶粒框為位於個別單位區域UA中的環氧成型化合物基質910M的一部分。因此環氧成型化合物晶粒框各自橫向圍繞個別組的半導體晶粒(701, 703)與個別的第一底填材料部分950。純環氧樹脂的楊氏係數可為約3.35 GPa，且添加添加劑可使環氧成型化合物的楊氏係數高於純環氧樹脂的楊氏係數。環氧成型化合物的楊氏係數可大於3.5 GPa。
可由平坦化製程移除含有半導體晶粒(701, 703)的上表面的水平平面上的環氧成型化合物基質910M的部分。舉例來說，可採用化學機械研磨移除水平平面上的環氧成型化合物基質910M的部分。環氧成型化合物基質910M的保留部分、半導體晶粒(701, 703)、第一底填材料部分950、與中介層的二維陣列的組合可包括重組晶圓800W。位於單位區域UA中的環氧成型化合物基質910M的每一部分可構成環氧成型化合物晶粒框。環氧成型化合物基質910M與每一凹陷931可橫向地隔有第一底填材料部分950的部分。
如圖9所示，可施加第二黏著層321至重組晶圓800W其物理露出的平坦表面，比如環氧成型化合物基質910M、半導體晶粒(701, 703)、與第一底填材料部分950的物理露出表面。在一實施例中，第二黏著層321與第一黏著層311可包括相同材料或不同材料。在第一黏著層311包括熱分解黏著材料的實施例中，第二黏著層321可包括光熱轉換材料或分解溫度較高的熱分解黏著材料。
第二載板320可貼合至第二黏著層321。第二載板320相對於第一載板310，可貼合至重組晶圓800W的另一側。一般而言，第二載板320可包括第一載板310所用的任何材料。第二載板320的厚度可為500微米至2000微米，但亦可採用較小或較大的厚度。
可由紫外線或分離溫度下的熱退火分解第一黏著層311。在第一載板310包含透光材料且第一黏著層311包括光熱轉換層的實施例中，可經由透明載板照射紫外光以分解第一黏著層311。光熱轉換層可吸收紫外線並產生熱，而熱可分解光熱轉換層的材料以自重組晶圓800W分離透光的第一載板310。在第一黏著層311包括熱分解黏著材料的實施例中，可進行熱退火製程以在分離溫度下自重組晶圓800W分離第一載板310。
如圖10所示，扇出式接合墊928與第二焊料材料部分290的形成方法可為沉積與圖案化至少一金屬材料的堆疊，其可作為金屬凸塊與焊料材料層。扇出式接合墊928所用的金屬填充材料可包括銅。其他合適的金屬填充材料亦屬本發明實施例的範疇。扇出式接合墊928的厚度可為5微米至100微米，但亦可採用較小或較大的厚度。扇出式接合墊928與第二焊料材料部分290的水平剖面形狀可為矩形、圓潤化的矩形、或圓形。其他合適形狀亦屬本發明實施例的範疇。在扇出式接合墊928為控制塌陷晶片連接墊的實施例中，扇出式接合墊928的厚度可為5微米至50微米，但亦可採用較小或較大的厚度。在一些實施例中，扇出式接合墊928可為或包括凸塊下金屬化結構。扇出式接合墊928的設置不限於扇出式結構。扇出式接合墊928可改為設置以用於微凸塊接合(如晶片連接接合)，且厚度可為30微米至100微米，但亦可採用較小或較大的厚度。在此實施例中，扇出式接合墊928可形成為微凸塊(如銅柱)陣列，其橫向尺寸為10微米至300微米，且間距為10微米至500微米。
扇出式接合墊928與第二焊料材料部分290相對於中介層，可形成於環氧成型化合物基質910M與成組的半導體晶粒(701, 703)的二維陣列的另一側上。中介層包括中介層900的三維陣列。中介層900可各自位於個別的單位區域UA中。中介層900可各自包括重布線介電層922、重布線的布線內連線924埋置於重布線介電層922中、以及扇出式接合墊928。扇出式接合墊928相對於重布線介電層922，可位於中介層上凸塊結構938的另一側上，且扇出式接合墊928可電性連接至個別的中介層上凸塊結構938。
如圖11所示，可由紫外線或分離溫度下的熱退火分解第二黏著層321。在第二載板320包含透光材料且第二黏著層321包括光熱轉換層的實施例中，可經由透明載板照射紫外光以分解第二黏著層321。在第二黏著層321含有熱分解黏著材料的實施例中，可進行熱退火製程以在分離溫度下自重組晶圓800W分離第二載板320。
如圖12所示，之後可進行切割製程以沿著切割通道切割含有扇出式接合墊928的重組晶圓800W。切割通道對應相鄰的成對晶粒區DA之間的邊界。自重組晶圓800W切割的每一單元可包括扇出式封裝800。換言之，成組的半導體晶粒(701, 703)的二維陣列、第一底填材料部分950的二維陣列、環氧成型化合物基質910M、與中介層900的二維陣列的組裝的每一切割部分，可構成扇出式封裝800。環氧成型化合物基質910M的每一切割部分可構成成型化合物晶粒框910。含有中介層900的二維陣列的中介層的每一切割部分可構成中介層900。
如圖13所示，以圖12的製程步驟切割結構可得扇出式封裝800。扇出式封裝800包括含有中介層上凸塊結構938的中介層900；含有個別組的晶粒上凸塊結構780的至少一半導體晶粒(701, 703)，其經由個別組的第一焊料材料部分940貼合至中介層上凸塊結構938；第一底填材料部分950，其橫向圍繞中介層上凸塊結構938與至少一半導體晶粒(701, 703)的晶粒上凸塊結構780。第一底填材料部分950亦包括位於中介層900的凹陷931中的第一底填材料部分950的第一向下凸起的錨部950A。
扇出式封裝800可包括橫向圍繞至少一半導體晶粒(701, 703)且含有成型化合物材料的成型化合物晶粒框910。在一實施例中，成型化合物晶粒框910的側壁垂直對準中介層900的側壁，比如與中介層900的側壁位於相同垂直平面中。一般而言，在形成第一底填材料部分950於每一扇出式封裝800中之後，成型化合物晶粒框910可形成於至少一半導體晶粒(701, 703)周圍。成型化合物材料接觸中介層900的平坦表面的周邊部分。
扇出式封裝800包括接合組裝。本發明一實施例提供接合組裝，其包括中介層900，其含有重布線的布線內連線924與重布線介電層922，並包含凹陷931於角落區中，其中凹陷931的表面相對於含有中介層900的水平表面的水平平面凹陷；至少一半導體晶粒(701, 703)經由第一焊料材料部分940的個別陣列貼合至中介層900；以及第一底填材料部分950位於中介層與至少一半導體晶粒(701, 703)之間並含有第一向下凸起的錨部950A，其自橫向圍繞第一焊料材料部分940的每一陣列的第一底填材料部分950的水平延伸部分向下凸起至凹陷931中。
在一實施例中，選自第一向下凸起的錨部950A的第一向下凸起的錨部950A在平面圖中，位於選自至少一半導體晶粒(701, 703)的第一半導體晶粒(701或703)的區域中。在一實施例中，第一半導體晶粒(701, 703)可經由第一焊料材料部分940的第一陣列貼合至中介層900，而第一向下凸起的錨部950A可比第一焊料材料部分940的陣列中靠近第一半導體晶粒(701或703)的側壁的任何第一焊料材料部分940更靠近第一半導體晶粒(701或703)的側壁。
在一實施例中，中介層900包括中介層上凸塊結構938位於含有中介層900的水平表面的水平平面上，且第一底填材料部分950的水平延伸部分位於含有中介層900的水平表面的水平平面上。在一實施例中，凹陷931各自的深度可為中介層900的厚度的5%至99.9%，或10%至90%。
在一實施例中，凹陷931包括凹陷931的陣列，其具有沿著第一水平方向hd1的第一週期與沿著第二水平方向hd2的第二週期，並位於角落區之一中。在一實施例中，一個、多個、或每一個凹陷931可具有自含有中介層900的水平表面的水平平面垂直延伸至中介層900中的凹陷水平表面的垂直側壁，且凹陷水平表面為聚合物材料的表面。在一實施例中，一個、多個、及/或每一個凹陷931具有凹入表面部分，其與中介層900中的凹陷水平表面相連，且凹陷水平表面為聚合物材料的表面。
在一實施例中，接合組裝包括成型化合物晶粒框910橫向圍繞至少一半導體晶粒(701, 703)與第一底填材料部分950，且與凹陷931橫向分開。在一實施例中，至少一半導體晶粒(701, 703)包括多個半導體晶粒(701, 703)，且則自多個半導體晶粒(701, 703)的至少一半導體晶粒(701, 703)所含的至少兩個角落區不與凹陷931具有任何重疊區域。
在本發明另一實施例中，提供含有扇出式封裝800的接合組裝。扇出式封裝800包括中介層900，其含有中介層上凸塊結構938於含有中介層900的第一水平表面的水平平面上，並含有凹陷931位於中介層900的角落區中，且凹陷931自第一水平平面朝中介層900的第二水平平面垂直延伸；至少一半導體晶粒(701, 703)經由第一焊料材料部分940的個別陣列貼合至中介層900；第一底填材料部分950位於中介層900與至少一半導體晶粒(701, 703)之間，且包括第一向下凸起的錨部950A填入中介層900中的凹陷931；以及成型化合物晶粒框910橫向圍繞至少一半導體晶粒(701, 703)。
在一實施例中，第一底填材料部分950的第一向下凸起的錨部950A在平面圖中，各自完全位於個別的至少一半導體晶粒(701, 703)的區域中。在一實施例中，至少一半導體晶粒(701, 703)包括多個半導體晶粒(701, 703)，且一或多個至少一半導體晶粒(701, 703)所含的個別角落區在平面圖中不與第一向下凸起的錨部950A具有任何重疊區域。
在一實施例中，選自至少一半導體晶粒(701, 703)的第一半導體晶粒(701或703)包括沿著第一水平方向hd1橫向延伸的第一側壁，以及沿著第二水平方向hd2橫向延伸的第二側壁；第一半導體晶粒(701或703)經由第一焊料材料部分940的第一陣列貼合至中介層900，並與選自第一向下凸起的錨部950A的第一向下凸起的錨部950A具有重疊區域；第一向下凸起的錨部950A比第一焊料材料部分940的第一陣列中靠近第一側壁的任何第一焊料材料部分940更靠近相鄰的第一側壁；以及第一向下凸起的錨部950A比第一焊料材料部分940中靠近第二側壁的任何第一焊料材料部分940更靠近相鄰的第二側壁。
在一實施例中，凹陷931包括凹陷931的陣列，其具有沿著第一水平方向hd1的第一週期與沿著第二水平方向hd2的第二週期，且位於角落區之一中。
如圖14A及14B所示，提供封裝基板200。封裝基板200可為含有核心基板210的核心封裝基板，或不含封裝核心的無核封裝基板。封裝基板200可改為包含積體封裝上系統基板，其含有重布線層及/或層間介電層，與至少一埋置的中介層如矽中介層。此積體封裝上系統基板可包括一層接一層的內連線，其採用焊料材料部分、微凸塊、底填材料部分(如成型底填材料部分)、及/或黏著膜。雖然本發明實施例以例示性的基板封裝作說明，但應理解本發明實施例不限於任何特定種類的基板封裝而可含有積體封裝上系統基板。核心基板210可包括玻璃環氧板，其含有穿板洞的陣列。可提供含有金屬材料的穿核通孔結構214於穿板洞中。穿核通孔結構214可或可不包括圓柱體的空心於其中。可視情況採用介電襯墊212以電性隔離穿核通孔結構214與核心基板210。
封裝基板200可包括板側表面積層電路240與晶片側表面積層電路260。板側表面積層電路240可包括板側絕緣層242以埋置板側布線內連線244。晶片側表面積層電路260可包括晶片側絕緣層262以埋置晶片側布線內連線264。板側絕緣層242與晶片側絕緣層262可包括光敏環氧材料，其可微影圖案化後固化。板側布線內連線244與晶片側布線內連線264可包括銅，其可電鍍沉積於板側絕緣層242或晶片側絕緣層262中的圖案中。
在一實施例中，封裝基板200包括晶片側表面積層電路260，其含有晶片側布線內連線264連接至晶片側接合墊268的陣列(其可接合至第二焊料材料部分290的陣列)；以及板側表面積層電路240，其含有板側布線內連線244連接至板側接合墊248的陣列。板側接合墊248的陣列設置為經由焊料球接合。晶片側接合墊268的陣列設置可經由控制塌陷晶片連接焊料接合球接合。一般而言，可採用任何種類的封裝基板200。雖然本發明實施例以含有晶片側表面積層電路260與板側表面積層電路240的封裝基板200作說明，此處所述的實施例可省略晶片側表面積層電路260與板側表面積層電路240之一，或者將晶片側表面積層電路260與板側表面積層電路240之一置換成接合結構如微凸塊的陣列。在所述例子中，晶片側表面積層電路260可取代為微凸塊的陣列或任何其他接合結構的陣列。
如圖15A及15B所示，可形成凹陷291於封裝基板200的前側表面中。在一實施例中，凹陷291的形成方法可為施加光阻層(未圖示)於封裝基板200的第一水平表面上，微影圖案化光阻層以形成開口於封裝基板200的角落區中，以及進行至少一蝕刻製程以將光阻層中的開口圖案轉移至封裝基板200中。至少一蝕刻製程可包括搭配圖3A至3E說明的任何蝕刻製程。之後可移除光阻層，且移除方法可為灰化。凹陷291的形成方法可改為雷射鑽孔。在本發明一實施例中，可選擇凹陷291的位置使凹陷291與晶片側接合墊268不具有任何重疊區域。
在一實施例中，封裝基板200的所有晶片側接合墊268在平面圖(如上視圖)中可位於個別的矩形區域中，且所有凹陷291可形成於矩形區之外。在一實施例中，封裝基板200的所有晶片側接合墊268可自扇出示封裝800 (之後接合至封裝基板200)的側壁向內橫向偏離至少一段偏離距離。舉例來說，封裝基板200的所有晶片側接合墊268可自扇出式封裝800 (之後接合至封裝基板200)其垂直於第一水平方向hd1的第一側壁向內橫向偏離至少第一偏離距離。封裝基板200的所有晶片側接合墊268可自扇出式封裝800 (之後接合至封裝基板200)其垂直於第一水平方向hd1的第二側壁向內橫向偏離至少第二偏離距離。第一偏離距離與第二偏離距離可各自為50微米至5毫米，但亦可採用較小或較大的偏離距離。
一般而言，封裝基板200中的凹陷291的圖案可為上述凹陷931所用的任何圖案但凹陷291的位置錯位，使所有凹陷291形成於封裝基板200的晶片側接合墊268的區域之外。
如圖16所示，扇出式封裝800可位於封裝基板200上，而第二焊料材料部分290的陣列可位於上述兩者之間。在第二焊料材料部分290形成於扇出式封裝800的扇出式接合墊928上的實施例中，第二焊料材料部分290可位於封裝基板200的晶片側接合墊268上。可進行再流動製程使第二焊料材料部分290再流動，以誘發扇出式封裝800與封裝基板200之間的接合。第二焊料材料部分290可各自接合至個別的扇出式接合墊928與個別的晶片側接合墊268。在一實施例中，第二焊料材料部分290可包括控制塌陷晶片連接焊料球，且扇出式封裝800可經由控制塌陷晶片連接焊料球的陣列貼合至封裝基板200。一般而言，扇出式封裝800可接合至封裝基板200，使中介層900經由焊料材料部分(如第二焊料材料部分290)的陣列接合至封裝基板200。
如圖17所示，可施加並成形第二底填材料，以形成第二底填材料部分292於第二焊料材料部分290周圍。第二底填材料部分292的形成方法可為再流動第二焊料材料部分290之後，注入第二底填材料於第二焊料材料部分290的陣列周圍。可採用任何已知的底填材料施加方法，其可為毛細底填法、成型底填法、或印刷底填法。第二底填材料可與第一底填材料相同或不同。
第二底填材料部分292可形成於中介層900與封裝基板200之間。第二底填材料部分292可填入封裝基板200中的每一凹陷291。第二底填材料部分292可接觸第二焊料材料部分290的每一者(其可為控制塌陷晶片連接焊料球或晶片連接焊料蓋)，且可接觸扇出式封裝800的垂直側壁。第二底填材料部分橫向圍繞並接觸第二焊料材料部分290的陣列與扇出式封裝800。
可視情況貼合穩定結構294如蓋結構或環結構至扇出式封裝800與封裝基板200的組裝，以在後續製程步驟及/或使用組裝時減少組裝變形。穩定結構294可包括強化結構，且可採用第一黏著層293A貼合至封裝基板200，並採用第二黏著層293B貼合至至少一半導體晶粒(701, 703)。
在一實施例中，扇出式封裝800包括成型化合物晶粒框910，其橫向圍繞至少一半導體晶粒(701, 703)並接觸中介層900的上表面的周邊部分。第二底填材料部分292可直接形成於成型化合物晶粒框910的側壁上。
一般而言，中介層900與扇出式封裝800的組裝包括接合組裝。本發明一實施例提供的接合組裝包括：封裝基板，其含有第一內連線(如晶片側布線內連線264與板側布線內連線244)並含有凹陷291於角落區中，其中凹陷291的下表面相對於含有封裝基板200的水平表面的水平平面凹陷；中介層，其含有第二內連線(如重布線的布線內連線924)並經由第二焊料材料部分290的個別陣列貼合至封裝基板200；以及底填材料部分，位於封裝基板200與扇出式封裝800之間並包含向下凸起的錨部292A，向下凸起的錨部292A自第二底填材料部分292的水平延伸部分向下凸起至凹陷291中，且第二底填材料部分292的水平延伸部分橫向圍繞第二焊料材料部分290的每一個別陣列。
在一實施例中，則自向下凸起的錨部292A的第一向下凸起的錨部292A在平面圖中可位於扇出式封裝800的區域中。在一實施例中，扇出式封裝800可經由第二焊料材料部分290的第一個別陣列貼合至封裝基板200。第一向下凸起的錨部292A比焊料材料部分的第一陣列中靠近扇出式封裝800的側壁的任何第二焊料材料部分290，更靠近扇出式封裝800的側壁。
在一實施例中，封裝基板200包括第一凸塊結構(如晶片側接合墊268)位於含有封裝基板200的水平表面的水平平面上，且底填材料部分的水平延伸部分位於含有封裝基板200的水平表面的水平平面上。在一實施例中，凹陷291各自的深度為封裝基板200的厚度的5%至99.9%。
在一實施例中，凹陷291包括凹陷291的陣列，其具有沿著第一水平方向的第一週期與沿著第二水平方向的第二週期，並位於角落區之一中。在一實施例中，凹陷291之一的垂直側壁自含有封裝基板200的水平表面的水平平面延伸至封裝基板200中的凹陷水平表面，且凹陷的水平表面為聚合物材料的表面。在一實施例中，凹陷291之一的凹入表面部分與位於中介層中的凹陷水平表面相連，且凹陷的水平表面為聚合物材料的表面。
如圖18A及18B所示，可提供印刷電路板100，其包括印刷電路板基板110與印刷電路板接合墊180。印刷電路板100包括印刷電路(未圖示)於印刷電路板基板110的至少一側上。凹陷191可形成於印刷電路板100的前側表面中。在一實施例中，凹陷191的形成方法可為施加光阻層(未圖示)於印刷電路板100的第一水平表面上，微影圖案化光阻層以形成開口於印刷電路板100的角落區中，以及進行至少一蝕刻製程以將光阻層中的開口圖案轉移至印刷電路板100中。至少一蝕刻製程可包括搭配圖3A至3E說明的任何蝕刻製程。之後可移除光阻層，且移除方法可為灰化。凹陷191的形成方法可改為雷射鑽孔。在本發明一實施例中，選擇凹陷191的位置，使凹陷191與印刷電路板接合墊180不具有任何重疊區域。
在一實施例中，印刷電路板100的所有印刷電路板接合墊180在平面圖(如上視圖)中可位於個別的矩形區域中，且所有凹陷191可形成於矩形區域之外。在一實施例中，印刷電路板100的所有印刷電路板接合墊180可自封裝基板200 (之後接合至印刷電路板100)的側壁，向內橫向偏離至少一段偏離距離。舉例來說，印刷電路板100的所有印刷電路板接合墊180可自封裝基板200 (之後接合至印刷電路板100)其垂直於第一水平方向hd1的第一側壁，向內橫向偏離至少第一偏離距離。印刷電路板100的所有印刷電路板接合墊180可自封裝基板200 (之後接合至印刷電路板100)其垂直於第一水平方向hd1的第二側壁，向內橫向偏移至少第二偏離距離。第一偏離距離與第二偏離距離可各自為50微米至2毫米，但亦可採用較小或較大的偏離距離。
一般而言，印刷電路板100中的凹陷191的圖案可為上述凹陷931所用的任何圖案但凹陷191的位置錯位，因此所有的凹陷191可形成於印刷電路板100的印刷電路板接合墊180的區域之外。
如圖19所示，可形成焊料接合墊190的陣列以接合板側接合墊248的陣列至印刷電路板接合墊180的陣列。焊料接合點190的形成方法可為將焊料球的陣列置於板側接合墊248的陣列與印刷電路板接合墊180的陣列之間，並使焊料球再流動。底填材料部分192可形成於焊料接合點190周圍，其形成方法可為施加並成形底填材料。底填材料部分192可填入印刷電路板100中的每一凹陷191。封裝基板200經由焊料接合點190的陣列貼合至印刷電路板100。第三底填材料可與第二底填材料相同或不同。第三底填材料可與第一底填材料相同或不同。
在本發明一實施例中，印刷電路板100與封裝基板200的組合包括接合組裝。接合組裝包括印刷電路板100，其含有第一內連線(如印刷電路板100中的印刷電路)與凹陷191於角落區中，其中凹陷191的表面相對於含有印刷電路板100的水平表面的水平平面凹陷；封裝基板200，其含有第二內連線(如晶片側布線內連線264與板側布線內連線244)並經由焊料材料部分(如焊料接合點190)的個別陣列貼合至印刷電路板100；以及底填材料部分192位於印刷電路板100與封裝基板200之間，並包含向下凸起的錨部192A (其自橫向圍繞焊料材料部分(如焊料接合點190)的每一個別陣列的底填材料部分192的水平延伸部分向下凸起至凹陷191中)。
在一實施例中，則自向下凸起的錨部192A的第一向下凸起的錨部192A在平面圖中可位於封裝基板200的區域中。在一實施例中，封裝基板200可經由焊料材料部分(如焊料接合點190)的陣列貼合至印刷電路板100，且第一向下凸起的錨部192A可比焊料材料部分(如焊料接合點190)的陣列中靠近封裝基板200的側壁的任何焊料材料部分，更靠近封裝基板200的側壁。
在一實施例中，印刷電路板100包括第一凸塊結構(如印刷電路板接合墊180)位於含有中介層的水平表面的水平平面上，且底填材料部分192的水平延伸部分可位於含有印刷電路板100的水平表面的水平平面上。
在一實施例中，每一凹陷191的深度可為印刷電路板100的厚度的5%至99.9%。在一實施例中，凹陷191包括凹陷191的陣列，其具有沿著第一水平方向的第一週期與沿著第二水平方向的第二週期，且位於角落區之一中。
在一實施例中，凹陷191之一的垂直側壁可自含有印刷電路板100的水平表面的水平平面垂直延伸至位於印刷電路板100中的凹陷水平表面，且凹陷水平表面為聚合物材料的表面。
在一實施例中，凹陷191之一可具有凹入的表面部分，其可雨位於中介層中的凹陷水平表面相連，且凹陷的水平表面為聚合物材料的表面。
圖20A至20H係對應圖17的製程步驟的結構的多種設置的水平剖視圖，其沿著對應圖19中的水平平面X-X’的水平剖面。底填材料部分(950, 292, 192)的向下凸起的錨部(950A, 292A, 192A)的位置以虛線表示。
在一些設置如圖20A、20B、20C、20D、20E、及20F所示的設置中，向下凸起的錨部(950A, 292A, 192A)包括向下凸起的錨部(950A, 292A, 192A)的陣列，其位於個別的第一含內連線的結構(900, 200, 或100)的角落區之一中，且具有沿著第一水平方向hd1的第一週期及/或沿著第二水平方向hd2的第二週期。在一些設置如圖20G及20H所示的設置中，向下凸起的錨部(950A, 292A, 192A)可包括分散的向下凸起的錨部(950A, 292A, 192A)位於第一含內連線的結構(900, 200, 或100)的個別角落區中，使第一含內連線的結構(900, 200, 或100)的每一角落區包括不超過一個向下凸起的錨部(950A, 292A, 192A)於其中。
在一些設置如圖20A、20B、20C、20D、及20E所示的設置中，向下凸起的錨部(950A, 292A, 192A)的個別水平剖視形狀可為圓形、橢圓形、或卵形。在一些設置如圖20F、20G、及20H所示的設置中，向下凸起的錨部(950A, 292A, 192A)的個別水平剖視形狀可為矩形、三角形、或任何其他多邊形。一般而言，向下凸起的錨部(950A, 292A, 192A)的個別水平剖視形狀可為具有封閉周邊的任何二維曲線形狀。
如圖21A至21C所示，可由任何前述的例示性結構省略封裝基板200中的凹陷931、省略封裝基板200中的凹陷291、或省略印刷電路板100中的凹陷191，以衍生例示性結構的其他設置。此外，只有一種凹陷(931, 291, 或191)可形成於中介層900、封裝基板200、或印刷電路板100中。由此處說明的內容可輕易達到具有一種凹陷與附隨的底填材料部分其向下凸起的錨部，而不具有另一種凹陷與附隨的底填材料部分其向下凸起的錨部的多種組合。
圖22係本發明一實施例中，形成結構所用的步驟的流程圖。
如步驟2210與圖1A、1B、14A、14B、18A、及18B所示，提供含有第一內連線{924, (264, 244), 或印刷電路}與第一絕緣材料層的第一含內連線的結構(900, 200, 或100)。以圖1A及1B為例，可提供含有個別的重布線的布線內連線924與重布線介電層922的至少一中介層900。
如步驟2220與圖2A至3E、15A、15B、18A、及18B所示，形成凹陷(931, 291, 或191)於第一含內連線的結構(900, 200, 或100)的角落區中。相對於含有第一含內連線的結構(900, 200, 或100)的第一水平表面的水平平面，凹陷(931, 291, 或191)所含的表面凹陷。以圖2A至3E為例，凹陷931可形成於擇自至少一中介層900的中介層900各自的角落區中。相對於含有至少一中介層900的第一水平表面901的水平平面，凹陷931所含的表面凹陷。
如步驟2230與圖4A至5H、16、及19所示，貼合至少一第二含內連線的結構{(701, 703), 800, 200}到第一含內連線的結構(900, 200, 或100)。以圖4A至5H為例，個別組的至少一半導體晶粒(701, 703)可貼合至至少一中介層900的每一者。
如步驟2240與圖6A至18H所示，底填材料部分(950, 292, 192)可形成於第一含內連線的結構(900, 200, 或100)與至少一第二含內連線的結構(900, 200, 或100)之間。底填材料部分(950, 292, 192)各自包括個別的向下凸起的錨部(950A, 292A, 192A)填入凹陷(931, 291, 或191)。以圖6A至13為例，第一底填材料部分950可形成於每一成對面向的至少一中介層900與至少一組的至少一半導體晶粒(701, 703)之間。第一底填材料部分950各自包括個別的第一向下凸起的錨部950A，其實質上填入個別組的凹陷931。
在一些實施例中，第一含內連線的結構包括中介層，其為形成於承載晶圓上的多個中介層之一；以及方法包括在貼合至少一第二含內連線的結構至中介層之後，自中介層分離承載晶圓，並切割中介層。
在一些實施例中，至少一第二含內連線的結構包括半導體晶粒；以及方法更包括在切割中介層之前形成成型化合物基質於半導體晶粒周圍，其中成型化合物基質的每一切割部分包括成型化合物晶粒框，其位於個別的中介層上。
在一些實施例中，凹陷的形成方法為施加光阻層於第一含內連線的結構的水平表面上，以及形成開口於光阻層中；以及進行至少一蝕刻製程以移除光阻層未遮罩的第一含內連線的結構的部分，其中凹陷形成於至少一蝕刻製程移除第一含內連線的結構的材料所得的體積中。
在一些實施例中，一旦貼合至少一第二含內連線的結構至第一含內連線的結構，則至少一第二含內連線的結構完全覆蓋凹陷的每一區域。
如本發明所有圖式與多種實施例所示，提供接合組裝，其包括第一含內連線的結構(900, 200, 100)，包括多個第一內連線並包括多個凹陷(931, 291, 191)於多個角落區中，其中凹陷(931, 291, 191)的表面相對於含有第一含內連線的結構(900, 200, 100)的水平表面的水平平面凹陷；至少一第二含內連線的結構{(701, 703), 800, 200}，包含多個第二內連線並經由多個焊料材料部分(940, 290, 190)的個別陣列貼合至第一含內連線的結構(900, 200, 100)；以及底填材料部分(950, 292, 192)，位於第一含內連線的結構(900, 200, 100)與至少一第二含內連線的結構{(701, 703), 800, 200}之間，並包括自底填材料部分(950, 292, 192)的水平延伸部分向下凸起至凹陷(931, 291, 191)中的多個向下凸起的錨部(950A, 292A, 192A)，且底填材料部分(950, 292, 192)的水平延伸部分橫向圍繞焊料材料部分(940, 290, 190)的個別陣列。
在一實施例中，擇自向下凸起的錨部(905A, 292A, 192A)的第一向下凸起的錨部(950A, 292A, 192A)在平面圖中位於至少一第二含內連線的結構{(701, 703), 800, 200}的區域中。在一實施例中，至少一第二含內連線的結構{(701, 703), 800, 200}之一經由焊料材料部分(940, 290, 190)的第一陣列貼合至第一含內連線的結構(900, 200, 100)；以及第一向下凸起的錨部(950A, 292A,192A)比焊料材料部分(940, 290, 190)的第一陣列中靠近至少一第二含內連線結構{(701, 703), 800, 200}之一的側壁的任何焊料材料部分(940, 290, 190)，更靠近至少一第二含內連線結構{(701, 703), 800, 200}之一的側壁。
在一實施例中，第一含內連線的結構(900, 200, 100)包括第一凸塊結構(938, 268, 180)位於含有第一含內連線結構(900, 200, 100)的水平表面的水平平面上；以及底填材料部分(950, 292, 192)的水平延伸部分位於含有第一含內連線的結構(900, 200, 100)的水平表面的水平平面上。
在一實施例中，凹陷(931, 291, 191)各自的深度為第一含內連線的結構(900, 200, 100)的厚度的5%至99.9%。在一實施例中，凹陷(931, 291, 191)包括凹陷(931, 291, 191)的陣列，其具有沿著第一水平方向的第一週期與沿著第二水平方向的第二週期，並位於角落區之一中。
在一實施例中，凹陷(931, 291, 191)之一的垂直側壁自含有第一含內連線的結構(900, 200, 100)的水平表面的水平平面垂直延伸至第一含內連線的結構(900, 200, 100)中的凹陷水平表面，且凹陷水平表面為聚合物材料的表面。
在一實施例中，凹陷(931, 291, 191)之一具有凹入表面部分以與第一含內連線的結構中的凹陷水平表面相連，且凹陷水平表面為聚合物材料的表面。
在一實施例中，接合組裝更包括成型化合物晶粒框910橫向圍繞至少一第二含內連線的結構(701, 703)與第一底填材料部分950，並與凹陷931橫向分開。
在一實施例中，至少一第二含內連線的結構(701, 703)包括多個半導體晶粒(701, 703)；以及擇自多個半導體晶粒(701, 703)的至少一半導體晶粒，包括至少兩個角落區不與凹陷(931, 291, 191)具有任何重疊區域。
本發明一實施例提供的接合組裝，包括扇出式封裝，且扇出式封裝包括：中介層，含有中介層上凸塊結構未於含有中介層的第一水平表面的水平平面上，並包括多個凹陷位於中介層的角落區中並自第一水平平面朝中介層的第二水平平面垂直延伸；至少一半導體晶粒，經由焊料材料部分的個別陣列貼合至中介層；底填材料部分，位於中介層與至少一半導體晶粒之間並包括向下凸起的錨部以填入中介層中的凹陷；以及成型化合物晶粒框，橫向圍繞至少一半導體晶粒。
在一些實施例中，底填材料部分的向下凸起的錨部在平面圖中各自完全位於個別的至少一半導體晶粒的區域中。
在一些實施例中，至少一半導體晶粒包括多個半導體晶粒；以及一或多個至少一半導體晶粒包括的個別角落區在平面圖中不與向下凸起的錨部具有任何重疊區域。
在一些實施例中，選自至少一半導體晶粒的第一半導體晶粒包含沿著第一水平方向橫向延伸的第一側壁與沿著第二水平方向橫向延伸的第二側壁；第一半導體晶粒經由焊料材料部分的第一陣列貼合至中介層，並與選自向下凸起的錨部的第一向下凸起的錨部具有重疊區域；第一向下凸起的錨部比焊料材料部份的第一陣列中靠近第一側壁的任何焊料材料部分更靠近相鄰的第一側壁；以及第一向下凸起的錨部比焊料材料部分的第一陣列中靠近第二側壁的任何焊料材料部分更靠近相鄰的第二側壁。
在一些實施例中，凹陷包括凹陷的陣列，其具有沿著第一水平方向的第一週期與沿著第二水平方向的第二週期，並位於角落區之一中。
本發明多種實施例提供晶片封裝結構，其中中介層900包括凹陷931，其可為貼合至中介層900的至少一半導體晶粒(701, 703)的區域中的空洞。一般而言，中介層900可包括本技術領域已知的任何種類的中介層。雖然本發明實施例以有機中介層的扇出式封裝800作說明，此處所述的實施例亦可實施不同種類的中介層900如矽中介層。第一底填材料部分950的第一向下凸起的錨部950A可形成於每一凹陷931中。凹陷931與第一向下凸起的錨部950A的組合可有效減少第一底填材料部分950的角落部分的第一底填材料部分950上的應力，可避免底填材料部分分層或碎裂，並增進晶片封裝的可靠度。在一些實施例中，第一向下凸起的錨部950A可形成於每一中介層900的四個角落。第一向下凸起的錨部950A可作為錨狀結構，其可吸收施加至第一底填材料部分950的角落部分的機械應力。在一些實施例中，至少一第一向下凸起的錨部950A可形成於中介層900的每一角落中。至少一第一向下凸起的錨部950A可各自形成為單一的第一向下凸起的錨部950A，或多個第一向下凸起的錨部950A如第一向下凸起的錨部950A的一維陣列或二維陣列。在模擬中，第一向下凸起的錨部950A可使第一底填材料部分950的角落區的機械應力減少約15%。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
A-A’,X-X’:水平平面 hd1:第一水平方向 hd2:第二水平方向 OD1:第一偏離距離 OD2:第二偏離距離 RCA:矩形角落區 RVP1:第一參考垂直平面 UA:單位區域 VP1:第一垂直平面 VP2:第二垂直平面 VP3:第三垂直平面 VP4:第四垂直平面 100:印刷電路板 110:印刷電路板基板 180:印刷電路板接合墊 190:焊料接合點 191,291,931:凹陷 192:底填材料部分 192A,292A:向下凸起的錨部 200:封裝基板 210:核心基板 212:介電襯墊 214:穿核通孔結構 240:板側表面積層電路 242:板側絕緣層 244:板側布線內連線 248:板側接合墊 260:晶片側表面積層電路 262:晶片側絕緣層 264:晶片側布線內連線 268:晶片側接合墊 290:第二焊料材料部分 292:第二底填材料部分 293A,311:第一黏著層 293B,321:第二黏著層 294:穩定結構 310:第一載板 320:第二載板 701:單晶片系統晶粒 703:記憶體晶粒 780:晶粒上凸塊結構 810:高帶寬記憶體晶粒 811,812,813,814,815:靜態隨機存取記憶體晶粒 816:環氧成型材料封閉框 800:扇出式封裝 800W:重組晶圓 820:微凸塊 822:高帶寬記憶體底填材料部分 900:中介層 901:第一水平表面 902:第二水平表面 910:成型化合物晶粒框 910M:環氧成型化合物基質 920:重布線結構 922:重布線介電層 924:重布線的布線內連線 928:扇出式接合墊 938:中介層上凸塊結構 937:光阻層 938:中介層上凸塊結構 940:第一焊料材料部分 950:第一底填材料部分 950A:第一向下凸起的錨部 2210,2220,2230,2240:步驟
圖1A係本發明一實施例中，含有第一載板與中介層的結構的垂直剖視圖。 圖1B係圖1A的結構的上視圖。 圖2A係本發明一實施例中，形成凹陷於每一單位區域的角落區中之後的結構的垂直剖視圖。 圖2B係圖2A的結構的上視圖。 圖2C係圖2A的結構中的單位區域的上視圖。 圖3A至3E係圖2A至2C的結構中的凹陷的多種設置的垂直剖視圖。 圖4A係本發明一實施例中，採用焊料材料貼合半導體晶粒至中介層之後的結構的區域的垂直剖視圖。 圖4B係圖4A的結構的區域的上視圖。 圖4C係高帶寬記憶體晶粒的放大垂直剖視圖。 圖5A至5H係本發明多種實施例中，圖4A至4C的結構的其他設置的平面圖。 圖6A係本發明一實施例中，形成底填材料部分之後的結構的區域的垂直剖視圖。 圖6B係圖6A的結構的區域的上視圖。 圖6C係圖6A的結構沿著水平平面A-A’的水平剖視圖。 圖7A至7E係圖6A至6C的結構中的凹陷的多種設置的垂直剖視圖。 圖8A係本發明一實施例中，形成環氧成型化合物基質之後的結構的區域的垂直剖視圖。 圖8B係圖8A的結構的區域的上視圖。 圖9係本發明一實施例中，貼合第二載板與分離第一在板之後的結構的區域的垂直剖視圖。 圖10係本發明一實施例中，形成扇出式接合墊與第二焊料材料部分之後的結構的區域的垂直剖視圖。 圖11係本發明一實施例中，分離的二載板之後的結構的區域的垂直剖視圖。 圖12係本發明一實施例中，切割重布線基板與環氧成型化合物基質時的結構的區域的垂直剖視圖。 圖13係本發明一實施例中，扇出式封裝的垂直剖視圖。 圖14A係本發明一實施例中，封裝基板的垂直剖視圖。 圖14B係圖14A的封裝基板的上視圖。 圖15A係本發明一實施例中，形成凹陷於角落區鐘之後的封裝基板的垂直剖視圖。 圖15B係圖15A的封裝基板的上視圖。 圖16係本發明一實施例中，貼合扇出式封裝至封裝基板之後的結構的垂直剖視圖。 圖17係本發明一實施例中，形成第二底填材料部分與貼合強化結構之後的結構的垂直剖視圖。 圖18A係本發明一實施例中，印刷電路板的垂直剖視圖。 圖18B係圖18A的印刷電路板的上視圖。 圖19係本發明一實施例中，貼合封裝基板至印刷電路板之後的結構的垂直剖視圖。 圖20A至20H係對應圖19的製程步驟的結構的多種設置，沿著對應圖19中的水平平面X-X’的剖面的水平剖視圖。 圖21A至21C係例示性結構的其他設置的垂直剖視圖。 圖22係本發明一實施例中，形成結構的步驟流程圖。
100:印刷電路板
110:印刷電路板基板
180:印刷電路板接合墊
190:焊料接合點
192:底填材料部分
200:封裝基板
210:核心基板
212:介電襯墊
214:穿核通孔結構
240:板側表面積層電路
242:板側絕緣層
244:板側布線內連線
248:板側接合墊
260:晶片側表面積層電路
262:晶片側絕緣層
264:晶片側布線內連線
268:晶片側接合墊
290:第二焊料材料部分
292:第二底填材料部分
293A:第一黏著層
294:穩定結構
701:單晶片系統晶粒
703:記憶體晶粒
780:晶粒上凸塊結構
800:扇出式封裝
900:中介層
910:成型化合物晶粒框
920:重布線結構
922:重布線介電層
924:重布線的布線內連線
928:扇出式接合墊
938:中介層上凸塊結構
940:第一焊料材料部分
950:第一底填材料部分
950A:第一向下凸起的錨部

Claims (1)

  1. 一種接合組裝，包括： 一第一含內連線的結構，包括多個第一內連線並包括多個凹陷於多個角落區中，其中該些凹陷的表面相對於含有該第一含內連線的結構的一水平表面的一水平平面凹陷； 至少一第二含內連線的結構，包含多個第二內連線並經由多個焊料材料部分的個別陣列貼合至該第一含內連線的結構；以及 一底填材料部分，位於該第一含內連線的結構與該至少一第二含內連線的結構之間，並包括自該底填材料部分的一水平延伸部分向下凸起至該些凹陷中的多個向下凸起的錨部，且該底填材料部分的該水平延伸部分橫向圍繞該些焊料材料部分的個別陣列。
TW112108706A 2022-06-27 2023-03-09 接合組裝 TW202401709A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/849,760 US20230420314A1 (en) 2022-06-27 2022-06-27 Anchor-containing underfill structures for a chip package and methods of forming the same
US17/849,760 2022-06-27

Publications (1)

Publication Number Publication Date
TW202401709A true TW202401709A (zh) 2024-01-01

Family

ID=89323447

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112108706A TW202401709A (zh) 2022-06-27 2023-03-09 接合組裝

Country Status (2)

Country Link
US (1) US20230420314A1 (zh)
TW (1) TW202401709A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527457B2 (en) * 2021-02-26 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with buffer layer embedded in lid layer
US12035475B2 (en) * 2021-05-07 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with stress reduction design and method for forming the same

Also Published As

Publication number Publication date
US20230420314A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
TWI692838B (zh) 半導體封裝及其形成方法
US20210351118A1 (en) Fan-Out Package with Controllable Standoff
US11848265B2 (en) Semiconductor package with improved interposer structure
TW202401709A (zh) 接合組裝
US11862577B2 (en) Package structure and method of fabricating the same
US20230063304A1 (en) Hybrid organic and non-organic interposer with embedded component and methods for forming the same
TW202238891A (zh) 晶片封裝結構及其形成方法
KR20200138632A (ko) 집적 회로 패키지 및 방법
TW202230541A (zh) 封裝及其製作方法
TWI845116B (zh) 包括銅柱陣列的半導體結構及其形成方法
TW202349619A (zh) 半導體結構
TW202312408A (zh) 扇出封裝
CN221447174U (zh) 接合总成
CN219716864U (zh) 包括铜柱数组的半导体结构
CN220041862U (zh) 半导体结构
TW202349578A (zh) 半導體結構
US20230137691A1 (en) Hybrid organic and non-organic interposer with embedded component in molding structure and methods for forming the same
US20230420429A1 (en) Chip-on-wafer-on-board structure using spacer die and methods of forming the same
TW202349613A (zh) 接合組裝
US20240321758A1 (en) Deformation-resistant interposer for a local silicon interconnect and methods for forming the same
TW202410337A (zh) 晶片封裝結構
TW202324619A (zh) 半導體結構
TW202349584A (zh) 半導體封裝
TW202349637A (zh) 晶片封裝結構
TW202349585A (zh) 半導體結構