CN220041862U - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
CN220041862U
CN220041862U CN202320200822.9U CN202320200822U CN220041862U CN 220041862 U CN220041862 U CN 220041862U CN 202320200822 U CN202320200822 U CN 202320200822U CN 220041862 U CN220041862 U CN 220041862U
Authority
CN
China
Prior art keywords
interposer
die
package substrate
material portion
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320200822.9U
Other languages
English (en)
Inventor
侯皓程
王宗鼎
郑荣伟
梁裕民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN220041862U publication Critical patent/CN220041862U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本实用新型提供一种半导体结构。提供一种包括至少一个半导体管芯及中介层的组装件。提供一种包括衬底接合垫的封装衬底。封装衬底包括面对组装件的第一水平表面、位于第一水平表面的相对的侧上的第二水平表面、以及在第一水平表面与第二水平表面之间延伸的开口。组装件是通过将第一焊料材料部分接合至衬底接合垫中的相应一者及位于中介层上的第一中介层接合垫中的相应一者而贴合至封装衬底。本实用新型可以减小底部填充胶材料的侧向范围且能够减小封装后退距离。

Description

半导体结构
技术领域
本实用新型实施例涉及一种半导体结构。
背景技术
随着中介层的侧向大小随封装大小的增大而增大，在中介层与封装衬底之间施加底部填充胶材料变得更加困难，此乃因底部填充胶材料需要被推过中介层的侧向大小的至少一半。长的底部填充胶挤出距离会不利地影响底部填充胶材料在封装工艺中的均匀分布。
实用新型内容
本实用新型实施例提供一种半导体结构，包括：组装件，包括至少一个半导体管芯及中介层；封装衬底，包括衬底接合垫；以及第一焊料材料部分，接合至所述衬底接合垫中的相应一者及位于所述中介层上的第一中介层接合垫中的相应一者，其中所述封装衬底包括面对所述组装件且具有第一内周边及第一外周边的第一表面、位于所述第一表面的相对的侧上且具有第二内周边及第二外周边的第二表面、以及在所述第一内周边与所述第二内周边之间延伸的至少一个内侧壁。
本实用新型实施例提供一种半导体结构，包括：组装件，包括至少一个半导体管芯及中介层，所述中介层包括第一中介层接合垫及第二中介层接合垫；封装衬底，包括衬底接合垫且包括面对所述组装件且具有第一内周边及第一外周边的第一表面、位于所述第一表面的相对的侧上且具有第二内周边及第二外周边的第二表面、以及在所述第一内周边与所述第二内周边之间延伸的至少一个内侧壁，其中在平面图中，由所述第一内周边包围的区域与所述第二中介层接合垫的区域交迭；第一焊料材料部分，接合至所述衬底接合垫中的相应一者及所述第一中介层接合垫中的相应一者；以及至少一个表面安装管芯，通过第二焊料材料部分接合至所述第二中介层接合垫。
附图说明
当接合附图阅读时，自以下详细描述最佳地理解本实用新型内容的态样。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，出于论述清楚起见，可任意增大或减小各种特征的大小。
图1是根据本实用新型实施例的在第一载体晶片的上方形成管芯侧重布线结构之后的示例性结构的垂直剖视图。
图2是根据本实用新型实施例的在形成集成扇出型穿孔结构(TIV结构)之后的示例性结构的垂直剖视图。
图3是随后可被整合至示例性结构中的示例性局部硅互连(local siliconinterconnect，LSI)桥的垂直剖视图。
图4是根据本实用新型实施例的在将LSI桥贴合至管芯侧重布线结构之后的示例性结构的垂直剖视图。
图5是根据本实用新型实施例的在形成模制化合物中介层框架之后的示例性结构的垂直剖视图。
图6是根据本实用新型实施例的在对附加重布线结构进行贴合之后的示例性结构的垂直剖视图。
图7是根据本实用新型实施例的在形成包括含LSI的中介层与有机中介层的堆迭的复合中介层之后的示例性结构的垂直剖视图。
图8是根据本实用新型实施例的在将第二载体晶片贴合至复合中介层之后的示例性结构的垂直剖视图。
图9是根据本实用新型实施例的在对第一载体晶片进行分离之后的示例性结构的垂直剖视图。
图10是根据本实用新型实施例的在将半导体管芯贴合至复合中介层之后的示例性结构的垂直剖视图。
图11是根据本实用新型实施例的在形成模制化合物层之后的示例性结构的垂直剖视图。
图12是根据本实用新型实施例的在对第三载体晶片进行贴合及对第二载体晶片进行分离之后的示例性结构的垂直剖视图。
图13是根据本实用新型实施例的在将焊料材料部分贴合至中介层接合垫且对集成无源器件进行贴合之后的示例性结构的垂直剖视图。
图14A是根据本实用新型实施例的在通过对第三载体晶片进行分离且对重构晶片进行划切而获得的扇出型封装的形成之后的示例性结构的垂直剖视图。
图14B是图14A所示扇出型封装的俯视图。
图15A是根据本实用新型实施例的在将表面安装管芯贴合至焊料材料部分的子集之后的示例性结构的垂直剖视图。
图15B是图15A所示示例性结构的俯视图。
图16A是根据本实用新型实施例的在将封装衬底贴合至扇出型封装之后的示例性结构的垂直剖视图。
图16B是图16A所示示例性结构的俯视图。
图17A是根据本实用新型实施例的在形成中介层封装底部填充胶材料部分且对加强环进行贴合之后的示例性结构的垂直剖视图。
图17B是图17A所示示例性结构的俯视图。
图18是根据本实用新型实施例的在将封装衬底贴合至印刷电路板之后的示例性结构的垂直剖视图。
图19是根据本实用新型实施例的在将封装衬底贴合至印刷电路板之后的示例性结构的第一替代配置的垂直剖视图。
图20是根据本实用新型实施例的在将封装衬底贴合至印刷电路板之后的示例性结构的第二替代配置的垂直剖视图。
图21是示出根据本实用新型实施例的用于形成示例性结构的步骤的流程图。
具体实施方式
以下实用新型内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件及配置的特定实例以简化本实用新型内容。当然，此等特定实例仅为实例且不意欲为限制性的。举例而言，在以下描述中，第一特征在第二特征上方或第二特征上形成可包含第一特征与第二特征直接接触地形成的实施例，且亦可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可不直接接触的实施例。另外，本实用新型内容可在各种实例中重复附图标号及/或字母。此重复是出于简单及清楚的目的，且本身并不规定所论述的各种实施例及/或组态之间的关系。
此外，为易于描述，可使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”以及类似物的空间相对术语，以描述如诸图中所示出的一个部件或特征与另一部件或特征的关系。除诸图中所描绘的定向之外，空间相对术语亦意欲涵盖组件在使用或操作中的不同定向。设备可以其他方式定向(旋转90度或处于其他定向)，且本文中所使用的空间相对描述词可同样相应地进行解译。
本文中实用新型的各种实施例可有关于半导体器件，且具体而言是有关于底部填充胶材料在半导体管芯封装中的均匀施加。一般而言，本文中实用新型的各种实施例方法及结构可用于提供一种封装结构，所述封装结构包括扇出型封装、接合至扇出型封装的封装衬底、以及经由封装衬底中的开口而被施加至位于扇出型封装与封装衬底之间的间隙中的底部填充胶材料部分。因此，可至少部分地自用于对扇出型封装与封装衬底进行接合的焊料材料部分的阵列的中心区经由封装衬底中的开口来施加底部填充胶材料部分。在开口中存在至少一个表面安装管芯的情形中，穿过封装衬底的开口的大小可大到足以在其中容纳至少一个表面安装管芯。在其中在开口中不存在表面安装管芯的实施例中，开口的大小可为任何大小，只要随后可经由所述开口注射底部填充胶材料即可。在实施例中，可将具有较扇出型封装与封装衬底之间的间距大的高度的表面安装管芯安装至位于封装衬底中的开口的区域内的扇出型封装。现在参照附图阐述本实用新型实施例的各个态样。
参照图1，示出根据本实用新型实施例的示例性结构。示例性结构包括第一载体晶片310。第一载体晶片310可包括例如玻璃衬底或蓝宝石衬底等光学透明衬底，或者可包括例如硅衬底等半导体衬底。第一载体晶片310的直径可介于150毫米至450毫米的范围内，但亦可使用更小或更大的直径。第一载体晶片310的厚度可介于500微米至2,000微米的范围内，但亦可使用更小或更大的厚度。作为另一种选择，第一载体晶片310可以矩形面板的形式提供。可向第一载体晶片310的前侧表面施加第一粘合剂层311。在一个实施例中，第一粘合剂层311可为光热转换(light-to-heat conversion，LTHC)层。作为另一种选择，第一粘合剂层311可包含热分解粘合剂材料。
可在第一载体晶片310的上方形成管芯侧重布线结构470的二维阵列。具体而言，可在与中介层的将被单独划切的区域对应的重复的每一单位区域内形成管芯侧重布线结构470。随后将半导体管芯贴合至管芯侧重布线结构470，且因此，在此处理步骤处形成的重布线结构被称为管芯侧重布线结构470。尽管图1示出单位区域内的区，但能够理解在制造期间在两个水平方向上存在图1中所示结构的重复。
每一管芯侧重布线结构470可包括管芯侧重布线介电层472、管芯侧重布线配线互连474及微凸块结构475(即，将用于自管芯侧接触局部硅互连桥的凸块结构)。管芯侧重布线介电层472包含相应的介电聚合物材料，例如聚酰亚胺(polyimide，PI)、苯并环丁烯(benzocyclobutene，BCB)或聚苯并双恶唑(polybenzobisoxazole，PBO)。可通过对相应的介电聚合物材料进行旋转涂布及干燥来形成每一管芯侧重布线介电层472。每一管芯侧重布线介电层472的厚度可介于2微米至40微米(例如4微米至20微米)的范围内。可通过例如以下方式对每一管芯侧重布线介电层472进行图案化：在上方施加相应的光刻胶层且对相应的光刻胶层进行图案化；以及使用例如非等向性刻蚀工艺等刻蚀工艺来将光刻胶层中的图案转移至管芯侧重布线介电层472中。随后可例如通过灰化来移除光刻胶层。
可通过以下方式来形成管芯侧重布线配线互连474中的每一者：通过溅镀来对金属籽晶层进行沉积；在金属籽晶层的上方施加光刻胶层且对光刻胶层进行图案化以形成穿过光刻胶层的开口的图案；对金属填充材料(例如铜、镍或铜与镍的堆迭)进行电镀；移除光刻胶层(例如通过灰化)；以及对金属籽晶层的位于经电镀金属填充材料部分之间的部分进行刻蚀。金属籽晶层可包括例如钛障壁层与铜籽晶层的堆迭。钛障壁层可具有介于50纳米至300纳米的范围内的厚度，且铜籽晶层可具有介于100纳米至500纳米的范围内的厚度。用于管芯侧重布线配线互连474的金属填充材料可包括铜、镍或铜与镍。针对每一管芯侧重布线配线互连474沉积的金属填充材料的厚度可介于2微米至40微米(例如自4微米至10微米)的范围内，但亦可使用更小或更大的厚度。每一管芯侧重布线结构470中的配线的层阶(即，管芯侧重布线配线互连474的层阶)的总数目可介于1至10的范围内。
微凸块结构475是随后用于对局部硅互连桥进行电连接的凸块结构，所述局部硅互连桥随后将被接合至管芯侧重布线结构470中的相应一者。用于微凸块结构475的金属填充材料可包括铜。微凸块结构475可具有矩形、圆形隅角矩形或圈形的水平横截面形状。其他水平横截面形状亦处于本实用新型的预期范围内。通常，微凸块结构475可被配置用于微凸块接合，且可具有介于5微米至100微米的范围内的厚度，但亦可使用更小或更大的厚度。在一个实施例中，微凸块结构475可被形成为微凸块(例如铜柱)的阵列，所述微凸块(例如铜柱)的阵列具有介于10微米至50微米的范围内的侧向大小且具有介于20微米至100微米的范围内的节距。
参照图2，可在管芯侧重布线结构470的上方施加牺牲基质材料层(未示出)，且可穿过牺牲基质材料层形成圆柱形空腔。牺牲基质材料层可包含例如聚酰亚胺等聚合物材料。圆柱形空腔的图案可布置于随后将在其中放置局部硅互连(LSI)桥的区周围。如此一来，圆柱形空腔形成于包括微凸块结构475的相应阵列的区周围。一般而言，圆柱形空腔的图案可为周期性图案，所述周期性图案被布置成二维周期性阵列(例如矩形阵列)。周期性图案内的每一单位图案可具有与将制造的中介层的面积相同的面积。换言之，可通过实行后续处理图案来形成中介层的二维阵列。如此一来，与单个中介层的区域对应的单位区域包括用于圆柱形空腔的单位图案。
可在圆柱形空腔中沉积至少一种导电材料(例如至少一种金属材料(例如W、Mo、Ta、Ti、WN、TaN、TiN等))，且可自包括牺牲基质材料层的顶表面的水平平面上方移除所述至少一种导电材料的多余部分。所述至少一种导电材料的其余部分包括集成扇出型穿孔结构486(亦被称为InFO穿孔结构486或TIV结构486)。随后可例如通过将基质材料层溶解于溶剂中或通过灰化来移除牺牲基质材料层。随后可将多个局部硅互连桥(LSI桥)接合至管芯侧重布线结构470。
参照图3，示出局部硅互连桥(LSI桥)405的实例。LSI桥405包括：硅衬底410(在制造局部硅互连桥405期间被减薄及划切)；贯穿衬底开口，在垂直方向上延伸穿过硅衬底410；介电衬垫412，为硅穿孔结构414提供电性隔离；背侧介电材料层420；以及金属互连结构480，嵌置于介电材料层450中且电连接至硅穿孔结构414及/或电连接于硅穿孔结构414之中。可在最顶部金属互连结构480上设置被配置用于微凸块连接的LSI微凸块结构435。可选地，金属互连结构480的子集可在LSI微凸块结构435的子集之间提供电连接。可向LSI微凸块结构435施加焊料材料部分438，以为随后的接合工艺做准备。
参照图4，可在未被集成扇出型穿孔结构486占据的空区域中放置局部硅互连桥(LSI桥)405。一般而言，可使用此项技术中已知的任何类型的LSI桥405。可使用焊料材料部分438的阵列(图3中所示)将位于LSI桥405上的微凸块结构435接合至位于管芯侧重布线结构470上的微凸块结构475。位于LSI桥405上的微凸块结构435、位于管芯侧重布线结构470上的微凸块结构475及焊料材料部分438的每一接合组合在本文中被称为微凸块接合结构408。一般而言，可采用微凸块接合结构408的阵列将LSI桥405接合至管芯侧重布线结构470。可选地，可在微凸块接合结构408的每一阵列周围施加底部填充胶材料部分(未示出)。
在一些实施例中，可将至少一个半导体管芯415(例如集成无源器件管芯或表面安装管芯)接合至管芯侧重布线结构470中的每一者。
参照图5，可向桥管芯405与TIV结构486之间的间隙施加例如模制化合物(moldingcompound，MC)等包封体。模制化合物包括可被硬化(即固化)以提供具有足够硬度及机械强度的介电材料部分的含环氧化合物。模制化合物可包括环氧树脂、硬化剂、硅石(作为填料材料)及其他添加剂。可端视粘度及流动性而以液体形式或固体形式提供模制化合物。液体模制化合物通常提供较佳的处置、良好的流动性、较少的空隙、较佳的填充及较少的流痕。固体模制化合物通常提供较小的固化收缩、较佳的基准距(stand-off)及较少的管芯漂移(die drift)。模制化合物内的高填料含量(例如85％重量)可缩短模具中的时间，降低模具收缩率，且减少模具翘曲。模制化合物中均匀的填料大小分布可减少流痕，且可增强流动性。
可在固化温度下对模制化合物进行固化以形成模制化合物基质，模制化合物基质在本文中被称为第一模制化合物基质或中介层层阶模制化合物基质。在采用使用底部填充胶材料部分在侧向上环绕微凸块接合结构408的阵列的情形中，可将此种底部填充胶材料部分包含至第一模制化合物基质中。第一模制化合物基质在侧向上包围桥管芯405及TIV结构486中的每一者。第一模制化合物基质可为连续材料层，所述连续材料层延伸跨越上覆在第一载体晶片310上的重构晶片的整体区域。如此一来，第一模制化合物基质可包括彼此侧向上邻接的多个模制化合物(模制化合物)中介层框架460。每一模制化合物中介层框架460与第一模制化合物基质的位于单位区域内的一部分(即随后将形成的单个中介层的区域)对应。每一模制化合物中介层框架460可位于相应的单位区域内，且在侧向上环绕相应的一组至少一个桥管芯405及TIV结构486的相应阵列。可通过平坦化工艺自包括桥管芯405的顶表面及TIV结构486的顶表面的水平平面上方移除第一模制化合物基质的多余部分，此可使用化学机械平坦化(chemical mechanical planarization，CMP)。可在平坦化工艺之后在实体上暴露出硅穿孔结构414的表面。
在第一载体晶片310的上方形成重构晶片。重构晶片的位于单位区域内的每一部分构成中介层，所述中介层在本文中被称为含局部硅互连的中介层400或含LSI的中介层400。每一含LSI的中介层400包括一组至少一个LSI桥405、一组TIV结构486、模制化合物中介层框架460(作为第一模制化合物基质的一部分)以及管芯侧重布线结构470。
参照图6，可在含LSI的中介层400的二维阵列上形成工艺中封装侧重布线结构(in-process package-side redistribution structure)500’。如本文中所使用的「工艺中」元件是指例如通过图案化、通过改变材料组合物及/或通过添加或减少材料部分而在后续处理步骤中被修改的元件。在工艺中封装侧重布线结构500’的实施例中，可在后续处理步骤中添加附加结构。
工艺中封装侧重布线结构500’的二维阵列可自另一重构晶片转移，且可接合至含LSI的中介层400的二维阵列。举例而言，可通过沉积介电材料(可包括聚合物材料)而在模制化合物中介层框架460的上方形成介电材料层490。介电材料层490的聚合物材料可包括可用于管芯侧重布线介电层472的任何材料。在一个实施例中，介电材料层490可在其中包含填料材料，以在随后的接合工艺期间提供增大的机械强度。可穿过介电材料层490形成穿孔空腔，且可使用例如铜等金属接合材料对穿孔空腔进行填充，以形成金属穿孔结构498，金属穿孔结构498在后续处理步骤中用作金属接合结构。介电材料层490及金属穿孔结构498被接合至含LSI的中介层400中。每一工艺中封装侧重布线结构500’可包括金属接合结构阵列，例如铜接合垫阵列。每一工艺中封装侧重布线结构500’上的金属接合结构阵列可被布置成相应的含LSI的中介层400内的金属穿孔结构498的阵列的图案的镜像图案。含LSI的中介层400的阵列与工艺中封装侧重布线结构500’的阵列可随后通过在工艺中封装侧重布线结构500’内的金属穿孔结构498与金属接合结构之间引发金属对金属接合而彼此接合。
可在每一单位区域内形成工艺中封装侧重布线结构500’，所述每一单位区域是可如上所述以二维阵列重复的重复单元的区域。工艺中封装侧重布线结构500’可包括第一封装侧重布线介电层560及第一封装侧重布线配线互连580。第一封装侧重布线介电层560可包含可用于管芯侧重布线介电层472的任何介电材料。第一封装侧重布线配线互连580可包含可用于管芯侧重布线配线互连474的任何材料。
在替代实施例中，可通过重复一系列处理步骤来形成工艺中封装侧重布线结构500’，所述一系列处理步骤包括对封装侧重布线介电层进行沉积的介电沉积步骤、形成穿过封装侧重布线介电层的开口的图案化步骤、对金属材料层(例如铜层)进行沉积的金属沉积步骤、以及将金属材料层图案化成形成于相应层阶处的第一封装侧重布线配线互连580的相应子集的图案化步骤。在此实施例中，可对用于形成管芯侧重布线介电层472及管芯侧重布线配线互连474的一组处理步骤加以必要的修正(例如，在材料部分的图案、材料组合物及/或材料厚度方面进行合适的改变)来使用。
参照图7，可在工艺中封装侧重布线结构500’的上方形成至少一个附加封装侧重布线介电层(在本文中被称为至少一个第二封装侧重布线介电层562)及附加封装侧重布线配线互连(在本文中被称为第二封装侧重布线配线互连582)。可通过实行一系列处理步骤至少一次来形成所述至少一个第二封装侧重布线介电层562及第二封装侧重布线配线互连582。所述一系列处理步骤包括对封装侧重布线介电层进行沉积的介电沉积步骤、形成穿过封装侧重布线介电层的开口的图案化步骤、对金属材料层(例如铜层)进行沉积的金属沉积步骤、以及将金属材料层图案化成形成于相应层阶处的第一封装侧重布线配线互连580的相应子集的图案化步骤。
第一封装侧重布线介电层560与所述至少一个第二封装侧重布线介电层562被统称为封装侧重布线介电层560、562。第一封装侧重布线配线互连580与第二封装侧重布线配线互连582被统称为封装侧重布线配线互连580、582。可在封装侧重布线介电层560、562的最顶部层阶处形成中介层接合垫588。在一个实施例中，中介层接合垫588可被形成为中介层接合垫588的二维阵列，此可为周期性阵列，例如矩形阵列或六边形阵列。一般而言，中介层接合垫588的二维阵列沿着水平方向的节距可介于100微米至800微米的范围内，但亦可使用更小或更大的节距。举例而言，中介层接合垫588的二维阵列的节距可介于200微米至700微米的范围内，但亦可使用更小或更大的节距。
在图6所示处理步骤之后的重构晶片包括封装侧重布线介电层560、562、封装侧重布线配线互连580、582、中介层接合垫588以及含LSI的中介层400的二维阵列。每一含LSI的中介层400位于相应的单位区域内，所述相应的单位区域是重构晶片内的重复的单位区域。包括位于单位区域内的封装侧重布线介电层560、562、封装侧重布线配线互连580、582及中介层接合垫588的一组材料的每一部分构成有机中介层500。含LSI的中介层400与有机中介层500的每一连续垂直堆迭构成复合中介层400、500。因此，重构晶片可包括复合中介层400、500的二维阵列。
参照图8，可在封装侧重布线介电层560、562的上方施加第二粘合剂层321。第二粘合剂层321可端视随后将使用的移除机制而包括光热转换(LTHC)层或热分解粘合剂材料层。可通过第二粘合剂层321将第二载体晶片320贴合至管芯侧重布线结构470。第二载体晶片320可包含可用于第一载体晶片310的任何材料，且一般而言可具有约与第一载体晶片310相同的厚度范围。
参照图9，可将第一载体晶片310自重构晶片分离。在一些实施例中，可通过背侧研磨来移除第一载体晶片310及第一粘合剂层311。可选地，可接合背侧研磨工艺而采用至少一个选择性刻蚀工艺(例如湿式刻蚀工艺或反应性离子刻蚀工艺)，以将复合中介层400、500的表面部分的附带移除最小化。作为另一种选择或附加地，在其中第一载体晶片310包含光学透明材料且第一粘合剂层311包含光热转换材料的实施例中，可使用穿过第一载体晶片310的照射来对第一载体晶片310进行分离。在其中第一粘合剂层311包含可热分解的粘合剂材料的实施例中，可使用退火工艺或激光照射来对第一载体晶片310进行分离。可实行合适的清洁工艺来移除第一粘合剂层311的残余部分。
可在复合中介层400、500的顶表面上形成中介层上凸块结构478(如图10所示)。中介层上凸块结构478是随后用于对半导体管芯进行贴合的凸块结构。用于中介层上凸块结构478的金属填充材料可包括铜。中介层上凸块结构478可具有矩形、圆形隅角矩形或圈形的水平横截面形状。其他水平横截面形状亦处于本实用新型的预期范围内。一般而言，中介层上凸块结构478可被配置用于微凸块接合，且可具有介于10微米至100微米的范围内的厚度，但亦可使用更小或更大的厚度。在此种实施例中，中介层上凸块结构478可被形成为具有介于10微米至50微米的范围内的侧向大小且具有介于20微米至100微米的范围内的节距的微凸块(例如铜柱)的阵列。一般而言，中介层上凸块结构478的节距可较中介层接合垫588的二维阵列的节距小介于1倍至40倍(例如5倍至35倍)的范围内的因数。
参照图10，可将一组至少一个半导体管芯701、702、703、704、705、706接合至每一复合中介层400、500。在一个实施例中，可将复合中介层400、500布置成示例性结构中的重构晶片内的二维周期性阵列，且可将多组至少一个半导体管芯701、702、703、704、705、706接合至复合中介层400、500作为多组所述至少一个半导体管芯701、702、703、704、705、706的二维周期性矩形阵列。每组至少一个半导体管芯701、702、703、704、705、706包括至少一个半导体管芯。每组至少一个半导体管芯701、702、703、704、705、706可包括此项技术中已知的任何一组至少一个半导体管芯。在一个实施例中，每组至少一个半导体管芯701、702、703、704、705、706可包括多个半导体管芯701、702、703、704、705、706。举例而言，每组至少一个半导体管芯701、702、703、704、705、706可包括至少一个系统芯片(system-on-chip，SoC)管芯701、702及/或至少一个存储器管芯703、704。可选地，每组至少一个半导体管芯701、702、703、704、705、706可包括此项技术中已知的至少一个表面安装管芯705、706。每一SoC管芯701、702可包括应用处理器管芯、中央处理单元管芯或图形处理单元管芯。在一个实施例中，所述至少一个存储器管芯703、704可包括高频宽存储器(highbandwidthmemory，HBM)管芯，所述HBM管芯包括静态随机存取存储器(static random access memory，SRAM)管芯的垂直堆迭。在一个实施例中，所述至少一个半导体管芯701、702、703、704、705、706可包括至少一个系统芯片(SoC)管芯701、702及至少一个高频宽存储器(HBM)管芯。每一HBM管芯可包括静态随机存取存储器(SRAM)管芯的垂直堆迭，所述SRAM管芯通过微凸块的阵列内连至彼此且被相应的模制材料壳体框架在侧向上环绕。
每一半导体管芯701、702、703、704、705、706可包括管芯上凸块结构788的相应阵列。焊料材料部分可被施加至半导体管芯701、702、703、704、705、706的管芯上凸块结构788，或者可被施加至中介层上凸块结构478。焊料材料部分在本文中被称为管芯-中介层接合(die-interposer-bonding，DIB)焊料材料部分790或者第一焊料材料部分。半导体管芯701、702、703、704、705、706中的每一者可定位于面朝下的位置中，使得管芯上凸块结构788面对中介层上凸块结构478。可使用拾取及放置设备来实行半导体管芯701、702、703、704、705、706的放置，使得管芯上凸块结构788中的每一者可面对中介层上凸块结构478中的相应一者。每组至少一个半导体管芯701、702、703、704、705、706可放置于相应的单位区域内。将DIB焊料材料部分790贴合至管芯上凸块结构788及中介层上凸块结构478中的一者以使一对管芯上凸块结构788与中介层上凸块结构478各自相对。
一般而言，可提供复合中介层400、500，复合中介层400、500包括上面的中介层上凸块结构478。可提供至少一个半导体管芯701、702、703、704、705、706，所述至少一个半导体管芯中的每一者包括相应的一组管芯上凸块结构788。可使用DIB焊料材料部分790将所述至少一个半导体管芯701、702、703、704、705、706接合至复合中介层400、500，DIB焊料材料部分790接合至相应的中介层上凸块结构478及相应的管芯上凸块结构788。可通过相应的一组DIB焊料材料部分790将每组至少一个半导体管芯701、702、703、704、705、706贴合至相应的复合中介层400、500。
在一个实施例中，管芯上凸块结构788及中介层上凸块结构478可被配置用于微凸块接合。在此实施例中，管芯上凸块结构788及中介层上凸块结构478中的每一者可被配置成具有介于10微米至50微米的范围内的直径的铜柱结构，且可具有介于5微米至100微米的范围内的相应高度。微凸块在周期性方向上的节距可介于20微米至100微米的范围内，但亦可使用更小或更大的节距。在回流时，每一DIB焊料材料部分790的侧向大小可介于邻接的管芯上凸块结构788或邻接的中介层上凸块结构478的侧向大小(例如直径)的100％至150％的范围内。
参照图11，可向复合中介层400、500与接合至复合中介层400、500的多组至少一个半导体管芯701、702、703、704、705、706之间的每一间隙中施加管芯侧底部填充胶材料。管芯侧底部填充胶材料可包括此项技术中已知的任何底部填充胶材料。可在复合中介层400、500与上覆的一组至少一个半导体管芯701、702、703、704、705、706之间的每一单位区域内形成管芯侧底部填充胶材料部分792。可通过在相应的单位区域中在DIB焊料材料部分790的相应阵列周围注射管芯侧底部填充胶材料来形成管芯侧底部填充胶材料部分792。可使用任何已知的底部填充胶材料施加方法，所述底部填充胶材料施加方法可为例如毛细底部填充方法、模制底部填充方法或印刷底部填充方法。
在每一单位区域内，管芯侧底部填充胶材料部分792可在侧向上环绕并接触位于单位区域内的相应的一组DIB焊料材料部分790。管芯侧底部填充胶材料部分792可在单位区域中形成于DIB焊料材料部分790、中介层上凸块结构478及管芯上凸块结构788周围且接触所述DIB焊料材料部分790、中介层上凸块结构478及管芯上凸块结构788。一般而言，通过每一单位区域内的相应的一组DIB焊料材料部分790将包括相应的一组管芯上凸块结构788的至少一个半导体管芯701、702、703、704、705、706贴合至中介层上凸块结构478。在每一单位区域内，管芯侧底部填充胶材料部分792在侧向上环绕所述至少一个半导体管芯701、702、703、704、705、706的中介层上凸块结构478及管芯上凸块结构788。
可向相应的一组半导体管芯701、702、703、704、705、706与相应的管芯侧底部填充胶材料部分792的组装件之间的间隙施加模制化合物(模制化合物)。模制化合物可包括可用于上述模制化合物中介层框架460的任何材料。模制化合物可包括环氧树脂、硬化剂、硅石(作为填料材料)及其他添加剂。可在固化温度下对模制化合物进行固化以形成模制化合物基质，模制化合物基质在本文中被称为管芯层阶模制化合物基质760M或第二模制化合物基质。管芯层阶模制化合物基质760M在侧向上环绕并嵌置一组半导体管芯701、702、703、704、705、706与管芯侧底部填充胶材料部分792的每一组装件。管芯层阶模制化合物基质760M包括可在侧向上邻接至彼此的多个模制化合物(模制化合物)管芯框架。每一模制化合物管芯框架是管芯层阶模制化合物基质760M的位于相应的单位区域内的一部分。因此，每一模制化合物管芯框架在侧向上环绕并嵌置相应的一组半导体管芯701、702、703、704、705、706及相应的管芯侧底部填充胶材料部分792。纯环氧树脂的杨氏模量约为3.35吉帕，且模制化合物的杨氏模量可能由于其中的添加剂而高于纯环氧树脂的杨氏模量。因此，管芯层阶模制化合物基质760M的杨氏模量可大于3.5吉帕。
可通过平坦化工艺移除管芯层阶模制化合物基质760M的上覆于包括半导体管芯701、702、703、704、705、706的顶表面的水平平面上的一些部分。举例而言，可使用化学机械平坦化(CMP)移除管芯层阶模制化合物基质760M的上覆于水平平面上的一些部分。上覆于第二载体晶片320的重构晶片包括管芯层阶模制化合物基质760M、半导体管芯701、702、703、704、705、706、管芯侧底部填充胶材料部分792及复合中介层400、500的二维阵列的组合。管芯层阶模制化合物基质760M的位于单位区域内的每一部分构成模制化合物管芯框架。
重构晶片的位于单位区域内的每一部分构成扇出型封装800。每一扇出型封装800可包括至少一个半导体管芯701、702、703、704、705、706、复合中介层400、500、DIB焊料材料部分790、至少一个管芯侧底部填充胶材料部分792及模制化合物管芯框架，模制化合物管芯框架是管芯层阶模制化合物基质760M的位于相应的单位区域内的一部分。
参照图12，可在管芯层阶模制化合物基质760M上施加第三粘合剂层331。第三粘合剂层331可端视随后将使用的移除机制而包括光热转换(LTHC)层或热分解粘合剂材料层。可通过第三粘合剂层331将第三载体晶片330贴合至管芯层阶模制化合物基质760M。第三载体晶片330可包含可用于第一载体晶片310的任何材料，且一般而言可具有约与第一载体晶片310相同的厚度范围。
可将第二载体晶片320自重构晶片分离。在一个实施例中，第二载体晶片320可包含光学透明材料且第二粘合剂层321包含光热转换材料，可使用穿过第二载体晶片320的照射来对第二载体晶片320进行分离。在其中第二粘合剂层321包含可热分解的粘合剂材料的实施例中，可使用退火工艺或激光照射来对第二载体晶片320进行分离。可实行合适的清洁工艺来移除第二粘合剂层321的残余部分。可在实体上暴露出复合中介层400、500的中介层接合垫588。
参照图13、图14A及图14B，可能可选地将集成无源器件830贴合至中介层接合垫588的子集。图13示出包括多个扇出型封装800的重构晶片的多于一个单元区域，且图14A及图14B示出包括单个扇出型封装800的重构晶片的单元区域。集成无源器件830亦被称为集成无源组件(integratedpassive component，IPC)或嵌入式无源组件(embeddedpassivecomponent，EPC)。集成无源器件830可包括整合于同一封装或同一衬底上的无源电子组件，例如电阻器、电容器、电感器(亦被称为线圈或扼流圈)、微带线、阻抗匹配元件、匹配器(balun)或其任意组合。可使用薄焊料材料部分将集成无源器件830接合至中介层接合垫588的子集。在一些实施例中，中介层接合垫588的子集可被配置成使用薄焊料材料部分来提供集成无源器件830的接合，例如，通过具有较小的大小及/或通过具有不同的形状。
可将焊料材料部分施加至不用于对集成无源器件830进行接合的中介层接合垫588。焊料材料部分888包括第一焊料材料部分888A，第一焊料材料部分888A随后用于接合至设置于随后使用的封装衬底上的衬底接合垫。焊料材料部分888可还包括第二焊料材料部分888B，第二焊料材料部分888B可随后用于对随后将使用的至少一个表面安装管芯进行贴合。中介层接合垫588的被第一焊料材料部分888A贴合的第一子集在本文中被称为第一中介层接合垫588A。中介层接合垫588的被第二焊料材料部分888B贴合的第二子集在本文中被称为第二中介层接合垫588B。中介层接合垫588的被集成无源器件830贴合的第三子集在本文中被称为第三中介层接合垫588C。在一个实施例中，第一焊料材料部分888A与第二焊料材料部分888B可在同一焊料材料施加工艺中分别被施加至第一中介层接合垫588A及第二中介层接合垫588B。作为另一种选择，第二焊料材料部分888B可具有不同的材料组合物，所述材料组合物提供较第一焊料材料部分888A高的回流温度。在此实施例中，可使用与第一焊料材料部分888A不同的工艺来施加第二焊料材料部分888B。
参照图14A及图14B，可将第三载体晶片330自重构晶片分离。在其中第三载体晶片330包含光学透明材料且第三粘合剂层331包含光热转换材料的实施例中，可使用穿过第三载体晶片330的照射来对第三载体晶片330进行分离。在其中第三粘合剂层331包含可热分解的粘合剂材料的实施例中，可使用退火工艺或激光照射来对第三载体晶片330进行分离。可实行合适的清洁工艺来移除第三粘合剂层331的残余部分。可在实体上暴露出管芯层阶模制化合物基质760M的水平表面。
重构晶片包括复合中介层400、500的二维阵列，且还包括接合至相应的复合中介层400、500的多组至少一个半导体管芯701、702、703、704、705、706的二维阵列。可通过实行划切工艺而沿着划切沟道对重构晶片进行划切。划切沟道与相邻的多对单元区域之间的边界对应。来自重构晶片的每一划切单元包括扇出型封装800，焊料材料部分888及可选的集成无源器件830贴合至扇出型封装800。底部填充胶材料部分831可设置于集成无源器件830中的每一者与扇出型封装800之间。换言之，多组半导体管芯701、702、703、704、705、706的二维阵列、管芯侧底部填充胶材料部分792的二维阵列、管芯层阶模制化合物基质760M及复合中介层400、500的二维阵列的组装件的每一划切部分包括扇出型封装800。管芯层阶模制化合物基质760M的每一划切部分构成模制化合物管芯框架760，即模制化合物管芯框架760。
一般而言，可提供包括至少一个半导体管芯701、702、703、704、705、706、中介层(例如复合中介层400、500)、第一中介层接合垫588A及第二中介层接合垫588B的组装件。扇出型封装800构成此种组装件。在一个实施例中，第二中介层接合垫588B可设置于中介层400、500的中心区处，且因此可被第一中介层接合垫588A在侧向上环绕。可将第一焊料材料部分888A及第二焊料材料部分888B分别贴合至第一中介层接合垫588A及第二中介层接合垫588B。
参照图15A及图15B，在一个实施例中，可通过第二焊料材料部分888B将表面安装管芯850贴合至第二中介层接合垫588B。在此实施例中，例如，通过例如使用激光束局部地对表面安装管芯850进行加热，可对第二焊料材料部分888B进行回流，而不对第一焊料材料部分888A进行回流。在一个实施例中，第二焊料材料部分888B可具有较第一焊料材料部分888A高的回流温度。在此实施例中，在用于将封装衬底贴合至扇出型管芯800的后续回流工艺期间可对第二焊料材料部分888B进行回流，或者可不对第二焊料材料部分888B进行回流，且对第一焊料材料部分888A进行回流。
作为另一种选择，可将表面安装管芯850定位于第二焊料材料部分888B的上方，而不实行回流工艺。在此实施例中，在对封装衬底进行定位之后的后续处理步骤处，第二焊料材料部分888B的回流可与第一焊料材料部分888A的回流同时实行。
一般而言，可使用第二焊料材料部分888B将至少一个表面安装管芯850贴合至第二中介层接合垫588B。一般而言，第二中介层接合垫588B中没有第二中介层接合垫588B、第二中介层接合垫588B中的一个第二中介层接合垫588B、多个第二中介层接合垫588B及/或第二中介层接合垫588B中的每一者可位于复合中介层400、500的水平表面的中心区中，所述水平表面在随后的组装工艺期间面对封装衬底，水平表面在本文中被称为复合中介层400、500的面对衬底的水平表面。中心区可包括复合中介层400、500的面对衬底的水平表面的几何中心GC。面对衬底的水平表面的几何中心GC的位置可被定义为由面对衬底的水平表面的周边定界的水平表面内的所有点的算术平均位置，如在任何笛卡尔坐标系中所计算。第二中介层接合垫588B经第一中介层接合垫588A在侧向上环绕。在一个实施例中，可通过第二焊料材料部分888B将至少一个表面安装管芯850接合至第二中介层接合垫588B。
参照图16A及图16B，可提供根据本实用新型实施例的封装衬底200。封装衬底200可为包括核心衬底210的核心(cored)封装衬底，或者不包括封装核心的无核心(coreless)封装衬底。作为另一种选择，封装衬底200可包括集成封装衬底上系统(system-on-integratedpackaging substrate，SoIS)，集成封装衬底上系统包括重布线层、介电夹层及/或至少一个嵌置式中介层(例如硅中介层)。此种集成封装衬底上系统可包括使用焊料材料部分、微凸块、底部填充胶材料部分(例如模制底部填充胶材料部分)及/或粘合膜的层间内连件。尽管使用核心封装衬底来阐述本实用新型，但应理解，本实用新型的范围不受任何特定类型的衬底封装的限制。举例而言，可使用SoIS来代替核心封装衬底。在其中使用SoIS的实施例中，核心衬底210可包括玻璃环氧树脂板，所述玻璃环氧树脂板包括贯穿板孔洞(through-plate hole)的阵列。包含金属材料的核心穿孔结构214的阵列可设置于贯穿板孔洞中。每一核心穿孔结构214可包括或可不包括其中的圆柱形中空部。可选地，可使用介电衬垫(未示出)来将核心穿孔结构214与核心衬底210电性隔离。
封装衬底200可包括板侧表面层状电路(surface laminar circuit，SLC)240及芯片侧表面层状电路(SLC)260。板侧SLC可包括嵌置板侧配线互连244的板侧绝缘层242。芯片侧SLC 260可包括嵌置芯片侧配线互连264的芯片侧绝缘层262。板侧绝缘层242及芯片侧绝缘层262可包含感光性环氧树脂材料，感光性环氧树脂材料可以通过光刻方式被图案化且随后被固化。板侧配线互连244及芯片侧配线互连264可包含铜，所述铜可通过电镀而沉积于板侧绝缘层242或芯片侧绝缘层262中的图案内。
在一个实施例中，芯片侧表面层状电路260包括连接至衬底接合垫268的阵列的芯片侧配线互连264。衬底接合垫268的阵列可被配置成使得能够通过受控塌陷芯片连接(controlled collapse chip connection，C4)焊料球进行接合。板侧表面层状电路240包括连接至板侧接合垫248的阵列的板侧配线互连244。板侧接合垫248的阵列被配置成使得能够通过具有较C4焊料球大的大小的焊接接头进行接合。尽管使用其中封装衬底200包括芯片侧表面层状电路260及板侧表面层状电路240的实施例来阐述本实用新型，但本文中明确预期以下实施例：在所述实施例中，省略芯片侧表面层状电路260及板侧表面层状电路240中的一者，或者使用例如微凸块等接合结构的阵列进行替代。在例示性实例中，可使用微凸块的阵列或接合结构的任何其他阵列来替代芯片侧表面层状电路260。
根据本实用新型的态样，本实用新型的封装衬底200包括穿过其中的开口209。在一个实施例中，封装衬底200包括第一水平表面，第一水平表面被配置成面对包括扇出型封装800的组装件。第一水平表面可为上述面对衬底的水平表面。封装衬底200还包括位于第一水平表面的相对的侧上的第二水平表面、以及在第一水平表面与第二水平表面之间延伸的开口209。封装衬底200的衬底接合垫268可位于封装衬底200的第一水平表面上，且可具有第一中介层接合垫588A的图案的镜像图案。因此，衬底接合垫268不存在于与第二中介层接合垫588B或集成无源器件830交迭的区域内。
在一个实施例中，在平面图中，穿过衬底200的开口209的区域与第二中介层接合垫588B的整体区域交迭。在一个实施例中，封装衬底200可被定位成使得在平面图中，第二中介层接合垫588B整体包含于穿过封装衬底200的开口209的区域内。如本文中所使用，平面图是指沿着垂直方向的视图，在所述视图中示出组件的布局，而不考虑观察者的直接可见性。换言之，平面图是沿着垂直方向的透视视图，在所述透视视图中呈现出所有元件的边界。
可使用第一焊料材料部分888A将包括扇出型封装800的组装件贴合至封装衬底200。具体而言，可将第一焊料材料部分888A中的每一者接合至衬底接合垫268中的相应一者及位于中介层400、500上的第一中介层接合垫588A中的相应一者。举例而言，可将衬底接合垫268设置于第一焊料材料部分888A上，使得所述至少一个表面安装管芯850完全装配于穿过封装衬底200的开口209的区域内。
可实行回流工艺以对第一焊料材料部分888A进行回流，使得每一第一焊料材料部分888A可接合至衬底接合垫268中的相应一者及第一中介层接合垫588A中的相应一者。在一些实施例中，第二焊料材料部分888B可与第一焊料材料部分888A的回流同期地进行回流。在一些其他实施例中，第二焊料材料部分888B可具有更高的回流温度且在第一焊料材料部分888A的回流期间不进行回流。
在一个实施例中，在平面图中，所述至少一个表面安装管芯850中的每一者可完全位于穿过封装衬底200的开口209的区域内。在其中所述至少一个表面安装管芯850包括多个表面安装管芯850的实施例中，在平面图中，所述多个表面安装管芯850的所有区域与所述多个表面安装管芯850之间的间隙的区域整体可位于开口209的区域内。在一个实施例中，所述至少一个表面安装管芯850的所有侧壁可与开口209的和封装衬底200的第一水平表面邻接的周边向内在侧向上偏置开。
在一个实施例中，每一表面安装管芯850的水平表面(例如远离扇出型封装800的远端水平表面)可位于包括封装衬底200的第一水平表面的第一水平平面HP1与包括封装衬底200的第二水平表面(即，背侧水平表面)的第二水平平面HP2之间。封装衬底200的第二水平平面HP2与封装衬底200的第一水平平面HP1通过封装衬底200的厚度在垂直方向上间隔开。
在一个实施例中，每一表面安装管芯850的整体体积的主要部份(例如大于50％)可位于包括封装衬底200的第一水平表面的第一水平平面HP1与包括封装衬底200的第二水平表面的第二水平平面HP2之间。
在一个实施例中，衬底接合垫268可位于封装衬底200的位于第一水平平面HP1内的水平表面上，且封装衬底200包括位于第二水平平面HP2内的背侧水平表面。在一个实施例中，第一中介层接合垫588A及第二中介层接合垫588B位于中介层400、500的位于第三水平平面HP3内的水平表面上，且所述至少一个表面安装管芯850中的一者或每一者具有位于第一水平平面HP1与第二水平平面HP2之间的远端水平表面，且包括具有位于第一水平平面HP1与第三水平平面HP3之间的接合表面的接合垫。
一般而言，第一焊料材料部分888A接合至衬底接合垫268中的相应一者及第一中介层接合垫588A中的相应一者。可通过第二焊料材料部分888B将至少一个表面安装管芯850接合至第二中介层接合垫588B。在此实施例中，第二中介层接合垫588B可位于复合中介层400、500的与第一中介层接合垫588A相同的水平表面上。在平面图中，第二中介层接合垫588B整体可位于穿过封装衬底200的开口209的区域内。
参照图17A及图17B，可通过封装衬底200中的开口209将底部填充胶材料施加至复合中介层400、500与封装衬底200之间的间隙中。底部填充胶材料可包括所属领域中已知的任何底部填充胶材料。可自复合中介层400、500与封装衬底200之间的间隙的四个侧施加具有相同的材料组合物或不同的材料组合物的附加底部填充胶材料。底部填充胶材料部分可在复合中介层400、500与封装衬底200之间的间隙中形成于第一焊料材料部分888A及第二焊料材料部分888B周围。底部填充胶材料部分形成于复合中介层400、500与封装衬底200之间，且因此，在本文中被称为中介层-封装(interposer-package)底部填充胶材料部分892，或IP底部填充胶材料部分892。
在一个实施例中，IP底部填充胶材料部分892整体可始终具有相同的材料组合物。在此种实施例中，可将相同的底部填充胶材料组合物用于经由封装衬底200中的开口209进行的注射，以及用于自复合中介层400、500与封装衬底200之间的间隙的周边进行的注射。在另一实施例中，IP底部填充胶材料部分892的中心区可具有第一材料组合物，且IP底部填充胶材料部分892的在侧向上环绕并包封IP底部填充胶材料部分892的中心区的周边区具有不同于第一材料组合物的第二材料组合物。在此种实施例中，两种不同的底部填充胶材料组合物用于经由封装衬底200中的开口209进行的注射，以及用于自复合中介层400、500与封装衬底200之间的间隙的周边进行的注射。在此实施例中，所述两种不同的底部填充胶材料的杨氏模量的差异可有利地用于减少在机械或热应力条件下对复合中介层400、500的潜在损坏。
一般而言，使用两种不同的底部填充胶材料注射方案使得能够减少底部填充胶材料为完全对复合中介层400、500与封装衬底200之间的间隙进行填充所需行进的侧向距离。在先前技术的注射方案(其中底部填充胶材料仅自两个相对的组件之间的间隙的周边进行注射)中，注射的底部填充胶材料的最小行进距离是间隙的几何中心与周边之间的最短距离，其对应于具有矩形的水平横截面形状的间隙的短侧长度的约一半。在所示结构中，注射的底部填充胶材料的最小行进距离约为穿过封装衬底200的开口209的周边与复合中介层400、500和封装衬底200之间的间隙的周边之间的最短距离的一半。因此，对于具有矩形的水平横截面形状的间隙而言，在制造本实用新型的结构期间，注射的底部填充胶材料的最小行进距离小于长侧的长度的四分之一。由于大多数间隙具有正方形的水平横截面形状，因此在用于自穿过封装衬底200的开口209且自复合中介层400、500与封装衬底200之间的间隙的周边注射底部填充胶材料的实施例中，注射材料的行进距离的减小可为50％或大于50％。
在各种实施例结构中使用的IP底部填充胶材料部分892可包括位于中介层400、500与封装衬底200之间的水平延伸部分。在一个实施例中，IP底部填充胶材料部分892在侧向上环绕并接触第一焊料材料部分888A、第二焊料材料部分888B及所述至少一个表面安装管芯850中的每一者。此外，本实用新型的IP底部填充胶材料部分892可包括自水平延伸部分突出至穿过封装衬底200的开口209中的垂直延伸部分。
在一个实施例中，可通过第二焊料材料部分888B将至少一个表面安装管芯850接合至第二中介层接合垫588B。在一个实施例中，每一表面安装管芯850的侧壁可与IP底部填充胶材料部分892的垂直突出部分接触。IP底部填充胶材料部分892的垂直延伸部分可具有在实体上暴露出的表面，所述表面由穿过封装衬底200的开口209的一组至少一个侧壁在侧向上定界。在一个实施例中，开口209的每一侧壁的近端部分可与底部填充胶材料部分892的垂直突出部分直接接触，且开口209的每一侧壁的远端部分可暴露于由包括开口209的每个侧壁的一组表面在侧向上环绕的空腔899。
底部填充胶材料对中介层400、500与封装衬底200之间的间隙进行填充的侧向行进距离的减小会在自间隙的周边施加底部填充胶材料的同时减小底部填充胶材料上的压力。在间隙的周边处施加底部填充胶材料期间，压力的减小会使得在间隙的区域之外(即在扇出型封装800的周边周围)积聚较少的底部填充胶材料。因此，封装衬底200的位于第一水平平面内的第一水平表面(即，面对中介层的水平表面)的区域与IP底部填充胶材料部分892接触。换言之，通过使用用于形成IP底部填充胶材料部分892的双重注射方案，在平面图中IP底部填充胶材料部分892与封装衬底200之间的接触区域的周边和扇出型封装800的周边之间的侧向偏置距离L_offset减小。侧向偏置距离L_offset的减小提供会减小封装后退距离PRD的益处，封装后退距离PRD是封装衬底200的周边与扇出型封装800的周边之间的侧向距离。因此，本实用新型的双重底部填充胶材料注射方案会减小包括封装衬底200及扇出型管芯800的组装件的总体大小。
可能可选地使用例如粘合剂层293将加强环294贴合至模制化合物管芯框架760(即，模制化合物管芯框架760)的在实体上暴露出的表面。
参照图18，可提供包括印刷电路板(printed circuitboard，PCB)衬底110及PCB接合垫180的PCB 100。PCB 100包括位于PCB衬底110的至少一个侧上的印刷电路系统(未示出)。可形成焊接接头190的阵列，以将板侧接合垫248的阵列接合至PCB接合垫180的阵列。可通过在板侧接合垫248的阵列与PCB接合垫180的阵列之间设置焊料球的阵列且通过对焊料球的阵列进行回流来形成焊接接头190。可通过施加底部填充胶材料且使底部填充胶材料成形而在焊接接头190周围形成附加底部填充胶材料部分，所述附加底部填充胶材料部分在本文中被称为板-衬底(board-substrate)底部填充胶材料部分192或BS底部填充胶材料部分192。封装衬底200通过焊接接头190的阵列贴合至PCB 100。
一般而言，可通过焊接接头190的阵列将印刷电路板100接合至封装衬底200。附加底部填充胶材料部分(例如板-衬底底部填充胶材料部分192)可位于印刷电路板100与封装衬底200之间且可在侧向上环绕焊接接头190。空腔899可由印刷电路板100在垂直方向上定界且可由附加底部填充胶材料部分在侧向上定界并包封，且因此可变成经包封空腔899。经包封空腔899可不具有任何固相材料，且可位于由包括穿过封装衬底200的开口209的至少一个侧壁的一组表面在侧向上定界的体积内，且由附加底部填充胶材料部分(例如板-衬底底部填充胶材料部分192)在侧向上定界。经包封空腔899可由底部填充胶材料部分892及印刷电路板100在垂直方向上定界。
参照图19，示例性结构的第一替代实施例可采用具有不同大小的封装衬底200自图18中示出的示例性结构得到。具体而言，在示例性结构的第一实施例中使用的封装衬底200可具有与扇出型管芯800相同的水平横截面形状及相同的大小。在一个实施例中，在平面图中，扇出型管芯800的水平横截面形状可与封装衬底200的水平横截面形状一致。
参照图20，示例性结构的第二替代实施例可使用具有不同大小的封装衬底200自图18中示出的示例性结构得到。具体而言，在示例性结构的第二实施例中使用的封装衬底200可具有较扇出型管芯800小的大小。在一个实施例中，在平面图中，封装衬底200的水平横截面形状可完全位于扇出型管芯800的水平横截面形状内，且封装衬底200的水平横截面形状可与扇出型管芯800的水平横截面形状在侧向上向内偏置开。
图21示出根据本实用新型实施例的用于形成半导体结构的一般步骤。
参照步骤1910及图1至图15B，可提供包括至少一个半导体管芯701、702、703、704、705、706及中介层400、500的组装件。
参照步骤1920及图16A及图16B，提供封装衬底200。封装衬底200包括衬底接合垫268。此外，封装衬底200包括面对组装件的第一表面、位于第一表面的相对的侧上的第二表面、以及在第一表面与第二表面之间延伸的开口209。在一个实施例中，封装衬底200包括面对组装件且具有第一内周边及第一外周边的第一表面、位于第一表面的相对的侧上且具有第二内周边及第二外周边的第二表面、以及在第一内周边与第二内周边之间延伸的至少一个内侧壁。
参照步骤1930及图17A至图20，可使用第一焊料材料部分888A将组装件接合至封装衬底200，第一焊料材料部分888A接合至衬底接合垫268中的相应一者及位于中介层400、500上的第一中介层接合垫588A中的相应一者。
参照所有附图并根据本实用新型的各种实施例，提供一种半导体结构，所述半导体结构包括：组装件，包括至少一个半导体管芯701、702、703、704、705、706及中介层400、500；封装衬底200，包括衬底接合垫268；以及第一焊料材料部分888A，接合至衬底接合垫268中的相应一者及位于中介层400、500上的第一中介层接合垫588A中的相应一者，其中封装衬底200包括面对组装件的第一水平表面、位于第一水平表面的相对的侧上的第二水平表面、以及在第一水平表面与第二水平表面之间延伸的开口209。在一个实施例中，封装衬底包括面对组装件且具有第一内周边及第一外周边的第一表面、位于第一表面的相对的侧上且具有第二内周边及第二外周边的第二表面、以及在第一内周边与第二内周边之间延伸的至少一个内侧壁。
根据本实用新型的一些实施例，还包括表面安装管芯，所述表面安装管芯通过第二焊料材料部分接合至位于所述中介层上的第二中介层接合垫。根据本实用新型的一些实施例，其中在平面图中，所述表面安装管芯完全位于所述第一内周边的区域内。根据本实用新型的一些实施例，其中所述表面安装管芯的水平表面位于包括所述第一表面的第一水平平面与包括所述第二表面的第二水平平面之间。根据本实用新型的一些实施例，其中所述表面安装管芯的整体体积的主要部份位于包括所述第一表面的第一水平平面与包括所述第二表面的第二水平平面之间。根据本实用新型的一些实施例，还包括底部填充胶材料部分，所述底部填充胶材料部分在侧向上环绕所述第一焊料材料部分中的每一者且包括位于所述中介层与所述封装衬底之间的水平延伸部分。根据本实用新型的一些实施例，其中所述底部填充胶材料部分包括垂直突出部分，所述垂直突出部分自所述水平延伸部分突出且进入由所述至少一个内侧壁在侧向上环绕的体积中。根据本实用新型的一些实施例，还包括表面安装管芯，所述表面安装管芯通过第二焊料材料部分接合至位于所述中介层上的第二中介层接合垫，其中所述表面安装管芯的侧壁与所述底部填充胶材料部分的所述垂直突出部分接触。根据本实用新型的一些实施例，其中：所述至少一个内侧壁中的每一者的近端部分与所述底部填充胶材料部分的所述垂直突出部分进行直接接触；且所述至少一个内侧壁中的每一者的远端部分暴露于空腔。根据本实用新型的一些实施例，还包括：印刷电路板，通过焊接接头的阵列接合至所述封装衬底；附加底部填充胶材料部分，位于所述印刷电路板与所述封装衬底之间且在侧向上环绕所述焊接接头；以及经包封空腔，不具有任何固相材料且位于由穿过所述封装衬底及所述附加底部填充胶材料部分的至少一个内侧壁在侧向上定界的体积内，且由所述底部填充胶材料部分及所述印刷电路板在垂直方向上定界。
根据本实用新型的另一态样，提供一种半导体结构，所述半导体结构包括：组装件，包括至少一个半导体管芯701、702、703、704、705、706及中介层400、500，中介层400、500包括第一中介层接合垫588A及第二中介层接合垫588B；封装衬底200，包括衬底接合垫268且包括穿过封装衬底200的开口209，其中在平面图中，开口209的区域与第二中介层接合垫588B的区域交迭；第一焊料材料部分888A，接合至衬底接合垫268中的相应一者及第一中介层接合垫588A中的相应一者；以及至少一个表面安装管芯850，通过第二焊料材料部分888B接合至第二中介层接合垫588B。在一个实施例中，封装衬底200包括面对组装件且具有第一内周边及第一外周边的第一表面、位于第一表面的相对的侧上且具有第二内周边及第二外周边的第二表面、以及在第一内周边与第二内周边之间延伸的至少一个内侧壁，其中在平面图，由第一内周边包围的区域与第二中介层接合垫588B的区域交迭。
根据本实用新型的一些实施例，其中所述第二中介层接合垫被所述第一中介层接合垫在侧向上环绕。根据本实用新型的一些实施例，其中在所述平面图中，所述至少一个表面安装管芯完全位于所述第一内周边的所述区域内。根据本实用新型的一些实施例，其中：所述衬底接合垫位于所述封装衬底的位于第一水平平面内的水平表面上；所述封装衬底包括位于第二水平平面内的背侧水平表面；所述第一中介层接合垫及所述第二中介层接合垫位于所述中介层的位于第三水平平面内的水平表面上；且所述至少一个表面安装管芯中的一者具有位于所述第一水平平面与所述第二水平平面之间的远端水平表面，且包括具有位于所述第一水平平面与所述第三水平平面之间的接合表面的接合垫。根据本实用新型的一些实施例，还包括底部填充胶材料部分，所述底部填充胶材料部分在侧向上环绕所述第一焊料材料部分、所述第二焊料材料部分及所述至少一个表面安装管芯中的每一者，且所述底部填充胶材料部分包括垂直延伸部分，所述垂直延伸部分突出至由穿过所述封装衬底的所述至少一个内侧壁在侧向上包围的体积中。
根据本实用新型的另一态样，一种形成半导体结构的方法，包括：提供包括至少一个半导体管芯及中介层的组装件；提供包括衬底接合垫的封装衬底，其中所述封装衬底包括面对所述组装件且具有第一内周边及第一外周边的第一表面、位于所述第一表面的相对的侧上且具有第二内周边及第二外周边的第二表面、以及在所述第一内周边与所述第二内周边之间延伸的至少一个内侧壁；以及使用第一焊料材料部分将所述组装件贴合至所述封装衬底，所述第一焊料材料部分接合至所述衬底接合垫中的相应一者及位于所述中介层上的第一中介层接合垫中的相应一者。
根据本实用新型的一些实施例，其中所述中介层包括第二中介层接合垫，所述第二中介层接合垫与所述第一中介层接合垫形成于所述中介层的同一水平表面上，其中所述封装衬底被定位成在平面图中，所述第二中介层接合垫的整体包含于由穿过所述封装衬底的所述至少一个内侧壁在侧向上包围的体积的区域内。根据本实用新型的一些实施例，还包括使用第二焊料材料部分将至少一个表面安装管芯贴合至所述第二中介层接合垫。根据本实用新型的一些实施例，其中所述第一焊料材料部分与所述第二焊料材料部分在同一焊料材料施加工艺中分别被施加至所述第一中介层接合垫及所述第二中介层接合垫。根据本实用新型的一些实施例，还包括将底部填充胶材料施加至所述中介层与所述封装衬底之间的间隙中且施加至由所述封装衬底中的所述至少一个内侧壁在侧向上包围的体积中。
本实用新型的各种实施例可用于有利于在包括至少一个半导体管芯701、702、703、704、705、706的封装(其可为或者可不为扇出型封装800)与包括穿过封装衬底200中的开口209的封装衬底200之间的间隙中形成底部填充胶材料部分。通过减小底部填充胶材料对间隙的体积进行填充所需行进的侧向距离，可减小施加至间隙的周边处的底部填充胶材料的压力，且更少的底部填充胶材料聚集于间隙周围，藉此减小底部填充胶材料的侧向范围且能够减小封装后退距离PRD。
前文概述若干实施例的特征，以使得本领域的普通技术人员可更佳地理解本实用新型内容的态样。本领域的普通技术人员应了解，其可易于使用本实用新型内容作为设计或修改用于实现本文中所引入实施例的相同目的及/或达成相同优点的其他工艺及结构的基础。本领域的普通技术人员亦应认识到，此类等效构造并不脱离本实用新型内容的精神及范围，且本领域的普通技术人员可在不脱离本实用新型内容的精神及范围的情况下在本文中作出各种改变、替代以及更改。

Claims (10)

1.一种半导体结构，其特征在于，包括：
组装件，包括至少一个半导体管芯及中介层；
封装衬底，包括衬底接合垫；以及
第一焊料材料部分，接合至所述衬底接合垫中的相应一者及位于所述中介层上的第一中介层接合垫中的相应一者，
其中所述封装衬底包括面对所述组装件且具有第一内周边及第一外周边的第一表面、位于所述第一表面的相对的侧上且具有第二内周边及第二外周边的第二表面、以及在所述第一内周边与所述第二内周边之间延伸的至少一个内侧壁。
2.根据权利要求1所述的半导体结构，其特征在于，还包括表面安装管芯，所述表面安装管芯通过第二焊料材料部分接合至位于所述中介层上的第二中介层接合垫。
3.根据权利要求1所述的半导体结构，其特征在于，还包括底部填充胶材料部分，所述底部填充胶材料部分在侧向上环绕所述第一焊料材料部分中的每一者且包括位于所述中介层与所述封装衬底之间的水平延伸部分。
4.根据权利要求3所述的半导体结构，其特征在于，所述底部填充胶材料部分包括垂直突出部分，所述垂直突出部分自所述水平延伸部分突出且进入由所述至少一个内侧壁在侧向上环绕的体积中。
5.根据权利要求3所述的半导体结构，其特征在于，还包括：
印刷电路板，通过焊接接头的阵列接合至所述封装衬底；
附加底部填充胶材料部分，位于所述印刷电路板与所述封装衬底之间且在侧向上环绕所述焊接接头；以及
经包封空腔，不具有任何固相材料且位于由穿过所述封装衬底及所述附加底部填充胶材料部分的至少一个内侧壁在侧向上定界的体积内，且由所述底部填充胶材料部分及所述印刷电路板在垂直方向上定界。
6.一种半导体结构，其特征在于，包括：
组装件，包括至少一个半导体管芯及中介层，所述中介层包括第一中介层接合垫及第二中介层接合垫；
封装衬底，包括衬底接合垫且包括面对所述组装件且具有第一内周边及第一外周边的第一表面、位于所述第一表面的相对的侧上且具有第二内周边及第二外周边的第二表面、以及在所述第一内周边与所述第二内周边之间延伸的至少一个内侧壁，其中在平面图中，由所述第一内周边包围的区域与所述第二中介层接合垫的区域交迭；
第一焊料材料部分，接合至所述衬底接合垫中的相应一者及所述第一中介层接合垫中的相应一者；以及
至少一个表面安装管芯，通过第二焊料材料部分接合至所述第二中介层接合垫。
7.根据权利要求6所述的半导体结构，其特征在于，所述第二中介层接合垫被所述第一中介层接合垫在侧向上环绕。
8.根据权利要求6所述的半导体结构，其特征在于，在所述平面图中，所述至少一个表面安装管芯完全位于所述第一内周边的所述区域内。
9.根据权利要求6所述的半导体结构，其特征在于：
所述衬底接合垫位于所述封装衬底的位于第一水平平面内的水平表面上；
所述封装衬底包括位于第二水平平面内的背侧水平表面；
所述第一中介层接合垫及所述第二中介层接合垫位于所述中介层的位于第三水平平面内的水平表面上；且
所述至少一个表面安装管芯中的一者具有位于所述第一水平平面与所述第二水平平面之间的远端水平表面，且包括具有位于所述第一水平平面与所述第三水平平面之间的接合表面的接合垫。
10.根据权利要求6所述的半导体结构，其特征在于，还包括底部填充胶材料部分，所述底部填充胶材料部分在侧向上环绕所述第一焊料材料部分、所述第二焊料材料部分及所述至少一个表面安装管芯中的每一者，且所述底部填充胶材料部分包括垂直延伸部分，所述垂直延伸部分突出至由穿过所述封装衬底的所述至少一个内侧壁在侧向上包围的体积中。
CN202320200822.9U 2022-03-23 2023-02-13 半导体结构 Active CN220041862U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263322856P 2022-03-23 2022-03-23
US63/322,856 2022-03-23
US17/864,564 US20230307345A1 (en) 2022-03-23 2022-07-14 Packaging substrate including an underfill injection opening and methods of forming the same
US17/864,564 2022-07-14

Publications (1)

Publication Number Publication Date
CN220041862U true CN220041862U (zh) 2023-11-17

Family

ID=88096350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320200822.9U Active CN220041862U (zh) 2022-03-23 2023-02-13 半导体结构

Country Status (2)

Country Link
US (1) US20230307345A1 (zh)
CN (1) CN220041862U (zh)

Also Published As

Publication number Publication date
TW202339138A (zh) 2023-10-01
US20230307345A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
KR102485712B1 (ko) 반도체 패키지 및 방법
US11862577B2 (en) Package structure and method of fabricating the same
US20230069031A1 (en) Semiconductor Package and Method
TW202230640A (zh) 晶片封裝結構、半導體結構及其形成方法
TW202238884A (zh) 晶片封裝結構
US20230063304A1 (en) Hybrid organic and non-organic interposer with embedded component and methods for forming the same
TW202310093A (zh) 形成半導體裝置的方法
US20230307330A1 (en) Package structure including an array of copper pillars and methods of forming the same
TW202349619A (zh) 半導體結構
TW202401709A (zh) 接合組裝
TW202312408A (zh) 扇出封裝
CN220041862U (zh) 半导体结构
TW202310306A (zh) 半導體封裝及其製造方法
CN219716864U (zh) 包括铜柱数组的半导体结构
TWI839067B (zh) 半導體結構及形成其的方法
TW202234632A (zh) 半導體元件及其形成方法
US20230420429A1 (en) Chip-on-wafer-on-board structure using spacer die and methods of forming the same
US20230411345A1 (en) Bridging-resistant microbump structures and methods of forming the same
US20230386984A1 (en) Redistribution structure with copper bumps on planar metal interconnects and methods of forming the same
US20240099030A1 (en) Chip package and methods for forming the same
US20230137691A1 (en) Hybrid organic and non-organic interposer with embedded component in molding structure and methods for forming the same
CN220121823U (zh) 集成电路封装
US20230395479A1 (en) Dual-underfill encapsulation for packaging and methods of forming the same
US20230395515A1 (en) Enhanced redistribution via structure for reliability improvement in semiconductor die packaging and methods for forming the same
US20240063128A1 (en) Semiconductor package including reinforcement structure and methods of forming the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant