TW202238884A - 晶片封裝結構 - Google Patents

晶片封裝結構 Download PDF

Info

Publication number
TW202238884A
TW202238884A TW110126670A TW110126670A TW202238884A TW 202238884 A TW202238884 A TW 202238884A TW 110126670 A TW110126670 A TW 110126670A TW 110126670 A TW110126670 A TW 110126670A TW 202238884 A TW202238884 A TW 202238884A
Authority
TW
Taiwan
Prior art keywords
interposer
die
silicon
package
wiring
Prior art date
Application number
TW110126670A
Other languages
English (en)
Inventor
潘國龍
賴昱嘉
郭庭豪
蔡豪益
劉重希
余振華
鄧博元
羅登元
張楙曮
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202238884A publication Critical patent/TW202238884A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明實施例的一種晶片封裝結構包括中介層結構，中介層結構含有封裝側重佈線結構、中介層芯體總成及晶粒側重佈線結構。中介層芯體總成包括至少一個矽基底中介層，且所述至少一個矽基底中介層中的每一者包括：相應的矽基底；相應的一組矽穿孔（TSV）結構，在垂直方向上延伸穿過相應的矽基底；相應的一組內連線級介電層，嵌置有相應的一組金屬內連線結構；以及相應的一組金屬結合結構，電連接到晶粒側重佈線結構。晶片封裝結構包括貼合到晶粒側重佈線結構的至少兩個半導體晶粒以及在側向上包圍所述至少兩個半導體晶粒的環氧模塑化合物（EMC）多晶粒框架。

Description

晶片封裝結構
本發明實施例是有關於一種晶片封裝結構。
將系統晶片（system-on-chip，SoC）晶粒及高頻寬記憶體（system-on-chip，HBM）晶粒集成到單個封裝中可通過達成SoC晶粒與HBM之間的晶片內通訊來提供高性能。然而，SoC晶粒與HBM晶粒的此種總成的性能可受到SoC晶粒與HBM晶粒之間的訊號傳送帶寬限制。一般來說，在重佈線結構中，配線層級的數目以及配線內連線的線寬度對SoC晶粒與HBM晶粒之間的傳送帶寬設置了上限。通常，重佈線結構中的配線內連線的線寬度為約10微米，且訊號傳送的頻寬相應地受到限制。
本發明實施例的一種晶片封裝結構包括中介層結構。所述中介層結構從一側到另一側包括：封裝側重佈線結構；中介層芯體總成；以及晶粒側重佈線結構。所述中介層芯體總成包括至少一個矽基底中介層。所述至少一個矽基底中介層中的每一者包括：相應的矽基底；相應的一組矽穿孔結構，在垂直方向上延伸穿過所述相應的矽基底；相應的一組內連線級介電層，嵌置有相應的一組金屬內連線結構；及相應的一組金屬結合結構，電連接到所述晶粒側重佈線結構。所述晶片封裝結構還包括：至少兩個半導體晶粒，貼合到所述晶粒側重佈線結構；以及環氧模塑化合物多晶粒框架，在側向上包圍所述至少兩個半導體晶粒。
本發明實施例的一種半導體結構包括中介層結構。所述中介層結構從一側到另一側包括封裝側重佈線結構、中介層芯體總成及晶粒側重佈線結構。所述中介層芯體總成包括至少一個矽基底中介層、嵌置有所述至少一個矽基底中介層的環氧模塑化合物中介層框架；且所述至少一個矽基底中介層中的每一者包括：相應的矽基底；相應的一組矽穿孔結構，在垂直方向上延伸穿過所述相應的矽基底；相應的一組內連線級介電層，嵌置有相應的一組金屬內連線結構；相應的一組金屬結合結構，電連接到晶粒側重佈線配線內連線的子集，其中所述至少一個矽基底中介層中的每一者包括金屬結合結構，所述金屬結合結構經由中介層對封裝接合的受控塌陷晶片連接結合或晶片連接結合連接到所述晶粒側重佈線結構的晶粒側重佈線配線內連線。
本發明實施例的一種形成晶片封裝結構的方法包括以下步驟。在載體基底之上形成中介層芯體總成與封裝側重佈線結構的組合，其中所述中介層芯體總成包括至少一個矽基底中介層及環繞所述至少一個矽基底中介層的環氧模塑化合物中介層框架，且其中所述至少一個矽基底中介層連接到所述封裝側重佈線結構內的封裝側重佈線配線內連線。在所述中介層芯體總成之上形成晶粒側重佈線結構，其中所述封裝側重佈線結構、所述中介層芯體總成及所述晶粒側重佈線結構的組合組成中介層結構。將至少兩個半導體晶粒貼合到所述晶粒側重佈線結構，其中所述晶粒側重佈線結構內的晶粒側重佈線配線內連線的子集提供所述至少兩個半導體晶粒之間的晶片對晶片訊號路徑。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或例子。以下闡述組件及排列的具體例子以簡化本公開。當然，這些僅為例子而非旨在進行限制。舉例來說，在以下說明中，在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中在第一特徵與第二特徵之間可形成附加特徵從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開可在各種例子中重複使用參考編號和/或字母。此種重複使用是為了簡明及清晰起見，且自身並不表示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在…之下（beneath）”、“在…下方（below）”、“下部的（lower）”、“在…上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所示一個元件或特徵與另一（其他）元件或特徵的關係。除了圖中所繪示的取向之外，所述空間相對性用語還旨在囊括裝置在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或處於其他取向），且本文所使用的空間相對性闡述語可同樣相應地作出解釋。除非另有明確陳述，否則認定具有相同參考編號的每一元件具有相同的材料組成且具有處於同一厚度範圍內的厚度。
本公開實施例涉及半導體裝置，且確切來說涉及包括矽基底中介層的晶片封裝結構及其形成方法。一般來說，本公開實施例的方法及結構可用於提供併入有矽基底中介層的中介層結構。中介層結構包括中介層芯體總成及形成在所述中介層芯體總成的兩側上的重佈線結構。中介層芯體總成包括矽基底中介層及附加結構（例如，積體被動裝置或積體扇出型穿孔結構）。矽基底中介層可包括矽基底、基底穿孔（through-substrate via，TSV）結構及嵌置在介電材料層中的金屬內連線結構。矽基底中介層可提供包括TSV結構的垂直訊號路徑及包括嵌置在介電材料層中的金屬內連線結構的水平內連路徑。TSV結構可被設置成高密度陣列配置，以在半導體晶粒與封裝基底之間提供寬的頻寬連接。金屬內連線結構可被配置成提供往來於多個半導體晶片的高頻寬晶片對晶片訊號路徑。矽中介層結構可併入到在兩側上包括重佈線結構的中介層結構中。中介層結構可用於提供往來於半導體晶粒以及半導體晶粒與封裝基底之間的高速高頻寬內連。現在參考附圖闡述本公開實施例的方法及結構的各個方面。
參考圖1，說明示例性結構的與單位晶粒區域對應的區。單位晶粒區域是指包括多個晶粒區域的結構內的單個晶粒的區域。所述多個晶粒區域可被排列成晶粒區域的二維陣列。雖然本公開的附圖僅說明單個晶粒區域，但是包括相應的中介層結構的多個晶粒可形成在單個載體基底300之上。隨後可切割晶粒以提供多個中介層結構。換句話說，本申請的圖式中所說明的製程中中介層結構（即，在製造製程期間經歷後續結構修改的中介層結構）可以是製程中中介層結構的實例的二維陣列當中的單個實例。製程中中介層結構的多個實例可在載體基底300之上重複而呈二維陣列配置，直到將載體基底300分離且將製程中中介層結構的多個實例的總成切割為止。
在一個實施例中，載體基底300可具有處於150 mm到450 mm範圍內的直徑，或可被設置為例如矩形面板等面板。載體基底300的頂表面上可施加有黏合層301。在一個實施例中，載體基底300可包含光學透明材料，例如玻璃或藍寶石。在此實施例中，黏合層301可包括光熱轉換（light-to-heat conversion，LTHC）層。LTHC層可以是使用旋轉塗布方法施加的溶劑型塗層。LTHC層可將紫外線光轉換成熱量，此可使得LTHC層的材料失去黏性。舉例來說，LTHC層可包含可從3M公司 ®購得的光熱轉換（LTHC）釋放塗層油墨™。作為另外一種選擇，載體基底300可以是光學不透明基底，例如半導體基底或不銹鋼基底。在此實施例中，黏合層301可包含熱分解黏合材料。舉例來說，黏合層301可包括在高溫下分解的丙烯酸壓敏黏合劑。熱分解黏合材料的剝離溫度可處於150度到200度的範圍內。
封裝側重佈線結構410可形成在載體基底300之上。封裝側重佈線結構410是可形成在隨後將被貼合封裝基底與將隨後形成的相應的中介層芯體總成的一側上的重佈線結構的子集。具體來說，封裝側重佈線結構410可形成在載體基底300之上的每一晶粒區域內。每一封裝側重佈線結構410可包括封裝側重佈線介電層412、封裝側重佈線配線內連線414及封裝側結合墊418。
封裝側結合墊418可形成在黏合層301上。舉例來說，可通過濺射（即，物理氣相沉積（physical vapor deposition））在黏合層301上沉積銅晶種層。銅晶種層的厚度可處於50 nm到500 nm的範圍內。可在銅晶種層之上施加光阻層（未示出），且可在每一晶粒內按照結合墊陣列的圖案以微影方式將所述光阻層圖案化以形成開口。可將銅電鍍在光阻層中的開口內。電鍍銅的厚度可處於5微米到50微米（例如，10微米到20微米）的範圍內，但也可使用更小及更大的厚度。
封裝側結合墊418可具有矩形、修圓矩形或圓形的水平橫截面形狀。可通過灰化移除光阻層，且可例如使用濕式蝕刻製程來回蝕銅晶種層的位於電鍍銅部分之間的水平部分。銅的剩餘離散部分組成封裝側結合墊418，封裝側結合墊418是隨後用於貼合將結合到封裝基底的焊料材料部分的結合墊。
封裝側重佈線介電層412包含相應的介電聚合物材料，例如聚醯亞胺（polyimide，PI）、苯並環丁烯（benzocyclobutene，BCB）或聚苯並二噁唑（polybenzobisoxazole，PBO）。每一封裝側重佈線介電層412可通過旋轉塗布並烘乾相應的介電聚合物材料來形成。每一封裝側重佈線介電層412的厚度可處於2微米到40微米（例如，4微米到20微米）的範圍內。可例如通過以下方式將每一封裝側重佈線介電層412圖案化：在封裝側重佈線介電層412上方施加相應的光阻層並將所述相應的光阻層圖案化，且使用蝕刻製程（例如，各向異性蝕刻製程）將光阻層中的圖案轉移到封裝側重佈線介電層412中。隨後，可例如通過灰化來移除光阻層。
封裝側重佈線配線內連線414中的每一者可通過以下方式來形成：通過濺射來沉積金屬晶種層；在所述金屬晶種層之上施加光阻層並將所述光阻層圖案化以形成穿過光阻層的開口圖案；電鍍金屬填充材料（例如銅、鎳、或銅與鎳的堆疊）；移除光阻層（例如通過灰化）；且蝕刻金屬晶種層的位於電鍍金屬填充材料部分之間的部分。金屬晶種層可包括例如鈦阻擋層及銅晶種層的堆疊。鈦阻擋層可具有處於50 nm到nm範圍內的厚度，且銅晶種層可具有處於100 nm到500 nm範圍內的厚度。封裝側重佈線配線內連線414的金屬填充材料可包括銅、鎳、或銅與鎳。其他適合的材料處於本公開的涵蓋範圍內。
針對每一封裝側重佈線配線內連線414沉積的金屬填充材料的厚度可處於2微米到40微米（例如，4微米到20微米）的範圍內，但也可使用更小或更大的厚度。每一封裝側重佈線結構410中的配線層級（即，封裝側重佈線配線內連線414的層級）的總數目可處於1到12（例如，2到8）的範圍內。封裝側重佈線結構410的總高度可處於30微米到300微米的範圍內，但也可使用更小及更大的高度。
在一個實施例中，可選擇封裝側重佈線介電層412的厚度及封裝側重佈線配線內連線414的厚度，使得設置在不同配線層級處的封裝側重佈線配線內連線414具有不同的厚度。厚的封裝側重佈線配線內連線414可用於提供低電阻導電路徑。薄的封裝側重佈線配線內連線414可用於提供對電磁干擾（electromagnetic interference，EMI）的遮罩。可在載體基底300之上每一晶粒區域內形成製程中中介層結構。
封裝側重佈線結構410的最上層級中的封裝側重佈線配線內連線414的圖案可包括至少一個微凸塊區501，微凸塊區501包括微凸塊416的相應陣列。微凸塊416是排列成陣列配置的封裝側重佈線配線內連線414的子集。微凸塊416的陣列可在封裝側重佈線介電層412的最頂表面上方被設置為銅柱陣列，所述銅柱具有處於10微米到25微米範圍內的側向尺寸且具有處於30微米到100微米範圍內的高度。微凸塊416的陣列可具有處於20微米到50微米範圍內的節距。微凸塊416的陣列的頂表面可與封裝側重佈線配線內連線414的最頂表面共面或可不共面。微凸塊416的每一陣列可具有將設置在相應的矽基底中介層上的微凸塊圖案的鏡像圖案，所述微凸塊隨後將被貼合到所述矽基底中介層。
可選地，封裝側重佈線結構410的最上層級中的封裝側重佈線配線內連線414的圖案可包括至少一個無內連線區601。在此實施例中，每一無內連線區601的尺寸可至少是隨後將設置在每一無內連線區601上的積體被動裝置的尺寸。圖1中所說明的示例性結構包括製程中中介層結構，即在製造期間的中間結構，所述中間結構隨後會被修改成中介層結構。
參考圖2A，說明根據本公開實施例的矽基底中介層500。矽基底中介層500是包括矽基底510及導電結構的中介層結構，所述導電結構在垂直方向上延伸穿過所述矽基底，即在矽基底510的前側表面與矽基底510的後側表面之間延伸。此導電結構包括基底穿孔結構514。基底穿孔結構514首先可形成為矽基底510內的通孔結構，所述通孔結構的垂直尺寸小於矽基底510的厚度。隨後，可移除矽基底510的後側，使得矽基底510的厚度在薄化之後小於基底穿孔結構514的厚度，從而為基底穿孔結構514提供“貫穿基底”配置。
最初提供的矽基底510可以是可購得矽晶片的一部分，所述矽晶片具有150 mm、200 mm、mm或450 mm的直徑且具有處於675微米到825微米範圍內的厚度。換句話說，矽基底中介層500中的矽基底510可以是可購得矽晶片的一小部分，且矽晶片的併入到矽基底中介層500中的部分可以是矽晶片的位於矽晶片的單個晶粒區域內的一小部分。通常，矽晶片的晶粒區域（即，單個矽基底中介層500的區域）可以是矩形的，且每一側的長度可處於1 mm到20 mm（例如，2 mm到10 mm）的範圍內，但也可使用更小及更大的長度。包括矽基底510（即，在切割時將併入到矽基底中介層500中的部分）的矽晶片可包含原子濃度小於1.0×10 14/cm 3的電摻雜劑（例如，p型摻雜劑或n型摻雜劑），以提供低電導率且將渦電流最小化，所述渦電流是由來自、去往或者處於半導體晶粒之間或處於將隨後放置在附近的重佈線配線內連線之間的高頻電訊號的電感耦合引起。
矽晶片可包括到晶粒區域的二維陣列（例如，矩形陣列）中。每一晶粒區域可對應於隨後形成的矽基底中介層的區域。深度大於20微米的深溝槽的陣列可形成在矽晶片的每一晶粒區域內。舉例來說，可在矽晶片的前側表面上形成硬罩幕層（例如，氮化矽層和/或硼矽酸鹽玻璃層），且可在所述硬罩幕層之上施加光阻層。可以微影方式將光阻層圖案化以形成穿過所述光阻層的開口陣列，且可將開口圖案轉移到硬罩幕層中。可執行使用硬罩幕（且可選地使用圖案化的光阻層）作為蝕刻罩幕的各向異性蝕刻，以形成在垂直方向上從矽晶片的前側表面朝向矽晶片的後側延伸的深溝槽。光阻層可在各向異性蝕刻製程期間被消耗，且隨後可例如使用濕式蝕刻製程移除硬罩幕層。開口（在本文中被稱為深溝槽）陣列在垂直方向上從矽晶片的前側表面朝向矽晶片的後側表面延伸。
深溝槽的深度可處於20微米到300微米（例如，50微米到150微米）的範圍內，但也可使用更小及更大的深度。每一深溝槽的最大側向尺寸（例如直徑）可處於3微米到30微米（例如，6微米到15微米）的範圍內，但也可使用更小及更大的最大側向尺寸。一般來說，深溝槽的最大側向尺寸被選擇為足夠大以提供對矽基底510的深蝕刻，且被選擇為足夠小以使得能使用貫穿基底絕緣間隔件512及基底穿孔（TSV）結構514的組合來填充深溝槽。深溝槽可被形成為具有一維週期性的行（即，一維陣列）或可被形成為二維陣列，所述二維陣列可以是週期性二維陣列（例如，矩形陣列或六邊形陣列）。鄰近的成對深溝槽之間的中心到中心距離可處於6微米到60微米的範圍內。
可在開口陣列中及在矽基底510的前側表面之上共形地沉積絕緣材料，以形成貫穿基底絕緣間隔件512。貫穿基底絕緣間隔件512的絕緣材料可包括氧化矽（例如，正矽酸四乙酯（TEOS）氧化物）和/或氮化矽。貫穿基底絕緣間隔件512的厚度可處於矽基底510中的每一開口的最大側向尺寸的1%到30%（例如2%到15%）的範圍內。舉例來說，貫穿基底絕緣間隔件512可具有處於100 nm到1,000 nm範圍內的厚度，但也可使用更小及更大的厚度。
可在深溝槽的剩餘體積中沉積至少一種導電材料（例如，金屬材料和/或重摻雜半導體材料）。舉例來說，所述至少一種導電材料可包括厚度在30 nm到120nm範圍內的金屬氮化物襯層及包含元素金屬或金屬間合金材料的金屬填充材料。在說明性例子中，金屬氮化物襯層可包含TiN、TaN、WN或其組合，且金屬填充材料可包括W、Mo、Co、Ru或任何其他過渡金屬或其合金。可通過平坦化製程（例如，凹槽蝕刻製程或化學機械平坦化製程）從矽晶片的頂表面上方（且因此從矽基底510的頂表面上方）移除所述至少一種導電材料的多餘部分。所述至少一種導電材料的填充深溝槽的剩餘部分構成基底穿孔（TSV）結構514。一般來說，可通過在開口（即深溝槽）陣列中沉積至少一種導電材料來形成TSV結構514的陣列。TSV結構514中的每一者可在側向上被相應的貫穿基底絕緣間隔件512環繞。
包括內連線級介電層562及金屬內連線結構564的內連線級結構560可形成在矽晶片（其包括矽基底510的二維陣列，對應於矽晶片的位於相應的晶粒區域內的部分）的前側表面上。內連線級介電層562包括相應的介電材料層，例如氧化矽、有機矽酸鹽玻璃、氮化矽或可用作內連線級絕緣層的任何其他介電材料。每一內連線級介電層562的厚度可明顯比封裝側重佈線介電層412的厚度薄，從而能夠達成更高的配線密度，即每單位體積有更多的電連接。舉例來說，每一內連線級介電層562的厚度可處於100 nm到1,000 nm（例如，150 nm到600 nm）的範圍內，但也可使用更小及更大的厚度。
金屬內連線結構564包括金屬線及金屬通孔結構。每一金屬內連線結構564的高度可顯著小於封裝側重佈線配線內連線414的高度，從而達成更高的配線密度。舉例來說，每一金屬線的厚度及每一金屬通孔的厚度可處於100 nm到1000 nm（例如，150 nm到600 nm）的範圍內，但也可使用更小及更大的厚度。金屬內連線結構564的最小寬度取決於用於將所述層級的金屬內連線結構564圖案化的工具的微影能力。舉例來說，如果使用深紫外線（deep ultraviolet，DUV）微影工具來產生金屬內連線結構564的圖案，則金屬內連線結構564的最小寬度可處於20 nm到100 nm的範圍內。可使用後段製程（back-end-of-line，BEOL）處理順序的標準處理方法來形成金屬內連線結構564。金屬內連線結構564可包含銅、鋁、鎢、鉬、釕或可形成為經圖案化結構的其他過渡金屬。其他適合的材料可處於本公開的涵蓋範圍內。
內連線級結構560中的金屬線層級的總數目可處於2到12（例如3到6）的範圍內，但也可使用更小及更大的金屬線層級數目。金屬墊結構568可形成在內連線級結構560的最頂層級處。可在金屬墊結構568之上沉積例如氮化矽層的鈍化介電層572。鈍化介電層572的厚度可處於30 nm到100 nm的範圍內。金屬結合結構578可形成在每一金屬墊結構568上。金屬結合結構578可被配置成用於受控塌陷晶片連接（controlled collapse chip connection，C4）結合，或者可被配置成用於晶片連接（chip connection，C2）結合。在金屬結合結構578被配置成用於C4結合的實施例中，金屬結合結構578可包括厚度在5微米到30微米範圍內且節距在40微米到100微米範圍內的銅墊。在金屬結合結構578被配置成用於C2結合的實施例中，金屬結合結構578可包括直徑在10微米到30微米範圍內且節距在20微米到60微米範圍內的銅柱。在此實施例中，隨後可使用焊料材料對所述銅柱加頂蓋以提供C2結合。
隨後，可將臨時載體基底（未示出）貼合到金屬結合結構578及可選的墊級介電層582。可使用臨時黏合層（未示出）將臨時載體基底貼合到金屬結合結構578的表面及可選的墊級介電層582的表面。臨時載體基底可具有與矽晶片相同的尺寸。
可將矽晶片的後側薄化，直到實體地暴露出TSV結構514的底表面為止。矽晶片的薄化可例如通過研磨、拋光、各向同性蝕刻製程、各向異性蝕刻製程或其組合來實現。舉例來說，可使用研磨製程、各向同性蝕刻製程及拋光製程的組合來將矽晶片的後側薄化。在薄化之後，矽晶片的厚度可處於20微米到150微米（例如，50微米到100微米）的範圍內。在薄化之後，矽晶片的厚度足夠薄以實體地暴露出TSV結構514的後側表面（即，底表面），且足夠厚以在切割半導體晶片時為每一矽基底510提供足夠的機械強度。
可在矽晶片的後側表面之上及在TSV結構514的實體暴露出的端表面之上沉積至少一種介電材料（例如，氮化矽和/或氧化矽）以形成後側絕緣層532。後側絕緣層532的厚度可處於100 nm到1000 nm（例如，200 nm到500 nm）的範圍內，但也可使用更小及更大的厚度。例如通過以下方式穿過後側絕緣層532形成開口：施加光阻層並以微影方式將光阻層圖案化，並使用各向異性蝕刻製程穿過後側絕緣層532轉移光阻層中的開口圖案。可實體地暴露出每一TSV結構514的底表面。隨後，可例如通過灰化來移除光阻層。可在TSV結構514的實體暴露出的底表面上沉積至少一種導電材料，且可將所述至少一種導電材料圖案化以形成後側結合墊538。
後側結合墊538可具有微凸塊416的陣列的圖案的鏡像圖案，所述微凸塊416設置在圖1的製程中中介層結構中。在一個實施例中，後側結合墊538可被設置為微凸塊（即，被配置成在上面施加焊料頂蓋的銅柱）的陣列。在此實施例中，後側結合墊538可包括直徑在10微米到30微米範圍內且節距在20微米到60微米範圍內的銅柱。銅柱的高度可處於20微米到60微米的範圍內。
可通過使臨時黏合層失去活性來將臨時載體基底與半導體晶片、TSV結構514及貫穿基底絕緣間隔件512、內連線級結構560、鈍化介電層572、金屬結合結構578、可選的墊級介電層582、後側絕緣層532、後側結合墊538的總成分離。根據臨時黏合層的剝離機制，可使用紫外線輻射製程或熱退火製程來剝離臨時黏合層。可剝除臨時載體基底，且可執行適合的清潔製程。
隨後，可沿著切割道切割所述總成。所述總成的每一切割部分包括矽基底中介層500。矽基底中介層500的總厚度可處於100微米至300微米（例如，120微米到200微米）的範圍內，但也可使用更小及更大的厚度。在一個實施例中，矽基底中介層500可具有矩形的水平橫截面形狀，且每一側的長度可處於1 mm到20 mm（例如，2 mm到10 mm）的範圍內，但也可使用更小及更大的長度。
一般來說，可通過以下方式提供每一矽基底中介層500：在矽基底510中形成矽穿孔（TSV）結構514，在矽基底510的前側上形成嵌置在內連線級介電層562中的金屬內連線結構564，將矽基底510的後側薄化以實體地暴露出TSV結構514的後側表面，且將矽基底510及內連線級介電層562切割成多個矽基底中介層500。
矽基底中介層500可提供垂直訊號路徑的高密度陣列。在說明性例子中，3 mm×3 mm的面積可容納節距為50微米的TSV結構514的60×60矩形陣列，所述60×60矩形陣列可連接到包括金屬結合結構578的60×60晶粒側微凸塊矩形陣列及包括後側結合墊538的60×60基底側微凸塊矩形陣列。因此，可在矽基底中介層500內提供高密度垂直配線結構。
此外，矽基底中介層500可提供高密度側向訊號路徑結構。在說明性例子中，一對1.5 mm×3 mm的面積可容納一對30×60的晶粒側微凸塊矩形陣列，所述晶粒側微凸塊矩形陣列包括金屬結合結構578的兩個矩形陣列。可通過被選擇為金屬內連線結構564的子集的內連線在內連線級結構560內形成1,800個側向訊號路徑。金屬內連線結構564的子集可與金屬內連線結構564的電連接到TSV結構514的另一子集電隔離。
一般來說，矽基底中介層500適合於提供高密度垂直配線及高密度側向配線，且可提供相當於2到20層級的內連線配線及單個層級的封裝側重佈線配線內連線414。隨後，可將至少一個矽基底中介層500併入到本公開實施例的中介層結構中。
參考圖2B，示出根據本公開實施例的積體被動裝置600。一般來說，積體被動裝置600可包括可形成在例如矽基底610、介電基底或金屬基底等基底內或上的任何被動裝置。舉例來說，積體被動裝置600可包括至少一個電容器、至少一個電感器、至少一個二極體、至少一個天線或本技術已知的任何其他被動電子元件。在所說明的例子中，積體被動裝置600可包括使用矽基底610作為第一電極的電容器、位於深溝槽的表面上作為節點介電質的介電材料層612及在深溝槽中作為第二電極的金屬填充材料部分614。圖2B的配置只是說明性的，且可使用電容器或任何其他積體被動裝置的任何其他配置。矽基底610可被設置為矽晶片的位於單個晶粒區域內的一部分。換句話說，可形成包括相應被動裝置的二維晶粒陣列，且隨後可切割所述二維晶粒陣列以提供矽基底610。
在切割之前，可在矽晶片的前側表面上形成包括內連線級介電層662及金屬內連線結構664的內連線級結構660。內連線級介電層662包括相應的介電材料層，例如氧化矽、有機矽酸鹽玻璃、氮化矽或可用作內連線級絕緣層的任何其他介電材料。金屬內連線結構664包括金屬線及金屬通孔結構。舉例來說，每一金屬線的厚度及每一金屬通孔的厚度可處於100 nm到1000 nm（例如150 nm到600 nm）的範圍內，但也可使用更小及更大的厚度。金屬內連線結構664可包含銅、鋁、鎢、鉬、釕或可形成為經圖案化結構的其他過渡金屬。其他適合的材料可處於本公開的涵蓋範圍內。
內連線級結構660中的金屬線層級的總數目可處於1到8（例如，2到4）的範圍內，但也可使用更小及更大的金屬線層級的數目。金屬墊結構668可形成在內連線級結構660的最頂層級處。可在金屬墊結構668之上沉積鈍化介電層672，例如氮化矽層。鈍化介電層672的厚度可處於30 nm到100 nm的範圍內。金屬結合結構682可形成在每一金屬墊結構668上。墊級介電層678為可選配置的。金屬結合結構682可被配置成用於受控塌陷晶片連接（C4）結合，或者可被配置成用於C2結合。隨後，可將具有內連線級結構660的半導體晶片切割以提供多個積體被動裝置600。隨後，可以可選地將積體被動裝置600中的至少一者併入到本公開實施例的中介層結構中。
參考圖3A及圖3B，可將在圖2A的處理步驟處提供的至少一個矽基底中介層500及在圖2B的處理步驟處提供的至少一個積體被動裝置600貼合到在圖1的處理步驟處提供的製程中中介層結構。如上文所論述，可將矽基底中介層500的二維陣列設置在載體基底300上，使得每一矽基底中介層500位於相應的晶粒區域內。每一矽基底中介層500可在相應的微凸塊區501內貼合到製程中中介層結構。具體來說，可通過微凸塊416的相應陣列將每一矽基底中介層500貼合到封裝側重佈線結構410內的封裝側重佈線配線內連線414。每一積體被動裝置600可在相應的無內連線區601內貼合到製程中中介層結構。因此，至少一個矽基底中介層500及至少一個積體被動裝置600可併入到製程中中介層結構400’中。
舉例來說，可對封裝側重佈線結構410的微凸塊416的陣列施加呈焊料頂蓋形狀的焊料材料部分550，且可在對準之後在焊料材料部分550上設置矽基底中介層500中的後側結合墊538的陣列。在將用於每一矽基底中介層500的後側結合墊538的每一陣列設置在焊料材料部分550的相應陣列上之後，執行回焊退火製程以對焊料材料部分550進行回焊，從而提供C2結合。每一焊料材料部分550貼合到一對微凸塊416與後側結合墊538。在將每一矽基底中介層500結合到微凸塊416之後，可在焊料材料部分550的每一陣列周圍形成底部填充材料部分552。舉例來說，可使用毛細管底部填充方法、模塑底部填充方法或印刷底部填充方法來施加底部填充材料並填充每一矽基底中介層500與封裝側重佈線結構410之間的體積。
可使用永久性黏合材料層（例如，導電膠）將每一積體被動裝置600貼合到製程中中介層結構。在一個實施例中，可將每一積體被動裝置600的厚度選擇成使得所述至少一個積體被動裝置600的頂表面與所述至少一個矽基底中介層500的頂表面位於同一水平面內。
參考圖4，在封裝側重佈線結構410之上在矽基底中介層500及積體被動裝置600周圍施加環氧模塑化合物（EMC）。EMC包含可被硬化（即固化）以提供具有足夠的硬度及機械強度的介電材料部分的含環氧化合物。EMC可包括環氧樹脂、硬化劑、二氧化矽（作為填料材料）及其他添加劑。可根據黏滯性及流動性而以液體形式或以固體形式提供EMC。液體EMC提供更好的處置、良好的流動性、更少的空隙、更好的填充性及更少的流痕。固態EMC提供更小的固化收縮、更好的堅挺性及更少的晶粒漂移。EMC內的高填料含量（例如，以重量計85%）可縮短模塑時間、降低模塑收縮且減小模塑翹曲。EMC中均勻的填料尺寸分佈可減少流痕且可增強流動性。如果黏合層301包含熱剝離材料，則EMC的固化溫度可低於黏合層301的釋放（剝離）溫度。舉例來說，EMC的固化溫度可處於125℃到150℃的範圍內。
可在固化溫度下將EMC固化，以形成在側向上包圍矽基底中介層500及積體被動裝置600中的每一者的EMC基質。EMC基質包括在側向上彼此鄰接的多個環氧模塑化合物（EMC）中介層框架432。每一EMC中介層框架432位於相應的晶粒區域內，且在側向上環繞及嵌置有相應的一組矽基底中介層500及(可選地)積體被動裝置600（如果存在）。可通過平坦化製程從包括矽基底中介層500的頂表面及積體被動裝置600的頂表面的水平面上方移除EMC的多餘部分，所述平坦化製程可使用化學機械平坦化。
可在EMC基質之上施加光阻層（未示出），且可以微影方式將所述光阻層圖案化以在位於封裝側重佈線結構410的最頂層級處的封裝側重佈線配線內連線414的區域內形成開口。位於最頂層級處的封裝側重佈線配線內連線414可與EMC基質接觸。可執行各向異性蝕刻製程以穿過EMC基質在光阻層中的開口之下形成通孔空腔。封裝側重佈線配線內連線414的頂表面可在延伸穿過EMC基質的每一通孔空腔的底部處實體地暴露出。隨後，可例如通過灰化來移除光阻層。
可在EMC基質（其包括EMC中介層框架432的二維陣列）中的通孔空腔中沉積至少一種導電材料，例如金屬氮化物襯層材料（例如，TiN、TaN、WN或其組合）與金屬填充材料（例如W、Mo、Co、Ru、Cu或任何其他過渡金屬）的組合。可通過執行平坦化製程（例如，化學機械平坦化製程）從包括EMC基質的頂表面的水平面上方移除所述至少一種導電材料的多餘部分。所述至少一種導電材料的填充通孔空腔的剩餘部分構成模塑化合物穿孔（TMCV）結構436，所述模塑化合物穿孔結構436是在垂直方向上延伸穿過相應的EMC中介層框架432的導通孔結構。在隨後的處理步驟中形成晶粒側重佈線結構時，TMCV結構436將晶粒側重佈線結構內的晶粒側重佈線配線內連線與封裝側重佈線結構410內的封裝側重佈線配線內連線414的相應對電連接。
位於晶粒區域內的至少一個矽基底中介層500、至少一個積體被動裝置600（如果存在）、EMC中介層框架432及TMCV結構436的每一組合構成中介層芯體總成430。至少一個矽基底中介層500中的每一者包括相應的一組後側結合墊538，所述一組後側結合墊538通過微凸塊416的相應陣列結合到封裝側重佈線結構410。微凸塊416的每一陣列可在側向上被接觸封裝側重佈線結構410的相應中介層底部填充材料部分552環繞。EMC中介層框架432在側向上環繞且在側向上包圍相應的晶粒區域內的所述至少一個矽基底中介層500中的每一者。每一積體被動裝置600（如果存在）嵌置在EMC中介層框架432中。在一些實施例中，積體被動裝置600中的至少一者可例如通過C4結合或C2結合電連接到封裝側重佈線結構410內的封裝側重佈線配線內連線414。
參考圖5，可在載體基底300之上形成晶粒側重佈線結構440。晶粒側重佈線結構440是形成在中介層芯體總成430的一側的重佈線結構的子集，所述側為中介層芯體總成430中隨後將被半導體晶粒貼合的一側。具體來說，晶粒側重佈線結構440可形成在中介層芯體總成430（圖5中僅說明中介層芯體總成430中的一者）的二維陣列之上的每一晶粒區域內。每一晶粒側重佈線結構440可包括晶粒側重佈線介電層442、晶粒側重佈線配線內連線444及晶粒側結合墊448。
晶粒側重佈線介電層442包含相應的介電聚合物材料，例如聚醯亞胺（PI）、苯並環丁烯（BCB）或聚苯並二噁唑（PBO）。可通過旋轉塗布及烘乾相應的介電聚合物材料來形成每一晶粒側重佈線介電層442。每一晶粒側重佈線介電層442的厚度可處於2微米到40微米（例如，4微米到20微米）的範圍內。可例如通過以下方式將每一晶粒側重佈線介電層442圖案化：在每一晶粒側重佈線介電層442上施加相應的光阻層並將所述相應的光阻層圖案化，且使用蝕刻製程（例如，各向異性蝕刻製程）將光阻層中的圖案轉移到晶粒側重佈線介電層442中。隨後，可例如通過灰化來移除所述光阻層。
可通過以下方式形成晶粒側重佈線配線內連線444及晶粒側結合墊中的每一者：通過濺射來沉積金屬晶種層；在金屬晶種層上施加光阻層並將所述光阻層圖案化以形成穿過光阻層的開口圖案；電鍍金屬填充材料（例如銅、鎳、或銅與鎳的堆疊）；移除光阻層（例如，通過灰化）；且蝕刻金屬晶種層的位於電鍍的金屬填充材料部分之間的部分。金屬晶種層可包括例如鈦阻擋層及銅晶種層的堆疊。鈦阻擋層可具有處於50 nm到nm範圍內的厚度，且銅晶種層可具有處於100 nm到500 nm範圍內的厚度。晶粒側重佈線配線內連線444的金屬填充材料可包括銅、鎳、或銅與鎳。
針對每一晶粒側重佈線配線內連線444沉積的金屬填充材料的厚度可處於2微米到40微米（例如，4微米到20微米）的範圍內，但也可使用更小或更大的厚度。每一晶粒側重佈線結構440中的配線層級（即，晶粒側重佈線配線內連線444的層級）的總數目可處於1到12（例如2到8）的範圍內。晶粒側重佈線結構440的總高度可處於30微米到300微米的範圍內，但也可使用更小及更大的高度。
在一個實施例中，可選擇晶粒側重佈線介電層442的厚度及晶粒側重佈線配線內連線444的厚度，使得設置在不同配線層級處的晶粒側重佈線配線內連線444具有不同的厚度。厚的晶粒側重佈線配線內連線444可用於提供低電阻導電路徑。薄的晶粒側重佈線配線內連線444可用於提供對電磁干擾（EMI）的遮罩。
晶粒側重佈線結構440的最底層級中的晶粒側重佈線配線內連線444的圖案可包括通孔結構，所述通孔結構接觸矽基底中介層500的金屬結合結構578、積體被動裝置600的金屬結合結構682及TMCV結構436中的相應結構。
晶粒側結合墊448可形成在晶粒側重佈線介電層442中的最頂部晶粒側重佈線介電層上。舉例來說，可通過濺射（即，物理氣相沉積）在黏合層301上沉積銅晶種層。銅晶種層的厚度可處於50 nm到nm的範圍內。可在銅晶種層之上施加光阻層（未示出），且可以微影方式將所述光阻層圖案化以按照結合墊陣列的圖案在每一晶粒內形成開口。可將銅電鍍在光阻層中的開口內。電鍍銅的厚度可處於5微米到50微米（例如10微米到20微米）的範圍內，但也可使用更小及更大的厚度。
晶粒側結合墊448可具有矩形、修圓的矩形或圓形的水平橫截面形狀。可通過灰化來移除光阻層，且可例如使用濕式蝕刻製程回蝕銅晶種層的在電鍍銅部分之間的水平部分。銅的剩餘離散部分組成晶粒側結合墊448，所述晶粒側結合墊448是隨後用於貼合將結合到相應的半導體晶粒的焊料材料部分的結合墊。
位於晶粒區域內的封裝側重佈線結構410、中介層芯體總成430及晶粒側重佈線結構440的每一組合構成中介層結構400。晶粒側重佈線結構440內的晶粒側重佈線配線內連線444的第一子集包括連接到TSV結構514的垂直訊號路徑的區段。晶粒側重佈線結構440內的晶粒側重佈線配線內連線444的第二子集包括晶片對晶片訊號路徑的水平延伸部分，所述晶片對晶片訊號路徑可用於提供隨後將貼合到中介層結構400的至少兩個半導體晶粒之間的直接通訊。晶片對晶片訊號路徑可包括至少一個矽基底中介層500內的金屬內連線結構564的子集，以在平面圖中（即，在沿著垂直方向的視圖中）提供高的區域配線密度。在此實施例中，所述至少兩個半導體晶粒可與封裝側重佈線配線內連線414及與TMCV結構436電隔離，以減少或消除與穿過TSV結構514或TMCV結構436的垂直傳播訊號的串擾。TMCV結構436將晶粒側重佈線結構440內的晶粒側重佈線配線內連線444與封裝側重佈線結構410內的封裝側重佈線配線內連線414的相應對電連接。
一般來說，根據本公開實施例的中介層結構400從一側到另一側可包括封裝側重佈線結構410、中介層體總成430及晶粒側重佈線結構440。中介層芯體總成430包括至少一個矽基底中介層500、嵌置有所述至少一個矽基底中介層500的環氧模塑化合物（EMC）中介層框架432，且可選地包括在垂直方向上延伸穿過EMC中介層框架432的模塑化合物穿孔（TMCV）結構436。所述至少一個矽基底中介層500中的每一者包括：相應的矽基底510；相應的一組矽穿孔（TSV）結構514，在垂直方向上延伸穿過所述相應的矽基底510；相應的一組內連線級介電層562，嵌置有相應的一組金屬內連線結構564；相應的一組金屬結合結構578，電連接到晶粒側重佈線配線內連線444的子集；及相應的一組後側結合墊538，通過微凸塊416的相應陣列電連接到封裝側重佈線配線內連線414。在一個實施例中，所述至少一個矽基底中介層500內的至少一組金屬內連線結構564被配置成提供導電路徑，所述導電路徑連接相應的一對晶粒側重佈線配線內連線444且與封裝側重佈線配線內連線414電隔離。
在一個實施例中，TMCV結構436與晶粒側重佈線配線內連線444之間的介面可位於包括每一組金屬結合結構（金屬結合結構578、金屬結合結構682）與晶粒側重佈線配線內連線444之間的介面的水平面內。在一個實施例中，每一組金屬結合結構（金屬結合結構578、金屬結合結構682）直接接觸晶粒側重佈線結構440內的晶粒側重佈線配線內連線444的相應子集。
至少一個積體被動裝置600（如果存在）嵌置在EMC中介層框架432中。所述至少一個積體被動裝置600可電連接到晶粒側重佈線結構440內的晶粒側重佈線配線內連線444或者連接到封裝側重佈線結構410內的封裝側重佈線配線內連線414。
在一個實施例中，在此處理步驟處，可採用晶粒側結合墊448來對至少一個矽基底中介層500、可選的積體被動裝置600及晶粒側重佈線配線內連線444之中的電連接進行測試。
參考圖6A及圖6B，說明根據本公開實施例的第一示例性結構，所述第一示例性結構可通過將多個半導體晶粒700、800貼合到設置在載體基底300上的中介層結構400的二維陣列內的每一中介層結構400而從圖5的示例性結構衍生。至少兩個半導體晶粒700、800貼合到每一中介層結構400的晶粒側重佈線結構440。
所述多個半導體晶粒700、800可包括被配置成彼此直接通訊的至少兩個半導體晶粒700、800。在一個實施例中，所述多個半導體晶粒700、800可包括至少一個系統晶片（SoC）晶粒及被配置成與SoC晶粒直接通訊的至少另一個晶粒，所述另一個晶粒可包括至少一個記憶體晶粒或圖形處理單元晶粒。舉例來說，所述多個半導體晶粒700、800可包括作為SoC晶粒的第一半導體晶粒700及作為高頻寬記憶體（HBM）晶粒的至少一個第二半導體晶粒800。在一個實施例中，第一半導體晶粒700可包括SoC晶粒，且被配置成與SoC晶粒通訊的多個HBM晶粒可用作第二半導體晶粒800。至少一個矽基底中介層500內的至少一組金屬內連線結構564可被配置成提供連接SoC晶粒與HBM晶粒的導電路徑，且可與封裝側重佈線結構410內的封裝側重佈線配線內連線414電隔離。
HBM晶粒包括靜態隨機存取記憶體（static random access memory，SRAM）晶粒的垂直堆疊，且提供在JEDEC標準（即，由JEDEC固態技術協會定義的標準）下定義的高頻寬。HBM晶粒可包括靜態隨機存取記憶體（SRAM）晶粒的垂直堆疊，所述靜態隨機存取記憶體晶粒通過其之間的微凸塊陣列彼此內連。SRAM晶粒中的一者（例如，最底部SRAM晶粒或最頂部SRAM晶粒）可包括用於提供對SRAM晶粒中的每一者的控制的邏輯電路，且最底部SRAM晶粒可包括結合墊陣列。HBM底部填充材料部分可填充鄰近的成對SRAM晶粒之間的在鄰接一對微凸塊陣列的焊料頂蓋的相應陣列周圍的間隙。可選地，環氧模塑材料殼體框架可用於在側向上環繞SRAM晶粒的垂直堆疊，且為所述SRAM晶粒的垂直堆疊提供結構穩定性。
所述多個半導體晶粒700、800通過焊料材料部分490的至少兩個陣列貼合到晶粒側重佈線結構440。焊料材料部分490的每一陣列可包括貼合到相應的一對C4結合墊的C4焊料球陣列，或者可包括貼合到相應的一對C2結合結構（例如，銅柱陣列）的C2焊料頂蓋部分陣列。
第一半導體晶粒700及所述至少一個第二半導體晶粒800可被排列成使得每一第二半導體晶粒800按照下伏的矽基底中介層500與第一半導體晶粒700及第二半導體晶粒800兩者皆具有面積交疊的方式被定位成與第一半導體晶粒700的一側相鄰。在一個實施例中，在透視平面圖（即，同時示出上覆結構及下伏結構的平面圖）中，所述至少一個矽基底中介層500中的每一者與至少兩個半導體晶粒700、800內的相應的一對半導體晶粒700、800具有面積交疊。所述至少一個矽基底中介層500中的每一者提供相應的一對半導體晶粒700、800之間的側嚮導電路徑。
每一對鄰近的第一半導體晶粒700與第二半導體晶粒800之間的晶片對晶片電連接可由以下提供：第一半導體晶粒700與晶粒側重佈線結構440的和所述第一半導體晶粒700具有面積交疊的一部分之間的第一焊料連接（其可以是C2連接、C4連接）陣列；第一組晶粒側重佈線配線內連線444，提供所述第一焊料連接陣列與下伏的矽基底中介層500之間的電連接；矽基底中介層500內的金屬內連線結構564；以及第二組晶粒側重佈線配線內連線444，提供矽基底中介層500與第二焊料連接（其可以是C2連接、C4連接）陣列之間的電連接，所述第二焊料連接陣列位於第二半導體晶粒800與晶粒側重佈線結構440的與第二半導體晶粒800具有面積交疊的一部分之間。
至少一個底部填充材料部分492可在側向上環繞焊料材料部分490的至少兩個陣列。所述多個半導體晶粒700、800可嵌置在EMC基質中，使得所述多個半導體晶粒700、800的頂表面位於同一水平面內。一般來說，晶粒側重佈線結構440內的晶粒側重佈線配線內連線444的子集提供所述至少兩個半導體晶粒700、800之間的晶片對晶片訊號路徑。所述至少兩個半導體晶粒700、800之間的晶片對晶片訊號路徑可與封裝側重佈線配線內連線414及與TMCV結構436電隔離。
在一個實施例中，至少一個被動裝置元件811、812可通過附加的焊料材料部分490可選地貼合到晶粒側重佈線結構440。所述至少一個被動裝置元件811、812可包括任何被動裝置，例如電容器、電感器、天線等。
參考圖7，可將另一環氧模塑化合物（EMC）施加到半導體晶粒700、800之間的間隙。在此處理步驟處施加的EMC可使用可用於形成上文所述的EMC中介層框架432的EMC材料中的任一種。在固化溫度下將EMC固化以形成在側向上包圍半導體晶粒700、800中的每一者且在載體基底300的整個區域之上延伸的EMC基質。EMC基質包括在側向上彼此鄰接的多個環氧模塑化合物（EMC）多晶粒框架960。每一EMC多晶粒框架960位於相應的晶粒區域內，且在側向上環繞及嵌置有相應的一組半導體晶粒700、800，所述半導體晶粒結合到下伏的晶粒側重佈線結構440。至少一個被動裝置元件811、812可在每一晶粒區域內貼合到晶粒側重佈線結構440，且可嵌置在相應的EMC多晶粒框架960中。
可通過平坦化製程從包括半導體晶粒700、800的頂表面的水平面上方移除EMC的多餘部分，所述平坦化製程可使用化學機械平坦化。一般來說，每一EMC晶粒框架960在側向上環繞且嵌置有至少一個半導體晶粒700、800。可選地，可將穩定結構992（例如，頂蓋結構或環形結構）貼合到EMC基質的總成，以減小在後續處理步驟期間中介層結構400的二維陣列、EMC基質及嵌置在所述EMC基質中的半導體晶粒700、800的總成的變形。
如果EMC晶粒框架960的面積相對大，則穩定結構992可抵消EMC晶粒框架960在半導體晶粒700、800的週邊周圍的應力下破裂的趨勢。舉例來說，在俯視圖中，所結合的總成的替代實施例的面積可大於1 cm 2，且可大於4 cm 2。穩定結構992（其可體現為頂蓋結構或環形結構）可貼合到每一EMC晶粒框架960，以減小在後續處理步驟期間和/或在總成使用期間總成的變形。具體來說，穩定結構992可貼合到EMC晶粒框架960的頂表面，且可在半導體晶粒700、800的總成的週邊之上向內延伸。在一個實施例中，穩定結構992可包括金屬環形結構。
參考圖8，可通過紫外線輻射或通過在剝離溫度下進行熱退火來使黏合層301分解。在載體基底300包含光學透明材料且黏合層301包括LTHC層的實施例中，可通過使紫外線光輻照穿過透明載體基底來使黏合層分解。LTHC層可吸收紫外線輻射並產生熱量，此使LTHC層的材料分解且使得透明載體基底與中介層結構400的總成（即，二維陣列）分離。在黏合層301包含熱分解黏合材料的實施例中，可在剝離溫度下執行熱退火製程以將中介層結構400的總成與載體基底300分離。可執行適合的清潔製程以移除黏合層301的剩餘部分。
可選地，可在封裝側結合墊418之上沉積封裝側介電頂蓋層408（例如，氧化矽層）。可將封裝側介電頂蓋層408圖案化以形成開口陣列，使得封裝側結合墊418中的相應封裝側結合墊的表面在穿過封裝側介電頂蓋層的每一開口中實體地暴露出。
隨後，可通過執行切割製程沿著切割道切割包括中介層結構400的二維陣列、包括EMC多晶粒框架960的二維陣列的EMC基質以及嵌置在EMC基質中的半導體晶粒700、800的總成。每一切割單元包括中介層結構400、包括多個半導體晶粒700、800及EMC多晶粒框架960的扇出型晶片級封裝（fan-out wafer level package, FOWLP）900以及嵌置在EMC多晶粒框架960內的焊料材料部分490及至少一個底部填充材料部分492的組合。可選地，至少一個被動裝置元件811、812可嵌置在EMC多晶粒框架960中。
在單個切割製程中使用同一組切割道來切割中介層結構400的二維陣列及EMC基質。如此，在扇出型晶片級封裝 900及中介層結構400的每一總成內，EMC多晶粒框架960的側壁鄰接中介層結構400的側壁且在垂直方向上與中介層結構400的側壁重合。
參考圖9，可提供封裝基底200。封裝基底200可以是包括芯體基底210的有芯封裝基底，或者是不包括封裝芯體的無芯封裝基底。芯體基底210可包括玻璃環氧板片，所述玻璃環氧板片包括板片貫穿孔陣列。包含金屬材料的芯體穿孔結構214的陣列可設置在板片貫穿孔中。每一芯體穿孔結構214中可包括圓柱形中空部或可不包括圓柱形中空部。可選地，介電襯層212可用於將芯體穿孔結構214與芯體基底210電隔離。
封裝基底200可包括板側表面層合電路（surface laminar circuit，SLC）240及晶片側表面層合電路（SLC）260。板側SLC 240可包括嵌置有板側配線內連線244的板側絕緣層242。晶片側SLC 260可包括嵌置有晶片側配線內連線264的晶片側絕緣層262。板側絕緣層242及晶片側絕緣層262可包含感光性環氧材料，所述感光性環氧材料可以微影方式被圖案化並隨後被固化。板側配線內連線244及晶片側配線內連線264可包含銅，所述銅可通過電鍍沉積在板側絕緣層242或晶片側絕緣層262中的圖案內。板側結合墊248的陣列可電連接到板側配線內連線244且可被配置成允許通過焊料球進行結合。晶片側結合墊268的陣列可電連接到晶片側配線內連線264且可被配置成允許通過C4焊料球進行結合。
中介層對封裝的C4焊料球290可貼合到中介層結構400與扇出型晶片級封裝 900的總成的封裝側結合墊418。中介層對封裝的C4焊料球290可設置在封裝基底200的晶片側結合墊268的陣列上。可執行回焊製程來對中介層對封裝的C4焊料球290進行回焊，從而引發中介層結構400與封裝基底200之間的結合。在一個實施例中，中介層對封裝的C4焊料球290可包括C4焊料球，且可使用C4焊料球陣列將中介層結構400與扇出型晶片級封裝 900的總成貼合到封裝基底200。可通過施加底部填充材料並對所述底部填充材料進行塑形來在中介層對封裝的C4焊料球290周圍形成封裝側底部填充材料部分292。
參考圖10，可提供包括印刷電路板（PCB）基底110及PCB結合墊180的PCB 100。PCB 100至少在PCB基底110的一側包括印刷電路系統（未示出）。可形成焊料接頭190的陣列以將板側結合墊248的陣列結合到PCB結合墊180的陣列。可通過以下方式形成焊料接頭190：將焊料球陣列設置在板側結合墊248的陣列與PCB結合墊180的陣列之間，並對所述焊料球陣列進行回焊。可通過施加底部填充材料並對所述底部填充材料進行塑形來在焊料接頭190周圍形成底部填充材料部分192。通過焊料接頭190的陣列將封裝基底200貼合到PCB 100。
參考圖11，說明第一示例性結構的替代實施例。在此實施例中，中介層結構400與扇出型晶片級封裝 900的總成可直接結合到PCB 100，而不在所述總成與PCB 100之間使用封裝基底。
參考圖12，說明根據本公開實施例的第二示例性結構，第二示例性結構可通過不貼合穩定結構992而從圖7的第一示例性結構衍生。臨時處置基底970可以可選地貼合到包括EMC多晶粒框架960的二維陣列的EMC基質。可使用適合的臨時黏合層將臨時處置基底970貼合到EMC基質的平坦表面。隨後，可按照與圖8的處理步驟中的方式相同的方式移除載體基底300。可在封裝側結合墊418之上沉積封裝側介電頂蓋層408（例如，氧化矽層）。可將封裝側介電頂蓋層408圖案化以形成開口陣列，使得封裝側結合墊418中的相應封裝側結合墊的表面在穿過封裝側介電頂蓋層的每一開口中實體地暴露出。
使用中介層對封裝的C4焊料球290的相應陣列將封裝基底200的二維陣列貼合到中介層結構400的二維陣列。封裝側底部填充材料部分292可在側向上環繞相應的中介層對封裝的C4焊料球陣列290，且可接觸相應的封裝基底200及相應的中介層結構400。
參考圖13，可將可選的臨時處置基底970與包括中介層結構400的二維陣列、包括EMC多晶粒框架960的二維陣列的EMC基質以及嵌置在EMC基質中的半導體晶粒700、800的總成分離。隨後，可通過執行切割製程沿著切割道切割所述總成。每一切割單元包括中介層結構400、包括多個半導體晶粒700、800及EMC多晶粒框架960的扇出型晶片級封裝（FOWLP）900及嵌置在EMC多晶粒框架960內的焊料材料部分490及至少一個底部填充材料部分492的組合。可選地，至少一個被動裝置元件811、812可嵌置在EMC多晶粒框架960中。
在單個切割製程中使用同一組切割道來切割中介層結構400的二維陣列及EMC基質。如此，在扇出型晶片級封裝 900與中介層結構400的每一總成內，EMC多晶粒框架960的側壁鄰接中介層結構400的側壁且在垂直方向上與中介層結構400的側壁重合。可將穩定結構992貼合到每一扇出型晶片級封裝 900以減小扇出型晶片級封裝 900與所貼合的中介層結構400的組合的翹曲。
參考圖14，可執行圖10的處理步驟以將扇出型晶片級封裝 900、中介層結構400及封裝基底200的組合貼合到印刷電路板（PCB）100。
參考圖15，說明根據本公開實施例的第三示例性結構。可通過在每一晶粒區域內在載體基底330的頂表面之上排列至少一個矽基底中介層500及至少一個可選的積體被動裝置600來形成所述第三示例性結構。在矽基底中介層500及積體被動裝置600周圍在封裝側重佈線結構410之上施加環氧模塑化合物（EMC）。可採用圖4的處理步驟形成EMC基質，所述EMC基質包括在側向上彼此鄰接的多個環氧模塑化合物（EMC）中介層框架432。每一EMC中介層框架432可位於相應的晶粒區域內，且在側向上環繞及嵌置有相應的一組矽基底中介層500與（可選地）積體被動裝置600（如果存在）。可通過平坦化製程從包括矽基底中介層500的頂表面及積體被動裝置600的頂表面的水平面上方移除EMC的多餘部分，所述平坦化製程可使用化學機械平坦化。
可通過執行圖4的處理步驟穿過每一EMC中介層框架432形成模塑化合物穿孔（TMCV）結構436。位於晶粒區域內的至少一個矽基底中介層500、至少一個積體被動裝置600（如果存在）、EMC中介層框架432及TMCV結構436的每一組合構成中介層芯體總成430。
參考圖16，可以大體上相反的次序且在對處理順序進行必要改變的情況下執行圖1的處理步驟，以形成封裝側重佈線結構410。至少一個矽基底中介層500及可選的積體被動裝置600可連接到封裝側重佈線結構410內的封裝側重佈線配線內連線414。在此處理步驟處，可採用封裝側結合墊418來對至少一個矽基底中介層500、可選的積體被動裝置600及封裝側重佈線配線內連線414之中的電連接進行測試。
參考圖17，可採用黏合層301將另一個載體基底300貼合到封裝側結合墊418的表面。
參考圖18，可將載體基底330分離。可執行適合的清潔製程。可執行圖5的處理步驟以形成晶粒側重佈線結構440。在此處理步驟處，可使用晶粒側結合墊448來對所述至少一個矽基底中介層500、可選的積體被動裝置600及晶粒側重佈線配線內連線444之中的電連接進行測試。
隨後，可執行圖6A及圖6B、圖7、圖8、圖9、圖10、圖11、圖12、圖13和/或圖14的處理步驟，以提供圖10中所說明的結構、圖11中所說明的結構或圖14中所說明的結構。
參考圖19，在流程圖中示出根據本公開實施例的用於形成晶片封裝結構的通用處理步驟。參考步驟1910，在載體基底300或330之上形成中介層芯體總成430與封裝側重佈線結構410的組合。中介層芯體總成430包括至少一個矽基底中介層500及環繞所述至少一個矽基底中介層500的環氧模塑化合物（EMC）中介層框架432。所述至少一個矽基底中介層500連接到封裝側重佈線結構410內的封裝側重佈線配線內連線414。參考步驟1920，在中介層芯體總成430之上形成晶粒側重佈線結構440。封裝側重佈線結構410、中介層芯體總成430及晶粒側重佈線結構440的組合組成中介層結構400。參考步驟1930，將至少兩個半導體晶粒700、800貼合到晶粒側重佈線結構440。晶粒側重佈線結構440內的晶粒側重佈線配線內連線444的子集提供所述至少兩個半導體晶粒700、800之間的晶片對晶片訊號路徑。
在一些實施例中，提供至少一個矽基底中介層500。在載體基底300之上形成封裝側重佈線結構410。將至少一個矽基底中介層500貼合到封裝側重佈線結構410內的封裝側重佈線配線內連線414。在所述至少一個矽基底中介層500周圍形成環氧模塑化合物（EMC）中介層框架432。形成包括至少一個矽基底中介層500及EMC中介層框架432的中介層芯體總成430。在中介層芯體總成430之上形成晶粒側重佈線結構440。封裝側重佈線結構410、中介層芯體總成430及晶粒側重佈線結構440的組合組成中介層結構400。至少兩個半導體晶粒700、800貼合到晶粒側重佈線結構440。晶粒側重佈線結構440內的晶粒側重佈線配線內連線444的子集提供所述至少兩個半導體晶粒700、800之間的晶片對晶片訊號路徑。
參考所有圖式且根據本公開的各種實施例，提供一種晶片封裝結構，所述晶片封裝結構包括中介層結構400，中介層結構400從一側到另一側包括封裝側重佈線結構410、中介層芯體總成430及晶粒側重佈線結構440，其中所述中介層芯體總成430包括至少一個矽基底中介層500。所述至少一個矽基底中介層500中的每一者包括：相應的矽基底510；相應的一組矽穿孔（TSV）結構514，在垂直方向上延伸穿過相應的矽基底510；相應的一組內連線級介電層562，嵌置有相應的一組金屬內連線結構564；以及相應的一組金屬結合結構578，電連接到晶粒側重佈線結構440。所述晶片封裝結構還包括：貼合到晶粒側重佈線結構440的至少兩個半導體晶粒700、800；及在側向上包圍所述至少兩個半導體晶粒700、800的環氧模塑化合物（EMC）多晶粒框架960。
在一個實施例中，所述至少一個矽基底中介層500中的每一者包括相應的一組後側結合墊538，所述後側結合墊538通過微凸塊416的相應陣列結合到封裝側重佈線結構410。在一個實施例中，微凸塊416的每一陣列在側向上被接觸封裝側重佈線結構410的相應中介層底部填充材料部分552環繞。在一個實施例中，每一組金屬結合結構578直接接觸晶粒側重佈線結構440內的晶粒側重佈線配線內連線444的相應子集。
在一個實施例中，中介層芯體總成430包括環氧模塑化合物（EMC）中介層框架432，所述EMC中介層框架432在側向上環繞且在側向上包圍所述至少一個矽基底中介層500中的每一者。在一個實施例中，在透視平面圖中，所述至少一個矽基底中介層500中的每一者與至少兩個半導體晶粒700、800內的相應的一對半導體晶粒700、800具有面積交疊；且所述至少一個矽基底中介層500中的每一者提供相應的一對半導體晶粒700、800之間的側嚮導電路徑。
在一個實施例中，中介層芯體總成430包括模塑化合物穿孔（TMCV）結構436，所述TMCV結構436在垂直方向上延伸穿過EMC中介層框架432，且將晶粒側重佈線結構440內的晶粒側重佈線配線內連線444與封裝側重佈線結構410內的封裝側重佈線配線內連線414的相應對電連接。在一個實施例中，TMCV結構436與晶粒側重佈線配線內連線444之間的介面位於包括每一組金屬結合結構578與晶粒側重佈線配線內連線444之間的介面的水平面內。
在一個實施例中，中介層芯體總成430包括積體被動裝置600，積體被動裝置600嵌置在EMC中介層框架432中且電連接到晶粒側重佈線結構440內的晶粒側重佈線配線內連線444或封裝側重佈線結構410內的封裝側重佈線配線內連線414。
在一個實施例中，所述至少兩個半導體晶粒700、800中的一者700包括系統晶片（SoC）晶粒；所述至少兩個半導體晶粒700、800中的另一者800包括高頻寬記憶體（HBM）晶粒；且所述至少一個矽基底中介層500內的至少一組金屬內連線結構564被配置成提供連接SoC晶粒與HBM晶粒的導電路徑，且與封裝側重佈線結構410內的封裝側重佈線配線內連線414電隔離。
在一個實施例中，所述至少兩個半導體晶粒700、800通過焊料材料部分490的至少兩個陣列貼合到晶粒側重佈線結構440；至少一個底部填充材料部分492在側向上環繞焊料材料部分490的至少兩個陣列；且至少一個被動裝置元件811、812貼合到晶粒側重佈線結構440且嵌置在EMC多晶粒框架960中。
在一個實施例中，EMC多晶粒框架960的側壁鄰接中介層結構400的側壁且在垂直方向上與中介層結構400的側壁重合。晶片封裝結構還可包括：封裝基底200，其通過中介層對封裝的C4焊料球290的陣列貼合到中介層結構400；及封裝側底部填充材料部分292，其在側向上環繞中介層對封裝的C4焊料球290的陣列且接觸封裝基底200及中介層結構400。
根據本公開實施例，提供一種包括中介層結構400的結構。中介層結構400從一側到另一側包括：封裝側重佈線結構410、中介層芯體總成430及晶粒側重佈線結構440。中介層芯體總成430包括至少一個矽基底中介層500及嵌置有所述至少一個矽基底中介層500的環氧模塑化合物（EMC）中介層框架432。所述至少一個矽基底中介層500中的每一者包括：相應的矽基底510；相應的一組矽穿孔（TSV）結構514，在垂直方向上延伸穿過相應的矽基底510；相應的一組內連線級介電層562，嵌置有相應的一組金屬內連線結構564；以及相應的一組金屬結合結構578，電連接到晶粒側重佈線結構440。所述至少一個矽基底中介層500中的每一者包括金屬結合結構578，金屬結合結構578經由C4結合或C2結合連接到晶粒側重佈線結構440的晶粒側重佈線配線內連線444。
在一個實施例中，所述至少一個矽基底中介層500內的至少一組金屬內連線結構564被配置成提供導電路徑，所述導電路徑與晶粒側重佈線結構440內的相應的一對晶粒側重佈線配線內連線444連接，且與位於封裝側重佈線結構410內的封裝側重佈線配線內連線414電隔離。
本公開的各種結構及方法可用於提供中介層結構400，所述中介層結構400可提供多個半導體晶粒700、800與封裝基底200之間的垂直高速高頻寬訊號路徑以及往來於所述多個半導體晶粒700、800的高速高頻寬晶片對晶片連接路徑。嵌置在中介層結構400中的矽基底中介層500提供高密度配線以適應此訊號連接路徑所需的寬頻寬。
在一個實施例中，一種晶片封裝結構包括中介層結構。所述中介層結構從一側到另一側包括：封裝側重佈線結構；中介層芯體總成；以及晶粒側重佈線結構。所述中介層芯體總成包括至少一個矽基底中介層。所述至少一個矽基底中介層中的每一者包括：相應的矽基底；相應的一組矽穿孔結構，在垂直方向上延伸穿過所述相應的矽基底；相應的一組內連線級介電層，嵌置有相應的一組金屬內連線結構；及相應的一組金屬結合結構，電連接到所述晶粒側重佈線結構。所述晶片封裝結構還包括：至少兩個半導體晶粒，貼合到所述晶粒側重佈線結構；以及環氧模塑化合物多晶粒框架，在側向上包圍所述至少兩個半導體晶粒。
在一個實施例中，所述至少一個矽基底中介層中的每一者包括相應的一組後側結合墊，所述一組後側結合墊通過相應的微凸塊陣列結合到所述封裝側重佈線結構。
在一個實施例中，所述相應的微凸塊陣列中的每一微凸塊陣列在側向上被接觸所述封裝側重佈線結構的相應的中介層底部填充材料部分環繞。
在一個實施例中，所述相應的一組金屬結合結構中的每一組金屬結合結構直接接觸所述晶粒側重佈線結構內的晶粒側重佈線配線內連線的相應子集。
在一個實施例中，所述中介層芯體總成包括環氧模塑化合物中介層框架，所述環氧模塑化合物中介層框架在側向上環繞且在側向上包圍所述至少一個矽基底中介層中的每一者。
在一個實施例中，在透視平面圖中，所述至少一個矽基底中介層中的每一者與所述至少兩個半導體晶粒內的相應的一對半導體晶粒具有面積交疊；且所述至少一個矽基底中介層中的每一者提供所述相應的一對半導體晶粒之間的側嚮導電路徑。
在一個實施例中，所述中介層芯體總成包括模塑化合物穿孔結構，所述模塑化合物穿孔結構在垂直方向上延伸穿過所述環氧模塑化合物中介層框架且將所述晶粒側重佈線結構內的晶粒側重佈線配線內連線與所述封裝側重佈線結構內的封裝側重佈線配線內連線的相應對電連接。
在一個實施例中，所述模塑化合物穿孔結構與所述晶粒側重佈線配線內連線之間的介面位於包括每一組金屬結合結構與所述晶粒側重佈線配線內連線之間的介面的水平面內。
在一個實施例中，所述中介層芯體總成包括積體被動裝置，所述積體被動裝置嵌置在所述環氧模塑化合物中介層框架中且電連接到所述晶粒側重佈線結構內的晶粒側重佈線配線內連線或所述封裝側重佈線結構內的封裝側重佈線配線內連線。
在一個實施例中，所述至少兩個半導體晶粒中的一者包括系統晶片晶粒；所述至少兩個半導體晶粒中的另一者包括高頻寬記憶體晶粒；且所述至少一個矽基底中介層內的至少一組金屬內連線結構被配置成提供連接所述系統晶片晶粒與所述高頻寬記憶體晶粒的導電路徑，且與所述封裝側重佈線結構內的封裝側重佈線配線內連線電隔離。
在一個實施例中，所述至少兩個半導體晶粒通過至少兩個焊料材料部分陣列貼合到所述晶粒側重佈線結構；至少一個底部填充材料部分在側向上環繞所述至少兩個焊料材料部分陣列；且至少一個被動裝置元件貼合到所述晶粒側重佈線結構且嵌置在所述環氧模塑化合物多晶粒框架中。
在一個實施例中，所述晶片封裝結構還包括穩定結構，所述穩定結構貼合到所述環氧模塑化合物多晶粒框架及所述至少兩個半導體晶粒，其中所述環氧模塑化合物多晶粒框架的側壁鄰接所述中介層結構的側壁且在垂直方向上與所述中介層結構的所述側壁重合。
在一個實施例中，所述晶片封裝結構還包括：封裝基底，經由中介層對封裝接合的受控塌陷晶片連接焊料球陣列貼合到所述中介層結構；及封裝側底部填充材料部分，在側向上環繞所述中介層對封裝接合的受控塌陷晶片連接焊料球陣列且接觸所述封裝基底及所述中介層結構。
在一個實施例中，一種半導體結構包括中介層結構。所述中介層結構從一側到另一側包括封裝側重佈線結構、中介層芯體總成及晶粒側重佈線結構。所述中介層芯體總成包括至少一個矽基底中介層、嵌置有所述至少一個矽基底中介層的環氧模塑化合物中介層框架；且所述至少一個矽基底中介層中的每一者包括：相應的矽基底；相應的一組矽穿孔結構，在垂直方向上延伸穿過所述相應的矽基底；相應的一組內連線級介電層，嵌置有相應的一組金屬內連線結構；相應的一組金屬結合結構，電連接到晶粒側重佈線配線內連線的子集，其中所述至少一個矽基底中介層中的每一者包括金屬結合結構，所述金屬結合結構經由中介層對封裝接合的受控塌陷晶片連接結合或晶片連接結合連接到所述晶粒側重佈線結構的晶粒側重佈線配線內連線。
在一個實施例中，所述至少一個矽基底中介層中的每一者還包括相應的一組後側結合墊，所述一組後側結合墊通過相應的微凸塊陣列結合到所述封裝側重佈線結構。
在一個實施例中，一種形成晶片封裝結構的方法包括以下步驟。在載體基底之上形成中介層芯體總成與封裝側重佈線結構的組合，其中所述中介層芯體總成包括至少一個矽基底中介層及環繞所述至少一個矽基底中介層的環氧模塑化合物中介層框架，且其中所述至少一個矽基底中介層連接到所述封裝側重佈線結構內的封裝側重佈線配線內連線。在所述中介層芯體總成之上形成晶粒側重佈線結構，其中所述封裝側重佈線結構、所述中介層芯體總成及所述晶粒側重佈線結構的組合組成中介層結構。將至少兩個半導體晶粒貼合到所述晶粒側重佈線結構，其中所述晶粒側重佈線結構內的晶粒側重佈線配線內連線的子集提供所述至少兩個半導體晶粒之間的晶片對晶片訊號路徑。
在一個實施例中，所述至少一個矽基底中介層中的每一者包括相應的一組矽穿孔結構；所述至少一個矽基底中介層中的每一者經由相應的中介層微凸塊陣列貼合到所述封裝側重佈線配線內連線；且所述相應的一組矽穿孔結構將所述封裝側重佈線配線內連線的相應子集與嵌置在所述晶粒側重佈線結構中的所述晶粒側重佈線配線內連線的相應子集電連接。
在一個實施例中，所述方法還包括：形成穿過所述環氧模塑化合物中介層框架的模塑化合物穿孔結構，其中：所述模塑化合物穿孔結構將所述晶粒側重佈線結構內的所述晶粒側重佈線配線內連線與所述封裝側重佈線結構內的所述封裝側重佈線配線內連線的相應對電連接；且所述至少兩個半導體晶粒之間的所述晶片對晶片訊號路徑與所述封裝側重佈線配線內連線及與所述模塑化合物穿孔結構電隔離。
在一個實施例中，所述方法還包括：在將所述至少兩個半導體晶粒貼合到所述晶粒側重佈線結構之後，形成在側向上包圍所述至少兩個半導體晶粒的環氧模塑化合物多晶粒框架；在將所述至少兩個半導體晶粒貼合到所述晶粒側重佈線結構之前，對所述至少一個矽基底中介層與所述晶粒側重佈線配線內連線之中的電連接進行測試；及將所述中介層結構結合到封裝基底，使得所述封裝側重佈線結構面向所述封裝基底。
在一個實施例中，所述至少一個矽基底中介層包括多個矽基底中介層；且所述方法還包括：在矽基底中形成矽穿孔結構；在所述矽基底的前側上形成嵌置在內連線級介電層中的金屬內連線結構；將所述矽基底的後側薄化，以實體地暴露出所述矽穿孔結構的後側表面；及將所述矽基底及所述內連線級介電層切割成所述多個矽基底中介層。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，其可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對其作出各種改變、替代及變更。
100:印刷電路板（PCB） 110:印刷電路板（PCB）基底 180:PCB結合墊 190:焊料接頭 192:底部填充材料部分 200:封裝基底 210:芯體基底 212:介電襯層 214:芯體穿孔結構 240:板側表面層合電路（SLC） 242:板側絕緣層 244:板側配線內連線 248:板側結合墊 260:晶片側表面層合電路（SLC） 262:晶片側絕緣層 264:晶片側配線內連線 268:晶片側結合墊 290:中介層對封裝的C4焊料球 292:封裝側底部填充材料部分 300,330:載體基底 301:黏合層 400:中介層結構 400’:製程中中介層結構 408:封裝側介電頂蓋層 410:封裝側重佈線結構 412:封裝側重佈線介電層 414:封裝側重佈線配線內連線 416:微凸塊 418:封裝側結合墊 430:中介層芯體總成 432:環氧模塑化合物（EMC）中介層框架 436:模塑化合物穿孔（TMCV）結構 440:晶粒側重佈線結構 442:晶粒側重佈線介電層 444:晶粒側重佈線配線內連線 448:晶粒側結合墊 490,550:焊料材料部分 492:底部填充材料部分 500:矽基底中介層 501:微凸塊區 510:矽基底 512:貫穿基底絕緣間隔件 514:穿孔結構 532:後側絕緣層 538:後側結合墊 552:底部填充材料部分 560,660:內連線級結構 562,662:內連線級介電層 564,664:金屬內連線結構 568,668:金屬墊結構 572,672:鈍化介電層 578,682:金屬結合結構 582,678:墊級介電層 600:積體被動裝置 601:無內連線區 610:矽基底 612:介電材料層 614:金屬填充材料部分 700:半導體晶粒 800:半導體晶粒 811,812:被動裝置元件 900:扇出型晶片級封裝（FOWLP） 960:環氧模塑化合物（EMC）多晶粒框架 970:臨時處置基底 992:穩定結構 1910,1920,1930:步驟
結合附圖閱讀以下詳細說明，能最好地理解本公開的各個方面。注意，根據本行業中的標準慣例，各種特徵並未按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1是根據本公開實施例的在載體基底之上形成封裝側重佈線結構期間的示例性結構的垂直剖視圖。 圖2A是根據本公開實施例的矽基底中介層的垂直剖視圖。 圖2B是根據本公開實施例的積體被動裝置的垂直剖視圖。 圖3A是根據本公開實施例的包括封裝側重佈線結構、矽基底中介層及積體被動裝置的製程中中介層結構的垂直剖視圖。 圖3B是圖3A的製程中中介層結構的區的放大圖。 圖4是根據本公開實施例的在形成中介層芯體總成之後的製程中中介層結構的垂直剖視圖。 圖5是根據本公開實施例的在形成晶粒側重佈線結構之後的中介層結構的垂直剖視圖。 圖6A是根據本公開實施例的在將半導體晶粒貼合到圖5的中介層結構之後的第一示例性結構的垂直剖視圖。 圖6B是圖6A的第一示例性結構的俯視圖。 圖7是根據本公開實施例的在形成環氧模塑化合物（epoxy molding compound，EMC）晶粒框架之後且在貼合環形結構之後的第一示例性結構的垂直剖視圖。 圖8是根據本公開實施例的在移除載體基底之後且在暴露出封裝側結合墊之後的第一示例性結構的垂直剖視圖。 圖9是根據本公開實施例的在將中介層結構結合到封裝基底之後的第一示例性結構的垂直剖視圖。 圖10是根據本公開實施例的在將封裝基底結合到印刷電路板（printed circuit board，PCB）之後的第一示例性結構的垂直剖視圖。 圖11是根據本公開實施例的在將中介層結構結合到印刷電路板（PCB）之後的第一示例性結構的替代實施例的垂直剖視圖。 圖12是根據本公開實施例的在將封裝基底貼合到中介層結構之後的第二示例性結構的垂直剖視圖。 圖13是根據本公開實施例的在將中介層結構的二維陣列切割成一些中介層結構之後的第二示例性結構的垂直剖視圖。 圖14是根據本公開實施例的在將封裝基底貼合到印刷電路板（PCB）之後的第二示例性結構的垂直剖視圖。 圖15是根據本公開實施例的在形成中介層芯體總成之後的第三示例性結構的垂直剖視圖。 圖16是根據本公開實施例的在形成封裝側重佈線結構之後的第三示例性結構的垂直剖視圖。 圖17是根據本公開實施例的在貼合附加載體基底之後的第三示例性結構的垂直剖視圖。 圖18是根據本公開實施例的在移除載體基底之後且在形成晶粒側重佈線結構之後的第三示例性結構的垂直剖視圖。 圖19是說明根據本公開實施例的用於形成示例性結構的步驟的流程圖。
100:印刷電路板(PCB)
110:印刷電路板(PCB)基底
180:PCB結合墊
190:焊料接頭
192:底部填充材料部分
200:封裝基底
210:芯體基底
212:介電襯層
214:芯體穿孔結構
240:板側表面層合電路(SLC)
242:板側絕緣層
244:板側配線內連線
248:板側結合墊
260:晶片側表面層合電路(SLC)
262:晶片側絕緣層
264:晶片側配線內連線
268:晶片側結合墊
290:中介層對封裝的C4焊料球
292:封裝側底部填充材料部分
400:中介層結構
408:封裝側介電頂蓋層
410:封裝側重佈線結構
412:封裝側重佈線介電層
414:封裝側重佈線配線內連線
416:微凸塊
418:封裝側結合墊
430:中介層芯體總成
432:環氧模塑化合物(EMC)中介層框架
436:模塑化合物穿孔(TMCV)結構
440:晶粒側重佈線結構
442:晶粒側重佈線介電層
444:晶粒側重佈線配線內連線
448:晶粒側結合墊
490:焊料材料部分
492:底部填充材料部分
700:半導體晶粒
800:半導體晶粒
811,812:被動裝置元件
900:扇出型晶片級封裝(FOWLP)
960:環氧模塑化合物(EMC)多晶粒框架
992:穩定結構

Claims (1)

  1. 一種晶片封裝結構，包括： 中介層結構，從一側到另一側包括： 封裝側重佈線結構； 中介層芯體總成；以及 晶粒側重佈線結構， 其中： 所述中介層芯體總成包括至少一個矽基底中介層； 所述至少一個矽基底中介層中的每一者包括：相應的矽基底；相應的一組矽穿孔結構，在垂直方向上延伸穿過所述相應的矽基底；相應的一組內連線級介電層，嵌置有相應的一組金屬內連線結構；及相應的一組金屬結合結構，電連接到所述晶粒側重佈線結構； 至少兩個半導體晶粒，貼合到所述晶粒側重佈線結構；以及 環氧模塑化合物多晶粒框架，在側向上包圍所述至少兩個半導體晶粒。
TW110126670A 2021-03-18 2021-07-20 晶片封裝結構 TW202238884A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/205,621 US11646255B2 (en) 2021-03-18 2021-03-18 Chip package structure including a silicon substrate interposer and methods for forming the same
US17/205,621 2021-03-18

Publications (1)

Publication Number Publication Date
TW202238884A true TW202238884A (zh) 2022-10-01

Family

ID=82234756

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126670A TW202238884A (zh) 2021-03-18 2021-07-20 晶片封裝結構

Country Status (3)

Country Link
US (2) US11646255B2 (zh)
CN (1) CN114725048A (zh)
TW (1) TW202238884A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11574891B2 (en) * 2021-01-26 2023-02-07 Nanya Technology Corporation Semiconductor device with heat dissipation unit and method for fabricating the same
JP2024516742A (ja) * 2021-05-07 2024-04-16 マテリオン コーポレイション マイクロエレクトロニクスパッケージアセンブリおよび作製方法
US20230253380A1 (en) * 2022-02-10 2023-08-10 Xilinx, Inc. Chip package with near-die integrated passive device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8822281B2 (en) * 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US8922005B2 (en) * 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
JP6076653B2 (ja) * 2012-08-29 2017-02-08 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US9263370B2 (en) * 2013-09-27 2016-02-16 Qualcomm Mems Technologies, Inc. Semiconductor device with via bar
US9355997B2 (en) * 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20160086930A1 (en) * 2014-09-24 2016-03-24 Freescale Semiconductor, Inc. Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor
WO2016099523A1 (en) * 2014-12-19 2016-06-23 Intel IP Corporation Stacked semiconductor device package with improved interconnect bandwidth
US9735131B2 (en) * 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10165682B2 (en) * 2015-12-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Opening in the pad for bonding integrated passive device in InFO package
US9991219B2 (en) * 2016-06-23 2018-06-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
EP4181196A3 (en) * 2017-12-29 2023-09-13 INTEL Corporation Microelectronic assemblies with communication networks
US11251099B2 (en) * 2019-07-31 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of packages using embedded core frame

Also Published As

Publication number Publication date
US11646255B2 (en) 2023-05-09
US20220302003A1 (en) 2022-09-22
US20230253300A1 (en) 2023-08-10
CN114725048A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
US11824040B2 (en) Package component, electronic device and manufacturing method thereof
US11309223B2 (en) Method of forming semiconductor device package having dummy devices on a first die
KR102401309B1 (ko) 반도체 디바이스 및 그를 형성하는 방법
US11145562B2 (en) Package structure and method of manufacturing the same
CN110112115B (zh) 集成电路封装件及其形成方法
KR102647008B1 (ko) 팬 아웃 패키지 및 이의 형성 방법
TW202238884A (zh) 晶片封裝結構
KR102415484B1 (ko) 패키지 구조체 및 그 제조 방법
TW202114090A (zh) 封裝、半導體封裝及其形成方法
KR20210053233A (ko) 반도체 패키지 및 제조 방법
TWI827899B (zh) 扇出型矽中介物、晶片封裝結構及其形成方法
KR20230098518A (ko) 반도체 패키지 및 제조 방법
TW202129868A (zh) 記憶體裝置及其製造方法
CN115565992A (zh) 半导体装置
US20230038892A1 (en) Structures to increase substrate routing density and methods of forming the same
CN219716864U (zh) 包括铜柱数组的半导体结构
TWI842343B (zh) 裝置封裝、半導體封裝及封裝方法
US20220415813A1 (en) Integrated passive device dies and methods of forming and placement of the same
US20230137691A1 (en) Hybrid organic and non-organic interposer with embedded component in molding structure and methods for forming the same
CN113675161B (zh) 封装结构及其形成方法
CN220510023U (zh) 半导体封装
TWI801938B (zh) 半導體封裝裝置及其製造方法
TWI788025B (zh) 形成半導體裝置的方法和半導體封裝
US20230352367A1 (en) Semiconductor package and method
US20230402346A1 (en) Heat dissipation structures for integrated circuit packages and methods of forming the same