CN113675161B - 封装结构及其形成方法 - Google Patents

封装结构及其形成方法 Download PDF

Info

Publication number
CN113675161B
CN113675161B CN202110665633.4A CN202110665633A CN113675161B CN 113675161 B CN113675161 B CN 113675161B CN 202110665633 A CN202110665633 A CN 202110665633A CN 113675161 B CN113675161 B CN 113675161B
Authority
CN
China
Prior art keywords
conductive
insulating layer
pad
conductive pad
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110665633.4A
Other languages
English (en)
Other versions
CN113675161A (zh
Inventor
叶书伸
杨哲嘉
汪金华
许佳桂
林柏尧
郑心圃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113675161A publication Critical patent/CN113675161A/zh
Application granted granted Critical
Publication of CN113675161B publication Critical patent/CN113675161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Packaging For Recording Disks (AREA)

Abstract

提供一种封装结构及其形成方法。封装结构包括集成电路管芯和接合到集成电路管芯的再分布结构。再分布结构包括第一绝缘层，插入在第一绝缘层和集成电路管芯之间的第二绝缘层以及在第一绝缘层和第二绝缘层中的第一金属化图案。第一金属化图案包括第一导电线和耦接到第一导电线的第一导电通孔。第一导电线在第二绝缘层中。第一导电通孔在第一绝缘层中。第一导电线包括耦接到第一导电通孔的第一导电焊盘、第二导电焊盘以及将第一导电焊盘连接到第二导电焊盘的弯曲部分。

Description

封装结构及其形成方法
技术领域
本发明的实施例涉及封装结构及其形成方法。
背景技术
由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速的增长。在大多数情况下，迭代减小最小部件尺寸可以提高集成密度，从而可以将更多组件集成到给定区域中。随着对缩小电子器件的需求的增长，已经出现了对更小且更具创造性的半导体管芯封装技术的需求。这种封装系统的一个例子是封装上封装(PoP)技术。在PoP器件中，顶部半导体封装堆叠在底部半导体封装的顶部，以提供高水平的集成度和组件密度。PoP技术通常能够在印刷电路板(PCB)上生产功能增强且占地面积小的半导体器件。
发明内容
根据本发明实施例的一个方面，提供了一种封装结构，包括：集成电路管芯；再分布结构，接合到集成电路管芯。再分布结构包括：第一绝缘层；第二绝缘层，插入在第一绝缘层和集成电路管芯之间；和第一金属化图案，位于第一绝缘层和第二绝缘层中，第一金属化图案包括第一导电线和耦接到第一导电线的第一导电通孔，第一导电线位于第二绝缘层中，第一导电通孔位于第一绝缘层中，第一导电线包括：第一导电焊盘，耦接到第一导电通孔；第二导电焊盘；和弯曲部分，将第一导电焊盘连接至第二导电焊盘。封装结构还包括凸块下金属化(UBM)结构，位于集成电路管芯和再分布结构之间，UBM结构将集成电路管芯电耦接到再分布结构。UBM结构包括：第二导电通孔，延伸穿过第二绝缘层并耦接到第二导电焊盘；第三导电焊盘，耦接到第二导电通孔，第三导电焊盘插入在第二导电通孔与集成电路管芯之间；和导电柱，耦接到第三导电焊盘，导电柱插入在插入在三导电焊盘与集成电路管芯之间。
根据本发明实施例的另一个方面，提供了一种封装结构，包括：中介层管芯，中介层管芯包括管芯连接器；第一导电焊盘，耦接到管芯连接器；以及再分布结构，接合到第一导电焊盘的。再分布结构包括：第一绝缘层；第二绝缘层，第一绝缘层插入在第二绝缘层和第一导电焊盘之间；第三绝缘层，第二绝缘层插入在第三绝缘层和第一绝缘层之间；第一金属化图案，位于第一绝缘层和第二绝缘层中，第一金属化图案包括第一导电线和耦接到第一导电线的第一导电通孔，第一导电线位于第二绝缘层中，第一导电通孔穿过第一绝缘层并耦接到第一导电焊盘，第一导电线包括：第一导电焊盘，耦接到第一导电通孔；第三导电焊盘；和弯曲部分，将第二导电焊盘连接到第三导电焊盘。封装结构还包括第二金属化图案，位于第二绝缘层和第三绝缘层中，第二金属化图案包括第二导电通孔，第二导电通孔延伸穿过第二绝缘层并耦接到第一导电线的第三导电焊盘。
根据本发明实施例的又一个方面，提供了一种方法，包括：在载体衬底上形成再分布结构。其中，形成再分布结构包括：在载体衬底上方形成第一绝缘层；在第一绝缘层的上表面中并沿着第一绝缘层的上表面形成第一金属化图案，第一金属化图案包括第一导电线和耦接到第一导电线的第一导电通孔，第一导电线沿着第一绝缘层的上表面延伸绝缘层，第一导电通孔延伸穿过第一绝缘层，第一导电线包括：第一导电焊盘，耦接到第一导电通孔；第二导电焊盘；和弯曲部分，将第一导电焊盘连接到第二导电焊盘；和在第一绝缘层和第一金属化图案上方形成第二绝缘层。方法还包括：在再分布结构上方形成凸块下金属化(UBM)结构。其中，形成UBM结构包括：在第二绝缘层中形成第二导电通孔，第二导电通孔耦接到第二导电焊盘；在第二导电通孔上方形成第三导电焊盘；和在第三导电焊盘上形成导电柱，第三导电焊盘将导电柱电耦接到第二导电通孔。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的集成电路管芯的截面图。
图2至图11示出了根据一些实施例的在形成封装组件的过程中的中间步骤的截面图。
图12至图21示出了根据一些实施例的在用于形成再分布结构和凸块下金属化结构的工艺期间的中间步骤的截面图。
图22A是根据一些实施例的导电部件的立体图。
图22B是根据一些实施例的导电部件的平面图。
图23是根据一些实施例的再分布结构和凸块下金属化结构的截面图。
图24是根据一些实施例的封装组件的平面图。
图25示出了根据一些实施例的中介层管芯的截面图。
图26至图38示出了根据一些实施例的在形成封装组件的过程中的中间步骤的截面图。
图39A是根据一些实施例的再分布结构和凸块下金属化结构的截面图。
图39B是根据一些实施例的导电部件的平面图。
图39C是根据一些实施例的导电部件的平面图。
图40是根据一些实施例的再分布结构和凸块下金属化结构的截面图。
图41是根据一些实施例的再分布结构和凸块下金属化结构的截面图。
图42是根据一些实施例的再分布结构和凸块下金属化结构的截面图。
图43是根据一些实施例的再分布结构和凸块下金属化结构的截面图。
图44是根据一些实施例的再分布结构和凸块下金属化结构的截面图。
图45是根据一些实施例的再分布结构和凸块下金属化结构的截面图。
图46是根据一些实施例的再分布结构和凸块下金属化结构的截面图。
图47是根据一些实施例的封装组件的平面图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。器件可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
根据一些实施例，提供了再分布结构和凸块下金属化(UBM)结构及其形成方法。特别地，再分布结构包括金属化图案，其具有为金属化图案提供更大的灵活性的形状，以处理弯曲和其他变形而不破裂。弯曲和其他变形可能是由于半导体封装中材料的热膨胀系数(CTE)不匹配所引起的应力所致。例如，金属化图案在平面图中可以具有弯曲状(“C”形或“U”形)。这些柔性形状的金属化图案被诸如聚合物层的共形电介质层围绕。柔性形状的金属化图案和周围的共形电介质层的组合提供了缓冲，以释放再分布结构和封装结构中的应力。此外，UBM结构包括通孔部分、焊盘部分和柱部分，通孔部分、焊盘部分和柱部分具有减小由由于CTE失配而从例如结合到UBM结构的凸块传递到再分布结构的金属化图案的应力和形状的布置。例如，UBM结构的焊盘部分的宽度大于UBM结构的相应柱部分的宽度。另外，在平面图中，UBM结构的通孔部分和柱部分的中心相对于UBM结构的相应焊盘部分的中心横向偏移。此外，再分布结构可以具有堆叠的通孔，使得堆叠的通孔的中心相对于平面图中的UBM结构的相应焊盘部分的中心横向地偏移。由于弯曲和变形，CTE不匹配会导致金属化图案承受高应力。然而，所公开的金属化图案的形状，所公开的堆叠通孔的布置以及所公开的UBM结构的各个部件的形状和布置增加了再分布结构的可靠性。所公开的再分布的形状和结构以及UBM结构可以用在中介层、衬底上晶圆上芯片(CoWoS)结构、诸如集成扇出(InFO)封装的封装件中。
图1示出了根据一些实施例的集成电路管芯50的截面图。集成电路管芯50将在随后的工艺中被封装以形成集成电路封装件。集成电路芯片50可以是逻辑芯片(例如，中央处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)、应用处理器(AP)、微控制器等)，存储单元(例如，动态随机存取存储器(DRAM)单元、静态随机存取存储器(SRAM)单元等)，电源管理单元(例如，电源管理集成电路(PMIC)单元)，射频(RF)芯片，传感器芯片，微机电系统(MEMS)芯片，信号处理芯片(例如，数字信号处理(DSP)芯片)，前端芯片(例如，模拟前端(AFE))等或其组合。
集成电路管芯50可以形成在晶圆中，晶圆可以包括在后续步骤中被分割的不同的器件区域以形成多个集成电路管芯。可以根据适用的制造工艺来处理集成电路管芯50以形成集成电路。例如，集成电路管芯50包括掺杂或未掺杂的诸如硅的半导体衬底52，或者绝缘体上半导体(SOI)衬底的有源层。半导体衬底52可以包括：其他半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。也可以使用其他衬底，例如多层衬底或梯度衬底。半导体衬底52具有有源表面(例如，在图1中面向上的表面)，有时被称为前侧；以及非有源表面(例如，在图1中面向下的表面)，有时被称为后侧。
器件(由晶体管表示)54可以形成在半导体衬底52的前表面处。器件54可以是有源器件(例如，晶体管、二极管等)、电容器、电阻器等。层间电介质(ILD)56在半导体衬底52的前表面上方。ILD56围绕并且可以覆盖器件54。ILD56可以包括一个或多个电介质层，由诸如磷硅玻璃(PSG)、硼酸钾铝、硅酸盐玻璃(BSG)、掺硼磷硅酸盐玻璃(BPSG)、未掺杂硅酸盐玻璃(USG)等材料形成。
导电插塞58延伸穿过ILD 56以电耦接和物理耦接器件54。例如，当器件54是晶体管时，导电插塞58可以耦接晶体管的栅极和源极/漏极区。导电插塞58可以由钨、钴、镍、铜、银、金、铝等或其组合形成。互连结构60在ILD 56和导电插塞58上方。互连结构60将器件54互连以形成集成电路。互连结构60可以由例如ILD 56上的电介质层中的金属化图案形成。金属化图案包括形成在一个或多个低k电介质层中的金属线和通孔。互连结构60的金属化图案通过导电插塞58电耦接到器件54。
集成电路管芯50还包括焊盘62，例如铝焊盘，对其进行外部连接。焊盘62在集成电路管芯50的有源侧上，例如在互连结构60内和/或互连结构60上。一个或多个钝化膜64在集成电路管芯50上，例如在互连结构60的部分上。开口穿过钝化膜64延伸到焊盘62。诸如导电柱(例如，由诸如铜的金属形成)的管芯连接器66延伸穿过钝化膜64中的开口，并且物理连接和电连接到焊盘62中的相应一个。管芯连接器66可以通过例如镀等形成。管芯连接器66电耦接集成电路管芯50的各个集成电路。
可选地，焊料区域(例如，焊料球或焊料凸点)可以设置在焊盘62上。焊料球可以用于在集成电路管芯50上执行芯片探针(CP)测试。CP测试可以在集成电路板上执行。确定集成电路芯片50是否是已知良好的芯片(KGD)。因此，仅KGD集成电路芯片50经过后续处理并被封装，而未通过CP测试的芯片不被封装。在测试之后，可以在随后的处理步骤中去除焊料区域。
绝缘层68可以(或者可以不)在集成电路管芯50的有源侧上，例如在钝化膜64和管芯连接器66上。绝缘层68横向地封装管芯连接器66并且绝缘层68在横向上与集成电路管芯50相接。最初，绝缘层68可以掩埋管芯连接器66，使得绝缘层68的最上表面在管芯连接器66的最上表面上方。在焊料区域设置在管芯连接器66上的实施例中，绝缘层68也可以掩埋焊料区域。或者，可以在形成绝缘层68之前去除焊料区域。
绝缘层68可以是聚合物，诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等；氮化物，诸如氮化硅等；氧化物，诸如氧化硅、磷硅玻璃(PSG)、硼硅玻璃(BSG)、掺硼磷硅玻璃(BPSG)等；或其组合。绝缘层68可以例如通过旋涂、层压、化学气相沉积(CVD)等形成。在一些实施例中，在集成电路管芯50的形成期间，管芯连接器66通过绝缘层68暴露。在一些实施例中，管芯连接器66保持掩埋并且在随后的封装集成电路管芯50的工艺中暴露。暴露管芯连接器66可以去除管芯连接器66上可能存在的任何焊料区域。
在一些实施例中，集成电路管芯50是包括多个半导体衬底52的堆叠器件。例如，集成电路管芯50可以是存储器器件，诸如混合存储立方体(HMC)模块、高带宽存储器(HBM)模块，或包含多个存储器管芯的类似模块。在这样的实施例中，集成电路管芯50包括通过贯衬底通孔(TSV)互连的多个半导体衬底52。每个半导体衬底52可以具有(或可以不具有)互连结构60。
图2至图11示出了根据一些实施例的在形成封装组件100的过程中的中间步骤的截面图。示出了第一封装区域100A和第二封装区域100B，并且一个或更多个集成电路管芯50被封装以在每个封装区域100A和100B中形成集成电路封装件。集成电路封装件也可以被称为集成扇出(InFO)封装件。
在图2中，提供载体衬底102，并且释放层104形成在载体衬底102上。载体衬底102可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底102可以是晶圆，使得可以在载体衬底102上同时形成多个封装件。
释放层104可以由基于聚合物的材料形成，其可以与载体衬底102一起从将在后续步骤中形成的上覆结构中去除。在一些实施例中，释放层104是基于环氧树脂的热释放材料，其在加热时会失去其粘合特性，诸如光热转换(LTHC)释放涂层。在其他实施例中，释放层104可以是紫外线(UV)胶，当暴露于UV光时会失去其粘合特性。释放层104可以以液体的形式分配并固化，可以是层压到载体衬底102上的层压膜，或者可以是类似物。释放层104的顶表面可以是水平的并且可以具有高度的平面度。
在图3中，再分布结构120形成在释放层104上方。再分布结构120可以包括以交替方式形成在释放层104上方的多个绝缘层和多个金属化图案(未单独示出)。在一些实施例中，再分布结构120可以如下面参考图12至图15所描述的那样形成，并且在那时提供详细描述。
在图4中，凸块下金属化(UBM)结构144形成在再分布结构120上方并与再分布结构120电接触。在一些实施例中，UBM结构144可具有延伸到再分布结构120中的通孔部分，位于其上并延伸的焊盘部分。沿着再分布结构120的主表面，并且在焊盘部分上方的柱部分。在一些实施例中，UBM结构144可以如以下参考图15至图21所描述的那样形成，并且在那时提供详细描述。
在形成UBM结构144之后，在UBM结构144上形成导电连接器146。导电连接器146可以是球栅阵列(BGA)连接器、焊球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍-化学镀钯金法(ENEPIG)形成的凸块等。导电连接器146可以包括诸如焊料、铜、铝、金、镍、银、钯、锡等或其组合的导电材料。在一些实施例中，通过首先通过蒸发、镀、印刷、焊料转移、焊球放置等形成焊料层来形成导电连接器146。一旦在结构上形成焊料层，就可以执行回流以将材料成形为所需的凸块形状。在另一个实施例中，导电连接器146包括通过溅射、印刷、电镀、化学镀、CVD等形成的金属柱(例如铜柱)。金属柱可以是无焊料的并且具有基本垂直的侧壁。在一些实施例中，在金属柱的顶部上形成金属盖层。金属覆盖层可以包括镍、锡、锡铅、金、银、钯、铟、镍-钯-金、镍-金等或其组合，并且可以通过镀覆工艺形成。
在图5中，集成电路管芯50(例如，第一集成电路管芯50A和第二集成电路管芯50B)被附接到图4的结构。期望类型和数量的集成电路管芯50被粘附在每个封装区域100A和100B中。集成电路管芯50可以被称为封装模块50。在所示的实施例中，多个集成电路管芯50彼此相邻地粘附，包括第一区域100A和第二封装区域100B的每个中的第一集成电路管芯50A和第二集成电路管芯50B。第一集成电路管芯50A可以是逻辑器件，诸如中央处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)、微控制器等。第二集成电路芯片50B可以是存储器器件，诸如动态随机存取存储器(DRAM)芯片、静态随机存取存储器(SRAM)芯片、混合存储立方体(HMC)模块、高带宽存储器(HBM)模块等。在一些实施例中，集成电路管芯50A和50B可以是相同类型的管芯，诸如SoC管芯。第一集成电路芯片50A和第二集成电路芯片50B可以在相同技术节点的工艺中形成，或者可以在不同技术节点的工艺中形成。例如，第一集成电路管芯50A可以是比第二集成电路管芯50B更高级的处理节点。集成电路管芯50A和50B可以具有不同的尺寸(例如，不同的高度和/或表面积)，或者可以具有相同的尺寸(例如，相同的高度和/或表面积)。
集成电路管芯50被附接到导电连接器146。也就是说，集成电路管芯50A和50B的管芯连接器66被连接到导电连接器146。在一些实施例中，导电连接器146被回流以将集成电路管芯50附接到UBM结构144。导电连接器146将集成电路的再分布结构120(包括再分布结构120中的金属化图案)电耦接和/或物理耦接到集成电路管芯50。在一些实施例中，阻焊剂(未示出)形成在再分布结构120中。导电连接器146可被布置在阻焊剂中的开口中，以电耦接和机械耦接到UBM结构144。阻焊剂可用于保护再分布结构120的区域免受外部的损伤。
导电连接器146可在其回流之前在其上形成环氧助焊剂(未示出)，而在集成电路管芯50附接到再分布结构120之后保留环氧助焊剂的至少一些环氧部分。剩余的环氧部分可以用作底部填充物以减小应力并保护由于回流导电连接器146而导致的接头。
在图6中，底部填充物150形成在区域100A和100B中的每个中的集成电路管芯50A和50B与再分布结构120之间，包括UBM结构144、导电连接器146和管芯连接器66之间和周围。底部填充物150可以在附接集成电路管芯50之后通过毛细管流动工艺形成，或者可以在附接集成电路管芯50之前通过适当的沉积方法形成。尽管在图6和后续附图中未示出，但是在一些实施例中，底部填充物150也在相邻区域100A和100B中的集成电路管芯50之间。
在图7中，在集成电路管芯50和底部填充物150周围形成密封剂152。在形成之后，密封剂152密封集成电路管芯50。密封剂152可以是模塑料、环氧树脂等。可以通过压缩模制、传递模制等来施加密封剂152。密封剂152可以以液体或半液体形式被施加，然后被固化。在一些实施例中，可以执行平坦化步骤以去除和平坦化密封剂152的上表面。平坦化步骤可以包括化学机械抛光(CMP)工艺、磨削工艺、蚀刻工艺等、或者它们的组合。在一些实施例中，底部填充物150、密封剂152和集成电路管芯50的表面是共面的(在工艺变化内)。
在图8中，执行载体衬底去接合以将载体衬底102与再分布结构120分离(或“去接合”)。根据一些实施例，去接合包括在释放层104上投射诸如激光或UV光的光，使得释放层104在光的热量下分解，并且可以去除载体衬底102。然后将结构翻转并放置在胶带(未显示)上。
在图9中，形成UBM结构160用于外部连接到再分布结构120。在一些实施例中，UBM结构160可以使用与以上参考图4描述的UBM结构144类似的材料和方法形成，这里不再赘述。UBM结构160可以具有延伸到再分布结构120中的通孔部分，在再分布结构120的主表面上并沿着主表面延伸的焊盘部分，以及在焊盘部分上方的柱部分。
随后，在UBM结构160上形成导电连接器162。导电连接器162可以是球栅阵列(BGA)连接器、焊球、金属柱、受控塌陷芯片连接(C4)凸块、微凸块、化学镀镍-化学镀钯、浸金技术(ENEPIG)形成的凸块等。在一些实施例中，可以使用与以上参考图4描述的导电连接器146类似的材料和方法来形成导电连接器162，并且在此不再重复描述。
在图10中，通过沿着例如第一封装区域100A和第二封装区域100B之间的划线区域进行锯切来执行切割工艺。锯切将第一封装区域100A与第二封装区域100B分开。结果，单个器件堆叠件来自第一封装区域100A或第二封装区域100B中的一个。然后将单个结构翻转并安装在封装衬底200上(参见图11)。
在图11中，可以使用导电连接器162将封装组件100安装到封装衬底200。封装衬底200包括衬底芯202和在衬底芯202上方的接合焊盘204。衬底芯202可以由半导体材料制成，诸如硅、锗、金刚石等。可替代地，也可以使用诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷化砷化镓、磷化铟镓等的化合物以及它们的组合等。另外，衬底芯202可以是绝缘体上半导体(SOI)衬底。通常，SOI衬底包括诸如外延硅、锗、硅锗、SOI、SGOI或其组合的半导体材料层。在一个替代实施例中，衬底芯202是基于诸如玻璃纤维强树脂芯的绝缘芯。一种示例性芯材料是玻璃纤维树脂，例如FR4。芯材料的替代材料包括双马来酰亚胺三嗪(BT)树脂，或者其他PCB材料或膜。诸如ABF的堆积膜或其他层压材料可用于衬底芯202。
衬底芯202可以包括有源和无源器件(未示出)。可以使用诸如晶体管、电容器、电阻器、它们的组合的多种器件来产生器件堆叠件的设计的结构和功能要求。可以使用任何合适的方法来形成器件。
衬底芯202还可以包括金属化层和通孔(未示出)，其中接合焊盘204物理耦接和/或电耦接到金属化层和通孔。金属化层可以形成在有源和无源器件上方，并且被设计为连接各种器件以形成功能电路。金属化层可以由电介质材料(例如低k电介质材料)和导电材料(例如铜)的交替层形成，其中通孔互连导电材料层，并且可以通过任何合适的工艺(例如沉积、镶嵌、双镶嵌等)。在一些实施例中，衬底芯202基本上没有有源和无源器件。
在一些实施例中，导电连接器162被回流以将封装组件100附接到接合焊盘204。导电连接器162将封装衬底200(包括在衬底芯202中的金属化层)电耦接和/或物理耦接到封装组件100。在一些实施例中，阻焊剂206形成在衬底芯202上。导电连接器162可以设置在阻焊剂206中的开口中，以电耦接和机械耦接到接合焊盘204。阻焊剂206可以用于保护衬底芯202的区域免受外部损坏。
导电连接器162可具有在其回流之前形成在其上的环氧焊剂(未示出)，并且在将封装组件100附接到封装衬底200之后剩余环氧焊剂的至少一些环氧部分。剩余的环氧部分充当底部填充物以减少应力并保护由于回流导电连接器162而导致的接头。在一些实施例中，底部填充物208可以形成在封装组件100和封装衬底200之间并围绕导电连接器162。底部填充物208可以在附接封装组件100之后通过毛细流工艺来形成，或者可以在附接封装组件100之前通过合适的沉积方法来形成。
图12至图21示出了根据一些实施例的在形成再分布结构1200、UBM结构144和导电连接器146的过程中的中间步骤的截面图。在一些实施例中，再分布结构1200可以被实现为封装组件100的再分布结构120。在这样的实施例中，图12至图21示出了封装组件100的区域212(参见图11)，区域212包括部分再分布结构120(由再分布结构1200实现)、UBM结构144和导电连接器146。
图12至图15示出了根据一些实施例的在形成再分布结构1200的过程中的中间步骤的截面图。再分布结构1200包括绝缘层1202、1206、1210、1214和1218；绝缘层1202、1206、1210、1214和1218；绝缘层1202、1206、1210、1214和1218；金属化图案1204、1208、1212和1216。金属化图案也可以称为再分布层或再分布线。作为具有四个金属化图案层的示例，示出了再分布结构1200。可以在再分布结构1200中形成更多或更少的绝缘层和金属化图案。如果要形成更少的绝缘层和金属化图案，则可以省略下面讨论的步骤和工艺。如果要形成更多的绝缘层和金属化图案，则可以重复下面讨论的步骤和过程。
在图12中，在一些实施例中，再分布结构1200的形成开始于在释放层104上沉积绝缘层1202(参见图2)。在一些实施例中，绝缘层1202由诸如PBO、聚酰亚胺、BCB等或其组合的感光材料形成，其可以使用光刻掩模来图案化。可以通过旋涂、层压、CVD等或其组合来形成绝缘层1202。然后对绝缘层1202进行图案化。图案化可以通过可接受的工艺来进行，例如当绝缘层1202是光敏材料时通过将绝缘层1202曝光并显影于光，或者通过使用例如各向异性蚀刻来进行蚀刻。
在形成绝缘层1202之后，形成金属化图案1204。金属化图案1204包括在绝缘层1202的主表面上并沿着绝缘层1202的主表面延伸的部分(例如，导电线或迹线1204L)。金属化图案1204还包括延伸穿过绝缘层1202的部分(例如，导电通孔1204V)。
作为形成金属化图案1204的示例，在绝缘层1202上方并在穿过绝缘层1202延伸的开口中形成晶种层。在一些实施例中，晶种层是金属层，其可以是单层或复合层，复合层包括由不同材料形成的多个子层。在一些实施例中，晶种层包括钛层和在钛层上方的铜层。可以使用例如PVD等形成晶种层。然后，在晶种层上形成光刻胶并对其图案化。可以通过旋涂等形成光刻胶，并且可以将其曝光以用于图案化。光刻胶的图案对应于金属化图案505。图案化形成穿过光刻胶的开口以暴露出晶种层。然后在光刻胶的开口中和晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀的镀覆来形成导电材料。导电材料可以包括金属，例如铜、钛、钨、铝等。导电材料和晶种层下面的部分的组合形成金属化图案505。去除光刻胶和晶种层上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺，例如使用氧等离子体等，来去除光刻胶。一旦去除了光刻胶，就去除了晶种层的暴露部分，例如通过使用可接受的蚀刻工艺，例如通过湿蚀刻或干蚀刻。
在形成金属化图案1204之后，在金属化图案1204和绝缘层1202上沉积绝缘层1206。可以使用与绝缘层1202类似的材料和方法来形成绝缘层1206，在此不再重复描述。
在形成绝缘层1206之后，形成金属化图案1208。金属化图案1208包括在绝缘层1206的主表面上并沿着绝缘层1206的主表面延伸的部分(例如，导电线或迹线1208L)。金属化图案1208还包括延伸穿过绝缘层1206以物理地延伸的部分(例如，导电通孔1208V)。金属化图案1208可以使用与金属化图案1204相似的材料和方法形成，并且在此不再重复描述。
在形成金属化图案1208之后，在金属化图案1208和绝缘层1206上沉积绝缘层1210。可以使用与绝缘层1202类似的材料和方法来形成绝缘层1210，并且在此不再重复描述。
在形成绝缘层1210之后，形成金属化图案1212。金属化图案1212包括在绝缘层1210的主表面上并沿着绝缘层1210的主表面延伸的部分(例如，导电线或迹线1212L)。金属化图案1212还包括延伸穿过绝缘层1210以物理地延伸的部分(例如，导电通孔1212V)。金属化图案1212可以使用与金属化图案1204相似的材料和方法形成，并且在此不再重复描述。
在形成金属化图案1212之后，在金属化图案1212和绝缘层1210上沉积绝缘层1214。可以使用与绝缘层1202类似的材料和方法来形成绝缘层1214，并且在此不再重复描述。
在形成绝缘层1214之后，对绝缘层1214进行图案化。图案化可以通过可接受的工艺来进行，例如当绝缘层1214是光敏材料时通过将绝缘层1214曝光并显影于光，或者通过使用例如各向异性蚀刻来进行蚀刻。随后，在绝缘层1214上方以及在穿过绝缘层1214延伸的开口中形成晶种层。在一些实施例中，晶种层是金属层，其可以是单层或复合层，复合层包括由不同材料形成的多个子层。在一些实施例中，晶种层包括钛层和在钛层上方的铜层。可以使用例如PVD等形成晶种层。
在形成晶种层之后，然后在晶种层上形成光刻胶1220并对其进行图案化。可以通过旋涂等形成光刻胶1220，并且可以将其曝光以用于图案化。光刻胶1220的图案对应于金属化图案1216。图案化形成穿过光刻胶1220的开口以暴露出晶种层。
在图13中，然后在光刻胶1220的开口中和在晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀的镀覆来形成导电材料。导电材料可以包括金属，例如铜、钛、钨、铝等。在一些实施例中，以共形方式形成导电材料，使得导电材料部分填充穿过光刻胶的开口。导电材料和晶种层的下面部分的组合形成金属化图案1216。金属化图案1216包括在绝缘层1214的主表面上并沿着主表面延伸的部分(例如，导电线或迹线1216L)。金属化图案1216进一步包括延伸穿过绝缘层1214以物理耦接和电耦接到金属化图案1212的部分(例如，导电通孔1216V)。如下面更详细地描述的，导电线1216L包括导电线1216La，其在平面图中具有“C”或“U”形形状。
在图14中，去除了光刻胶1220(参见图13)和晶种层上未形成导电材料的部分。可以通过诸如使用氧等离子体等的可接受的灰化或剥离工艺来去除光刻胶1220。诸如通过使用可接受的蚀刻工艺，诸如通过湿蚀刻或干蚀刻，一旦去除了光刻胶1220，就去除了晶种层的暴露部分。
在图15中，在形成金属化图案1216之后，将绝缘层1218沉积在金属化图案1216和绝缘层1214上。可以使用与绝缘层1202类似的材料和方法来形成绝缘层1218，并且在此不进行重复描述。在所示的实施例中，布置在导电线1216La下方的通孔1204V、1208V、1212V和1216V垂直堆叠。
在一些实施例中，金属化图案1216可以具有与金属化图案1204、1208和1212不同的尺寸。例如，在一些实施例中，金属化图案1216的导电线和/或通孔可以比金属化图案1204、1208和1212的导电线和/或通孔更宽或更厚。在其他实施例中，金属化图案1216的导电线和/或通孔的宽度和/或厚度可以与金属化图案1204、1208和1212的导电线和/或通孔的宽度和/或厚度相同。
在一些实施例中，电介质层1218具有与绝缘层1202、1206、1210和1214不同的厚度。例如，在一些实施例中，绝缘层1218可以比绝缘层1202、1206、1210和1214更厚。在其他实施例中，绝缘层1218的厚度可以与绝缘层1202、1206、1210和1214相同。
图15至图21示出了根据一些实施例的在形成UBM结构144的过程中的中间步骤的截面图。在图15中，在形成绝缘层1218之后，对绝缘层1218进行图案化。图案化可以通过可接受的工艺来进行，例如当绝缘层1218是光敏材料时，通过将绝缘层1218曝光并显影于光，或者通过使用例如各向异性蚀刻来进行蚀刻。图案化的绝缘层1218暴露金属化图案1216的部分，即，导电线1216La的部分。
在图16中，在绝缘层1218上方以及在穿过绝缘层1218延伸的开口中形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可以是单层或复合层，复合层包括由不同材料形成的多个子层。在一些实施例中，晶种层包括钛层和在钛层上方的铜层。可以使用例如PVD等形成晶种层。
在形成晶种层之后，然后在晶种层上形成光刻胶1222并对其进行图案化。可以通过旋涂等形成光刻胶1222，并且可以将其曝光以用于图案化。光刻胶1222的图案对应于UBM结构144的通孔部分144V和焊盘部分144P(见图17)。图案形成穿过光刻胶1220的开口以暴露出晶种层。
然后在图17中，在光刻胶1222的开口中和在晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀的镀覆来形成导电材料。导电材料可以包括金属，例如铜、钛、钨、铝等。在一些实施例中，以共形方式形成导电材料，使得导电材料部分填充穿过光刻胶的开口。导电材料和晶种层的下面部分的组合形成UBM结构144的通孔部分144V和焊盘部分144P。UBM结构144的焊盘部分144P沿着绝缘层1218的主表面延伸。UBM结构144的通孔部分144V延伸穿过绝缘层1218以物理耦接和电耦接到金属化图案1216。UBM结构144的焊盘部分144P也可以称为UBM焊盘144P。UBM结构144的通孔部分144V也可以被称为UBM通孔144V。
在图18中，去除了光刻胶1222(参见图17)和晶种层上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺，例如使用氧等离子体等来去除光刻胶1222。诸如通过使用可接受的蚀刻工艺，诸如通过湿蚀刻或干蚀刻，一旦去除了光刻胶1222，就去除了晶种层的暴露部分。
在图19中，在通过通孔144V和UBM焊盘144P形成UBM之后，然后在绝缘层1218和UBM焊盘144P上形成光刻胶1224并对其图案化。可以通过旋涂等形成光刻胶1224，并且可以将其曝光以用于图案化。光刻胶1224的图案对应于UBM结构144的列部分144C(见图20)。图案形成穿过光刻胶1224的开口以暴露UBM焊盘144P。
在图20中，然后在光刻胶1224的开口中以及在UBM焊盘144P的暴露部分上形成导电材料，以形成UBM结构144的柱部分144C。可以通过镀覆形成导电材料，例如电镀或化学镀等。导电材料可以包括金属，例如铜、钛、钨、铝等。UBM结构144的柱部分144C也可以称为UBM柱144C。
随后，在UBM柱144C上方形成导电连接器146。在导电连接器146包括焊料的一些实施例中，可以通过诸如电镀或化学镀的镀覆在光刻胶1224的开口中以及在UBM柱144C上形成焊料。
在图21中，在形成导电连接器146之后，去除光刻胶1224(参见图20)。可以通过可接受的灰化或剥离工艺，例如使用氧等离子体等来去除光刻胶1224。
图22A是根据一些实施例的图21所示的结构的各种导电部件的立体图。图22B是根据一些实施例的沿截面BB的图22A所示的结构的平面图。参照图22A和图22B，在一些实施例中，导电线1216La在平面图中具有弯曲的“C”形或“U”形，其中UBM通孔144V位于弯曲的第一端。通孔1216V位于弯曲形状的第二端。在一些实施例中，在平面图中，整个导电线1216La设置在UBM焊盘144P下方并且在UBM焊盘144P的周边内。弯曲的“C”形或“U”形可以像弹簧的线圈一样作用并弯曲和变形而不会断裂。由于半导体封装中材料的CTE不匹配，再分布结构中的金属化图案可能会弯曲或变形。由于弯曲和变形，这种CTE不匹配会导致金属化图案承受高应力。然而，所公开的具有增加的柔性的金属化图案的形状增加了再分布结构的可靠性。柔性形状的金属化图案1216和柔性绝缘层1218(参见图21)可以被称为应力缓冲膜，因为它们提供了安全释放在再分布结构和封装结构中的应力的缓冲。
在一些实施例中，导电线1216La包括直接在UBM通孔144V下方的第一部分1216La1、直接在通孔1216V上方的第三部分1216La3以及将第一部分1216La1连接到第三部分1216La3的第二部分1216La2。第一部分1216La1和第三部分1216La3是耦接到上层和下层通孔144V和1216V的焊盘部分，第二部分1216La2具有弯曲或绕回的图案并连接第一部分1216La1和第三部分1216La3。连接到第一部分1216La1的第二部分1216La2的第一端子不朝向第三部分1216La3延伸。连接到第三部分1216La3的第二部分1216La2的第二端子不朝向第一部分1216La1延伸。第二部分1216La2不与第一部分1216La1和第三部分1216La3之间的最短直线路径重叠。第二部分1216La2的绕回图案帮助金属化图案1216的导电部件安全地释放再分布结构和/或封装结构中的应力。
在一些实施例中，在平面图中，焊盘部分1216La1和1216La3比弯曲部分1216La2宽。这使得焊盘部分1216La1和1216La1能够更好地连接到上方和下方的通孔，并提高再分布结构的可靠性。焊盘部分1216La1和1216La3的中心相对于UBM焊盘144P的中心横向地偏移，使得焊盘部分1216La1的中心在第一方向上偏移，并且焊盘部分1216La3的中心在与第一方向不同的第二方向上偏移。在一些实施例中，第一方向与第二方向相反。
在一些实施例中，UBM焊盘144P在平面图中具有圆形形状。在其他实施例中，基于设计要求，UBM焊盘144P可以具有任何期望的形状。在一些实施例中，UBM焊盘144P的直径小于约60μm。在一些实施例中，UBM柱144C在平面图中具有圆形形状。在其他实施例中，基于设计要求，UBM柱144C可以具有任何期望的形状。在一些实施例中，UBM柱144C的直径小于约60μm。在一些实施例中，UBM焊盘144P的直径大于UBM柱144C的直径。在平面图中，UBM柱144C的中心相对于UBM焊盘144P的中心偏移。在一些实施例中，在平面图中，UBM柱144C完全覆盖通孔1216V并且部分覆盖UBM通孔144V。
通过形成具有如上所述的形状和布置的包括UBM通孔144V、UBM焊盘144P和UBM柱144C的UBM结构144，减少了(由于半导体封装中的材料的CTE失配而导致的)应力从接合到UBM结构144的导电连接器146传递至再分布结构1200的金属化图案1204、1208、1212和1216。
图23是根据一些实施例的封装组件100(参见图11)的区域212的截面图。在所示的实施例中，再分布结构2300被实现为封装组件100的再分布结构120(见图11)。图23的结构类似于图21的结构，其中相似的部件用相似的附图标记标记，并且在此不重复相似特征的描述。再分布结构2300包括绝缘层1202、1206、1210、1214和1218以及金属化图案1204、1208、1212和1216。在一些实施例中，可以以与上述再分布结构1200相似的方式形成再分布结构2300，参考图12-图15，在此不再重复描述。再分布结构2300的金属化图案1204、1208、1212和1216，UBM通孔144V，UBM焊盘144P和UBM列144C被布置为使得图23的结构是图21的结构的镜像。
图24是根据一些实施例的封装组件100(参见图11)的平面图。在一些实施例中，以上参考图21和图23描述的再分布结构和UBM结构可以形成在导电连接器146(参见图11)的下方，导电连接器接合到集成电路管芯50A和50B的易于增加应变的区域(例如，集成电路管芯50A和50B的拐角区域1226)以减小或消除应变。在平面图中，集成电路管芯50A和50B具有第一宽度W1和第二宽度W2。在一些实施例中，宽度W1在大约10mm与大约50mm之间。在一些实施例中，宽度W2在大约10mm与大约50mm之间。在平面图中，拐角区域1226具有第三宽度W3和第四宽度W4。在一些实施例中，宽度W3在大约1μm和大约500μm之间。在一些实施例中，宽度W4在大约1μm和大约500μm之间。在一些实施例中，W3/W1的比率在大约1/50000与大约1/2之间。在一些实施例中，W4/W2的比率在大约1/50000与大约1/2之间。在一些实施例中，取决于拐角区域1226的尺寸，一个或多个导电连接器146(见图11)可以接合到集成电路管芯50A和50B的拐角区域1226。
图25示出了根据一些实施例的中介层管芯51的截面图。中介层管芯51将在后续处理中被封装以形成集成电路封装件。在一些实施例中，中介层管芯51可以类似于图1所示的集成电路管芯50，相似的部件由相似的附图标记标记，并且在此不重复相似部件的描述。中介层管芯51可以形成在晶圆中，晶圆在随后的步骤中被分割以形成多个中介层管芯。可以根据适用的制造工艺来处理中介层管芯51。在所示的实施例中，中介层管芯51包括互连结构60。在其他实施例中，可以省略互连结构60。在所示的实施例中，中介层管芯51不包括有源和/或无源器件。在其他实施例中，有源和/或无源器件可以形成在中介层管芯51的半导体衬底52上或之中。在一些实施例中，中介层管芯包括延伸穿过半导体衬底52的通孔(TV)53。TV53导电材料可以包括诸如铜等的导电材料。
图26至图38示出了根据一些实施例的在形成封装组件300的过程中的中间步骤的截面图。示出了第一封装区域300A和第二封装区域300B，并且将一个或更多个集成电路管芯50(参见图1)和一个或更多个中介层管芯51(参见图25)进行封装以形成集成电路封装件的封装区域300A和300B中的每个。集成电路封装件也可以被称为集成扇出(InFO)封装件。在一些实施例中，下面参考图26-图38描述的一些部件和处理步骤类似于上面参考图2-图11描述的部件和处理步骤，并且相似部件和处理步骤的描述为在此不再赘述。
在图26中，提供载体衬底102，并且如以上参考图2所述，在载体衬底102上形成了释放层104，在此不再重复描述。
在图27中，可以在释放层104上形成再分布结构106。再分布结构106也可以被称为背侧再分布结构。在所示的实施例中，再分布结构106包括绝缘层108、金属化图案110(有时称为再分布层或再分布线)和绝缘层112。再分布结构106是可选的并且可以省略。在一些实施例中，代替再分布结构106，在释放层104上形成没有金属化图案的绝缘层。
绝缘层108可以形成在释放层104上。绝缘层108的底表面可以与释放层104的顶表面接触。在一些实施例中，绝缘层108由聚合物形成，例如作为PBO、聚酰亚胺、BCB等。在其他实施例中，绝缘层108由：氮化物，诸如氮化硅等；氧化物，诸如氧化硅、磷硅玻璃(PSG)、硼硅玻璃(BSG)、掺硼磷硅玻璃(BPSG)等形成。绝缘层108可以通过任何可接受的沉积工艺形成，例如旋涂、CVD、层压等或其组合。
金属化图案110可以形成在绝缘层108上。作为形成金属化图案110的示例，在绝缘层108上方形成晶种层。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和在钛层上方的铜层。可以使用例如PVD等形成晶种层。然后，在晶种层上形成光刻胶并对其图案化。可以通过旋涂等形成光刻胶，并且可以将其曝光以用于图案化。光刻胶的图案对应于金属化图案110。图案化形成穿过光刻胶的开口以暴露出晶种层。导电材料形成在光刻胶的开口中和晶种层的暴露部分上。可以通过诸如电镀或化学镀的镀覆来形成导电材料。导电材料可以包括金属，例如铜、钛、钨、铝等。然后，去除光刻胶和晶种层上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺，例如使用氧等离子体等来去除光刻胶。例如通过使用可接受的蚀刻工艺，例如通过湿或干蚀刻，一旦去除了光刻胶，就去除了晶种层的暴露部分。晶种层和导电材料的其余部分形成金属化图案110。
可以在金属化图案110和绝缘层108上形成绝缘层112。可以使用与绝缘层108类似的材料和方法来形成绝缘层112。然后，对绝缘层112进行图案化以形成开口114，开口114暴露出绝缘层112的部分。可以通过可接受的工艺来执行图案化，例如当绝缘层112是感光材料时通过使绝缘层112暴露于光或通过使用例如各向异性蚀刻来进行蚀刻。如果绝缘层112是感光材料，则可以在曝光之后使绝缘层112显影。
为了说明的目的，图27示出了具有单个金属化图案110的再分布结构106。在一些实施例中，再分布结构106可以包括任何数量的电介质层和金属化图案。如果要形成更多的电介质层和金属化图案，则可以重复上述步骤和工艺。
在图28中，通孔(TV)116形成在开口114中，并远离再分布结构106的最顶部绝缘层(例如，绝缘层112)延伸。作为形成TV 116的示例，在再分布结构106上，例如在绝缘层112和金属化图案110的由开口114暴露的部分上，形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在特定实施例中，晶种层包括钛层和在钛层上方的铜层。可以使用例如PVD等形成晶种层。在晶种层上形成光刻胶并对其图案化。可以通过旋涂等形成光刻胶，并且可以将其曝光以用于图案化。光刻胶的图案对应于TV。图案化形成穿过光刻胶的开口以暴露出晶种层。导电材料形成在光刻胶的开口中和晶种层的暴露部分上。可以通过诸如电镀或化学镀的镀覆来形成导电材料。导电材料可以包括金属，例如铜、钛、钨、铝等。去除光刻胶和晶种层上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺，例如使用氧等离子体等来去除光刻胶。例如通过使用可接受的蚀刻工艺，例如通过湿蚀刻或干蚀刻，一旦去除了光刻胶，就去除了晶种层的暴露部分。晶种层的其余部分和导电材料形成TV 116。
在图29中，中介层管芯51通过粘合剂118粘附到再分布结构106的绝缘层112。在所示的实施例中，单个中介层管芯51粘附在第一封装区域300A和第二封装区域300B中的每个中。在其他实施例中，可以在第一封装区域300A和第二封装区域300B的每个中粘附两个或更多个中介管芯51。粘合剂118在中介层管芯51的背侧上并且将中介层管芯51粘附到背面再分布结构106，例如粘附到绝缘层112。粘合剂118可以是任何合适的粘合剂、环氧树脂、管芯附接膜(DAF)等。粘合剂118可以被施加到中介层管芯51的背侧，如果不利用再分布结构106，则可以被施加在载体衬底102的表面上，或者如果适用，可以被施加至再分布结构106的上表面。例如，粘合剂118可以在切割以分离中介层管芯51之前被施加到中介层管芯51的背侧。
在图30中，在各种部件上和周围形成密封剂122。在形成之后，密封剂122密封TV116和中介层管芯51。密封剂122可以是模塑料、环氧树脂等。密封剂122可以通过压缩模制、传递模制等方式施加，并且可以形成在载体衬底102上，使得TV 116和/或中介层管芯51被掩埋或覆盖。可以以液体或半液体形式施加密封剂122，然后随后固化。
在图31中，在密封剂122上执行平坦化工艺以暴露TV 116和管芯连接器66。平坦化工艺还可以去除TV 116、绝缘层68和/或管芯连接器66的材料，直到管芯连接器66和TV 116被暴露。TV 116的顶部表面、管芯连接器66、绝缘层68和密封剂122的管芯在平坦化工艺之后基本共面(在工艺变化之内)。平坦化工艺可以是例如CMP工艺、磨削工艺、蚀刻工艺等或其组合。在一些实施例中，例如，如果TV 116和/或管芯连接器66已经暴露，则可以省略平坦化。
在图32中，再分布结构130形成在密封剂122、TV 116和中介层管芯51上。再分布结构130可以包括以交替方式形成的多个绝缘层和多个金属化图案(未单独示出)。在一些实施例中，再分布结构130可以如以下参考图39A所描述的那样形成，并且在那时提供详细描述。
随后，UBM结构144形成在再分布结构130上方并与再分布结构130电接触。在一些实施例中，UBM结构144可具有延伸到再分布结构130中的通孔部分，在再分布结构的主表面上并沿着主表面延伸的焊盘部分130和在焊盘部分上的柱部分。在一些实施例中，UBM结构144可以如以下参考图39A所描述的那样形成，并且在那时提供详细描述。在形成UBM 144之后，如以上参考图4所述，在UBM 144上形成导电连接器146，并且在此不再重复描述。
在图33中，集成电路管芯50(例如，第一集成电路管芯50A和第二集成电路管芯50B)被附接到图32的结构。期望类型和数量的集成电路管芯50被粘附在每个封装区域300A和300B中。集成电路管芯50可以被称为封装模块50。在所示的实施例中，多个集成电路管芯50彼此相邻地粘附，包括每个第一区域300A和第二封装区域300B的第一集成电路管芯50A和第二集成电路管芯50B。在一些实施例中，如上所述，集成电路管芯50附接到导电连接器146，并且这里不重复描述。
在图34中，在区域300A和300B中的每个中的集成电路管芯50A和50B与再分布结构130之间形成底部填充物150，包括在UBM结构144、导电连接器146和管芯连接器66之间和周围。如上面参考图6所描述的，在此不再重复描述。
在图35中，如上面参考图7所述，在集成电路管芯50、导电连接器146和底部填充物150周围形成密封剂152，并且在此不再重复描述。在一些实施例中，可执行平坦化步骤以去除和平坦化密封剂152的上表面。平坦化步骤可包括CMP工艺、研磨工艺、蚀刻工艺等或其组合。在一些实施例中，底部填充物150、密封剂152和集成电路管芯50的表面是共面的(在工艺变化内)。
在图36中，执行载体衬底去接合以将载体衬底102与再分布结构106分离(或“去接合”)。根据一些实施例，去接合包括投射在释放层104上的诸如激光或UV光的光，使得释放层104在光的热量下分解，并且可以去除载体衬底102。然后将结构翻转并放置在胶带(未显示)上。
在图37中，如上面参考图9所述，形成UBM结构160以用于外部连接到再分布结构106，并且在此不再重复描述。随后，如以上参考图9所述，在UBM结构160上形成导电连接器162，并且在此不再重复描述。
进一步在图37中，通过沿着例如第一封装区域300A和第二封装区域300B之间的划线区域进行锯切来执行分割工艺。锯切将第一封装区域300A与第二封装区域300B分开。结果，单个器件堆叠件来自第一封装区域300A或第二封装区域300B中的一个。然后将单个结构翻转并安装在封装衬底200上(参见图38)。
在图38中，可以使用导电连接器162将封装组件300安装到封装衬底200，如上面参考图11所述，这里不再重复描述。在一些实施例中，底部填充物208可以形成在封装组件300和封装衬底200之间并且围绕导电连接器162，如以上参考图11所描述的，并且这里不再重复描述。
图39A是根据一些实施例的封装组件300(参见图38)的区域214的截面图。在所示的实施例中，再分布结构3900被实现为封装组件300的再分布结构130(参见图38)。图39A的结构类似于图21的结构，其中相似的部件用相似的附图标记标记，并且在此不重复相似部件的描述。
在一些实施例中，再分布结构3900形成在中介层管芯51的管芯连接器66和绝缘层68上(参见图38)。再分布结构3900包括绝缘层1202、1206、1210、1214和1218；绝缘层1202、1206、1210、1214和1218；绝缘层1202、1206、1210、1214和1218。在一些实施例中，再分布结构3900可以以与以上参考图12-图15所述的再分布结构1200类似的方式形成，并且在此不再重复描述。随后，如以上参考图15至图21所描述的，UBM 144和导电连接器146形成在再分布结构上方，并且在此不再重复描述。如下面更详细描述的，导电线1216L包括导电线1216La，导电线1216La在平面图中具有“C”形或“U”形的形状。此外，导电线1204L包括导电线1204La，其在平面图中具有“C”形或“U”形的形状。
在一些实施例中，在形成再分布结构3900之前，在管芯连接器66上形成焊盘3902。在一些实施例中，可以使用与以上参考图15-图19描述的UBM焊盘144P类似的材料和方法来形成焊盘3902。参照图21，在此不再重复描述。焊盘3902也可以被称为UBM焊盘3902。
图39B是根据一些实施例的沿截面BB的图39A所示的结构的导电部件的平面图。在一些实施例中，导电线1204La在平面图中具有弯曲的，“C”形或“U”形形状，其中通孔1208V位于弯曲形状的第一端并且通孔1204V位于弯曲形状的第二端。在一些实施例中，导电线1204La在平面图中布置在焊盘3902上方并且在焊盘3902的周边内。弯曲的“C”形或“U”形可以像弹簧的线圈一样作用并弯曲和变形而不会断裂。由于半导体封装中材料的CTE不匹配，再分布结构中的金属化图案可能会弯曲或变形。由于弯曲和变形，这种CTE不匹配会导致金属化图案承受高应力。然而，所公开的具有增加的柔性的金属化图案的形状增加了再分布结构的可靠性。柔性形状的金属化图案1204和柔性绝缘层1202(参见图39A)可以被称为应力缓冲膜，因为它们提供了安全释放在再分布结构和封装结构中的应力的缓冲。
在一些实施例中，导电线1204La包括直接在通孔1208V下方的第一部分1204La1，直接在通孔1204V上方的第三部分1204La3以及将第一部分1204La1连接至第三部分1204La3的第二部分1204La2。第一部分1204La1和第三部分1204La3是耦接到上方和下方通孔1208V和1204V的焊盘部分，第二部分1204La2具有弯曲或绕回的图案并连接第一部分1204La1和第三部分1204La3。第二部分1204La2的绕回图案帮助金属化图案1204的导电部件安全地释放再分布结构3900和/或封装结构中的应力。
在一些实施例中，在平面图中，焊盘部分1204La1和1204La3比弯曲部分1204La2宽。这使得焊盘部分1204La1和1204La1能够更好地连接到上方和下方的通孔，并提高再分布结构的可靠性。焊盘部分1204La1和1204La3的中心相对于焊盘3902的中心横向地偏移，使得焊盘部分1204La1的中心在第一方向上偏移，并且焊盘部分1204La3的中心在与第一个方向不同的第二方向上偏移。在一些实施例中，第一方向与第二方向相反。
在一些实施例中，焊盘3902在平面图中具有圆形形状。在其他实施例中，焊盘3902可基于设计要求而具有任何期望的形状。在一些实施例中，焊盘3902的直径小于约60μm。在一些实施例中，管芯连接器66在平面图中具有圆形形状。在其他实施例中，管芯连接器66可基于设计要求而具有任何期望的形状。在一些实施例中，管芯连接器66的直径小于约20μm。在一些实施例中，焊盘3902的直径大于管芯连接器66的直径。管芯连接器66的中心在平面图中相对于焊盘3902的中心在第一方向D1上偏移。在一些实施例中，管芯连接器66在平面图中与通孔1204V完全重叠并且与通孔1208V部分重叠。通过形成具有如上所述的形状和布置的管芯连接器66和焊盘3902，减小了由于CTE失配而从管芯连接器66传递到再分布结构3900的金属化图案1204、1208、1212和1216的应力。
图39C是根据一些实施例的沿截面CC的图39A所示的结构的导电部件的平面图。在一些实施例中，导电线1216La在平面图中具有弯曲的，“C”形或“U”形的形状，其中UBM通孔144V位于弯曲形状的第一端，并且通孔1216V位于在弯曲形状的第二端。在一些实施例中，在平面图中，导电线1216La设置在UBM焊盘144P下方并且在UBM焊盘144P的周边内。弯曲的“C”形或“U”形可以像弹簧的线圈一样作用并弯曲和变形而不会断裂。由于半导体封装中材料的CTE不匹配，再分布结构中的金属化图案可能会弯曲或变形。由于弯曲和变形，这种CTE不匹配会导致金属化图案承受高应力。然而，所公开的具有增加的柔性的金属化图案的形状增加了再分布结构的可靠性。柔性形状的金属化图案1216和柔性绝缘层1218(参见图39A)可以被称为应力缓冲膜，因为它们提供了安全释放在再分布结构和封装结构中的应力的缓冲。
在一些实施例中，导电线1216La包括直接在UBM通孔144V下方的第一部分1216La1、直接在通孔1216V上方的第三部分1216La3以及将第一部分1216La1连接到第三部分1216La3的第二部分1216La2。第一部分1216La1和第三部分1216La3是耦接到上层和下层通孔144V和1216V的焊盘部分，第二部分1216La2具有弯曲绕回的图案并连接第一部分1216La1和第三部分1216La3。第二部分1216La2的绕回图案帮助金属化图案1216的导电部件安全地释放再分布结构和/或封装结构中的应力。
在一些实施例中，在平面图中，焊盘部分1216La1和1216La3比弯曲部分1216La2宽。这使得焊盘部分1216La1和1216La1能够更好地连接到上方和下方的通孔，并提高再分布结构的可靠性。焊盘部分1216La1和1216La3的中心相对于UBM焊盘144P的中心横向地偏移，使得焊盘部分1216La1的中心在第一方向上偏移，并且焊盘部分1216La3的中心在与第一方向不同的第二方向上偏移。在一些实施例中，第一方向与第二方向相反。
在一些实施例中，UBM焊盘144P在平面图中具有圆形形状。在其他实施例中，基于设计要求，UBM焊盘144P可以具有任何期望的形状。在一些实施例中，UBM焊盘144P的直径小于约60μm。在一些实施例中，UBM柱144C在平面图中具有圆形形状。在其他实施例中，基于设计要求，UBM柱144C可以具有任何期望的形状。在一些实施例中，UBM柱144C的直径小于约60μm。在一些实施例中，UBM焊盘144P的直径大于UBM柱144C的直径。在平面图中，UBM柱144C的中心在第二方向D2上相对于UBM结构144的焊盘部分144P的中心偏移。在一些实施例中，第二方向D2不同于第一方向D1(见图39B)。在一些实施例中，第二方向D2与第一方向D1相反(见图39B)。在一些实施例中，在平面图中，UBM柱144C完全覆盖通孔1216V并且部分覆盖UBM通孔144V。
通过形成具有如上所述形状和布置的包括UBM通孔144V、UBM焊盘144P和UBM柱144C的UBM结构144，减少了由于半导体封装中的材料的CTE失配而导致的应力从接合到UBM结构144的导电连接器146传递至再分布结构3900的金属化图案1204、1208、1212和1216。
图40是根据一些实施例的封装组件300(参见图38)的区域214的截面图。在所示的实施例中，再分布结构4000被实现为封装组件300的再分布结构130(见图38)。图40的结构类似于图39A的结构，其中相似的部件用相似的附图标记标记，并且在此不再重复相似部件的描述。再分布结构4000包括绝缘层1202、1206、1210、1214和1218；绝缘层1202、1206、1210、1214和1218；绝缘层1202、1206、1210、1214和1218。在一些实施例中，再分布结构4000可以以与以上参考图39A描述的再分布结构3900相似的方式形成，并且在此不再重复描述。再分布结构4000的金属化图案1204、1208、1212和1216，UBM通孔144V、UBM焊盘144P、UBM柱144C和焊盘3902被布置成使得图40的结构图39A的结构的镜像。
图41是根据一些实施例的封装组件300(参见图38)的区域214的截面图。在所示的实施例中，再分布结构3900被实现为封装组件300的再分布结构130(参见图38)。图41的结构类似于图39A的结构，其中相似的部件用相似的附图标记标记，并且在此不再重复相似部件的描述。在一些实施例中，图41的结构可以以与图39A的结构类似的方式形成，并且在此不再重复描述。与图39A的结构不同，图41的结构的管芯连接器66和UBM柱144C的中心相对于相应的焊盘3902和144P的中心在相同的方向上移位。
图42是根据一些实施例的封装组件300(参见图38)的区域214的截面图。在所示的实施例中，再分布结构4200被实现为封装组件300的再分布结构130(见图38)。图42的结构类似于图41的结构，其中相似的部件用相似的附图标记标记，并且在此不重复相似部件的描述。再分布结构4200包括绝缘层1202、1206、1210、1214和1218；绝缘层1202、1206、1210、1214和1218；绝缘层1202、1206、1210、1214和1218。在一些实施例中，图42的结构可以以与图41的结构类似的方式形成，在此不再重复描述。再分布结构4200的金属化图案1204、1208、1212和1216，UBM通孔144V、UBM焊盘144P、UBM柱144C和焊盘3902被布置为使得图42的结构是图41的结构的镜像。
图43是根据一些实施例的封装组件300(参见图38)的区域214的截面图。在所示的实施例中，再分布结构4300被实现为封装组件300的再分布结构130(见图38)。图43的结构类似于图39A的结构，其中相似的部件用相似的附图标记标记，并且在此不重复相似部件的描述。再分布结构4300包括绝缘层1202、1206、1210、1214和1218；绝缘层1202、1206、1210、1214和1218；绝缘层1202、1206、1210、1214和1218。在一些实施例中，图43的结构可以以与图39A的结构类似的方式形成，在此不再重复描述。与图39A的结构不同，焊盘3902相对于UBM焊盘144P横向地移位，使得焊盘3902和UBM焊盘144P在平面图中部分重叠。此外，导电线1204La相对于导电线1216La横向偏移，使得导电线1204La和导电线1216La在平面图中部分重叠。另外，通孔1204V和UBM通孔144V相对于堆叠的通孔1208V、1212V和1216V横向地移位，使得堆叠件的通孔1208V、1212V和1216V横向地插入在通孔1204V和UBM通孔144V之间。
图44是根据一些实施例的封装组件300(参见图38)的区域214的截面图。在所示的实施例中，再分布结构4400被实现为封装组件300的再分布结构130(见图38)。图44的结构类似于图43的结构，其中相似的部件用相似的附图标记标记，并且在此不重复相似部件的描述。再分布结构4400包括绝缘层1202、1206、1210、1214和1218；绝缘层1202、1206、1210、1214和1218；绝缘层1202、1206、1210、1214和1218。金属化图案1204和金属化图案1204、1208、1212和1216。在一些实施例中，可以以与图43的结构相似的方式形成图44的结构，在此不再重复描述。再分布结构4200的金属化图案1204、1208、1212和1216，UBM通孔144V、UBM焊盘144P、UBM柱144C和焊盘3902被布置为使得图44的结构是图43的结构的镜像。
图45是根据一些实施例的封装组件300(参见图38)的区域214的截面图。在所示的实施例中，再分布结构4300被实现为封装组件300的再分布结构130(见图38)。图45的结构类似于图43的结构，相似的部件用相似的附图标记标记，并且在此不再重复描述相似的部件。在一些实施例中，可以以与图43的结构相似的方式形成图45的结构，并且在此不再重复描述。与图43的结构不同，图45的结构的管芯连接器66的中心和UBM柱144C的中心相对于相应的焊盘3902和144P的中心在相同的方向上移位。
图46是根据一些实施例的封装组件300(参见图38)的区域214的截面图。在所示的实施例中，再分布结构4600被实现为封装组件300的再分布结构130(见图38)。图46的结构类似于图45的结构，其中相似的部件用相似的附图标记标记，并且在此不再重复相似部件的描述。再分布结构4600包括绝缘层1202、1206、1210、1214和1218；绝缘层1202、1206、1210、1214和1218；绝缘层1202、1206、1210、1214和1218。在一些实施例中，图46的结构可以以与图45的结构类似的方式形成，在此不再重复描述。再分布结构4200的金属化图案1204、1208、1212和1216，UBM通孔144V、UBM焊盘144P、UBM柱144C和焊盘3902被布置为使得图46的结构是图45的结构的镜像。
图47是根据一些实施例的封装组件300(参见图38)的平面图。在一些实施例中，可以在中介层管芯51与集成电路管芯50A和50B的各个重叠部分之间形成如上文参考39A和图40-图46所述的再分布结构和UBM结构。在其他实施例中，也可以在集成电路管芯50A和50B的在平面图中不与中介层管芯51重叠的部分的下方，形成以上参考图39A和图40-图46所述的再分布结构和UBM结构。
也可以包括其他部件和工艺。例如，可以包括测试结构以辅助3D封装件或3DIC器件的验证测试。测试结构可以包括例如形成在再分布层中或衬底上的测试焊盘，该测试焊盘允许测试3D封装或3DIC，使用探针和/或探针卡等。验证测试可以在中间结构以及最终结构上执行。另外，本文公开的结构和方法可以与结合了已知良好管芯的中间验证的测试方法结合使用，以增加产量并降低成本。
实施例可以实现优点。根据一些实施例，提供了再分布结构和UBM结构及其形成方法。特别地，再分布结构包括具有一定形状的金属化图案，该形状为金属化图案提供更大的灵活性以处理弯曲和其他变形而不破裂。弯曲和其他变形可能是由于半导体封装中材料的CTE不匹配所引起的应力所致。例如，金属化图案在平面图中可以具有弯曲的，“C”形或“U”形。这些柔性形状的金属化图案被诸如聚合物层的共形电介质层围绕。柔性形状的金属化图案和周围的共形电介质层的组合提供了缓冲，以释放再分布结构和封装结构中的应力。此外，UBM结构包括通孔部分、焊盘部分和柱部分，通孔部分、焊盘部分和柱部分具有减小由由于CTE失配而从例如接合到UBM结构的凸块传递到再分布结构的金属化图案的应力和形状的布置。例如，UBM结构的焊盘部分的宽度大于UBM结构的相应柱部分的宽度。另外，在平面图中，UBM结构的通孔部分和柱部分的中心相对于UBM结构的相应焊盘部分的中心横向偏移。此外，再分布结构可以具有堆叠的通孔，使得堆叠的通孔的中心相对于平面图中的UBM结构的相应焊盘部分的中心横向地偏移。由于弯曲和变形，CTE不匹配会导致金属化图案承受高应力。然而，所公开的金属化图案的形状，所公开的堆叠通孔的布置以及所公开的UBM结构的各个部件的形状和布置增加了再分布结构的可靠性。
根据一个实施例，封装结构包括集成电路管芯，接合到集成电路管芯的再分布结构以及在集成电路管芯和再分布结构之间的凸块下金属化(UBM)结构。UBM结构将集成电路管芯电耦接到再分布结构。再分布结构包括第一绝缘层、插入在第一绝缘层和集成电路管芯之间的第二绝缘层以及在第一绝缘层和第二绝缘层中的第一金属化图案。第一金属化图案包括第一导电线和耦接到第一导电线的第一导电通孔。第一导电线在第二绝缘层中。第一导电通孔在第一绝缘层中。第一导电线包括耦接到第一导电通孔的第一导电焊盘、第二导电焊盘以及将第一导电焊盘连接到第二导电焊盘的弯曲部分。UBM结构包括延伸穿过第二绝缘层并耦接到第二导电焊盘的第二导电通孔、耦接到第二导电通孔的第三导电焊盘、以及耦接到第三导电焊盘的导电柱。第三导电焊盘插入在第二导电通孔和集成电路管芯之间。导电柱插入在第三导电焊盘和集成电路管芯之间。
实施例可包括以下特征中的一个或多个。再分布结构还包括第三绝缘层和在第一绝缘层和第三绝缘层中的第二金属化图案。第一绝缘层插入在第三绝缘层和第二绝缘层之间。第二金属化图案包括第二导电线和耦接到第二导电线的第三导电通孔。第二导电线在第一绝缘层中。第三导电通孔在第三绝缘层中。第三导电通孔和第一导电通孔垂直堆叠。在平面图中，第一导电通孔和第二导电通孔设置在第三导电焊盘的周边内。在平面图中，导电柱设置在第三导电焊盘的周边内。在平面图中，导电柱的宽度小于第三导电焊盘的宽度。在平面图中，导电柱的中心相对于第三导电焊盘的中心偏移。在平面图中，第一导电通孔的中心相对于第三导电焊盘的中心偏移。在平面图中，第二导电通孔的中心相对于第三导电焊盘的中心偏移。在平面图中，第一导电通孔与导电柱完全重叠。在平面图中，第二导电通路与导电柱部分重叠。
根据另一实施例，一种封装结构包括中介层管芯，中介层管芯包括管芯连接器、耦接到管芯连接器的第一导电焊盘、以及结合至第一导电焊盘的再分布结构。再分布结构包括第一绝缘层、第二绝缘层、第三绝缘层以及在第一绝缘层和第二绝缘层中的第一金属化图案。第一绝缘层插入在第二绝缘层和第一导电焊盘之间。第二绝缘层插入在第三绝缘层和第一绝缘层之间。第一金属化图案包括第一导电线和耦接到第一导电线的第一导电通孔。第一导电线在第二绝缘层中。第一导电通孔延伸穿过第一绝缘层并且耦接到第一导电焊盘。第一导电线包括耦接到第一导电通孔的第二导电焊盘、第三导电焊盘以及将第二导电焊盘连接到第三导电焊盘的弯曲部分。再分布结构还包括在第二绝缘层和第三绝缘层中的第二金属化图案。第二金属化图案包括第二导电通孔。第二导电通孔延伸穿过第二绝缘层并耦接到第一导电线的第三导电焊盘。
实施例可以包括以下特征中的一个或多个。在平面图中，第一导电通孔和第二导电通孔设置在第一导电焊盘的周边内。管芯连接器的宽度在平面图中小于第一导电焊盘的宽度。在平面图中，管芯连接器的中心相对于第一导电焊盘的中心偏移。在平面图中，第一导电通孔的中心相对于第一导电焊盘的中心偏移。在平面图中，第二导电通孔的中心相对于第一导电焊盘的中心偏移。
根据又一个实施例，一种方法包括在载体衬底上形成再分布结构。形成再分布结构包括在载体衬底上方形成第一绝缘层。在第一绝缘层的上表面中并沿着第一绝缘层的上表面形成第一金属化图案。第一金属化图案包括第一导电线和耦接到第一导电线的第一导电通孔。第一导电线沿着第一绝缘层的上表面延伸。第一导电通孔延伸穿过第一绝缘层。第一导电线包括耦接到第一导电通孔的第一导电焊盘、第二导电焊盘以及将第一导电焊盘连接到第二导电焊盘的弯曲部分。该方法还包括在第一绝缘层和第一金属化图案上方形成第二绝缘层，以及在再分布结构上方形成凸块下金属化(UBM)结构。形成UBM结构包括在第二绝缘层中形成第二导电通孔。第二导电通孔耦接到第二导电焊盘。在第二导电通孔上方形成第三导电焊盘。在第三导电焊盘上方形成导电柱。第三导电焊盘将导电柱电耦接到第二导电通孔。
实施例可以包括以下特征中的一个或多个。使用导电连接器将集成电路管芯结合到UBM结构。在平面图中，导电柱的中心相对于第三导电焊盘的中心偏移。在平面图中，第一导电通孔的中心相对于第三导电焊盘的中心在第一方向上偏移，其中，在平面图中，第二导电通孔的中心相对于第三导电焊盘的中心的在第二方向上偏移，并且其中，第一方向不同于第二方向。
上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。

Claims (20)

1.一种封装结构，包括：
集成电路管芯；
再分布结构，接合到所述集成电路管芯，所述再分布结构包括：
第一绝缘层；
第二绝缘层，插入在所述第一绝缘层和所述集成电路管芯之间；和
第一金属化图案，位于所述第一绝缘层和所述第二绝缘层中，所述第一金属化图案包括第一导电线和耦接到所述第一导电线的第一导电通孔，所述第一导电线位于所述第二绝缘层中，所述第一导电通孔位于所述第一绝缘层中，所述第一导电线包括：
第一导电焊盘，耦接到所述第一导电通孔；
第二导电焊盘；和
弯曲部分，将所述第一导电焊盘连接至所述第二导电焊盘；以及凸块下金属化结构，位于所述集成电路管芯和所述再分布结构之间，所述凸块下金属化结构将所述集成电路管芯电耦接到所述再分布结构，所述凸块下金属化结构包括：
第二导电通孔，延伸穿过所述第二绝缘层并耦接到所述第二导电焊盘；
第三导电焊盘，耦接到所述第二导电通孔，所述第三导电焊盘插入在所述第二导电通孔与所述集成电路管芯之间；和
导电柱，耦接到所述第三导电焊盘，所述导电柱插入在所述三导电焊盘与所述集成电路管芯之间，
其中，在平面图中，所述第一导电线完全设置在所述第三导电焊盘的周边内，并且其中，在平面图中，所述导电柱与所述第一导电通孔完全重叠并且与所述第二导电通孔部分重叠。
2.根据权利要求1所述的封装结构，其中，所述再分布结构还包括：
第三绝缘层，所述第一绝缘层插入在所述第三绝缘层和所述第二绝缘层之间；以及
第二金属化图案，位于所述第一绝缘层和所述第三绝缘层中，所述第二金属化图案包括第二导电线和耦接到所述第二导电线的第三导电通孔，所述第二导电线位于所述第一绝缘层中，所述第三导电通孔位于所述第三绝缘层中，其中，所述第三导电通孔和所述第一导电通孔垂直堆叠。
3.根据权利要求1所述的封装结构，其中，所述第二绝缘层与所述第一绝缘层的厚度不同。
4.根据权利要求1所述的封装结构，其中，在平面图中，所述导电柱设置在所述第三导电焊盘的周边内。
5.根据权利要求1所述的封装结构，其中，在平面图中，所述导电柱的宽度小于所述第三导电焊盘的宽度。
6.根据权利要求1所述的封装结构，其中，在平面图中，所述导电柱的中心相对于所述第三导电焊盘的中心偏移。
7.根据权利要求1所述的封装结构，其中，在平面图中，所述第一导电通孔的中心相对于所述第三导电焊盘的中心偏移。
8.根据权利要求1所述的封装结构，其中，在平面图中，所述第二导电通孔的中心相对于所述第三导电焊盘的中心偏移。
9.根据权利要求1所述的封装结构，其中，所述第二绝缘层比所述第一绝缘层更厚。
10.根据权利要求1所述的封装结构，其中，所述第二绝缘层与所述第一绝缘层的厚度相同。
11.一种封装结构，包括：
中介层管芯，所述中介层管芯包括管芯连接器；
第一导电焊盘，耦接到所述管芯连接器；以及
再分布结构，接合到所述第一导电焊盘，所述再分布结构包括：
第一绝缘层；
第二绝缘层，所述第一绝缘层插入在所述第二绝缘层和所述第一导电焊盘之间；
第三绝缘层，所述第二绝缘层插入在所述第三绝缘层和所述第一绝缘层之间；
第一金属化图案，位于所述第一绝缘层和所述第二绝缘层中，所述第一金属化图案包括第一导电线和耦接到所述第一导电线的第一导电通孔，所述第一导电线位于所述第二绝缘层中，所述第一导电通孔穿过所述第一绝缘层并耦接到所述第一导电焊盘，所述第一导电线包括：
第二导电焊盘，耦接到所述第一导电通孔；
第三导电焊盘；和
弯曲部分，将所述第二导电焊盘连接到所述第三导电焊盘；以及第二金属化图案，位于所述第二绝缘层和所述第三绝缘层中，所述第二金属化图案包括第二导电通孔，所述第二导电通孔延伸穿过所述第二绝缘层并耦接到所述第一导电线的所述第三导电焊盘，
其中，在平面图中，所述第一导电线完全设置在所述第一导电焊盘的周边内，并且其中，在平面图中，所述管芯连接器与所述第二导电通孔完全重叠并且与所述第一导电通孔部分重叠。
12.根据权利要求11所述的封装结构，其中，所述第二绝缘层比所述第一绝缘层更厚。
13.根据权利要求11所述的封装结构，其中，在平面图中，所述管芯连接器的宽度小于所述第一导电焊盘的宽度。
14.根据权利要求11所述的封装结构，其中，在平面图中，所述管芯连接器的中心相对于所述第一导电焊盘的中心偏移。
15.根据权利要求11所述的封装结构，其中，在平面图中，所述第一导电通孔的中心相对于所述第一导电焊盘的中心偏移。
16.根据权利要求11所述的封装结构，其中，在平面图中，所述第二导电通孔的中心相对于所述第一导电焊盘的中心偏移。
17.一种形成封装结构的方法，包括：
在载体衬底上形成再分布结构，其中，形成再分布结构包括：
在所述载体衬底上方形成第一绝缘层；
在所述第一绝缘层的上表面中并沿着所述第一绝缘层的上表面形成第一金属化图案，所述第一金属化图案包括第一导电线和耦接到所述第一导电线的第一导电通孔，所述第一导电线沿着所述第一绝缘层的上表面延伸绝，所述第一导电通孔延伸穿过所述第一绝缘层，所述第一导电线包括：
第一导电焊盘，耦接到所述第一导电通孔；
第二导电焊盘；和
弯曲部分，将所述第一导电焊盘连接到所述第二导电焊盘；和
在所述第一绝缘层和所述第一金属化图案上方形成第二绝缘层；以及
在所述再分布结构上方形成凸块下金属化结构，其中，形成所述凸块下金属化结构包括：
在所述第二绝缘层中形成第二导电通孔，所述第二导电通孔耦接到所述第二导电焊盘；
在所述第二导电通孔上方形成第三导电焊盘；和
在所述第三导电焊盘上形成导电柱，所述第三导电焊盘将所述导电柱电耦接到所述第二导电通孔，
其中，在平面图中，所述第一导电线完全设置在所述第三导电焊盘的周边内，并且其中，在平面图中，所述导电柱与所述第一导电通孔完全重叠并且与所述第二导电通孔部分重叠。
18.根据权利要求17所述的方法，还包括：使用导电连接器将集成电路管芯接合到所述凸块下金属化结构。
19.根据权利要求17所述的方法，其中，在平面图中，所述导电柱的中心相对于所述第三导电焊盘的中心偏移。
20.根据权利要求17所述的方法，其中，在平面图中，所述第一导电通孔的中心相对于所述第三导电焊盘的中心在第一方向上偏移，其中，在平面图中，所述第二导电通孔的中心相对于所述第三导电焊盘的中心的在第二方向上偏移，并且其中，所述第一方向不同于所述第二方向。
CN202110665633.4A 2020-07-31 2021-06-16 封装结构及其形成方法 Active CN113675161B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063059228P 2020-07-31 2020-07-31
US63/059,228 2020-07-31
US17/126,598 2020-12-18
US17/126,598 US20220037243A1 (en) 2020-07-31 2020-12-18 Package structure and method

Publications (2)

Publication Number Publication Date
CN113675161A CN113675161A (zh) 2021-11-19
CN113675161B true CN113675161B (zh) 2023-12-05

Family

ID=77431102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110665633.4A Active CN113675161B (zh) 2020-07-31 2021-06-16 封装结构及其形成方法

Country Status (7)

Country Link
US (1) US20220037243A1 (zh)
EP (1) EP3945567A1 (zh)
JP (1) JP2022027741A (zh)
KR (1) KR102596105B1 (zh)
CN (1) CN113675161B (zh)
DE (1) DE102021100524A1 (zh)
TW (1) TWI767791B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1276090A (zh) * 1997-10-30 2000-12-06 株式会社日产制作所 半导体装置及其制造方法
CN102867776A (zh) * 2011-07-08 2013-01-09 台湾积体电路制造股份有限公司 晶种层数量减少的晶圆级芯片规模封装结构的形成
CN105720038A (zh) * 2014-12-23 2016-06-29 Imec 非营利协会 具有挠性互连结构的芯片尺寸封装
CN107808870A (zh) * 2016-09-09 2018-03-16 台湾积体电路制造股份有限公司 半导体封装件中的再分布层及其形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4726397A (en) * 1997-10-30 1999-05-24 Hitachi Limited Semiconductor device and method for manufacturing the same
US8669137B2 (en) * 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
US9768145B2 (en) * 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US10535632B2 (en) * 2016-09-02 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method of manufacturing the same
DE102017106055B4 (de) * 2017-03-21 2021-04-08 Tdk Corporation Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung
US11101209B2 (en) * 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
US10515889B2 (en) * 2017-10-13 2019-12-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11004812B2 (en) * 2018-09-18 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US10790162B2 (en) * 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
KR102577265B1 (ko) * 2018-12-06 2023-09-11 삼성전자주식회사 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1276090A (zh) * 1997-10-30 2000-12-06 株式会社日产制作所 半导体装置及其制造方法
CN102867776A (zh) * 2011-07-08 2013-01-09 台湾积体电路制造股份有限公司 晶种层数量减少的晶圆级芯片规模封装结构的形成
CN105720038A (zh) * 2014-12-23 2016-06-29 Imec 非营利协会 具有挠性互连结构的芯片尺寸封装
CN107808870A (zh) * 2016-09-09 2018-03-16 台湾积体电路制造股份有限公司 半导体封装件中的再分布层及其形成方法

Also Published As

Publication number Publication date
DE102021100524A1 (de) 2022-02-03
EP3945567A1 (en) 2022-02-02
KR102596105B1 (ko) 2023-10-30
TW202207405A (zh) 2022-02-16
KR20220015909A (ko) 2022-02-08
JP2022027741A (ja) 2022-02-14
CN113675161A (zh) 2021-11-19
TWI767791B (zh) 2022-06-11
US20220037243A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
CN111799227B (zh) 半导体器件及其形成方法
KR102585621B1 (ko) 집적 회로 패키지 및 방법
US11749644B2 (en) Semiconductor device with curved conductive lines and method of forming the same
CN113113382A (zh) 封装结构、封装件及其形成方法
KR102424012B1 (ko) 반도체 패키지 및 방법
CN113140516B (zh) 封装件及其形成方法
CN112864119A (zh) 集成电路封装件及其形成方法
CN113314496A (zh) 半导体结构及其形成方法和封装件
CN115064505A (zh) 封装结构及其制造方法
US20230386919A1 (en) Semiconductor package and method comprising formation of redistribution structure and interconnecting die
US20240021597A1 (en) Molded Dies in Semiconductor Packages and Methods of Forming Same
US20230378012A1 (en) Integrated Circuit Packages and Methods of Forming the Same
CN113675161B (zh) 封装结构及其形成方法
US11984372B2 (en) Integrated circuit package and method
KR102473590B1 (ko) 반도체 디바이스 및 방법
US11830859B2 (en) Package structures and method for forming the same
TWI838073B (zh) 積體電路封裝及其形成方法
US20230420331A1 (en) Semiconductor package and method
CN116741730A (zh) 半导体器件及其形成方法
CN113675163A (zh) 半导体器件及其制造方法
CN113314506A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant