CN1276090A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1276090A
CN1276090A CN97182428A CN97182428A CN1276090A CN 1276090 A CN1276090 A CN 1276090A CN 97182428 A CN97182428 A CN 97182428A CN 97182428 A CN97182428 A CN 97182428A CN 1276090 A CN1276090 A CN 1276090A
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
wiring
elastomer layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97182428A
Other languages
English (en)
Other versions
CN1146976C (zh
Inventor
宫本俊夫
安生一郎
有田顺一
江口州志
北野诚
久保征治
宗像健志
福田琢也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to CNB971824282A priority Critical patent/CN1146976C/zh
Publication of CN1276090A publication Critical patent/CN1276090A/zh
Application granted granted Critical
Publication of CN1146976C publication Critical patent/CN1146976C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的芯片尺寸封装,在半导体芯片(1)的主面上边形成缓和、吸收集中于突点电极(5)上的应力的低弹性的弹性体(2),连接到键合焊盘(7)上的布线(4)通过形成在整个弹性体(2)上的贯通孔被引出到弹性体(2)的上表面上,并连接到突点电极(5)上。集中于突点电极(5)上的应力不仅被弹性体(2)吸收和缓和,也被引出到弹性体(2)的上表面上的用弯曲图形形成的布线(4)的伸缩吸收和缓和。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别是涉及在通过突点电极把半导体芯片装配到基板上的芯片尺寸封装(Chip Size Package；CSP)型的半导体装置中使用且有效的技术。
背景技术
使用安装在电极(焊盘)上边的球状的突点电极把半导体芯片装配到基板上的BGA(网格焊球阵列)型的LSI封装，由于易于多引脚化而且可以减小装配面积，故不仅仅作为装配I/O(Input/Output，输入/输出)引脚个数多的逻辑LSI的封装，作为装配存储器LSI的封装也广为人们使用。
例如，在美国专利第5216278号公报中所述的BGA，具备这样的封装构造：用金丝键合方式把芯片装载到在背面上安装上由Pb-Sn合金的焊料构成的突点电极的塑料制成的封装基板上边，并用模铸树脂进行密封。
这样一来，BGA就变成了使由单晶硅构成的半导体芯片、由塑料(或陶瓷)构成的封装基板、由Pb-Sn合金焊料构成的突点电极等进行热膨胀系数不同的异种构件进行接合的构造。为此，如果在把BGA装配到印制布线基板上之后，反复进行使半导体芯片发热/冷却这样的温度循环，则起因于各个构件的热膨胀系数之差而使应力集中到突点电极上，或者是因突点电极寿命缩短而使得电连可靠性降低，或者是在有的情况下引起突点电极的破坏。
上边所说的问题，在突点电极的直径比较大的情况下，由于突点电极自身具备某种程度的应力吸收能力，故不那么明显。但是，在象I/O引脚个数多的BGA或使封装缩小到几乎与芯片同等大小的芯片尺寸封装(CSP)那样，突点电极的直径小的情况下，由于突点电极的应力吸收能力降低，故变成了严重的问题。因此，在设计BGA，特别是设计CSP的时候，就必须想点办法，例如用热膨胀系数接近的材料构成各个构件，或者使得在芯片和基板之间中间具有缓和、吸收加到突点电极上的应力的构件。
特开平8-102466号公报公开了先在半导体晶片的各个芯片区域上网格状地形成突点电极，然后，把晶片分割成多个芯片的分割方法。该方法在首先把已连接到在晶片的各个芯片区域的周缘部分上形成的焊盘上的布线引绕到芯片区域的内侧，接着用由聚酰亚胺等构成的涂层覆盖起来之后，把该涂层开孔为网格状图形使上述布线露出来，再在其上边形成突点电极。之后，沿着切割线对晶片进行切割，分割成多个芯片。倘采用这样的制造方法，由于用晶片工艺进行把突点电极配置在芯片内侧的作业，故可以大量生产形成了突点电极的芯片。
特开平1-283843号公报公开了先在晶片的表面(除去已形成了突点电极的区域)上涂敷缓和加到突点电极上的应力的热可塑性树脂(例如异丁烯酸甲酯)，然后切割晶片分割成多芯片的方法。倘采用该方法，与中间具有突点电极地把芯片装配到基板上之后再向两者之间填充树脂的方法比，还具有下述优点：装配后的芯片易于修理，而且在芯片与基板之间的间隙内不会留下气泡。
特开平4-280458号公报公开了一种采用在表面上设有突起的橡胶状弹性体(例如，弹性模数为100MPa以下的硅橡胶)密封芯片的办法，用橡胶状弹性体吸收、缓和起因于芯片和基板之间的热膨胀系数之差的应力的LSI封装。在橡胶状弹性体的表面上形成一端连接到芯片的焊盘上，另一端在上述突起的表面上延伸的布线。在把该封装装配到基板上时，把上述突起的表面的布线焊接到基板的电极上边。
特开平8-111473号公报公开了在芯片和突点电极之间，存在着用来缓和起因于芯片和基板之间的热膨胀系数之差的应力的低弹性模数弹性体(例如玻璃的转变温度低于-50℃的硅氧烷聚合物)的BGA。该弹性体用粘接剂粘接到芯片的表面上，芯片的焊盘和突点电极通过埋入到弹性体内的导线进行电连。
日经BP社发行(1996年10月)的‘日经マイクロデバイス(NikkeiMicro Device)’(p92～p98)公开了在晶片的表面上叠层弹性树脂膜和聚酰亚胺基板层，并把突点电极连接到设于聚酰亚胺基板层上的Cu布线上边之后，切割晶片制造多个芯片尺寸封装(CSP)的方法(芯片级封装)。晶片的焊盘和聚酰亚胺基板层的布线通过埋入到芯片表面的弹性树脂层中的引线或键合金丝进行电连。
特开平2-77138号公报公开了这样的技术：采用对于水平和垂直的所有的方向，通过具备无弹性或自由变形性的薄的螺旋状的布线(称之为微引线)连接芯片的突点电极和基板的电极的办法，缓和加到突点电极上的应力。在用溅射法向基板上边淀积多层异种金属膜，并对这些金属膜进行刻蚀以螺旋状地形成图形后，剥离最下层的金属膜，形成上述微引线。
美国专利第5476211号公报公开了这样的技术：在芯片的同一焊盘上边键合金丝的两端形成环状的突起，通过该突起把半导体芯片装配到基板上。此外，在该公报的另一方案中，金丝变成为这样：在其一端被键合到芯片的焊盘上边之后，全体被成型为S状或直线状，另一端则连接到基板上。
特开昭63-177434号公报公开了这样的装配构造：在芯片的焊盘上边形成的突点电极和基板之间，插入螺旋状的导电性的弹簧，该弹簧在绝缘薄板上边一揽子地形成，其高度小于最小横尺寸。该导电性弹簧用对粘接到由聚酰亚胺等构成的绝缘薄板上的薄板上边的Cu合金等进行刻蚀的办法形成，其一端固定到绝缘薄板上边。倘采用该构造，由于在把多个芯片装配到同一基板上的时候，即便是在基板存在着挠曲之类的情况下，各个芯片的背面的高度也可以整齐一致，故在把冷却板配置到芯片的背面上时，可以使所有的芯片紧贴到冷却板上。
特开平9-129772号公报公开了这样的芯片规模封装：采用把芯片的背面和侧面用做封装的一部分，而且，把覆盖芯片的器件形成面的钝化膜用做封装的一部分的办法，在把晶片分割成芯片后，减少组装封装的工序。为制造该封装，要用2层的钝化膜覆盖例如晶片的各个芯片区域，在其上部网格状地配置用来连接突点电极的电极。各个电极通过对上层的钝化膜进行开孔形成的贯通孔和在下层的钝化膜上边形成的布线与对应的焊盘电连。在该状态下进行了功能测试或老化测试等的实验之后，用切片法把晶片分割成多个芯片。之后，把突点电极连接到各个芯片的电极上。
特开平8-250498号公报公开了为了形成突点电极，在从焊盘引出的布线的规定位置上边形成突点电极，而不受焊盘位置或其间隔限制的技术。从焊盘引出来的布线的表面，被感光性聚酰亚胺等的层间绝缘膜覆盖，在从在该层间绝缘膜上形成的开孔部分露出来的上述布线的上部，通过导体层形成突点电极。倘采用该构造，由于可以把突点电极形成为任意的高度，故可以抑制起因于芯片和基板的热膨胀系数之差的突点电极的热疲劳，从而使突点电极寿命长期化。
本发明人对使用上述那样的突点电极把半导体芯片倒装到基板上的现有的半导体装置及其制造方法进行了种种研究的结果，发现了具备可以有效地缓和、吸收起因于芯片-基板间的热膨胀系数之差而集中到突点电极上的应力的构造的新的CSP构造和廉价地制造该构造的方法。
本发明的目的是提供具备可以有效地缓和、吸收起因于芯片-基板间的热膨胀系数之差而集中到作为两者的接合部分的突点电极上的应力的构造的CSP型的半导体装置和廉价地制造该半导体装置的技术。
本发明的上述和其它的目的及新颖的特征，将借助于阅读本说明书的叙述和所附附图来清楚地了解。
发明的公开
在本申请中所公开的发明之内，简单地说来，代表性的发明的概要如下。
本发明的半导体装置，是这样的半导体装置：在芯片的主面上边形成缓和、吸收集中于突点电极上的应力的低弹性弹性体，并通过在该弹性体上形成了开孔的贯通孔，把连接到焊盘上的布线引出到其上表面上，再将电极连接到其一个端部上。此外，本发明的另一半导体装置，是这样的半导体装置：用弯曲的图形形成引出到弹性体的上表面上的上述布线，并且还借助于弹性体的弹性变形和布线的伸缩来吸收、缓和集中于突点电极上的应力。
本发明的半导体装置的制造方法，是这样的制造方法：采用用晶片工艺进行一直到把突点电极连接到上述布线上为止的工序，再在该状态下进行了老化等的测试之后，对晶片进行切片以分割成芯片的办法，使得不再需要封装的组装工序。
此外，分项说来，在本申请中所述的发明的概要如下。
1、本发明的半导体装置，在半导体晶片的主面的多个芯片区域上形成的多个半导体器件和键合焊盘的上部形成弹性体层，把突点电极连接到布线上，该布线的一个端部通过在上述弹性体层上形成了开孔的贯通孔，与上述键合焊盘电连，另一个端部则配置到上述弹性体层的上部。
2、本发明的半导体装置，是由对半导体晶片的芯片区域进行分割得到的半导体芯片构成的芯片尺寸封装型的半导体装置。
3、本发明的半导体装置，在上述半导体芯片的侧面形成保护层。
4、本发明的半导体装置，上述布线在接合到上述弹性体层的上部的绝缘带的一面上形成，上述布线和上述键合焊盘通过接合到上述键合焊盘上边的Au突点电极进行电连。
5、本发明的半导体装置，在上述键合焊盘上边接合多个台阶的Au突点电极。
6、本发明的半导体装置，上述Au突点电极用填充到上述弹性体层的贯通孔内的树脂进行密封。
7、本发明的半导体装置，上述弹性体层由涂敷到上述半导体晶片的主面上的感光性光刻胶，或者粘接到上述半导体晶片的主面上的感光性薄膜构成。
8、本发明的半导体装置，上述弹性体层的弹性模数为1～5000MPa。
9、本发明的半导体装置，上述弹性体层的弹性模数为1～1000MPa。
10、本发明的半导体装置，上述弹性体层的弹性模数为1～500MPa左右。
11、本发明的半导体装置，上述弹性体层的厚度为0.005～0.15mm。
12、本发明的半导体装置，上述弹性体层的厚度为0.01～0.1mm。
13、本发明的半导体装置，上述弹性体层的厚度为0.02～0.1mm。
14、本发明的半导体装置，上述突点电极的间隔比上述键合焊盘的间隔宽。
15、本发明的半导体装置，在上述弹性体层的表面上设置有凹凸。
16、本发明的半导体装置，在上述突点电极的附近的上述弹性体层上设置缝隙。
17、本发明的半导体装置，配置在上述弹性体层的上部的布线的至少是其一部分用弯曲的图形构成。
18、本发明的半导体装置，配置在上述弹性体层的上部的布线的至少是其一部分用多条布线构成。
19、本发明的半导体装置，配置在上述弹性体层的上部的布线，被配向为对于连结连接到上述布线上的突点电极和上述芯片区域的中心的方向垂直，而且配置到上述芯片区域的周缘部分上的布线，比配置到上述芯片区域中央部分上的布线长。
20、本发明的半导体装置的制造方法，具备如下工序。
(a)在半导体晶片的主面的多个芯片区域上形成的多个半导体器件和键合焊盘的上部形成弹性体层的工序；
(b)对上述弹性体层施行开孔，在上述键合焊盘或与上述键合焊盘电连的电极布线的上部形成贯通孔的工序；
(c)形成一个端部通过上述贯通孔与上述键合焊盘电连，另一个端部配置到上述弹性体层的上部的布线的工序；
(d)把突点电极连接到配置在上述弹性体层的上部的布线的另一端部上的工序。
21、本发明的半导体装置的制造方法，具备如下工序。
(a)在半导体晶片的主面的多个芯片区域上形成的多个半导体器件和键合焊盘的上部形成弹性体层的工序；
(b)对上述弹性体层施行开孔，在上述键合焊盘或与上述键合焊盘电连的电极布线的上部形成贯通孔的工序；
(c)把在一面上形成布线的绝缘带接合到上述弹性体层的上部，通过上述贯通孔电连上述布线的一个端部和上述键合焊盘的工序；
(d)把突点电极连接到配置在上述弹性体层的上部的上述布线的另一端部上的工序。
22、本发明的半导体装置的制造方法，具备对上述半导体晶片的芯片区域进行切片以分割成半导体芯片的工序。
23、本发明的半导体装置的制造方法，具备采用在对上述芯片区域进行切片以分割成半导体芯片的工序之前进行测试的办法，把上述多个芯片区域分选成合格品和不合格品的工序。
24、本发明的半导体装置的制造方法，具备在上述弹性体层的上部配置的布线的至少一部分上形成熔断丝，并切断被上述测试判断为不合格的芯片区域的熔断丝的工序。
25、本发明的半导体装置的制造方法，具备在上述芯片区域的边界部分的半导体晶片的主面或背面上形成缝隙，并在上述缝隙内形成保护层的工序。
26、本发明的半导体装置的制造方法，具备如下工序。
(a)在被切割线划分开来的多个芯片区域的各自的主面上形成多个半导体器件和多个键合焊盘的工序；
(b)在上述多个芯片区域的主面上形成弹性体层的工序；
(c)在上述多个芯片区域的每一个中，在与上述多个键合焊盘对应位置的上述弹性体层上形成贯通孔的工序；
(d)在上述多个芯片区域的每一个中，形成其一个端部在上述弹性体层上边形成，且其另一个端部通过上述贯通孔连接到对应的上述键合焊盘上的导体层的工序；
(e)在上述多个芯片区域的每一个中，形成连接到上述导体层的一个端部上的突点电极的工序；
(f)采用沿着上述切片线切断上述半导体晶片的办法，在其主面上形成具有上述弹性体层、上述导体层和上述突点电极的多个半导体芯片的工序。
27、本发明的半导体装置的制造方法，用上述感光性薄膜构成上述弹性体层，上述贯通孔用光刻技术和刻蚀技术形成。
28、本发明的半导体装置的制造方法，形成上述导体层的工序(d)具备：在上述键合焊盘上边形成Au突点电极的工序；在上述Au突点电极上边形成布线层的工序。
29、本发明的半导体装置的制造方法，形成上述导体层的工序(d)具备：在包括上述贯通孔内在内的上述弹性体层上边的整个面上形成金属层的工序；使上述金属层图形化形成布线层的工序。
附图的简单说明
图1是作为本发明的一个实施例的半导体装置的斜视图，图2是该半导体装置的剖面图，图3是装配到基板上后的半导体装置的剖面图，图4的斜视图示出了作为该半导体装置的构成构件的绝缘带的上表面，图5的斜视图示出了同一绝缘带的下表面，图6的平面图示出了作为本发明的一个实施例的半导体装置的制造方法，图7～图18的剖面图示出了作为本发明的一个实施例的半导体装置的制造方法，图19是作为本发明的一个实施例的半导体装置的制造工序的全体流程图，图20～图23是作为本发明的另一个实施例的半导体装置的剖面图，图24是作为本发明的另一个实施例的半导体装置的斜视图，图25是作为本发明的另一个实施例的半导体装置的剖面图，图26是作为本发明的另一个实施例的半导体装置的斜视图，图27是作为本发明的另一个实施例的半导体装置的剖面图，图28的平面图示出了作为该半导体装置的构成构件的布线的图形，图29的平面图示出了作为本发明的另一个实施例的半导体装置的制造方法，图30～图38的剖面图示出了作为本发明的另一个实施例的半导体装置的制造方法，图39和图40的剖面图示出了作为本发明的另一个实施例的半导体装置，图41的平面图示出了作为本发明的另一个实施例的半导体装置，图42和图43的剖面图示出了作为本发明的另一个实施例的半导体装置，图44～图48的剖面图示出了作为本发明的另一个实施例的半导体装置的制造方法，图49～图51的剖面图示出了作为本发明的另一个实施例的半导体装置，图52的扩大平面图示出了作为本发明的另一个实施例的半导体装置的布线，图53、图54的剖面图示出了作为本发明的另一个实施例的半导体装置的测试方法，图55的平面图示出了作为本发明的另一个实施例的半导体装置，图56的扩大平面图示出了作为本发明的另一个实施例的半导体装置的布线，图57、图58的剖面图示出了作为本发明的另一个实施例的半导体装置的布线。
优选实施例
以下，根据附图详细地说明本发明的实施例。另外，在用来说明实施例的全部图中，对于具有同一功能的构件赋予同一标号，而省略对其反复说明。
实施例1
图1的斜视图示出了本实施例的CSP(芯片尺寸封装)，图2是该CSP的剖面图，图3是装配到印制布线基板上后的该CSP的剖面图。
本实施例的CSP，主要由半导体芯片1、覆盖半导体芯片1的主面(器件形成面)的弹性体2、在弹性体2的上部设置的绝缘带3、在绝缘带3的一面(下表面)上形成的多条布线4和连接到这些布线4的一个端部上的焊料突点电极5构成。
半导体芯片1，由例如厚度为0.28～0.55mm左右的单晶硅构成，在其主面上形成了用氧化硅膜或氮化硅膜等的绝缘膜构成的表面保护膜(钝化膜)6。在半导体芯片1的周缘部分上形成有多个键合焊盘7。这些键合焊盘7沿着半导体芯片1的四边被配置成一列，在各个键合焊盘7的表面上，接合有电连键合焊盘7和布线4的Au突点电极8。
覆盖半导体芯片1的主面的弹性体2，例如由在半导体芯片1的主面上边涂敷的低弹性的感光性光刻胶或叠层到半导体芯片1的主面上边的低弹性的感光性薄膜构成，其膜厚约为0.005～0.15mm左右，理想的是在0.01～0.1mm左右，更为理想的是在0.02～0.1mm左右。此外，该弹性体2的长宽尺寸与半导体芯片1是相同的。
弹性体2例如由硅橡胶系、环氧树脂系、聚酰亚胺系、尿烷系、氟系等构成的高分子弹性体的单层构造，或使它们叠层为2～3层左右的叠层构造构成。弹性体2是出于缓和起因于半导体芯片1和装配它的基板之间的热膨胀系数之差的应力和保护芯片表面的目的而形成的，其弹性模数为1～5000MPa左右，理想的是1～1000MPa左右，更为理想的是约为1～500MPa左右。
在弹性体2的周缘部分上形成多个贯通孔10。这些贯通孔10的位置，与在半导体芯片1的主面上形成的键合焊盘7的位置对应。就是说，贯通孔10在对应的键合焊盘7的正上边形成，在该贯通孔10的内部配置Au突点电极8。
配置在弹性体2的上部的绝缘带3，例如由聚酰亚胺、玻璃环氧树脂、聚酯等的树脂构成，其厚度为0.05～0.125mm左右，长宽尺寸与半导体芯片1是一样的。该绝缘带3用粘接剂等接合到弹性体2的上表面上。在绝缘带3的一面上形成的多条布线4，是对粘贴到绝缘带3上的电解铜箔(或压延铜箔)等进行刻蚀形成的布线。对其两个端部的表面，施行例如Au/Ni的电镀。
图4的斜视图示出了绝缘带的上表面，图5的斜视图示出了下表面。如图4所示，在绝缘带3的周缘部分上形成了多个开孔9a。这些开孔9a的位置，与半导体芯片1的键合焊盘7和弹性体2的贯通孔10的位置对应。此外，在绝缘带3的中央部分上形成了与上述开孔9a数量相同的开孔9b。这些开孔9b沿着绝缘带3的纵方向和横方向网格状地配置。如图5所示，在绝缘带3的下表面上形成了与开孔9a、9b数量相同的布线4。各条布线4的一个端部在对应的开孔9a的内侧延伸，另一个端部在对应的开孔9b的内侧延伸。
如图1、图2所示，布线4的一个端部通过在弹性体2上形成了开孔的贯通孔10与Au突点电极8电连。在贯通孔10的内部，填充上用来保护布线4和Au突点电极8之间的连接部分的密封剂11。该密封剂11例如由环氧树脂构成。此外，球状的焊料突点电极5电连到各条布线的另一个端部上。焊料突点电极5例如由Pb-Sn共晶合金、高熔点焊锡、带镀Au的Ni合金等构成，其直径约为0.25～0.7mm左右。
要想把上述CSP装配到印制布线基板上，如图3所示，在使用焊膏或助焊剂把焊料突点电极临时安放到印制布线基板40的印痕(电极)41上边之后，用加热炉使焊料突点电极5软化即可。
上边所说的本实施例的CSP，由于在半导体芯片1和焊料突点电极5之间中间存在有弹性体2，故可以借助于该弹性体2的弹性变形来缓和、吸收起因于半导体芯片1和印制布线基板40之间的热膨胀系数之差的应力。借助于此，由于焊料突点电极5的温度循环寿命增长，故可以在长期间内确保CSP和印制布线基板40之间的连接可靠性。其结果是，也可以不用设计为使得热膨胀系数变成为与半导体芯片1的热膨胀系数接近的昂贵的材料，用具有比半导体芯片1的热膨胀系数大的便宜的材料(例如玻璃环氧树脂等)构成装配本实施例的CSP的印制布线基板40。
此外，本实施例的CSP，由于先在半导体芯片1的主面上边形成弹性体2，然后再把绝缘带3接合到该弹性体2的上部，故弹性体2和绝缘带3起着保护半导体芯片1的主面的保护层的作用。因此，即便是在半导体芯片1的主面上不用别的办法形成聚酰亚胺树脂或环氧树脂等的保护层也没问题，可以在维持原状不变的状态下装配到印制布线基板40上。
其次，用图6～图18依次说上述那样构成的CSP的制造方法。图6是半导体晶片的整体平面图，图7～图18是沿图6的A-A’线的剖面图。
首先，准备由图6和图7所示的那样的单晶硅构成的半导体晶片50A。在该半导体晶片50A的主面的各个芯片区域1A上，借助于把氧化、离子注入、扩散、淀积绝缘膜、淀积导电膜光刻加工等组合起来的众所周知的晶片工艺预先形成好未画出来的LSI。此外，采用对各个芯片区域1A的周缘部分的钝化膜6施行开孔，使最上层的布线的一部分露出来的办法，形成键合焊盘7。最上层布线例如由Al合金构成。
其次，如图8所示，把Au突点电极8连接到各个芯片区域1A的键合焊盘7上边。Au突点电极8的连接，用例如把金丝的顶端加工成球状的球键合法进行。
其次，如图9所示，向半导体晶片50A的主面上边旋转涂敷低弹性的感光性光刻胶(或薄膜)(或者用粘接剂进行叠层)以形成弹性体2。其次，如图10所示，采用用光刻掩模20使弹性体2的规定区域选择性地暴光，接着进行显影的办法，如图11所示，在键合焊盘7的正上边的弹性体2上形成贯通孔10，使Au突点电极8露出来。另外，该贯通孔10也可以用向弹性体上照射微细的光斑直径的激光光束的方法形成。
其次，如图12所示，使用粘接剂等把绝缘带3粘贴到弹性体2的上表面上。这时，要进行定位使得把绝缘带3的开孔9a和布线4的一个端部正确地配置到弹性体的贯通孔10的上部。此外为了确实地进行弹性体和绝缘带3之间的紧密粘贴，先把绝缘带3推压到弹性体的上表面上后，把布线4埋入到弹性体2中，使布线4的上表面和弹性体2的上表面变成为大体上同一高度。
其次，如图13所示，采用通过绝缘带3的开孔9a把加热到500℃左右的键合工具21压到布线4的一个端部上的办法，把布线4和Au突点电极8电连起来之后，如图14所示，通过绝缘带3的开孔9a向弹性体的贯通孔10的内部注入密封剂11，然后使该密封剂11硬化。
其次，如图15所示，把焊料突点电极5连接到在绝缘带3的开孔9b的内部露出来的布线4的另一个端部上。为要进行焊料突点电极6和布线的连接，在把预先形成为球状的焊料突点电极5用焊膏或助焊剂等临时安放到布线4的表面上之后，用加热炉使焊料突点电极5软化。
其次，在该状态下，进行芯片区域1A的测试(电气特性检查和老化)。为进行该测试，要准备好例如图16所示的那样的薄的薄膜状的检查夹具(jig)17。该夹具17用与半导体晶片50A大体上同一尺寸构成，在其一面上形成多个探针18。然后，如图17所示，采用使该检查夹具17的探针18接触到各个芯片区域1A的焊料突点电极5上进行测试的办法，分选合格品的芯片区域1A和不合格的芯片区域1A。
其次，如图18所示，在把切片带22粘接到半导体晶片50A的背面上之后，采用在各个芯片区域1A的边界部分(切片线)上进行切片以分割成半导体芯片1的办法，完成上述图1和图2所示的CSP。图19是上边所说的CSP的制造工序的全流程图。
如上所述，本发明的CSP的制造方法，在把Au突点电极8连接到芯片区域1A的键合焊盘7上边之后，用晶片工艺(所谓前工序)，一直到使探针18接触到已连接到绝缘带3的布线4上的焊料突点电极5上进行测试为止的全部工序，然后，对半导体晶片50A进行切片，从芯片区域1A得到CSP构造的半导体芯片1。就是说，这些半导体芯片1，由于在切割半导体晶片50A的时刻，其主面已被弹性体2和绝缘带3覆盖起来，而且已经分选为合格品和不合格品，故可以保持原样不变地作为CSP装配到印制布线基板40上，现有的那种在半导体晶片50A切片后进行的半导体芯片1的封装工序(所谓后工序)几乎不再需要。
另外，上述图1、图2所示的CSP，虽然把布线4配置到已粘接到弹性体2的上表面上的绝缘带3的下表面一侧，但是也可以象例如图20那样把布线4配置到绝缘带3的上表面一侧。如果这样配置，由于弹性体2和绝缘带3的接触面积变大，提高两者的贴紧性，故不再需要把布线4埋入到弹性体内的作业。在这种情况下，用阻焊剂16把除去连接焊料突点电极5的区域(端子部分)之外的布线4的表面覆盖起来。
此外，作为CSP的另外的方案，如图21所示，也可以把具备可以缓和在芯片-基板间产生的应力的那种程度的弹性模数的绝缘带3直接粘接到半导体芯片1的主面上。在这种情况下，由于不再需要弹性体2，故可以减少CSP的零部件个数和制造工序。此外，由于半导体芯片1的主面的平坦度将提高一个不使用弹性体2的量那么大的量，故可以降低连接到布线上的焊料突点电极5的高度的波动，进而将提高CSP和印制布线基板40之间的连接可靠性。
此外，如图22所示，也可以取代使用形成了布线4的绝缘带3的方法在弹性体2的表面上直接形成布线4。为形成该布线4，在用例如上述的方法在半导体芯片的主面上边形成了弹性体2之后，用无电解蒸镀等的方法向其表面上淀积金属膜，然后使用光刻技术使该金属膜图形化。在这种情况下，也和上述方案一样，可以减少CSP的零部件个数和制造工序，且还将提高芯片表面的平坦度。
作为CSP的再一个方案，例如如图23所示，也可以使连接到键合焊盘7上边的Au突点电极8变成为多台阶构造。倘变成为这样的构造，由于Au突点电极8的高度方向的直径从实效上看是变大了，故也可以使Au突点电极8自身具有某种程度的应力吸收能力。
作为CSP的再一个方案，例如如图24(斜视图)和图25(剖面图)所示，也可以在弹性体(或绝缘带3或者它们两方)的表面上设置凹凸以使得布线4具有伸缩性。这样一来，由于加到焊料突点电极5上的应力的一部分借助于布线4的伸缩而被缓和、吸收，故将进一步提高CSP和印制布线基板之间的连接可靠性。
实施例2
图26是本实施例的CSP的斜视图，图27是该CSP的剖面图。
本实施例的CSP，用弹性体2覆盖半导体芯片1的主面，在该弹性体2的上表面上形成布线12。弹性体2用与上述实施例中使用的弹性体一样的低弹性感光性光刻胶(或薄膜)构成，在其上表面上形成的布线12的一个端部，通过在弹性体2上形成的贯通孔13与半导体芯片1的键合焊盘7电连，此外，在布线12的另一个端部上连接有与上述实施例1一样的焊料突点电极5。另外，键合焊盘7，与焊料突点电极5一样，网格状地配置到半导体芯片1的主面的中央部分上，而不是配置到半导体芯片1的周缘部分上。
如图26所示，弹性体2的上表面上的布线12，从贯通孔13到端子部分(连接焊料突点电极5的区域)为止，是路径变成为圆弧状的图形，而不是直线。此外，如图27所示，布线12的表面，除去端子部分之外用阻焊剂16覆盖起来。此外，半导体芯片1的侧面被覆上由环氧树脂等构成的密封剂，变成为水分等的异物难于从外部通过该侧面浸入芯片内部的构造。
倘采用把弹性体2的上表面上的布线12作成为圆弧状的图形的本实施例的CSP，由于在芯片-基板间产生的应力不仅可以被弹性体2的弹性变形而且还可以被布线12的伸缩吸收、缓和，故将进一步提高CSP-基板间的连接可靠性。此外，采用使布线12具有应力吸收能力的办法，由于即便是弹性体2形成得薄(就是说，弹性体2的应力吸收能力小)也可以确保CSP-基板间的连接可靠性，故可以实现薄型的CSP。
上边所说的本实施例的CSP，由于不把Au突点电极8键合到半导体芯片1的键合焊盘7上，故在制造工序的途中不会给键合焊盘7加上强的冲击。因此，可以把键合焊盘7配置到含有器件形成区域的半导体芯片1的主面的任意的区域上。此外，在在半导体芯片1的主面上边形成弹性体时，由于可以不考虑Au突点电极8的高度，故易于把弹性体2形成得薄。
另外，布线12的图形，除了图28(a)所示的那种圆弧状图形之外，也可以作成为任意的弯曲的图形，例如在同图(b)中所示的S状那样的图形、在同图(c)中所示的那种L状的图形等。此外，如同图(d)所示，采用用多条微细的布线图形构成布线12的弯曲部分的办法，弯曲部分的伸缩性将进一步提高的同时布线电阻将减小，即便是在1条布线断线的情况下，也可以用别的布线确保导通。此外，这时，在把相邻的微细布线彼此间处处进行结线变成为网格状的图形的情况下即便是在一个地方微细布线断线的情况下，也可以把布线电阻的增大抑制为最小限度。
其次，用图29～图38按照工序顺序说明本实施例的CSP的制造方法。图29是半导体晶片的全体平面图，图30和图31的剖面图示出了该半导体晶片的芯片区域的约一个区域。
首先，准备图29所示的那样的由单晶硅构成的半导体晶片50B。在该半导体晶片50B的主面的各个芯片区域1B上，形成未画出来的LSI。此外，在各个芯片区域1B的中央部分上网格状地形成例如由Al合金构成的多个键合焊盘7。
其次，如图30所示，在向半导体晶片50A的主面上边旋转涂敷低弹性的感光性光刻胶(或薄膜)(或者用粘接剂进行叠层)以形成弹性体2之后，如图31所示，从半导体晶片50B的背面对芯片区域1B的边界部分(切片线)进行刻蚀形成达到弹性体2的缝隙15，接着，采用从背面一侧向该缝隙15的内部填充密封剂14的办法，使相互邻近的芯片区域1B彼此间电绝缘。该密封剂14，在后边的工序中对芯片区域1B进行切片分割成半导体芯片之后，将变成为半导体芯片1的侧面的保护层。
其次，如图32所示，采用用光刻胶掩模25使弹性体的规定区域选择性地暴光，接着进行显影的办法，如图33所示，在弹性体上形成贯通孔13，使键合焊盘7露出来。这时，采用同时也除去弹性体2的办法，使在最后工序中进行的切片变得容易起来。
其次，如图34所示，在向包括贯通孔13的内部在内的弹性体2的表面上蒸镀Au或Cu等的电镀层12A之后，采用用以光刻胶膜为掩模的刻蚀技术使该电镀层12A图形化的办法，如图35所示，形成布线12，该布线12的一个端部连接到键合焊盘7上，另一个端部通过贯通孔13在弹性体2的上表面上延伸。这时，用上述图26或图28所示的那种弯曲的图形形成弹性体2的上表面上的布线12。
其次，如图36所示，向包括贯通孔13的内部在内的弹性体2的表面上涂敷阻焊剂16，用阻焊剂16被覆除去焊料突点电极5所连接的端子部分以外的布线12的表面。此外，埋入到贯通孔13的内部的阻焊剂16起着保护键合焊盘7和布线12的连接部分的密封剂的作用。
其次，如图37所示，把焊料突点电极5连接到布线12的端子部分上。焊料突点电极5的连接，与上述实施例1一样，用焊膏或助焊剂等把预先形成为球状的焊料突点电极5先临时安放到布线12的上边之后，在加热炉内使之软化即可。
其次，在该状态下，进行测试(电气特性检查和老化)分选合格品芯片区域1B和不合格芯片区域1B之后，如图38所示，采用把切片带22粘接到半导体晶片50B的背面上，切割各个芯片区域1B的边界部分，分割成多个半导体芯片1的办法，完成本实施例的CSP。
另外，上述图26和图27所示的CSP，虽然把贯通孔13配置在键合焊盘7的正上边，但是也可以例如象图39那样把贯通孔13配置在与键合焊盘7分隔开来的区域上，把在表面保护膜(钝化膜)6上边形成的布线19从键合焊盘7引绕到贯通孔13为止。此外，也可以取代在表面保护膜6上边形成布线19的方法，例如象图40那样，在与键合焊盘7分隔开来的区域的弹性体2和表面保护膜6上形成贯通孔13，把用与键合焊盘7同层的导电膜(例如Al合金膜)形成的布线23引绕到该贯通孔为止。另外，在这些状态下，也可以使用在上述实施例1中使用的那样把键合焊盘7配置在周缘部分上的半导体芯片1。
此外，作为CSP的另一个方案，例如象图41(平面图)和图42(剖面图)所示的那样，也可以把缝隙27设置在连接焊料突点电极5的端子部分附近的弹性体2上。如果这样地设置，则由于借助于缝隙27进行伸缩，端子部分附近的弹性体2变得易于进行弹性变形，故可以进一步降低加到焊料突点电极5上的应力。这时，如图所示，把各个端子部分夹在中间那样地形成一对缝隙27，将其一方配置在芯片中心一侧，把另一方配置在其相反的一侧。此外，把各个缝隙27的长边方向配向为与连结端子部分和半导体芯片1的中心部分的方向垂直的方向。这样一来，就可以有效地缓和起因于沿着把端子部分和芯片中心部分连结起来的方向的半导体芯片1的膨胀、收缩的应力成分。
此外，在例如图43所示的那样把绝缘带30叠层到弹性体2的上表面上的CSP的情况下，也可以用上述图28所示的那样的弯曲的图形构成在绝缘带30上形成的布线33。
图43所示的CSP用例如下述的方法制造。首先，如图44所示，在把Au突点电极8连接到半导体晶片50B的键合焊盘7上边之后，向半导体晶片50B的主面上边旋转涂敷(或用粘接剂进行叠层)弹性体2。此外，与此分开来，另外准备图45所示那样的绝缘带30。在该绝缘带30的一面(上表面)上形成的布线33的一个端部被连接到在绝缘带30上形成了开孔的贯通孔31上。此外，在该贯通孔31的内部，形成了其一部分突出到绝缘带30的下表面一侧的电镀层32。布线33的表面，除了要在后边的工序中连接焊料突点电极5的区域(端子部分)之外，都用阻焊剂16被覆起来。
其次，如图46所示，使用粘接剂等把绝缘带30叠层到弹性体2的上表面上，并在使键合焊盘7上边的Au突点电极8和贯通孔31内的电镀层32电连起来之后，如图47所示，把焊料突点电极5连接到在绝缘带30的上表面上形成的布线33的一个端部(端子部分)上。
其次，在该状态下进行了测试(电气特性检查和老化)后，如图48所示，把切片带22粘接到半导体晶片50B的背面上，接着，采用切割各个芯片区域1B的边界部分(切割线)以分割成多个半导体芯片1的办法，就可以得到图43所示的CSP。
此外，作为CSP的另一个方案，例如如图49(a)所示，也可以在芯片区域1B的边界部分的弹性体2上形成缝隙34，向其内部填充由比弹性体2还硬的树脂等构成的密封剂35。如同图(b)所示，该密封剂35虽然在对芯片区域1B的边界部分进行了切割后起着半导体芯片1侧面的保护层的作用，但是，由于比弹性体2还硬，故还具有防止切片时弹性体过度变形的作用。
作为CSP的再一个方案，例如如图50(a)所示，也可以把上述缝隙34形成得这么深使得其底部到达半导体晶片50B的内部。这样的话，可以进一步强化半导体芯片的侧面保护功能。这时，采用例如对半导体晶片50B进行各向异性刻蚀，把缝隙34的底部的直径形成得比晶片表面附近还大的办法使得密封剂35变得难于从半导体芯片1的侧面剥离下来(同图(b))。
作为CSP的再一个方案，例如如图51(a)所示，也可以在芯片区域1B的边界部分的半导体晶片50B上形成缝隙34，然后，如同图(b)所示，向包括该缝隙34的内部在内的半导体晶片50B的主面上边涂敷弹性体2。这样的话，如同图(c)所示，由于可以把弹性体2作为半导体芯片的侧面的保护层利用，故不再需要向缝隙34的内部填充树脂等的密封剂的工序。
作为CSP的再一个方案，例如如图52所示，也可以把在弹性体的上表面上或绝缘带的一面上形成的布线12的至少一部分作为熔断丝36利用。这样的话，就可以采用在进行老化之前，或在老化中间，切断在电气特性检查中发现了短路不合格等的芯片区域上形成的熔断丝的办法，排除不合格的芯片区域。
此外，也可以取代把布线12作为熔断丝利用的上述方法，例如如图54所示，可以采用削掉在电气特性检查中已经发现了短路不合格的芯片区域1B的焊料突点电极5，或者如图54所示，用树脂等的绝缘层37被覆已经发现了不合格的芯片区域1B的焊料突点电极5的表面，使得测试仪或老化装置的导通引脚不与焊料突点电极5接触的办法，排除不合格的芯片区域1B。
图55是这样的方案：把在弹性体2的上部形成的布线12配置为使得对于把连接到该布线12上的焊料突点电极5和半导体芯片1的中心连结起来的方向垂直，而且，把配置在半导体芯片1的周缘部分上的布线12形成得比配置在半导体芯片1的在中心部分上的布线12还长。这样的话，由于起因于焊料突点电极5与布线12之间的相对性的位置偏离而加到焊料突点电极5上的应力将变得均一，焊料突点电极5的连接寿命在整个芯片内可以均质化，故将提高焊料突点电极5的连接可靠性。
在这种情况下，布线12不一定非是直线状的图形不可，例如如图56所示，只要对于芯片中心方向垂直的方向的布线成分的累积长度比例于偏离芯片中心的距离而变长就行。
以上，虽然根据发明的实施例对本发明人所首创的发明具体地进行了说明，但是，本发明并不受限于上述实施例，不言而喻，在不脱离其要旨的范围内种种的变更是可能的。
例如，如图57所示，也可以使在已经接合到半导体芯片1的主面上的弹性体2上形成的布线12变成为多层构造。此外这时，也可以电源用的布线12和信号用的布线12配置到与弹性体2不同的层上的办法来降低噪声。还有，在把绝缘带3接合到弹性体2的上表面上的情况下，如图58所示，也可以使用在两面上形成了布线33的绝缘带3。
工业上利用的可能性
倘采用本发明，由于可以廉价地制造使得借助于弹性体的弹性变形或布线的伸缩来缓和、吸收起因于半导体芯片和基板之间的热膨胀系数之差而加到焊料突点电极上的应力的CSP，故可以提供适合于在体积小重量轻的电子装置，例如手机、PDA、HPC等的便携信息终端机中使用的CSP。

Claims (29)

1、一种半导体装置，其特征是：在半导体晶片的主面的多个芯片区域上形成的多个半导体器件和键合焊盘的上部形成弹性体层，把突点电极连接到布线上，该布线的一个端部通过在上述弹性体层上形成了开孔的贯通孔与上述键合焊盘电连，另一个端部则配置到上述弹性体层的上部。
2、一种芯片尺寸封装型的半导体装置，其特征是：由对权利要求1所述的半导体晶片的芯片区域进行分割得到的半导体芯片构成。
3、权利要求2所述的半导体装置，其特征是：在上述半导体芯片的侧面形成保护层。
4、权利要求1所述的半导体装置，其特征是：上述布线在接合到上述弹性体层的上部的绝缘带的一面上形成，上述布线和上述键合焊盘通过接合到上述键合焊盘上边的Au突点电极进行电连。
5、权利要求4所述的半导体装置，其特征是：在上述键合焊盘上边接合多个台阶的Au突点电极。
6、权利要求4所述的半导体装置，其特征是：上述Au突点电极用填充到上述弹性体层的贯通孔内的树脂进行密封。
7、权利要求1所述的半导体装置，其特征是：上述弹性体层由涂敷到上述半导体晶片的主面上的感光性光刻胶，或者粘接到上述半导体晶片的主面上的感光性薄膜构成。
8、权利要求1所述的半导体装置，其特征是：上述弹性体层的弹性模数为1～5000MPa。
9、权利要求1所述的半导体装置，其特征是：上述弹性体层的弹性模数为1～1000MPa。
10、权利要求1所述的半导体装置，其特征是：上述弹性体层的弹性模数为1～500MPa左右。
11、权利要求1所述的半导体装置，其特征是：上述弹性体层的厚度为0.005～0.15mm。
12、权利要求1所述的半导体装置，其特征是：上述弹性体层的厚度为0.01～0.1mm。
13、权利要求1所述的半导体装置，其特征是：上述弹性体层的厚度为0.02～0.1mm。
14、权利要求1所述的半导体装置，其特征是：上述突点电极的间隔比上述键合焊盘的间隔宽。
15、权利要求1所述的半导体装置，其特征是：在上述弹性体层的表面上设置有凹凸。
16、权利要求1所述的半导体装置，其特征是：在上述突点电极的附近的上述弹性体层上设置缝隙。
17、权利要求1所述的半导体装置，其特征是：配置在上述弹性体层的上部的布线的至少是其一部分用弯曲的图形构成。
18、权利要求1所述的半导体装置，其特征是：配置在上述弹性体层的上部的布线的至少是其一部分用多条布线构成。
19、权利要求1所述的半导体装置，其特征是：配置在上述弹性体层的上部的布线，被配向为对于连结连接到上述布线上的突点电极和上述芯片区域的中心的方向垂直，而且配置到上述芯片区域的周缘部分上的布线，比配置到上述芯片区域中央部分上的布线长。
20、一种半导体装置的制造方法，其特征是具备如下工序。
(a)在半导体晶片的主面的多个芯片区域上形成的多个半导体器件和键合焊盘的上部形成弹性体层的工序；
(b)对上述弹性体层施行开孔，在上述键合焊盘或与上述键合焊盘电连的电极布线的上部形成贯通孔的工序；
(c)形成一个端部通过上述贯通孔与上述键合焊盘电连，另一个端部配置到上述弹性体层的上部的布线的工序；
(d)把突点电极连接到配置到上述弹性体层的上部的布线的另一端部上的工序。
21、一种半导体装置的制造方法，其特征是具备如下工序。
(a)在半导体晶片的主面的多个芯片区域上形成的多个半导体器件和键合焊盘的上部形成弹性体层的工序；
(b)对上述弹性体层施行开孔，在上述键合焊盘或与上述键合焊盘电连的电极布线的上部形成贯通孔的工序；
(c)把在一面上形成布线的绝缘带接合到上述弹性体层的上部，通过上述贯通孔电连上述布线的一个端部和上述键合焊盘的工序；
(d)把突点电极连接到配置在上述弹性体层的上部的上述布线的另一端部上的工序。
22、一种半导体装置的制造方法，其特征是：具备对权利要求20或21所述的半导体晶片的芯片区域进行切片以分割成半导体芯片的工序。
23、权利要求22所述的半导体装置的制造方法，其特征是：具备采用在对上述芯片区域进行切片以分割成半导体芯片的工序之前进行测试的办法，把上述多个芯片区域分选成合格品和不合格品的工序。
24、权利要求22所述的半导体装置的制造方法，其特征是：具备在上述弹性体层的上部配置的布线的至少一部分上形成熔断丝，并切断被上述测试判断为不合格的芯片区域的熔断丝的工序。
25、权利要求20或21所述的半导体装置的制造方法，其特征是：具备在上述芯片区域的边界部分的半导体晶片的主面或背面上形成缝隙，并在上述缝隙内形成保护层的工序。
26、一种半导体装置的制造方法，其特征是具备如下工序。
(a)在被切割线划分开来的多个芯片区域的各自的主面上形成多个半导体器件和多个键合焊盘的工序；
(b)在上述多个芯片区域的主面上形成弹性体层的工序；
(c)在上述多个芯片区域的每一个中，在与上述多个键合焊盘对应位置的上述弹性体层上形成贯通孔的工序；
(d)在上述多个芯片区域的每一个中，形成其一个端部在上述弹性体层上边形成，且其另一个端部通过上述贯通孔连接到对应的上述键合焊盘上的导体层的工序；
(e)在上述多个芯片区域的每一个中，形成连接到上述导体层的一个端部上的突点电极的工序；
(f)采用沿着上述切片线切断上述半导体晶片的办法，在其主面上形成具有上述弹性体层、上述导体层和上述突点电极的多个半导体芯片的工序。
27、权利要求26所述的半导体装置的制造方法，其特征是：用上述感光性薄膜构成上述弹性体层，上述贯通孔用光刻技术和刻蚀技术形成。
28、权利要求26所述的半导体装置的制造方法，其特征是：形成上述导体层的工序(d)具备：在上述键合焊盘上边形成Au突点电极的工序；在上述Au突点电极上边形成布线层的工序。
29、权利要求26所述的半导体装置的制造方法，其特征是：形成上述导体层的工序(d)具备：在包括上述贯通孔内在内的上述弹性体层上边的整个面上形成金属层的工序；使上述金属层图形化形成布线层的工序。
CNB971824282A 1997-10-30 1997-10-30 半导体装置及其制造方法 Expired - Fee Related CN1146976C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB971824282A CN1146976C (zh) 1997-10-30 1997-10-30 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB971824282A CN1146976C (zh) 1997-10-30 1997-10-30 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN1276090A true CN1276090A (zh) 2000-12-06
CN1146976C CN1146976C (zh) 2004-04-21

Family

ID=5178480

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971824282A Expired - Fee Related CN1146976C (zh) 1997-10-30 1997-10-30 半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN1146976C (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315188C (zh) * 2002-04-19 2007-05-09 夏普株式会社 半导体集成电路装置
CN100345268C (zh) * 2004-03-19 2007-10-24 尔必达存储器株式会社 半导体装置
CN100392851C (zh) * 2006-04-12 2008-06-04 江苏长电科技股份有限公司 半导体元器件平面凸点式超薄封装基板及其制作方法
CN100392852C (zh) * 2006-04-12 2008-06-04 江苏长电科技股份有限公司 电子元器件平面凸点式超薄封装基板及其制作方法
CN101207099B (zh) * 2006-12-20 2010-06-16 育霈科技股份有限公司 晶片级封装增层中的介质层结构
CN1905180B (zh) * 2005-07-26 2011-02-23 松下电器产业株式会社 半导体器件
CN102543923A (zh) * 2010-12-14 2012-07-04 英飞凌科技股份有限公司 半导体器件及其制造方法
CN101577271B (zh) * 2002-12-27 2012-08-08 株式会社半导体能源研究所 半导体器件以及其制作方法
CN102027584B (zh) * 2008-05-16 2013-03-27 住友电木株式会社 半导体组件的制造方法和半导体组件
CN1667801B (zh) * 2004-03-08 2013-06-12 冲电气工业株式会社 半导体装置及其制造方法
CN103687289A (zh) * 2012-08-30 2014-03-26 揖斐电株式会社 印刷布线板和印刷布线板的制造方法
CN104347924A (zh) * 2013-08-02 2015-02-11 胜美达集团株式会社 天线元件的制造方法
CN113675161A (zh) * 2020-07-31 2021-11-19 台湾积体电路制造股份有限公司 封装结构及其形成方法
US11749644B2 (en) 2020-04-27 2023-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with curved conductive lines and method of forming the same
US11855008B2 (en) 2020-07-17 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
US12094828B2 (en) 2020-07-17 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Eccentric via structures for stress reduction

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120112336A1 (en) * 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315188C (zh) * 2002-04-19 2007-05-09 夏普株式会社 半导体集成电路装置
CN101577271B (zh) * 2002-12-27 2012-08-08 株式会社半导体能源研究所 半导体器件以及其制作方法
CN1667801B (zh) * 2004-03-08 2013-06-12 冲电气工业株式会社 半导体装置及其制造方法
CN100345268C (zh) * 2004-03-19 2007-10-24 尔必达存储器株式会社 半导体装置
CN1905180B (zh) * 2005-07-26 2011-02-23 松下电器产业株式会社 半导体器件
CN100392851C (zh) * 2006-04-12 2008-06-04 江苏长电科技股份有限公司 半导体元器件平面凸点式超薄封装基板及其制作方法
CN100392852C (zh) * 2006-04-12 2008-06-04 江苏长电科技股份有限公司 电子元器件平面凸点式超薄封装基板及其制作方法
CN101207099B (zh) * 2006-12-20 2010-06-16 育霈科技股份有限公司 晶片级封装增层中的介质层结构
CN102027584B (zh) * 2008-05-16 2013-03-27 住友电木株式会社 半导体组件的制造方法和半导体组件
CN102543923B (zh) * 2010-12-14 2016-01-20 英飞凌科技股份有限公司 半导体器件及其制造方法
CN102543923A (zh) * 2010-12-14 2012-07-04 英飞凌科技股份有限公司 半导体器件及其制造方法
US10043768B2 (en) 2010-12-14 2018-08-07 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
CN103687289A (zh) * 2012-08-30 2014-03-26 揖斐电株式会社 印刷布线板和印刷布线板的制造方法
CN104347924A (zh) * 2013-08-02 2015-02-11 胜美达集团株式会社 天线元件的制造方法
US11749644B2 (en) 2020-04-27 2023-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with curved conductive lines and method of forming the same
US12100664B2 (en) 2020-04-27 2024-09-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with curved conductive lines and method of forming the same
US11855008B2 (en) 2020-07-17 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
US12094828B2 (en) 2020-07-17 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Eccentric via structures for stress reduction
CN113675161A (zh) * 2020-07-31 2021-11-19 台湾积体电路制造股份有限公司 封装结构及其形成方法
CN113675161B (zh) * 2020-07-31 2023-12-05 台湾积体电路制造股份有限公司 封装结构及其形成方法

Also Published As

Publication number Publication date
CN1146976C (zh) 2004-04-21

Similar Documents

Publication Publication Date Title
CN1146976C (zh) 半导体装置及其制造方法
JP3768817B2 (ja) 半導体装置およびその製造方法
CN1118098C (zh) 半导体集成电路器件
US6014318A (en) Resin-sealed type ball grid array IC package and manufacturing method thereof
JP3446825B2 (ja) 半導体装置およびその製造方法
JP5123664B2 (ja) 半導体装置およびその製造方法
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
US10128129B2 (en) Method of manufacturing semiconductor device
US20050121761A1 (en) Semiconductor device and method for fabricating the same
CN1264923A (zh) 半导体器件及其制造方法
CN103943526B (zh) 制造和测试芯片封装的方法
CN1326225A (zh) 芯片倒装型半导体器件及其制造方法
CN1677665A (zh) 电路装置及其制造方法
US9324636B2 (en) Resin-sealed semiconductor device and associated wiring and support structure
JP2010165923A (ja) 半導体装置、及びその製造方法
CN101335249B (zh) 半导体器件
JP2000164761A (ja) 半導体装置および製造方法
US20050098869A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
TWI393197B (zh) 晶片封裝
JPH11145345A (ja) 半導体装置およびその製造方法
JPH11176878A (ja) 半導体装置、その製造方法および実装方法
JPH09246416A (ja) 半導体装置
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
JP2003017624A (ja) 半導体装置
JP2004047563A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: HITACHI, LTD.

Effective date: 20121101

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121101

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040421

Termination date: 20141030

EXPY Termination of patent right or utility model