CN100392852C - 电子元器件平面凸点式超薄封装基板及其制作方法 - Google Patents

电子元器件平面凸点式超薄封装基板及其制作方法 Download PDF

Info

Publication number
CN100392852C
CN100392852C CNB2006100399197A CN200610039919A CN100392852C CN 100392852 C CN100392852 C CN 100392852C CN B2006100399197 A CNB2006100399197 A CN B2006100399197A CN 200610039919 A CN200610039919 A CN 200610039919A CN 100392852 C CN100392852 C CN 100392852C
Authority
CN
China
Prior art keywords
substrate
dao
pin
electronic component
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100399197A
Other languages
English (en)
Other versions
CN1862800A (zh
Inventor
梁志忠
王新潮
于燮康
谢洁人
陶玉娟
闻荣福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changjiang Electronics Technology Chuzhou Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CNB2006100399197A priority Critical patent/CN100392852C/zh
Publication of CN1862800A publication Critical patent/CN1862800A/zh
Application granted granted Critical
Publication of CN100392852C publication Critical patent/CN100392852C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种电子元器件平面凸点式超薄封装基板及其制作方法,包括基岛(1)和引脚(2),其特征在于引脚(2)呈凸点状分布于基板正面,凸点与凸点之间有金属薄层(3)连结,基岛(1)低于凸点状的引脚平面分布于基板正面;在后续封装时形成的单个电子元器件封装体内,基岛(1)的数量有一个或多个,引脚(2)排列在基岛的一侧或两侧或三侧,或围在基岛(1)的周围形成一圈或多圈引脚的结构。本发明一方面为芯片厚度争取了更大的空间,另一方面,在芯片厚度一定的前提下,使用此超薄封装基板可以使封装体做到更薄,更加符合封装体轻薄、便携的要求。

Description

电子元器件平面凸点式超薄封装基板及其制作方法
技术领域:
本发明涉及一种电子元器件平面凸点式超薄封装基板及其制作方法。属电子元器件技术领域。
背景技术:
在本发明作出以前,目前现有的电子元器件平面凸点式封装基板主要存在以下不足:
1、基板的基岛和引脚处于同一高度,当基岛上装有芯片后等于在基岛及引脚原有的厚度基础上又100%增加了芯片的厚度。这一结构会导致两种结果:第一、增加封装体的总厚度;第二、如果封装体厚度已固定,则必须对芯片作进一步的减薄工作,这对磨片工艺提出了更高的技术要求,否则此芯片将无法置入到该封装体中,进而缩小了这一封装体的使用范围。
2、原有的平面凸点式封装基板上基岛和引脚呈柱状处于同一高度,由于基岛较厚,所以减缓了散热速度。
发明内容:
本发明的目的在于克服上述不足,提供一种基板上基岛低于引脚高度的电子元器件平面凸点式超薄封装基板及其制作方法。
本发明的目的是这样实现的:一种电子元器件平面凸点式超薄封装基板,包括基岛和引脚,其特征在于引脚呈凸点状分布于基板正面,凸点与凸点之间有金属薄层连结,基岛低于凸点状的引脚平面分布于基板正面;在后续封装时形成的单个电子元器件封装体内,基岛的数量有一个或多个,引脚排列在基岛的一侧,或排列在基岛的两侧或三侧,或围在基岛的周围形成一圈或多圈引脚的结构。
本发明电子元器件平面凸点式超薄封装基板,所述引脚的正面设有金属层。
本发明电子元器件平面凸点式超薄封装基板,所述引脚和基岛二者的正面或/和背面设有金属层。基岛上的金属层设置在单元基岛的部分凸点或所有凸点上。
本发明电子元器件平面凸点式超薄封装基板,所述引脚的正、背两面和基岛的背面设有金属层。
本发明电子元器件平面凸点式超薄封装基板,所述引脚的正面设有活化物质层,在活化物质层上设有金属层。
本发明电子元器件平面凸点式超薄封装基板,所述引脚和基岛二者的正面或/和背面设有活化物质,在活化物质上设有金属层。
本发明电子元器件平面凸点式超薄封装基板,所述引脚的正、背两面和基岛的背面设有活化物质层,在活化物质层上设有金属层。
本发明的制作方法包含以下步骤:
步骤一、取一片金属基板,
步骤二、在金属基板的正、背两面各自覆上掩膜层,
步骤三、将金属基板正面的部分掩膜去除掉,露出在金属基板上准备进行半蚀刻的区域,
步骤四、对上道工序中去除掩膜层的区域进行半蚀刻,在金属基板上形成凹陷的基岛和半蚀刻区,同时相对形成凸点状的引脚,
步骤五、去除金属基板上余下的掩膜层,制成平面凸点式超薄封装基板。
本发明制作方法还可以包含以下步骤:
步骤六、再次使金属基板的正、背面以及凸点的表面都被覆上掩膜层,
步骤七、去除金属基板正面或/和背面的部分掩膜层,用以露出后续需进行镀金属层的区域,
步骤八、对上道工序中去除掩膜层的区域镀上金属层,
步骤九、去除金属基板上余下的掩膜层。
本发明制作方法在镀上金属层之前,先镀上活化物质层。
本发明具有超薄、散热快等技术有点。具体为:
1、基板上基岛低于引脚高度,所以在基岛上装片后芯片的底面可以低于引脚顶面:一方面为芯片厚度争取了更大的空间,使该封装可以突破原来对芯片厚度的范围要求,在原有的基础上封装更厚的芯片,也减少了对芯片减薄工艺的压力;另一方面,在芯片厚度一定的前提下,使用此超薄封装基板可以使封装体做到更薄,更加符合封装体轻薄、便携的要求。
2、基岛低于引脚,和现有技术相比,相当于在与原有基岛底面积相等的基础上降低了基岛的高度,从而降低了寄生电阻、电容和电感,产品的电性能更好,散热更快。
附图说明:
图1-8为本发明的各工艺步骤图。
具体实施方式:
实施例1:
实施例1结构如图8(a)所示,本发明电子元器件平面凸点式超薄封装基板,包括基岛1和引脚2,引脚2呈凸点状分布于基板正面,凸点与凸点之间有金属薄层3连结,基岛1低于凸点状的引脚2平面分布于基板正面;在后续封装时形成的单个电子元器件封装体内,基岛的数量可以有一个或多个,引脚可以排列在基岛的一侧,也可以排列在基岛的两侧或三侧,或围在基岛的周围形成一圈或多圈引脚的结构。
其制作方法包含以下步骤:
步骤一、取一片金属基板6,如图1,
步骤二、在金属基板6的正、背两面各自覆上掩膜层7,如图2,
步骤三、将金属基板6正面的部分掩膜去除掉,露出在金属基板6上准备进行半蚀刻的区域,如图3,
步骤四、对上道工序中去除掩膜层的区域进行半蚀刻,在金属基板6上形成凹陷的基岛1和半蚀刻区61,同时相对形成凸点状的引脚2,如图4,
步骤五、去除金属基板6上余下的掩膜层,制成平面凸点式超薄封装基板,如图8(a)。
根据需要可对制成的平面凸点式超薄封装基板做进一步的修饰加工。
实施例2:
实施例2结构如图8(b)所示,它是在实施例1的基础上,在引脚2的正面设有金属层4。
其制作方法在实施例1方法的基础上,还包含以下步骤:
步骤六、再次使金属基板6的正、背面以及凸点的表面都被覆上掩膜层7,如图5,
步骤七、去除引脚2正面的掩膜层,用以露出后续需进行镀金属层的区域,如图6(a),
步骤八、对上道工序中去除掩膜层的区域镀上金属层4,如图7(a),
步骤九、去除金属基板6上余下的掩膜层,制成平面凸点式超薄封装基板,如图8(b)。
实施例3:
实施例3结构如图8(c)所示,它是在实施例1的基础上,在引脚2和基岛1二者的正面设有金属层4。
其制作方法在实施例1方法的基础上,还包含以下步骤:
步骤六、再次使金属基板6的正、背面以及凸点的表面都被覆上掩膜层7,如图5,
步骤七、去除引脚2和基岛1二者正面的掩膜层,用以露出后续需进行镀金属层的区域,如图6(b),
步骤八、对上道工序中去除掩膜层的区域镀上金属层4,如图7(b),步骤九、去除金属基板6上余下的掩膜层,制成平面凸点式超薄封装基板,如图8(c)。
实施例4:
实施例4结构如图8(d)所示,它是在实施例1的基础上,在引脚2和基岛1二者的背面设有金属层4。
其制作方法在实施例1方法的基础上,还包含以下步骤:
步骤六、再次使金属基板6的正、背面以及凸点的表面都被覆上掩膜层7,如图5,
步骤七、去除引脚2和基岛1二者背面的掩膜层,用以露出后续需进行镀金属层的区域,如图6(c),
步骤八、对上道工序中去除掩膜层的区域镀上金属层4,如图7(c),
步骤九、去除金属基板6上余下的掩膜层,制成平面凸点式超薄封装基板,如图8(d)。
实施例5:
实施例5结构如图8(e)所示,它是在实施例1的基础上,在引脚2的正、背两面和基岛1的背面设有金属层4。
其制作方法在实施例1方法的基础上,还包含以下步骤:
步骤六、再次使金属基板6的正、背面以及凸点的表面都被覆上掩膜层7,如图5,
步骤七、去除引脚2的正、背两面和基岛1的背面掩膜层,用以露出后续需进行镀金属层的区域,如图6(d),
步骤八、对上道工序中去除掩膜层的区域镀上金属层4,如图7(d),
步骤九、去除金属基板6上余下的掩膜层,制成平面凸点式超薄封装基板,如图8(e)。
实施例6:
实施例6结构如图8(f)所示,它是在实施例1的基础上,在引脚2和基岛1二者的正面和背面设有金属层4。
其制作方法在实施例1方法的基础上,还包含以下步骤:
步骤六、再次使金属基板6的正、背面以及凸点的表面都被覆上掩膜层7,如图5,
步骤七、去除引脚2和基岛1二者的正面和背面掩膜层,用以露出后续需进行镀金属层的区域,如图6(e),
步骤八、对上道工序中去除掩膜层的区域镀上金属层4,如图7(e),
步骤九、去除金属基板6上余下的掩膜层,制成平面凸点式超薄封装基板,如图8(f)。
实施例7:
实施例7结构如图8(g)所示,它是在实施例2的基础上,在引脚2的正面设有活化物质层5,在活化物质层5上设有金属层4。
其制作方法在实施例2方法的步骤八中,在对上道工序中去除掩膜层的区域镀上金属层4前,先镀上活化物质层5,如图7(f)、图7(k)。
实施例8:
实施例8结构如图8(h)所示,它是在实施例3的基础上,在引脚2和基岛1二者的正面设有活化物质层5,在活化物质层5上设有金属层4。
其制作方法在实施例3方法的步骤八中,在对上道工序中去除掩膜层的区域镀上金属层4前,先镀上活化物质层5,如图7(g)、图7(l)。
实施例9:
实施例9结构如图8(i)所示,它是在实施例4的基础上,在引脚2和基岛1二者的背面设有活化物质层5,在活化物质层5上设有金属层4。
其制作方法在实施例4方法的步骤八中,在对上道工序中去除掩膜层的区域镀上金属层4前,先镀上活化物质层5,如图7(h)、图7(m)。
实施例10:
实施例10结构如图8(j)所示,它是在实施例5的基础上,在引脚2的正、背两面和基岛1的背面设有活化物质层5,在活化物质层5上设有金属层4。
其制作方法在实施例5方法的步骤八中,在对上道工序中去除掩膜层的区域镀上金属层4前,先镀上活化物质层5,如图7(i)、图7(n)。
实施例11:
实施例11结构如图8(k)所示,它是在实施例6的基础上,在在引脚2和基岛1二者的正面和背面设有活化物质层5,在活化物质层5上设有金属层4。
其制作方法在实施例6方法的步骤八中,在对上道工序中去除掩膜层的区域镀上金属层4前,先镀上活化物质层5,如图7(j)、图7(o)。
上述覆盖在基岛1上的金属层4可为部分覆盖或全部覆盖。金属层4为金、或银、或铜、或锡、或镍、或镍钯,且金属层可以为单层或多层,或局部区域分布。
上述活化物质层3为镍、或钯、或镍钯层。

Claims (8)

1.一种电子元器件平面凸点式超薄封装基板,包括基岛(1)和引脚(2),其特征在于引脚(2)呈凸点状分布于基板正面,凸点与凸点之间有金属薄层(3)连结,基岛(1)低于凸点状的引脚平面分布于基板正面;在后续封装时形成的单个电子元器件封装体内,基岛(1)的数量有一个或多个,引脚(2)排列在基岛的一侧或两侧或三侧,或围在基岛(1)的周围形成一圈或多圈引脚的结构。
2.根据权利要求1所述的一种电子元器件平面凸点式超薄封装基板,其特征在于引脚(2)和基岛(1)二者的正面或/和背面设有金属层(4),基岛(1)上的金属层(4)设置在单元基岛的部分凸点或所有凸点上。
3.根据权利要求1所述的一种电子元器件平面凸点式超薄封装基板,其特征在于引脚(2)的正、背两面和基岛(1)的背面设有金属层(4)。
4.根据权利要求2所述的一种电子元器件平面凸点式超薄封装基板,其特征在于引脚(2)和基岛(1)二者的正面或/和背面设有活化物质层(5),在活化物质层(5)上设有金属层(4)。
5.根据权利要求3所述的一种电子元器件平面凸点式超薄封装基板,其特征在于引脚(2)的正、背两面和基岛(1)的背面设有活化物质层(5),在活化物质层(5)上设有金属层(4)。
6.一种电子元器件平面凸点式超薄封装基板的制作方法,其特征在于该制作方法包含以下步骤:
步骤一、取一片金属基板,
步骤二、在金属基板的正、背两面各自覆上掩膜层,
步骤三、将金属基板正面的部分掩膜去除掉,露出在金属基板上准备进行半蚀刻的区域,
步骤四、对上道工序中去除掩膜层的区域进行半蚀刻,在金属基板上形成凹陷的基岛和半蚀刻区,同时相对形成凸点状的引脚,
步骤五、去除金属基板上余下的掩膜层,制成平面凸点式超薄封装基板。
7.根据权利要求6所述的一种电子元器件平面凸点式超薄封装基板,其特征在于该制作方法还包含以下步骤:
步骤六、再次使金属基板的正、背面以及凸点的表面都被覆上掩膜层,
步骤七、去除金属基板正面或/和背面的部分掩膜层,用以露出后续需进行镀金属层的区域,
步骤八、对上道工序中去除掩膜层的区域镀上金属层,
步骤九、去除金属基板上余下的掩膜层。
8.根据权利要求7所述的一种电子元器件平面凸点式超薄封装基板的制作方法,其特征在于在镀上金属层之前,先镀上活化物质层。
CNB2006100399197A 2006-04-12 2006-04-12 电子元器件平面凸点式超薄封装基板及其制作方法 Active CN100392852C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100399197A CN100392852C (zh) 2006-04-12 2006-04-12 电子元器件平面凸点式超薄封装基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100399197A CN100392852C (zh) 2006-04-12 2006-04-12 电子元器件平面凸点式超薄封装基板及其制作方法

Publications (2)

Publication Number Publication Date
CN1862800A CN1862800A (zh) 2006-11-15
CN100392852C true CN100392852C (zh) 2008-06-04

Family

ID=37390178

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100399197A Active CN100392852C (zh) 2006-04-12 2006-04-12 电子元器件平面凸点式超薄封装基板及其制作方法

Country Status (1)

Country Link
CN (1) CN100392852C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100392851C (zh) * 2006-04-12 2008-06-04 江苏长电科技股份有限公司 半导体元器件平面凸点式超薄封装基板及其制作方法
CN103646936B (zh) * 2013-12-05 2016-06-01 江苏长电科技股份有限公司 二次先镀后蚀金属框减法埋芯片倒装平脚结构及工艺方法
CN103646939B (zh) * 2013-12-05 2016-02-24 江苏长电科技股份有限公司 二次先镀后蚀金属框减法埋芯片正装凸点结构及工艺方法
CN103646929B (zh) * 2013-12-05 2016-06-01 江苏长电科技股份有限公司 一次先镀后蚀金属框减法埋芯片正装平脚结构及工艺方法
CN103646935B (zh) * 2013-12-05 2016-06-01 江苏长电科技股份有限公司 二次先镀后蚀金属框减法埋芯片倒装凸点结构及工艺方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4257061A (en) * 1977-10-17 1981-03-17 John Fluke Mfg. Co., Inc. Thermally isolated monolithic semiconductor die
CN1210363A (zh) * 1997-08-28 1999-03-10 华通电脑股份有限公司 卷带自动焊接球阵式集成电路封装方法
CN1276090A (zh) * 1997-10-30 2000-12-06 株式会社日产制作所 半导体装置及其制造方法
CN1353457A (zh) * 2000-11-02 2002-06-12 讯利电业股份有限公司 金属基座复合元件
US20030122243A1 (en) * 2001-12-31 2003-07-03 Jin-Yuan Lee Integrated chip package structure using organic substrate and method of manufacturing the same
CN1488169A (zh) * 2000-11-29 2004-04-07 半导体模块的中间载体、用它制造的半导体模块及制造方法
CN1862799A (zh) * 2006-04-12 2006-11-15 江苏长电科技股份有限公司 半导体元器件平面凸点式超薄封装基板及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4257061A (en) * 1977-10-17 1981-03-17 John Fluke Mfg. Co., Inc. Thermally isolated monolithic semiconductor die
CN1210363A (zh) * 1997-08-28 1999-03-10 华通电脑股份有限公司 卷带自动焊接球阵式集成电路封装方法
CN1276090A (zh) * 1997-10-30 2000-12-06 株式会社日产制作所 半导体装置及其制造方法
CN1353457A (zh) * 2000-11-02 2002-06-12 讯利电业股份有限公司 金属基座复合元件
CN1488169A (zh) * 2000-11-29 2004-04-07 半导体模块的中间载体、用它制造的半导体模块及制造方法
US20030122243A1 (en) * 2001-12-31 2003-07-03 Jin-Yuan Lee Integrated chip package structure using organic substrate and method of manufacturing the same
CN1862799A (zh) * 2006-04-12 2006-11-15 江苏长电科技股份有限公司 半导体元器件平面凸点式超薄封装基板及其制作方法

Also Published As

Publication number Publication date
CN1862800A (zh) 2006-11-15

Similar Documents

Publication Publication Date Title
CN103824836B (zh) 半导体承载元件及半导体封装件
CN100392852C (zh) 电子元器件平面凸点式超薄封装基板及其制作方法
CN101540309A (zh) 半导体封装及其制作方法
CN101443906A (zh) 具有夹在杯状引线框和具台面和谷的引线框之间的管芯的半导体封装
TW200802774A (en) Semiconductor die packages using thin dies and metal substrates
US20170352645A1 (en) Thermal pads between stacked semiconductor dies and associated systems and methods
TW201125094A (en) Leadframe structure, advanced quad flat no lead package structure using the same, and manufacturing methods thereof
TW200515568A (en) Circuit barrier structure of semiconductor package substrate and method for fabricating the same
CN102386105A (zh) 四边扁平无接脚封装方法及其制成的结构
TW201115655A (en) Method of forming package structure
CN112420641A (zh) 一种功率元件封装结构及其制备方法
CN102569242A (zh) 整合屏蔽膜的半导体封装件及其制造方法
JP2010123592A5 (zh)
US20190006219A1 (en) Method of packaging chip and chip package structure
CN105990269A (zh) 一种指纹识别芯片封装结构及其封装方法
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
CN111508899A (zh) 一种半导体封装的制备方法
CN100392851C (zh) 半导体元器件平面凸点式超薄封装基板及其制作方法
CN106068060B (zh) 具有支撑图案的印刷电路板及其制造方法
CN106611757A (zh) 具有柔性互连件的半导体装置及其制造方法
JP6761738B2 (ja) リードフレーム及びその製造方法、電子部品装置の製造方法
CN201838582U (zh) 集成电路或分立器件金属脚上大下小引线框结构
TW200524484A (en) Hybrid integrated circuit device and manufacturing method thereof
JP2004356138A (ja) 配線基板の積層構造
TWI260065B (en) Substrate and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CHANGJIANG ELECTRONICS TECHNOLOGY (CHUZHOU) CO., L

Free format text: FORMER OWNER: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY CO., LTD.

Effective date: 20140219

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 214431 WUXI, JIANGSU PROVINCE TO: 239000 CHUZHOU, ANHUI PROVINCE

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20140219

Address after: 239000 Century Avenue, Anhui, Chuzhou, No. 999

Patentee after: Changjiang Electronics Technology (Chuzhou) Co., Ltd.

Address before: 214431 Binjiang Middle Road, Jiangsu, China, No. 275, No.

Patentee before: Jiangsu Changjiang Electronics Technology Co., Ltd.