CN105990269A - 一种指纹识别芯片封装结构及其封装方法 - Google Patents

一种指纹识别芯片封装结构及其封装方法 Download PDF

Info

Publication number
CN105990269A
CN105990269A CN201510099073.5A CN201510099073A CN105990269A CN 105990269 A CN105990269 A CN 105990269A CN 201510099073 A CN201510099073 A CN 201510099073A CN 105990269 A CN105990269 A CN 105990269A
Authority
CN
China
Prior art keywords
chip
substrate
electrode
groove
hollow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510099073.5A
Other languages
English (en)
Other versions
CN105990269B (zh
Inventor
吴勇军
曹凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Mingyang Xinrui Semiconductor Co.,Ltd.
Original Assignee
吴勇军
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 吴勇军 filed Critical 吴勇军
Priority to CN201510099073.5A priority Critical patent/CN105990269B/zh
Publication of CN105990269A publication Critical patent/CN105990269A/zh
Application granted granted Critical
Publication of CN105990269B publication Critical patent/CN105990269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

本发明公开了一种指纹识别芯片封装结构，包括：基板，所述基板上设置有凹槽或贯穿所述基板的镂空部；用于指纹识别的芯片，嵌设于所述凹槽或镂空部中。将芯片嵌设于基板上加工的凹槽或镂空部中，可以有效的降低封装厚度，由于芯片的上表面基本上与基板上表面平齐，因此电极之间的连接布线工艺就非常简单了，因此可以很好的解决现有技术中存在的问题。

Description

一种指纹识别芯片封装结构及其封装方法
技术领域
本发明涉及一种芯片封装结构，具体涉及一种指纹识别芯片的封装结构及其封装方法。
背景技术
近年来，随着社会的进步和技术的发展，手机钱包、移动银行、网络购物等电子商务业务在智能移动设备上的应用日趋广泛。个人身份识别以及个人信息安全的重要性逐步受到人们的关注。公众对于集成的电子元器件性能以及网络信息安全的要求也越来越高。指纹识别作为生物特征识别技术的一种，以其在安全性和方便性方面的显著优点越来越广泛的应用。
尤其是对于移动终端，例如手机、笔记本电脑、平板的电脑、数码相机等，对于信息安全性的需求更为突出。如何使得指纹识别传感器封装结构应在移动电子设备，如智能手机等，且所感应到的影像更加清晰及提高指纹识别的效率为业界持续研究的课题。
现有比较流行的指纹识别芯片封装结构如图1所示，先在芯片上100做沟槽处理，通过线路转移电极焊盘101到沟槽内，将芯片100贴装在基板200，通过引线300键合将沟槽内的焊盘101与基板上焊盘201连接。现有的指纹识别芯片封装工艺复杂，并且难度比较大(特别是沟槽腐蚀工艺，封胶工艺的溢胶控制)，对芯片设计要求高，良率不高，整体封装厚度也难以降低。
发明内容
为解决上述问题，本发明的目的在于提供一种结构简单、制造难度低、提高良品率且可降低封装厚度的指纹识别芯片封装结构及其封装方法。
为达到上述目的，本发明的技术方案是：
一种指纹识别芯片封装结构，包括：
基板，所述基板上设置有凹槽或贯穿所述基板的镂空部；
至少一个用于指纹识别的芯片，嵌设于所述凹槽或镂空部中。
将芯片嵌设于基板上加工的凹槽或镂空部中，可以有效的降低封装厚度，由于芯片的上表面基本上与基板上表面平齐，因此电极之间的连接布线工艺就非常简单了，因此可以很好的解决现有技术中存在的问题。
优选的，所述凹槽或镂空部与所述芯片之间的间隙中设有填充物。
进一步的，所述芯片的上表面设置有芯片电极，所述基板上设置有基板电极，所述芯片电极与所述基板电极之间通过导电线路连接。
进一步的，所述芯片上面设置有至少一层保护层。
优选的，所述芯片的底面还设置有绝缘介质层。
优选的，所述凹槽或镂空部中单列平行排列嵌设有至少两个芯片，相邻芯片之间留有便于切割的间隙，每个芯片的两个芯片电极及其对应的基板电极分别成对的分设于芯片排列轴线的两侧，或者，优选的，所述凹槽或镂空部中按田字形嵌设4块芯片，相邻芯片之间留有便于切割的间隙，每个芯片的两个芯片电极及其对应的基板电极分别成对的分设于所述田字形的四个角部。
进一步的，所述基板包括电极板和设置于所述电极板下面的载板，所述电极板上设置所述的凹槽或贯穿所述电极板的镂空部，所述别芯片嵌设于所述凹槽或镂空部中。
进一步的，所述芯片的厚度为20到300um。
本发明还提供一种指纹识别芯片封装方法，包括以下步骤：
第一步，制备基板，并在所述基板上加工基板电极及容纳用于指纹识别的芯片的凹槽或贯穿的镂空部；
第二步，将用于指纹识别的芯片嵌设于所述凹槽或贯穿的镂空部中；
第三步，通过溅射腐蚀、化学沉积、印刷或者喷涂的方式制作导电线路将芯片上的芯片电极与基板电极连接。
进一步的，所述第一步包括分别制作电极板和载板，所述电极板上设置所述的凹槽或贯穿所述电极板的镂空部；然后将电极板可拆卸的固定在所述载板上；所述第二步，将用于指纹识别的芯片嵌设于所述凹槽或贯穿的镂空部中；
所述第三步，通过溅射腐蚀、化学沉积、印刷或者喷涂的方式制作导电线路将芯片上的芯片电极与基板电极连接；然后第四步，保留或去除载板；
优选的，所述芯片的厚度减薄到20到300um，所述凹槽或贯穿的镂空部的深度大于或大致相当于所述芯片的厚度。
进一步的，所述第二步包括以下步骤，先在凹槽底部铺设绝缘保护层，然后将芯片嵌设于凹槽中，最后在芯片与基板之间的间隙填充填充物；所述绝缘保护层优选聚亚酰乙胺、环氧树脂或苯丙环丁烯材料，优选通过涂胶曝光显影方式、印刷以及喷涂的方式实现；所述填充物优选采用喷胶或印刷工艺。
进一步的，在所述第三步的最后，在芯片上面设置有至少一层保护层，优选的，在第二步中，在所述凹槽或镂空部中单列平行排列嵌设有至少两个芯片，相邻芯片之间留有便于切割的间隙，每个芯片的两个芯片电极及其对应的基板电极分别成对的加工设于芯片排列轴线的两侧，或者，优选的，在所述凹槽或镂空部中按田字形嵌设4块芯片，相邻芯片之间留有便于切割的间隙，每个芯片的两个芯片电极及其对应的基板电极分别成对的加工设于所述田字形的四个角部。
附图说明
图1是现有技术中指纹识别芯片封装结构示意图；
图2是本发明的封装结构示意图；
图3-图6是本发明的封装方法过程示意图；
图7是本发明中另一种封装结构示意图；
图8是本发明中利用载板封装的封装结构示意图；
图9-图13是利用载板封装的封装方法过程示意图；
图14是本发明中利用载板封装的另一种封装结构示意图；
图15是多颗结合在一起的指纹芯片整体封装示意图；
图16是多颗结合在一起的指纹芯片的另一种整体封装示意图。图中数字和字母所表示的相应部件名称：
基板100；芯片300；绝缘介质层200；填充物400；导电线路500；芯片电极301；基板电极101；绝缘保护层600；保护层700；保护涂层800；载板110
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明的一种实施例，如图2所示，一种指纹识别芯片封装结构，包括：
基板100，所述基板100上设置有凹槽；
一个用于指纹识别的芯片300，嵌设于所述凹槽。
将芯片300嵌设于基板100上加工的凹槽中，可以有效的降低封装厚度，由于芯片300的上表面基本上与基板100上表面平齐，因此电极之间的连接布线工艺就非常简单了，因此可以很好的解决现有技术中存在的问题。
一般而言，为了便于安装及防治安装时损坏芯片300，凹槽的尺寸要大于芯片300的尺寸，那么芯片300安装到位后，芯片300与凹槽的侧壁之间会形成间隙，为了美观及更加牢固的连接，所述凹槽与所述芯片300之间的间隙中设有填充物400。填充物可以是各种粘合剂，如树脂、胶水或高分子材料，以及其它可以采用的原料，可以选用注入或印刷的方式实现。
为了克服现有技术中电极之间布线工艺复杂的问题，所述芯片300的上表面设置有芯片电极301，所述基板100上设置有基板电极101，所述芯片电极301与所述基板电极101之间通过导电线路500连接。可以采用常规的溅射腐蚀、化学沉积、印刷或者喷涂的方式制作，由于所有电极几乎在一个平面上，因此工艺非常简单，方便快捷，成品率高。
为了保护芯片300，在需要的时候，可以根据需要在所述芯片上面设置有至少一层保护层。在图2的示例中，采用贴装玻璃或陶瓷保护层700，以及在芯片300表面制作一层保护涂层800，二者既可以同时采用，也可以仅采用其中之一，或其它类似形式。为了保证使用效果及使用寿命，可优选该保护层莫氏硬度大于7H，介电常数要大于6。
为了确保电气性能，在需要的时候，可在所述芯片300的底面设置绝缘介质层200。根据需要，可在导电线路500上设置绝缘保护层600，以保护导电线路。
在实际应用中，为了提高效率和产能，可以提高所述凹槽或镂空部的尺寸，并在其中单列平行排列嵌设有至少两个芯片300，相邻芯片之间留有便于切割的间隙，每个芯片的两个芯片电极及其对应的基板电极分别成对的分设于芯片排列轴线的两侧，如图15所示，图15中，单列平行排列了3块芯片300(Die1、Die、Die3)，每块芯片300的两个芯片电极301，分列芯片300排列轴线的上下两侧，与其对应的两个基板电极101位于与其距离最短的基板表面上，对应电极之间用导电线路500连接。制备完成后，可以将上述组件切割成三个独立的产品，提高生产效率和产能。
另一种排列方法如下，在所述凹槽或镂空部中按田字形嵌设4块芯片300，如图16所示，相邻芯片之间留有便于切割的间隙，基于这种排列的限制，电极的排布需要像图16所示排布，即每个芯片的两个芯片电极及其对应的基板电极分别成对的分设于所述田字形的四个角部。
在另外一种实施方式中，为了便于加工基板，提高基板各部件加工精度及提高良品率，将所述基板分为电极板和设置于所述电极板下面的载板，电极板和载板分别加工，所述电极板上设置所述的凹槽或贯穿所述电极板的镂空部，所述别芯片嵌设于所述凹槽或镂空部中。
进一步的，所述芯片的厚度为20到300um。
本发明还提供一种指纹识别芯片封装方法，包括以下步骤：
第一步，制备基板，并在所述基板100上加工基板电极101及容纳用于指纹识别的芯片的凹槽或贯穿的镂空部；如图3所示。
第二步，将用于指纹识别的芯片嵌设于所述凹槽或贯穿的镂空部中；如图4所示的一种实施方式，先在凹槽地面设置绝缘介质层200，然后将芯片300放置如凹槽中；芯片300已加工好芯片电极301。然后如图5所示，在芯片与基板之间的间隙填充填充物400；所述绝缘介质层和绝缘保护层(下个步骤中提及)优选聚亚酰乙胺、环氧树脂或苯丙环丁烯材料，优选通过涂胶曝光显影方式、印刷以及喷涂的方式实现；所述填充物优选采用喷胶或印刷工艺。
第三步，通过溅射腐蚀、化学沉积、印刷或者喷涂的方式制作导电线路500将芯片300上的芯片电极301与基板电极101连接。图6所示，然后可以根据需要在导电线路500上制备一层绝缘保护层600。在实际生产中，根据需要，为了保护芯片300，在需要的时候，可以根据需要在所述芯片上面设置有至少一层保护层。在图7和图8的示例中，采用贴装玻璃或陶瓷保护层700，以及在芯片300表面制作一层保护涂层800，二者既可以同时采用，也可以仅采用其中之一，或其它类似形式。为了保证使用效果及使用寿命，可优选该保护层莫氏硬度大于7H，介电常数要大于6。
在另外一些实施例中，所述第一步包括分别制作电极板和载板，所述电极板上设置所述的凹槽或贯穿所述电极板的镂空部；然后将电极板可拆卸的固定在所述载板上；所述第二步，将用于指纹识别的芯片嵌设于所述凹槽或贯穿的镂空部中；如图9所示，先制作载板110，然后如图10所示，将制作好镂空和基板电极101的基板100放置于所述载板110上，然后如图11所示将芯片300放置在镂空中，下一步如图12所示，在芯片与基板之间的间隙填充填充物400；然后如图13、图14所示，通过溅射腐蚀、化学沉积、印刷或者喷涂的方式制作导电线路500将芯片300上的芯片电极301与基板电极101连接。然后可以根据需要在导电线路500上制备一层绝缘保护层600。在实际生产中，根据需要，为了保护芯片300，在需要的时候，可以根据需要在所述芯片上面设置有至少一层保护层。图示中在芯片300表面制作一层保护涂层800，为了保证使用效果及使用寿命，可优选该保护层莫氏硬度大于7H，介电常数要大于6。最后，保留或去除载板110，如图14所示。
优选的，所述芯片的厚度减薄到20到300um，所述凹槽或贯穿的镂空部的深度大于或大致相当于所述芯片的厚度。
进一步的，在所述第三步的最后，在芯片上面设置有至少一层保护层，优选的，在第二步中，在所述凹槽或镂空部中单列平行排列嵌设有至少两个芯片，相邻芯片之间留有便于切割的间隙，每个芯片的两个芯片电极及其对应的基板电极分别成对的加工设于芯片排列轴线的两侧，或者，优选的，在所述凹槽或镂空部中按田字形嵌设4块芯片，相邻芯片之间留有便于切割的间隙，每个芯片的两个芯片电极及其对应的基板电极分别成对的加工设于所述田字形的四个角部。
以上所述的仅是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (10)

1.一种指纹识别芯片封装结构，其特征在于，包括：
基板，所述基板上设置有凹槽或贯穿所述基板的镂空部；
至少一个用于指纹识别的芯片，嵌设于所述凹槽或镂空部中。
2.根据权利要求1所述的指纹识别芯片封装结构，其特征在于，所述凹槽或镂空部与所述芯片之间的间隙中设有填充物。
3.根据权利要求2所述的指纹识别芯片封装结构，其特征在于，所述芯片的上表面设置有芯片电极，所述基板上设置有基板电极，所述芯片电极与所述基板电极之间通过导电线路连接。
4.根据权利要求3所述的指纹识别芯片封装结构，其特征在于，所述芯片上面设置有至少一层保护层，优选的，所述芯片的底面还设置有绝缘介质层，优选的，所述凹槽或镂空部中单列平行排列嵌设有至少两个芯片，相邻芯片之间留有便于切割的间隙，每个芯片的两个芯片电极及其对应的基板电极分别成对的分设于芯片排列轴线的两侧，或者，优选的，所述凹槽或镂空部中按田字形嵌设4块芯片，相邻芯片之间留有便于切割的间隙，每个芯片的两个芯片电极及其对应的基板电极分别成对的分设于所述田字形的四个角部。
5.根据权利要求1到4任一所述的指纹识别芯片封装结构，其特征在于，所述基板包括电极板和设置于所述电极板下面的载板，所述电极板上设置所述的凹槽或贯穿所述电极板的镂空部，所述别芯片嵌设于所述凹槽或镂空部中。
6.根据权利要求4所述的指纹识别芯片封装结构，其特征在于，所述芯片的厚度为20到300um。
7.一种指纹识别芯片封装方法，其特征在于，包括以下步骤：
第一步，制备基板，并在所述基板上加工基板电极及容纳用于指纹识别的芯片的凹槽或贯穿的镂空部；
第二步，将用于指纹识别的芯片嵌设于所述凹槽或贯穿的镂空部中；
第三步，通过溅射腐蚀、化学沉积、印刷或者喷涂的方式制作导电线路将芯片上的芯片电极与基板电极连接。
8.根据权利要求7所述的指纹识别芯片封装方法，其特征在于，所述第一步包括分别制作电极板和载板，所述电极板上设置所述的凹槽或贯穿所述电极板的镂空部；然后将电极板可拆卸的固定在所述载板上；所述第二步，将用于指纹识别的芯片嵌设于所述凹槽或贯穿的镂空部中；所述第三步，通过溅射腐蚀、化学沉积、印刷或者喷涂的方式制作导电线路将芯片上的芯片电极与基板电极连接；然后第四步，保留或去除载板；优选的，所述芯片的厚度减薄到20到300um，所述凹槽或贯穿的镂空部的深度大于或大致相当于所述芯片的厚度。
9.根据权利要求7或8所述的指纹识别芯片封装方法，其特征在于，所述第二步包括以下步骤，先在凹槽底部铺设绝缘保护层，然后将芯片嵌设于凹槽中，最后在芯片与基板之间的间隙填充填充物；所述绝缘保护层优选聚亚酰乙胺、环氧树脂或苯丙环丁烯材料，优选通过涂胶曝光显影方式、印刷以及喷涂的方式实现；所述填充物优选采用喷胶或印刷工艺。
10.根据权利要求7或8所述的指纹识别芯片封装方法，其特征在于，在所述第三步的最后，在芯片上面设置有至少一层保护层，优选的，在第二步中，在所述凹槽或镂空部中单列平行排列嵌设有至少两个芯片，相邻芯片之间留有便于切割的间隙，每个芯片的两个芯片电极及其对应的基板电极分别成对的加工设于芯片排列轴线的两侧，或者，优选的，在所述凹槽或镂空部中按田字形嵌设4块芯片，相邻芯片之间留有便于切割的间隙，每个芯片的两个芯片电极及其对应的基板电极分别成对的加工设于所述田字形的四个角部。
CN201510099073.5A 2015-03-06 2015-03-06 一种指纹识别芯片封装结构及其封装方法 Active CN105990269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510099073.5A CN105990269B (zh) 2015-03-06 2015-03-06 一种指纹识别芯片封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510099073.5A CN105990269B (zh) 2015-03-06 2015-03-06 一种指纹识别芯片封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN105990269A true CN105990269A (zh) 2016-10-05
CN105990269B CN105990269B (zh) 2019-03-05

Family

ID=57039773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510099073.5A Active CN105990269B (zh) 2015-03-06 2015-03-06 一种指纹识别芯片封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN105990269B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876356A (zh) * 2017-03-09 2017-06-20 华天科技（昆山）电子有限公司 芯片嵌入硅基式扇出型封装结构及其制作方法
WO2018082087A1 (zh) * 2016-11-07 2018-05-11 深圳市汇顶科技股份有限公司 指纹识别模组及指纹识别芯片封装结构
CN109075141A (zh) * 2018-07-26 2018-12-21 深圳市汇顶科技股份有限公司 芯片封装结构、方法和终端设备
CN116425111A (zh) * 2023-06-13 2023-07-14 苏州科阳半导体有限公司 一种传感器芯片的封装方法和封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226947A (zh) * 2007-01-15 2008-07-23 南茂科技股份有限公司 指纹辨识器的薄膜封装构造
US8050467B2 (en) * 2007-09-19 2011-11-01 Chipbond Technology Corporation Package, packaging method and substrate thereof for sliding type thin fingerprint sensor
US20130069252A1 (en) * 2011-09-15 2013-03-21 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Semiconductor Die with Active Region Responsive to External Stimulus
CN103886299A (zh) * 2014-03-27 2014-06-25 成都费恩格尔微电子技术有限公司 一种电容式指纹传感器的封装结构
CN104303287A (zh) * 2012-05-15 2015-01-21 韩国科泰高科株式会社 指纹传感器封装件及其制造方法
CN204167290U (zh) * 2014-09-15 2015-02-18 江苏长电科技股份有限公司 指纹识别传感器封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226947A (zh) * 2007-01-15 2008-07-23 南茂科技股份有限公司 指纹辨识器的薄膜封装构造
US8050467B2 (en) * 2007-09-19 2011-11-01 Chipbond Technology Corporation Package, packaging method and substrate thereof for sliding type thin fingerprint sensor
US20130069252A1 (en) * 2011-09-15 2013-03-21 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Semiconductor Die with Active Region Responsive to External Stimulus
CN104303287A (zh) * 2012-05-15 2015-01-21 韩国科泰高科株式会社 指纹传感器封装件及其制造方法
CN103886299A (zh) * 2014-03-27 2014-06-25 成都费恩格尔微电子技术有限公司 一种电容式指纹传感器的封装结构
CN204167290U (zh) * 2014-09-15 2015-02-18 江苏长电科技股份有限公司 指纹识别传感器封装结构

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018082087A1 (zh) * 2016-11-07 2018-05-11 深圳市汇顶科技股份有限公司 指纹识别模组及指纹识别芯片封装结构
CN108701208A (zh) * 2016-11-07 2018-10-23 深圳市汇顶科技股份有限公司 指纹识别模组及指纹识别芯片封装结构
US10810400B2 (en) 2016-11-07 2020-10-20 Shenzhen GOODIX Technology Co., Ltd. Fingerprint identification module and package structure of fingerprint identification chip
CN106876356A (zh) * 2017-03-09 2017-06-20 华天科技（昆山）电子有限公司 芯片嵌入硅基式扇出型封装结构及其制作方法
CN106876356B (zh) * 2017-03-09 2020-04-17 华天科技（昆山）电子有限公司 芯片嵌入硅基式扇出型封装结构及其制作方法
CN109075141A (zh) * 2018-07-26 2018-12-21 深圳市汇顶科技股份有限公司 芯片封装结构、方法和终端设备
WO2020019263A1 (zh) * 2018-07-26 2020-01-30 深圳市汇顶科技股份有限公司 芯片封装结构、方法和终端设备
CN109075141B (zh) * 2018-07-26 2020-02-07 深圳市汇顶科技股份有限公司 芯片封装结构、方法和终端设备
CN116425111A (zh) * 2023-06-13 2023-07-14 苏州科阳半导体有限公司 一种传感器芯片的封装方法和封装结构
CN116425111B (zh) * 2023-06-13 2023-09-08 苏州科阳半导体有限公司 一种传感器芯片的封装方法和封装结构

Also Published As

Publication number Publication date
CN105990269B (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
US10685275B2 (en) Method for fabricating a smart card device
CN103688353B (zh) 微电子器件、层叠管芯封装及包含层叠管芯封装的计算系统、制造层叠管芯封装中的多通道通信路径的方法以及实现层叠管芯封装的部件之间的电通信的方法
CN103886299A (zh) 一种电容式指纹传感器的封装结构
CN105990269A (zh) 一种指纹识别芯片封装结构及其封装方法
CN206757681U (zh) 双界面智能卡
CN103681458A (zh) 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法
CN104576562A (zh) 指纹识别芯片封装结构
CN107481980A (zh) 一种薄型指纹芯片封装方法及封装结构
CN100585850C (zh) 具晶粒三维堆叠结构的影像感测模块
CN106991466A (zh) 双界面智能卡及其制造方法
KR20210087944A (ko) 칩 카드용 전자 모듈
CN203799391U (zh) 一种电容式指纹传感器的封装结构
CN206236120U (zh) 一种指纹识别模组
CN102446868A (zh) 一种新型双界面智能卡模块及其实现方式
CN100392852C (zh) 电子元器件平面凸点式超薄封装基板及其制作方法
CN205177812U (zh) 侧壁及背面带有绝缘保护的芯片封装结构
US20200105736A1 (en) 3D Stacked and Encapsulated LED Display Screen Module and Its Encapsulation Method
CN206259344U (zh) 指纹识别芯片封装结构
US9224695B2 (en) Chip arrangement and a method for manufacturing a chip arrangement
EP2791873B1 (en) Method for manufacturing smart cards
CN205211727U (zh) 一种指纹识别多芯片封装结构
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
CN104134634B (zh) 芯片装置、芯片卡装置和用于制造芯片装置的方法
CN203521394U (zh) 芯片封装结构
JP2003531033A (ja) モジュールカード及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210202

Address after: 518100 201, building 4, the second industrial zone of South Ring Road, Shangxing community, Xinqiao street, Bao'an District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Mingyang Xinrui Semiconductor Co.,Ltd.

Address before: No.06010, group 6, South Gate, sanbanqiao village, Jiashan Town, Shimen County, Changde City, Hunan Province

Patentee before: Wu Yongjun