JP2003531033A - モジュールカード及びその製造方法 - Google Patents

モジュールカード及びその製造方法

Info

Publication number
JP2003531033A
JP2003531033A JP2001577598A JP2001577598A JP2003531033A JP 2003531033 A JP2003531033 A JP 2003531033A JP 2001577598 A JP2001577598 A JP 2001577598A JP 2001577598 A JP2001577598 A JP 2001577598A JP 2003531033 A JP2003531033 A JP 2003531033A
Authority
JP
Japan
Prior art keywords
module card
substrate
manufacturing
chip
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001577598A
Other languages
English (en)
Inventor
リュー ジョー
チュー シューウエン
フェン クオフェン
チェン ウェンチュアン
ホー モンナン
チュー ヤンシェン
チェン アリス
イェー ナイファ
Original Assignee
▲セン▼▲カイ▼科技股▲フン▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=4578347&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2003531033(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by ▲セン▼▲カイ▼科技股▲フン▼有限公司 filed Critical ▲セン▼▲カイ▼科技股▲フン▼有限公司
Publication of JP2003531033A publication Critical patent/JP2003531033A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 モジュールカード及びその製造方法を提供する。 【解決手段】 本発明は一種のモジュールカード及びその製造方法とされ、ゴールドフィンガーを具えた基板の表面にチップを植え込み、該チップを電気的に該ゴールドフィンガーに連接し、さらにチップ上に封止樹脂層を形成し、以て該モジュールカードを形成する。

Description

【発明の詳細な説明】
【０００１】 本発明は一種のモジュールカード及びその製造方法に係り、特にゴールドフィ
ンガーを具えた回路基板上のパッケージチップのモジュールカード及びその製造
方法に関する。
【０００２】 モジュールカードの利用は相当に広く、情報、通信及び消費性電子製品の周辺
或いは部品として使用されている。
【０００３】 周知のモジュールカードの製造方法は一般に、まずチップをパッケージしてシ
ングルチップ集積回路となし、その後、さらに表面実装技術（ＳＭＴ）で、集積
回路をプリント基板上にはんだ付けし、チップはメモリ、例えばフラッシュメモ
リ（ｆｌａｓｈ）等の主動部品とされる。プリント基板にはゴールドフィンガー
がありコンピュータに保留されたスロットに挿入でき、このほか、コンデンサ、
インダクタ、抵抗等の従動部品がありうる。
【０００４】 図１は周知のモジュールカードの断面図であり、ゴールドフィンガー１５はコ
ンピュータの一つのスロットに挿入するのに用いられる。モジュールカード上に
は主動部品及び従動部品（図示せず）がある。主動部品は通常パッケージされて
集積回路１１とされ、集積回路１１内部にはチップ１２がパッケージされ、この
チップは一つのメモリチップ、例えばフラッシュメモリ（ｆｌａｓｈ ｍｅｍｏ
ｒｙ）とされうる。集積回路１１のピン１３は表面実装技術でモジュールカード
の基板１４上にはんだ付けされ、基板はソルダーポイント１７があり、ピン１３
と連接される。
【０００５】 周知の方法は以下の欠点があった。 一．チップをパッケージしさらに基板上にはんだ付けするが、ステップが複雑
で、この方法はパッケージ及び製造コストを増加させうる。 二．一般にモジュールカード上の集積回路は通常一つだけでなく、幾つかある
場合があり、このため、モジュールカードを製造する時には、ひとつずつ集積回
路を基板上にはんだ付けしなければならない。 三．表面実装技術（ＳＭＴ）で基板にはんだ付けするコストは高く、さらに一
回錫炉を経過しなければならず、ＳＭＴの設備コストが余分にかかった。 四．モジュールカードは単片製造され、バッチ製造でなく、ゆえに生産効率が
遅かった。
【０００６】 本発明の目的は、上述の従来の技術の欠点に基づき、チップを直接基板にはん
だ付けする（Ｃｈｉｐ ｏｎ ｂｏａｒｄ）技術を利用し、チップを直接基板上
にはんだ付けし、さらにチップと基板をパッケージし、表面実装のステップを省
略し、モジュールカードの製造コストを大幅に下げ、並びに本発明の製造方法を
透過して、モジュールカードの製造速度を加速し、生産能力を増加することにあ
る。
【０００７】 上述の目的を達成するため、本発明は一種のモジュールカードの製造方法を提
供し、それは、以下のステップを含む。 ゴールドフィンガーを具えた基板を提供する、 該基板の表面に一つのチップを埋め込み、電気的に該ゴールドフィンガーと連
接する、 チップ上に封止樹脂層を形成し、モジュールカードを形成する。
【０００８】 このようなモジュールカードの製造方法は、該基板の表面が第１表面と第２表
面を具え、該第１表面及び該第２表面上に複数のチップが植え込まれている。
【０００９】 このようなモジュールカードの製造方法は、該基板がさらに複数のパッケージ
エリアを具え、一回で複数のモジュールカードをパッケージする。
【００１０】 このようなモジュールカードの製造方法は、該封止樹脂層の材質がエポキシモ
ールド混合物（Ｅｐｏｘｙ Ｍｏｌｄ Ｃｏｍｐｏｕｎｄ）とされる。
【００１１】 このようなモジュールカードの製造方法は、該基板がプリント基板とされ、該
プリント基板はプラスチック基板とされる。
【００１２】 このほか、本発明はさらに一種のモジュールカードを提出し、それは、 基板と、 該基板の表面上に設けられたチップと、 該基板上に位置し、並びに該チップと電気的に連接するゴールドフィンガーと
、 該チップをパッケージし、該チップを保護する封止樹脂層と、 を具える。
【００１３】 このようなモジュールカードは、そのうち、該封止樹脂層の材質が、エポキシ
モールド混合物（Ｅｐｏｘｙ Ｍｏｌｄ Ｃｏｍｐｏｕｎｄ）とされる。
【００１４】 このようなモジュールカードは、そのうち該基板の表面が第１表面と第２表面
を具え、複数のチップをパッケージしている。
【００１５】 このようなモジュールカードは、そのうち該モジュールカードが両面モジュー
ルカードとされる。
【００１６】 このようなモジュールカードは、そのうち該基板がプリント基板とされ、該プ
リント基板がプラスチック基板とされる。
【００１７】 本発明は以下の図面及び詳細な説明により、さらに了解することができる。
【００１８】 図２は本発明のモジュールカードの断面図である。周知のものと異なるところ
は、チップ１２が直接プリント基板１４の上面にはんだ付けされ、チップ上にボ
ンィングパッド（ｂｏｎｄ ｐａｄ）が設けられ、ワイヤボンディング（ｗｉｒ
ｅ ｂｏｎｄｉｎｇ）の方式で、ボンディングワイヤ２２でプリント基板１４上
に連接され、さらに封止樹脂層２１によりチップ１２がパッケージされ、パッケ
ージの後に、即ちモジュールカードとされ、周知の技術に較べて表面実装の動作
が少なく、ゆえに製造速度が速く、製造コストを大幅に下げることができるとこ
ろである。
【００１９】 図３は本発明のバッチ製造の表示図である。プリント基板３１上に全部で１２
個のパッケージエリアがあり、各パッケージエリアが切断された後に、一つのモ
ジュールカードとされ、上図は側面図で、下図は平面図である。各二つの隣り合
うパッケージエリアは左右対称或いは上下対称であり、製造時には、封止樹脂層
２１を注入時に、隣り合う２列のパッケージエリアが一回の樹脂注入で完成し、
その後、さらに第１切断線３３、第２切断線３２、３４及び横切断線３５、３６
で切断すれば、１２片のモジュールカードが得られる。そのうち第１切断線３３
は隣り合う二つのゴールドフィンガー１５の中間に画定され、第２切断線３２、
３４は隣り合う二つのパッケージエリアの間に画定される。
【００２０】 図４は本発明の好ましい実施例の両面モジュールカードの断面図であり、図２
と比較すると、図４では、基板の第１表面４１（上面）及び第２表面４２（下面
）にそれぞれ少なくとも一つのチップ１２が植え込まれ、こうして十分に基板の
有限な空間を利用し、こうしてパッケージの集積度を高めている。
【００２１】 図５は本発明の好ましい実施例の両面モジュールカードバッチ製造表示図であ
る。図３と同様、図５も先ず比較的大きな基板を複数のパッケージエリアに分け
、パッケージ完成後に、さらに切断の動作を透過し、一回で複数のモジュールカ
ードを製造する。
【００２２】 本発明の特徴は、本発明のモジュールカードの製造方法は、ゴールドフィンガ
ーを具えた基板表面に一つのチップを植え込み、チップをゴールドフィンガーに
連接し、続いて、該チップ上に封止樹脂層を形成し、以てモジュールカードを形
成するということにある。
【００２３】 その製造の詳細は以下のステップを含む： （１）まず、プリント基板３１を提供する。該プリント基板３１は少なくとも
二つのパッケージエリアを具え、隣り合う二つのパッケージエリアは左右対称、
或いは上下対称とされ、且つ第１切断線３３を具え、各パッケージエリアにそれ
ぞれゴールドフィンガー１５がある。 （２）続いて、各パッケージエリアの相互に対称な位置にチップ１２を植え込
み（図２参照）、第１切断線３３に対して対称とする。 （３）チップ植え込み後、チップ上にそれぞれ封止樹脂層２１を形成し、最後
に該切断線を切断し、少なくとも２片のモジュールカードを形成する。
【００２４】 技術手段に関しては、隣り合う二つのパッケージエリアのゴールドフィンガー
は相互に連接可能で、且つ第１切断線３３を跨ぎ、切断時に、該ゴールドフィン
ガーの第１切断線３３の連接部分上より切り落とす。
【００２５】 該基板はさらにもう一つのパッケージエリアを有し得て、もう一つのパッケー
ジエリアと隣り合うパッケージエリアは第２切断線３４、３２を有する。チップ
は各パッケージエリアに同時に植え込まれ、且つ同時に各チップ上に封止樹脂層
が形成され、該封止樹脂層の材質はエポキシモールド混合物（Ｅｐｏｘｙ Ｍｏ
ｌｄ Ｃｏｍｐｏｕｎｄ）とされる。該プリント基板はプラスチック基板とされ
る。当然、集積度を増加するため、図４及び図５の両面モジュールカードを採用
可能である。
【００２６】 以上の図面及び説明から、以下の数点の結論が得られる。 一．本発明のモジュールカードの構造は直接チップをプリント基板上にパッケ
ージし、ゆえに表面実装の動作を省略でき、製造コストを下げることができ、生
産能力を加速できる。 二．バッチ製造の方式で、大量に生産能力を高めることができ、圧ゴールドフ
ィンガー及び封止樹脂層を形成する時隣り合う二つのパッケージエリアを一緒に
形成でき、ゆえに製造コストを節約でき、且つ製造速度を加速できる。 三．両面パッケージの技術を透過し、さらにモジュールカードの集積度を高め
て、基板の利用率を大幅に高めることができる。
【００２７】 総合すると、本発明は製造コストを下げることができ、製造速度を加速でき、
基板の集積度を高め、基板の利用率を大幅に高め、実用性と進歩性を具備し、且
つこのような方式と構造は今までになく、ゆえに特許出願するが、ただし、上述
の実施例は本発明の全てをカバーするわけではなく、ゆえに特許請求の範囲は別
に記載する。
【図面の簡単な説明】
【図１】 周知のモジュールカードの断面図である。
【図２】 本発明の好ましい実施例のモジュールカードの断面図である。
【図３】 本発明の好ましい実施例のバッチ製造表示図である。
【図４】 本発明の好ましい実施例の両面モジュールカード断面図である。
【図５】 本発明の好ましい実施例の両面モジュールカードバッチ製造表示図である。
【符号の説明】
１１ 集積回路 １２ チップ １３ ピン １４ プリント基板 １５ ゴールドフィンガー ２１ 封止樹脂層 ２２ ボンディングワイヤ ３１ プリント基板 ３２ 第２切断線 ３３ 第１切断線 ３４ 第２切断線 ３５ 横切断線 ３６ 横切断線 ４１ 第１表面 ４２ 第２表面
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ， ＹＵ，ＺＡ，ＺＷ (72)発明者 ヤンシェン チュー 台湾新竹▲シェン▼竹北市泰和路84号302 (72)発明者 アリス チェン 台湾新竹▲シェン▼竹北市泰和路84号302 (72)発明者 ナイファ イェー 台湾新竹▲シェン▼竹北市泰和路84号302 Ｆターム(参考） 2C005 MA18 MA19 NA23 NB37 PA06 RA08 5F061 AA01 BA04 CA21 FA02

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 モジュールカードの製造方法において、以下のステップ、即
    ち、 ゴールドフィンガーを具えた基板を提供し、 基板表面にチップを植え込み、電気的に該ゴールドフィンガーと連接し、 該チップ上に封止樹脂層を形成し、以て該モジュールカードを形成するステッ
    プを含むことを特徴とする、モジュールカードの製造方法。
  2. 【請求項２】 前記基板の表面が第１表面と第２表面を含み、該第１表面と
    該第２表面に複数のチップが植え込まれたことを特徴とする、請求項１に記載の
    モジュールカードの製造方法。
  3. 【請求項３】 前記基板がさらに複数のパッケージエリアを具え、一回で複
    数のモジュールカードをパッケージすることを特徴とする、請求項１に記載のモ
    ジュールカードの製造方法。
  4. 【請求項４】 前記封止樹脂層の材質がエポキシモールド混合物とされたこ
    とを特徴とする、請求項１に記載のモジュールカードの製造方法。
  5. 【請求項５】 前記基板がプリント基板とされ、該プリント基板がプラスチ
    ック基板とされたことを特徴とする、請求項１に記載のモジュールカードの製造
    方法。
  6. 【請求項６】 モジュールカードにおいて、該モジュールカードが、 基板と、 該基板の表面上に設けられたチップと、 該基板上に位置し、並びに該チップと電気的に連接するゴールドフィンガーと
    、 該チップをパッケージし、該チップを保護する封止樹脂層と、 を具えたことを特徴とする、モジュールカード。
  7. 【請求項７】 前記封止樹脂層の材質がエポキシモールド混合物とされたこ
    とを特徴とする、請求項６に記載のモジュールカード。
  8. 【請求項８】 前記基板の表面が第１表面と第２表面を具え、複数のチップ
    をパッケージしたことを特徴とする、請求項６に記載のモジュールカード。
  9. 【請求項９】 前記モジュールカードが両面モジュールカードとされたこと
    を特徴とする、請求項６に記載のモジュールカード。
  10. 【請求項１０】 前記基板がプリント基板とされ、該プリント基板がプラス
    チック基板とされたことを特徴とする、請求項６に記載のモジュールカード。
JP2001577598A 2000-04-04 2000-12-04 モジュールカード及びその製造方法 Pending JP2003531033A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN00106523.8 2000-04-04
CNB001065238A CN1211723C (zh) 2000-04-04 2000-04-04 计算机卡制作方法
PCT/CN2000/000529 WO2001080301A1 (fr) 2000-04-04 2000-12-04 Carte modulaire et son procede de fabrication

Publications (1)

Publication Number Publication Date
JP2003531033A true JP2003531033A (ja) 2003-10-21

Family

ID=4578347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001577598A Pending JP2003531033A (ja) 2000-04-04 2000-12-04 モジュールカード及びその製造方法

Country Status (8)

Country Link
US (1) US6565008B2 (ja)
JP (1) JP2003531033A (ja)
KR (1) KR20020021102A (ja)
CN (1) CN1211723C (ja)
AU (1) AU2498701A (ja)
DE (1) DE10084657B4 (ja)
GB (1) GB2366079A (ja)
WO (1) WO2001080301A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6854534B2 (en) 2002-01-22 2005-02-15 James I. Livingstone Two string drilling system using coil tubing
CN100336072C (zh) * 2004-06-16 2007-09-05 台湾典范半导体股份有限公司 记忆卡的构装方法及其结构
KR100574996B1 (ko) * 2004-11-25 2006-05-02 삼성전자주식회사 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드
GB2424496A (en) * 2005-03-23 2006-09-27 Giga Byte Tech Co Ltd Main board structure for supporting different types of CPU
JP2007206783A (ja) * 2006-01-31 2007-08-16 Disco Abrasive Syst Ltd メモリーカード成型装置及びメモリーカードの成型方法
CN100416827C (zh) * 2006-05-18 2008-09-03 威盛电子股份有限公司 封装元件
KR20100069969A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 휴대용 단말기의 메모리 실장 구조

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
IT1274573B (it) * 1995-05-25 1997-07-17 Sits Soc It Telecom Siemens Processo di fabbricazione di moduli circuitali ibridi includenti dispositivi elettronici in chip
US5940686A (en) * 1996-04-12 1999-08-17 Conexant Systems, Inc. Method for manufacturing multi-chip modules utilizing direct lead attach
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
DE19725445A1 (de) * 1997-06-16 1998-12-17 Siemens Ag Bauteilträger für Multi-Chip-Module
DE19728953A1 (de) * 1997-06-30 1999-01-07 Optosys Gmbh Berlin Verfahren und Anordnung zur Herstellung eines Multi-Chip Modules
DE19743365A1 (de) * 1997-09-30 1999-04-08 Siemens Ag Verfahren zur Herstellung eines Mehrebenen-Verdrahtungsträgers (Substrat), insbesondere für Multichipmodule
US6118669A (en) * 1998-02-13 2000-09-12 Intel Corporation Routing topology for identical connector point layouts on primary and secondary sides of a substrate
US6369444B1 (en) * 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
TW394469U (en) * 1998-12-24 2000-06-11 Foxconn Prec Components Co Ltd Memory bus module

Also Published As

Publication number Publication date
DE10084657B4 (de) 2007-08-09
US20030071129A1 (en) 2003-04-17
CN1316683A (zh) 2001-10-10
US6565008B2 (en) 2003-05-20
KR20020021102A (ko) 2002-03-18
WO2001080301A1 (fr) 2001-10-25
DE10084657T1 (de) 2002-06-06
GB2366079A (en) 2002-02-27
CN1211723C (zh) 2005-07-20
AU2498701A (en) 2001-10-30

Similar Documents

Publication Publication Date Title
US7112875B1 (en) Secure digital memory card using land grid array structure
US20020131251A1 (en) Semiconductor card and method of fabrication
US20070278701A1 (en) Semiconductor package and method for fabricating the same
KR100963471B1 (ko) 로직 및 메모리 집적 회로의 패키징 방법, 패키징된 집적회로 및 시스템
CN101496161A (zh) 具有单侧遮盖的封装系统模块
EP4024450A1 (en) Stacked chip package and terminal device
EP1168447A3 (en) Multi-layered semiconductor device and method
US7633763B1 (en) Double mold memory card and its manufacturing method
US7678610B2 (en) Semiconductor chip package and method of manufacture
JPH0394431A (ja) 半導体装置およびその製造方法
JP2003531033A (ja) モジュールカード及びその製造方法
CN105990269A (zh) 一种指纹识别芯片封装结构及其封装方法
US20060261456A1 (en) Micromodule, particularly for chip card
US20020105077A1 (en) Semiconductor package having changed substrate design using special wire bonding
CN101266958A (zh) 晶片封装结构
CN102509149A (zh) 一种新型双界面智能卡模块
CN208460760U (zh) 三维系统级封装结构
CN102013419A (zh) 一种微型射频模块封装用载带
CN103869329A (zh) 一种一体化卫星导航芯片及其制造方法
WO2008061450A1 (en) Card with interface contact and its manufacturing method
CN101226928B (zh) 堆栈式芯片封装结构及其制作方法
CN108461458A (zh) 表面贴装型封装结构及其制作方法
CN204361080U (zh) 电路系统及其芯片封装
JPH04340750A (ja) 半導体装置の製造方法
CN212136446U (zh) 一种WiFiSiP的键合装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050726

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060315

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060608

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060707