DE19728953A1 - Verfahren und Anordnung zur Herstellung eines Multi-Chip Modules - Google Patents

Verfahren und Anordnung zur Herstellung eines Multi-Chip Modules

Info

Publication number
DE19728953A1
DE19728953A1 DE1997128953 DE19728953A DE19728953A1 DE 19728953 A1 DE19728953 A1 DE 19728953A1 DE 1997128953 DE1997128953 DE 1997128953 DE 19728953 A DE19728953 A DE 19728953A DE 19728953 A1 DE19728953 A1 DE 19728953A1
Authority
DE
Germany
Prior art keywords
chips
circuit board
module
entry
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1997128953
Other languages
English (en)
Inventor
Dieter Dipl Ing Prietzsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SWISSBIT GERMANY GMBH, 12681 BERLIN, DE
Original Assignee
Optosys Berlin GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optosys Berlin GmbH filed Critical Optosys Berlin GmbH
Priority to DE1997128953 priority Critical patent/DE19728953A1/de
Publication of DE19728953A1 publication Critical patent/DE19728953A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Multi-Chip Modules sowie eine Anordnung zur Durchführung des Verfahrens. Dieses Multi-Chip Modul ist beispielsweise als Speichermodul für einen Perso­ nalcomputer, insbesondere für einen dynamischen RAM-Baustein in COB-Bauweise einsetzbar. Das Speicher­ modul ist gleichfalls bei Notebooks und Laptops einsetzbar.
Bei diesen Speichermodulen ist es allgemein bekannt, die als Nacktchips auf die Leiterplatte montierten Bau­ elemente in einem bestimmten Abstand zueinander anzuordnen und mit einer Abdeckung aus einem gefüllten Gießharz zu versehen. Durch die Entwicklung leistungsfähiger Module bestand zunächst die Aufgabe, die An­ zahl der Chips auf der zur Verfügung stehenden Fläche bei Einhaltung vorgegebener Bedingungen zu erhöhen. Durch das Gebrauchsmuster 295 13 488 ist ein Speichermodul für Personalcomputer bekannt geworden, wel­ ches eine größere Anzahl von Chips auf dem Modul bei Einhaltung der geforderten maximalen Höhe des Mo­ duls und der geforderten Planarität ermöglicht. Diese Aufgabe wird hierbei im wesentlichen dadurch gelöst, daß das Modul auf seiner Oberseite und auf seiner Unterseite mit Chips bestückt ist. Vorzugsweise erfolgt die Bestückung zeilenweise abwechselnd. Das heißt, daß beispielsweise der erste Chip in der Zeile auf der Ober­ seite des Boards aufgebracht ist, während der daneben angeordnete Chip auf der Unterseite des Chips angeord­ net ist. Das Board weist im Bondbereich eine Möglichkeit der Durchbondung auf. Damit erfolgt das Bonden des Chips auf der dem Chip jeweils gegenüberliegenden Seite.
Aus der Erhöhung der Speicherkapazität und der damit verbundenen Erhöhung der Anzahl der Chips auf dem Leiterplattenboard resultiert das Problem der Verringerung des Chipabstandes. Durch die DE 195 30 878 A1 wurde ein Verfahren zum Hermetisieren von COB-Aufbauten bekannt. Diese Lösung zeichnet sich im wesentli­ chen dadurch aus, daß in einem ersten Verfahrensschritt ein äußerer Ring in Form mindestens einer ersten Rau­ pe um das abzudeckende Bauelement so gelegt wird, daß das Hermetisierungsmittel die äußere Geometrie des Bauelementes und die Bonddrähte auf dem Leiterplattenboard fixiert und daß anschließend eine Vorhärtung der abgedeckten Bauelemente bei ca. 65°C erfolgt. Nach dem Vorhärten werden die Bonddrahtbrücken verfüllt. Danach erfolgt eine abschließende vollständige Hermetisierung des Bauelementes, bei der auch die Bonddraht­ brücken vollständig abgedeckt werden.
Zweck der Erfindung ist es, ein Speicher- Modul mit einer hohen Speicherkapazität effektiver herzustellen.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren dahingehend zu verändern, daß ein Multi-Chip Modul rationeller herstellbar ist. Eine Anordnung zur Durchführung des Verfahrens soll eine hohe Packungsdichte von Chips auf dem Leiterplattenboard absichern und sich durch eine hohe Zuverlässigkeit auszeichnen.
Diese Aufgabe wird bei dem Verfahren zur Herstellung eines Multi-Chip Modules erfindungsgemäß dadurch gelöst, daß die Chips auf dem Leiterplattenboard in einem Raster aufgebracht werden. Nach der Fixierung der Chips auf dem Leiterplattenboard wird anschließend das Bonden der Chips auf der Montageseite der Chips durchgeführt. Danach wird die Abdeckung der Chips nach folgenden Verfahrensschritten durchgeführt. In einem ersten Verfahrensschritt wird ein dünnflüssiges Epoxidharz zwischen den minimal beabstandeten Chips einge­ bracht und anschließend wird das Modul kurz ausgehärtet. Im nächsten Verfahrensschritt wird längsseits mittig des Moduls entlang der Drähte ein linienförmiger Eintrag von Vergußmasse zur Fixierung der Bondstellen und zum Ausfüllen des Zwischenraumes unter den Drähten vorgenommen. Die Vergußmasse liegt zunächst auf den Drähten auf, sackt aber danach aufgrund ihres Fließverhaltens durch die Drähte und füllt damit den Zwischen­ raum unter den Drähten aus. Dieser linienförmige Eintrag erfolgt zunächst in der Mitte des Zwischenraums längsseits des Moduls, am Ende des Moduls fährt die, die Vorrichtung einbringende Vergußmasse in umgekehr­ ter Richtung und legt hierbei den Masseeintrag neben dem ersten Eintrag in Richtung der Chip-Anordnung. Danach erfolgt ein nochmaliger Wechsel der Richtung. Nun wird der Eintrag auf die andere Seite des ersten Eintrags, also in Richtung der anderen Chipzeile gelegt. Danach werden in einem weiteren Verfahrensschritt die Ventile der Vergußmasseeintragsvorrichtung geschlossen und die Vorrichtung fährt an den Anfangspunkt des Moduls zurück. In dem nun folgenden Verfahrensschritt wird ein erster Ring um den Umfang des gesamten Chipbereiches gelegt. Dieser Ring dient zugleich als Barriere. Diese so gebildete Barriere verhindert, daß es zu Funktionsbeeinträchtigungen beim Vergießen kommen kann. Anschließend wird ein zweiter Ring, der zu dem ersten Ring einen geringen Abstand aufweist, gelegt. Beim Legen dieses zweiten Ringes wird mit unterschiedli­ cher Geschwindigkeit der Vergußmasseeintragvorrichtung gefahren. In den Bereichen, wo keine Drähte sind, wird etwas schneller gefahren, dort wo Drähte sind, wird etwas langsamer gefahren, damit die Vergußmasse ausreichend die Drähte stabilisieren kann. Wenn die Vorrichtung wieder an ihrem Ausgangspunkt ankommt, beginnt der letzte Verfahrensschritt. Nunmehr erfolgt von einer Außenkante der Schmalseite des Moduls zur anderen Außenkante ein mäanderförmiger Auftrag der Vergußmasse. Mit diesem mäanderförmigen Auftrag der Vergußmasse erfolgt die vollständige Abdeckung der Multi-Chip Anordnung. Die spezielle mäanderförmige Bewegung der die Vergußmasse auftragenden Vorrichtung sichert, daß die Luft mit dem Auftragen der Ver­ gußmasse entweicht und damit Lufteinschlüsse unter der Abdeckung ausgeschlossen werden. Nach der Abdec­ kung der ersten Seite erfolgt ein Aushärteschritt der absichert, daß die Vergußmasse oberflächlich trocken und fest ist. Nach dem Auftragen der Vergußmasse auf die zweite Seite erfolgt die Aushärtung beider Seiten bei der vorgegebenen Temperatur.
Zur Ablage der Boards beim Handling dienen die auf der Rückseite bestückten SMD-Kondensatoren. Ihre Dicke muß so groß sein, daß die gebondeten Brücken bei der Ablage mechanisch nicht belastet werden. Dabei ist darauf zu achten, daß die Aufbauhöhe von < 14 mm nicht überschritten wird.
Die Anordnung zur Durchführung des Verfahrens umfaßt vordergründig ein neues Raster zur Plazierung der Chips auf dem Board. Durch das neu gewählte Raster beim beidseitigen Anordnen der Chips auf dem Leiterplat­ tenboard und durch die neue Technologie beim Abdecken wird die Effizienz der Fertigung wesentlich erhöht.
Die Chips sind hierbei unter Einhaltung eines minimalen Abstandes zueinander in gleicher Stückzahl auf der Vorder- und Rückseite des Boards angeordnet. Sie liegen mit ihren Basisflächen direkt gegenüber. Dabei sind die Chips mindestens in zwei Zeilen längsseits auf der Vorder- und Rückseite des Boards angeordnet. Es hat sich als vorteilhaft herausgestellt, wenn der Abstand zwischen zwei benachbarten Chips in einer Zeile minde­ stens 0,5 mm beträgt. Der Abstand zwischen den Zeilen beträgt mindestens 2,5 mm. Die Zeilen können gleich­ falls quer zum Leiterplattenboard ausgebildet sein. Nach einem weiteren Merkmal beträgt der Abstand in der Bondreihe mindestens 2,5 mm und an den Seiten ohne Bondbrücken mindestens 0,5 mm.
Der Vorteil dieser Lösung besteht zum einen durch die beidseitige Anordnung der Chips in der Bereitstellung einer hohen Speicherkapazität und zum anderen vor allem auch darin, daß die auf dem Board angeordneten Chips und die Bondverbindungen gleichzeitig stabilisiert und abgedeckt werden.
Zum anderen wird durch die beidseitige Anordnung das Entstehen mechanischer Spannungen zwischen den Chips und dem Board vermieden, was sich positiv auf die Zuverlässigkeit der Module auswirkt. Durch die beidseitige Anordnung der Chips auf dem Board heben sich die mechanischen Spannungen zwischen Board und Chips weitestgehend auf.
Unmittelbar nach dem Bonden der Chips aber noch vor dem Abdecken derselben erfolgt eine Testung der Chips auf Funktionssicherheit.
Die Erfindung wird nachstehend anhand der Zeichnungen beispielshalber noch näher erläutert. In der zugehöri­ gen Zeichnung zeigen:
Fig. 1 eine Draufsicht auf ein Multi-Chip Modul nach dem Verguß;
Fig. 2 den Schnitt A-A nach Fig. 1;
Fig. 3 eine Draufsicht auf das Multi-Chip Modul vor dem Verguß;
Fig. 4 den Schnitt A'-A' nach Fig. 3.
Aus Fig. 1 ist das Multi-Chip Modul nach dem Verguß ersichtlich. Diese Multi-Chip Modul ist als Steckmodul ausgebildet. Auf einem Leiterplattenboard 1 sind auf der Ober- und Unterseite die Chips 2 in jeweils zwei Zeilen angeordnet. In einer Zeile sind vier Chips 2 also in zwei Zeilen und auf einer Seite sind acht Chips 2 angeordnet.
Auf der Rückseite des Leiterplattenboards befindet sich die gleiche Anordnung noch einmal, so daß das Modul insgesamt 16 Chips enthält. Für die Realisierung der neuen Lösung ist die Einhaltung bestimmter Abstände der Chips 2 nebeneinander zu beachten. So beträgt der Zeilenabstand a mindestens. 2,5 mm, während der Abstand b der benachbarten Chips 2 mindestens 0,5 mm betragen soll.
Die Einhaltung eines Mindestabstandes ist erforderlich, damit beim Ablösen defekter Chips die benachbarten Chips nicht beschädigt werden. Zum anderen besteht die Gefahr, daß bei geringeren Abständen der Chips und bei Austreten des Chipklebers an den Schmalseiten die auftretenden Kapillarkräfte die Lage der Chips 2 beein­ flußt. Das Maß für den Zeilenabstand b stellt ein Mindestmaß dar. Es ergibt sich aus der Abmessung der Mon­ tagefläche der Chips 2, der Anordnung des Lötstoppringes gegen das Ausbluten des Chipklebers und aus der Anordnung der Bondpads 4. Der äußere Ring 3 der Vergußmasse bildet den Abschluß der Abdeckung der Chips 2.
In Fig. 2 ist der Schnitt A-A nach Fig. 1 dargestellt. Diese Darstellung veranschaulicht die beidseitige Anord­ nung der Chips 2 auf dem Leiterplattenboard 1. Darüber hinaus ist aus dieser Darstellung auch der flache Auf­ bau des Moduls zu erkennen.
In Fig. 3 ist schematisch eine Draufsicht auf die Multi-Chip Anordnung vor dem Verguß dargestellt. Auf die Darstellung der Leitungsführung wurde hierbei aufgrund der minimalen Chipabstände verzichtet. In der Mitte des Moduls liegen die Bondbrücken.
Der in Fig. 4 dargestellte Schnitt A'-A' zeigt das Leiterplattenboard 1 vor dem Verguß der Chips 2.

Claims (11)

1. Verfahren zur Herstellung eines Multi-Chip Moduls, dadurch gekennzeichnet, daß die Chips (2) in einem definierten Raster auf dem Leiterplattenboard (1) aufgebracht werden, anschließend das Bonden auf der gleichen Seite durchgeführt wird, danach die Abdeckung der Chips (2) so erfolgt, daß in einem ersten Verfahrensschritt ein dünnflüssiges Epoxidharz in den als Abstand (b) vorhan­ denen Freiraum zwischen den Chips (2) eingebracht, daß danach längsseits zwischen den Zeilen mindestens ein linienförmiger Masseeintrag erfolgt, daß anschließend die Ventile der Masseein­ tragsvorrichtung geschlossen werden und die Vorrichtung an den Anfangspunkt des Moduls zurück­ fährt, daß in einem sich anschließenden weiteren Verfahrensschritt ein erster Ring (3) um den äu­ ßeren Umfang des Chipbereiches gelegt wird, das nach diesem ersten Ring ein zweiter Ring in defi­ niertem Abstand gelegt wird und daß in einem nächsten Verfahrensschritt von der Außenkante der Schmalseite des Moduls mäanderförmig Vergußmasse in Richtung der gegenüber sich befindlichen Außenkante aufgetragen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach Einbringen des dünnflüssigen Epoxidharzes der Eintrag kurz ausgehärtet wird.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß längsseits zwischen den Zeilen in der Mitte mit einem linienförmigen Eintrag der Vergußmasse begonnen wird und daß zu beiden Seiten dieses Eintrages ein weiterer linienförmiger Eintrag mit Vergußmasse gelegt wird.
4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß beim Auftragen der Vergußmasse mit unterschiedlichen Geschwindigkeiten der Masseeintragsvorrichtung gefahren wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß nach Abdeckung der ersten Seite des Leiterplattenboards (1) mit Vergußmasse ein Aushärteschritt durchgeführt wird und daß nach Abdeckung der zweiten Seite des Leiterplattenboards (1) die Aushärtung beider Seiten bei der vorgegebenen Temperatur erfolgt.
6. Anordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 5, dadurch gekennzeich­ net, daß die Chips (2) auf dem Leiterplattenboard (1) beidseitig in gleicher Stückzahl in einem fest­ gelegten Raster angeordnet sind.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Raster so ausgebildet ist, daß die Chips (2) mindestens in zwei Zeilen längsseits auf der Vorder- und Rückseite des Leiterplattenboards (1) angeordnet sind.
8. Anordnung nach Anspruch 6 und 7, dadurch gekennzeichnet, daß das Raster so ausgebildet ist, daß die Chips (2) in Zeilen quer zur Längsrichtung des Leiterplattenboards (1) angeordnet sind.
9. Anordnung nach Anspruch 6 bis 8, dadurch gekennzeichnet, daß das Raster von dem Abstand (b) zwischen benachbarten Chips (2) und von dem Abstand (a) zwischen den Zeilen gebildet ist.
10. Anordnung nach einem oder mehreren der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß der Zeilenabstand (a) mindestens 2,5 mm und der Abstand (b) zwischen benachbarten Chips (2) minde­ stens 0,5 mm beträgt.
11. Anordnung nach einem oder mehreren der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß der Abstand in der Bondreihe mindestens 2,5 mm und an den Seiten ohne Bondbrücken mindestens 0,5 mm beträgt.
DE1997128953 1997-06-30 1997-06-30 Verfahren und Anordnung zur Herstellung eines Multi-Chip Modules Withdrawn DE19728953A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997128953 DE19728953A1 (de) 1997-06-30 1997-06-30 Verfahren und Anordnung zur Herstellung eines Multi-Chip Modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997128953 DE19728953A1 (de) 1997-06-30 1997-06-30 Verfahren und Anordnung zur Herstellung eines Multi-Chip Modules

Publications (1)

Publication Number Publication Date
DE19728953A1 true DE19728953A1 (de) 1999-01-07

Family

ID=7834890

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997128953 Withdrawn DE19728953A1 (de) 1997-06-30 1997-06-30 Verfahren und Anordnung zur Herstellung eines Multi-Chip Modules

Country Status (1)

Country Link
DE (1) DE19728953A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10216823A1 (de) * 2002-04-16 2003-11-06 Infineon Technologies Ag Halbleitermodul, Halbleiterbaugruppe und Verfahren zur Herstellung eines Halbleitermoduls
DE10084657B4 (de) * 2000-04-04 2007-08-09 Kingpak Technology Inc., Chupei Modulkarte und Herstellverfahren für diese

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10084657B4 (de) * 2000-04-04 2007-08-09 Kingpak Technology Inc., Chupei Modulkarte und Herstellverfahren für diese
DE10216823A1 (de) * 2002-04-16 2003-11-06 Infineon Technologies Ag Halbleitermodul, Halbleiterbaugruppe und Verfahren zur Herstellung eines Halbleitermoduls
US6774483B2 (en) 2002-04-16 2004-08-10 Infineon Technologies Ag Semiconductor assembly with a semiconductor module

Similar Documents

Publication Publication Date Title
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE3716196C2 (de)
DE3911711A1 (de) Modul-aufbau mit integriertem halbleiterchip und chiptraeger
DE19626126A1 (de) Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
DE1952569A1 (de) Traeger fuer elektrische Bauteile und integrierte Schaltungen
DE10157280A1 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE10154556A1 (de) Gestapelte Halbleiterbauelementestruktur
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE2418813A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips
DE102015102528A1 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine
DE19517367A1 (de) Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul
DE10214953A1 (de) Leistungsmodul mit mindestens zwei Substraten und Verfahren zu seiner Herstellung
DE102013103351B4 (de) Elektronikmodul
DE1920774A1 (de) Verfahren zum Anbringen von elektrischen Bauelementen an plattenfoermigen Traegern
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE19728953A1 (de) Verfahren und Anordnung zur Herstellung eines Multi-Chip Modules
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10084657B4 (de) Modulkarte und Herstellverfahren für diese
DE3935792A1 (de) Elektronische schaltung auf gesinterter keramikfolie
DE102016109227B4 (de) Verfahren und Vorrichtung zum simultanen Verkapseln von Halbleiter-Dies mit geschichteten Leadframe-Streifen
DE112014001285T5 (de) Halbleiterchip und Halbleitervorrichtung, die mit dem Halbleiterchip versehen ist
DE19929215A1 (de) Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement
DE3420497C2 (de)
DE102004019568B4 (de) Leistungshalbleitermodul mit einem Substrat

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: SWISSBIT GERMANY GMBH, 12681 BERLIN, DE

8141 Disposal/no request for examination