DE10157280A1 - Verfahren zum Anschließen von Schaltungseinheiten - Google Patents

Verfahren zum Anschließen von Schaltungseinheiten

Info

Publication number
DE10157280A1
DE10157280A1 DE10157280A DE10157280A DE10157280A1 DE 10157280 A1 DE10157280 A1 DE 10157280A1 DE 10157280 A DE10157280 A DE 10157280A DE 10157280 A DE10157280 A DE 10157280A DE 10157280 A1 DE10157280 A1 DE 10157280A1
Authority
DE
Germany
Prior art keywords
circuit units
wafer
functional circuit
units
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10157280A
Other languages
English (en)
Other versions
DE10157280B4 (de
Inventor
Thorsten Meyer
Gerd Frankowsky
Harry Hedler
Roland Irsigler
Barbara Vasquez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10157280A priority Critical patent/DE10157280B4/de
Priority to US10/298,837 priority patent/US6845554B2/en
Publication of DE10157280A1 publication Critical patent/DE10157280A1/de
Application granted granted Critical
Publication of DE10157280B4 publication Critical patent/DE10157280B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung schafft ein Verfahren zum Anschließen von Schaltungseinheiten (101a-101n), die auf einem Wafer (100) angeordnet sind, wobei der Wafer (100) auf eine erste Folie (102a) aufgebracht wird, der Wafer (100) derart gesägt wird, dass die auf dem Wafer (100) angeordneten Schaltungseinheiten (101a-101n) vereinzelt werden, wobei die funktionsfähigen Schaltungseinheiten (101d) mittels einer Handhabungseinrichtung (101) aufgenommen werden und auf einer zweiten Folie (102b) mittels der Handhabungseinrichtung (103) derart abgelegt werden, dass ein vorgebbarer Teilungsabstand von Anschlusskontakten der Schaltungseinheiten (101d) bereitgestellt wird.

Description

  • Die Erfindung betrifft allgemein ein Verfahren zum Anschließen von Schaltungseinheiten, und betrifft insbesondere ein Verfahren, bei dem funktionsfähige Schaltungseinheiten von defekten Schaltungseinheiten getrennt werden können und weiterhin die funktionsfähigen Schaltungseinheiten mit Kontakten anschließbar sind, welche sich außerhalb der durch die Schaltungseinheiten eingenommenen Fläche finden.
  • Bei einer Verpackung auf Wafer-Ebene (Wafer Level Packaging = WLP) ist es notwendig, wenn Gehäusegrößen den Schaltungseinheiten entsprechen, d. h. wenn Gehäuse auf Chip-Größe (Chip Size Packages = CSP) ausgelegt werden und lediglich in der Größe der Schaltungseinheiten, d. h. der Chip-Größe, hergestellt werden. Die aufzubringenden Schaltungseinheiten bzw. -komponenten müssen hierbei mit einer Seite nach unten auf meist kleinen Löt- oder Goldkontakten auf eine Leiterplatte oder ein Modulboard aufgelötet oder aufgeklebt werden, wobei ein Gehäuse nicht vorgesehen ist ("Nackt-Chip").
  • Nach einer Montage der Schaltungseinheiten befinden sich somit sämtliche Anschlüsse der Schaltungseinheiten an einer Unterfläche der Chipseite, d. h. im "Schatten" der Schaltungseinheit (des Chips).
  • Es ist ein wesentlicher Nachteil herkömmlicher Verfahren zum Aufbringens von Schaltungseinheiten, dass bei einer hohen Anzahl von Anschlüssen ein Abstand dieser Anschlüsse (Teilungsabstand, Pitch) reduziert werden muss, um sämtliche Anschlusseinheiten unter einer Schaltungseinheit bzw. unterhalb einer Silziumfläche der Schaltungseinheit unterzubringen. In nachteiliger Weise erfordert dies sehr kostenintensive Schaltungsplatinen.
  • Ein weiterer Nachteil der Verfahren nach dem Stand der Technik besteht darin, dass diese Schaltungsplatinen häufig keinem Standard entsprechen.
  • Herkömmliche Verpackungen bzw. Gehäuse von Schaltungseinheiten werden deshalb in einem sogenannten "Fan-out-Design" aufgebaut, was bedeutet, dass die Anschlusskontakte nicht direkt unterhalb der Unterseite der Siliziumfläche eines Chips (der Schaltungseinheit) aufgebracht werden, sondern dass eine sogenannte Zwischen-Kontaktierungseinheit ("Interposer") bereitgestellt wird, welche in der Grundfläche größer als die eigentliche aufzubringende Schaltungseinheit ist, so dass ein Standard-Teilungsabstand (ein Standard-Abstand zwischen den Kontaktelementen) realisierbar ist.
  • Bei einem Einsatz von Standardgehäusen nach dem Stand der Technik ist es nachteilig, dass die Zwischen- Kontaktierungseinrichtung ("Interposer") eingesetzt werden muss, da diese teuer sind und in nachteiliger Weise einen komplexen Zusammenbau-Prozessablauf mit sich bringen.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, eine vorgegebene Anordnung von Schaltungseinheiten auf einem Wafer zu überwinden, wobei nach einem Transfer-Prozess von Schaltungseinheiten ausschließlich funktionsfähige Schaltungseinheiten mit vorgebbarem Teilungsabstand ihrer Anschlusskontakte in einen neuen Wafer umgesetzt werden.
  • Diese Aufgabe wird erfindungsgemäß durch das im Patentanspruch 1 angegebene Verfahren gelöst. Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Ein wesentlicher Gedanke der Erfindung besteht darin, dass die auf einem ursprünglichen Wafer angeordneten Schaltungseinheiten durch ein Sägen vereinzelt werden, um anschließend ausschließlich funktionsfähige Schaltungseinheiten auf einem modifizierten Wafer bei vorgebbarem Teilungsabstand der Anschlusskontakte anzuordnen.
  • Es ist somit ein Vorteil der vorliegenden Erfindung, dass nach dem erfindungsgemäßen Verarbeitungsprozess lediglich funktionsfähige Schaltungseinheiten verdrahtet werden müssen, wodurch eine Kosteneinsparung und eine Zeiteinsparung erreicht werden.
  • In vorteilhafter Weise wird nach dem Ende des erfindungsgemäßen Prozesses ein Wafer mit bekanntermaßen funktionsfähigen Schaltungseinheiten bereitgestellt ("Known Good Wafer" = KGW).
  • Das erfindungsgemäße Verfahren zum Anschließen von Schaltungseinheiten weist im Wesentlichen die folgenden Schritte auf:
    • a) Aufbringen eines Wafers, auf welchem die Schaltungseinheiten angeordnet sind, auf eine erste Folie;
    • b) Sägen des Wafers derart, dass die auf dem Wafer angeordneten Schaltungseinheiten vereinzelt werden, wobei in vorteilhafter Weise ein Abstand der Schaltungseinheiten gleich einer Sägeblattbreite von ca. 50-100 µm erzeugt wird;
    • c) Aufnehmen von funktionsfähigen Schaltungseinheiten mittels einer Handhabungseinrichtung, wobei durch einen vorausgegangenen Test des ursprünglichen Wafers bereits feststeht, welche der Schaltungseinheiten auf dem ursprünglichen Wafer funktionsfähig sind und welche der Schaltungseinheiten auf dem ursprünglichen Wafer defekt sind; und
    • d) Ablegen der aufgenommenen funktionsfähigen Schaltungseinheiten auf einer zweiten Folie mittels der Handhabungseinrichtung derart, dass ein vorgebbarer Teilungsabstand (Pitch) bereitgestellt wird.
  • In vorteilhafter Weise lassen sich die Schaltungseinheiten auf einem modifizierten Wafer somit derart anordnen, dass ein Standard-Teilungsabstand ("Standard Pitch") eingehalten werden kann.
  • Hierbei ist es zweckmäßig, dass auf einer Anschlusseinheit angeordnete Anschlusskontakte außerhalb der Siliziumfläche funktionsfähigen Schaltungseinheit bereitgestellt werden können.
  • In vorteilhafter Weise besitzt der modifizierte Wafer eine Standard-Größe. Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass nur funktionsfähige Schaltungseinheiten vorhanden sind.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung wird eine vorgegebene Anordnung von Schaltungseinheiten auf einem ursprünglichen Wafer dadurch überwunden, dass mittels der Handhabungseinrichtung ein modifizierter Wafer mit vorgebbarem Teilungsabstand, der beispielsweise zu einem Standard-Teilungsabstand passt, realisiert wird. In vorteilhafter Weise wird somit ein neuer Wafer geschaffen.
  • Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird ein modifizierter Wafer geschaffen, der ausschließlich funktionsfähige Schaltungseinheiten aufweist. In vorteilhafter Weise entfällt ein Prozessieren von defekten Schaltungseinheiten, was bei Verfahren nach dem Stand der Technik (bei Wafer Level Packages) nicht zu vermeiden ist.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird ein modifizierter Wafer geschaffen, der einen vergrößerten Abstand zwischen einzelnen, benachbarten, funktionsfähigen Schaltungseinheiten aufweist. Insbesondere besteht ein Vorteil, dass eine Anordnung von Kontaktierungsanschlüssen nicht mehr ausschließlich unterhalb der Fläche der entsprechenden Schaltungseinheiten untergebracht werden muss, sondern dass, insbesondere bei einer hohen Anzahl von Anschlüssen, eine größere Kontaktierungsfläche bereitgetsellt wird.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird durch ein Einbringen mindestens einer Aussparung zwischen benachbarten Schaltungseinheiten eine laterale Dimensionsänderung des modifizierten Wafers bereitgestellt.
  • Somit ist es weiterhin vorteilhaft, dass eine Entlastung eines auf Anschlusskontakte und/oder Anschlusseinheiten wirkenden Kontaktierungsdruckes bei einer Kontaktierung von erhaltenen funktionsfähigen Schaltungseinheiten durch die mindestens eine Aussparung bereitgestellt wird.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden die auf dem modifizierten Wafer angeordneten funktionsfähigen Schaltungseinheiten mit einer Vergussmasse vergossen. In vorteilhafter Weise wird dadurch eine stabile Anordnung des modifizierten Wafers bereitgestellt.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden Anschlusseinheiten auf den nicht mit der Vergussmasse bedeckten Flächen der funktionsfähigen Schaltungseinheiten aufgebracht, wobei in vorteilhafter Weise Anschlusseinheiten und Anschlusskontakte nicht auf eine Fläche unterhalb der eigentlichen, aufzubringenden Schaltungseinheit beschränkt sind.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden Anschlusskontakte zum Anschluss der funktionsfähigen Schaltungseinheiten auf den Anschlusseinheiten gemäß eines vorgebbaren Teilungsabstandes angeordnet.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden die auf dem modifizierten Wafer angeordneten funktionsfähigen Schaltungseinheiten durch ein Sägen des modifizierten Wafers vereinzelbar, wobei die funktionsfähigen Schaltungseinheiten jetzt in vorteilhafter Weise von einer Vergussmasse umgeben sind und einen vorgegebenen, modifizierten Teilungsabstand ihrer Anschlusseinheiten bzw. Anschlusskontakte aufweisen.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • In den Zeichnungen zeigen:
  • Fig. 1a-1c wesentliche Schritte (S1) bis (S12) des erfindungsgemäßen Verfahrens zum Anschließen von Schaltungseinheiten.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • In Fig. 1a ist bei einem Schritt (S1) gezeigt, wie ein ursprünglicher Wafer 100 vorliegt, welcher in diesem Beispiel einzelne Schaltungseinheiten 101a-101n ("Chips") enthält. Durch ein Testen dieses Wafers wurde bereits festgestellt, dass einzelne Schaltungseinheiten defekt sind, in diesem Ausführungsbeispiel durch die Schaltungseinheit 101g gekennzeichnet.
  • Eine funktionsfähige Schaltungseinheit ist beispielsweise durch die Schaltungseinheit 101d gekennzeichnet.
  • Die Verarbeitung gemäß des erfindungsgemäßen Verfahrens schreitet schließlich zu einem Schritt (S2) fort, in welchem gezeigt ist, wie der ursprüngliche Wafer 100 auf eine erste Folie 102a aufgebracht wird. Diese Folie ist in vorteilhafter Weise in dem gezeigten Ausführungsbeispiel eine Klebefolie, so dass eine klebende Verbindung des Wafers 100 mit der ersten Folie 102a bereitgestellt wird.
  • In einem darauffolgenden Schritt (S3) wird ein Sägen des Wafers derart ausgeführt, dass die auf dem Wafer angeordneten Schaltungseinheiten 101a-101n inklusive der defekten Schaltungseinheiten 101g vereinzelt werden, wobei durch das Sägen typischerweise eine Sägespur einer Breite von 50-100 µm erzeugt wird. In dem Schritt (S3) ist bekannt, welche der Schaltungseinheiten 101a-101n funktionsfähig sind, und welche der Schaltungseinheiten 101a-101n defekt sind.
  • Mit dieser Kenntnis wird in einem darauffolgenden Schritt (S4) mittels einer Handhabungseinrichtung 103 eine Trennung von funktionsfähigen Schaltungseinheiten und defekten Schaltungseinheiten vorgenommen. Zu diesem Zweck wird eine zweite Folie 102b bereitgestellt, welche in ihren Eigenschaften zu der ersten Folie 102a identisch ist. Die Handhabungseinrichtung 103 nimmt funktionsfähige Schaltungseinheiten 101d von der ersten Folie 102a ab und platziert diese auf der zweiten Folie 102b.
  • Es sei darauf hingewiesen, dass eine Platzierung der funktionsfähigen Schaltungseinheiten 101d auf der zweiten Folie 102b in einem geänderten Teilungsabstand bereitgestellt werden kann. Das heißt, dass ein ursprünglicher Abstand, vorgegeben durch eine Sägeblattbreite beim Sägen des ursprünglichen Wafers auf der Folie 102a, variiert werden kann, um einen vorgebbaren Teilungsabstand, beispielsweise einen Standard-Teilungsabstand zu realisieren, ohne dass eine Beschränkung auf eine Siliziumfläche einer Schaltungseinheit vorhanden ist.
  • Durch den Schritt (S4) ist ein erster Vorteil des erfindungsgemäßen Verfahrens bereits realisiert, nämlich jener, dass auf der zweiten Folie 102b ausschließlich funktionsfähige Schaltungseinheiten angeordnet werden. Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht nun darin, einen vorgebbaren Kontaktabstand zu erreichen. Dieser Kontaktabstand ist nahezu beliebig vorgebbar und wird durch eine Platzierung mittels der Handhabungseinrichtung 103 eingestellt.
  • In der Fig. 1b sind weitere vier erfindungsgemäße Verfahrensschritte (S5) bis (S8) gezeigt, welche sich unmittelbar an die vier Verfahrensschritte (S1) bis (S4) der Fig. 1a anschließen.
  • In einem nachfolgenden Schritt (S5) ist somit die Grundstruktur eines modifizierten Wafers 100a mit ausschließlich funktionsfähigen Schaltungseinheiten 101d auf der zweiten Folie 102b bereitgestellt.
  • In einem Schritt (S6) ist dargestellt, wie die durch das Sägen entlang einer Sägelinie 108 erzeugten Aussparungen 104 benutzt werden können, um Zwischen-Chipabstände, d. h. Abstände zwischen benachbarten funktionsfähigen Schaltungseinheiten 101d einzustellen und somit in vorteilhafter Weise eine laterale Dimension des modifizierten Wafers festzulegen.
  • Überdies wird eine Entlastung eines auf Anschlusskontakte 107 und/oder Anschlusseinheiten 106 wirkenden Kontaktierungsdruckes bei einer Kontaktierung der erhaltenen funktionsfähigen Schaltungseinheiten 101d durch mindestens eine Aussparung 104 bereitgestellt.
  • Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens ist in einem Schritt (S7) zu erkennen, in welchem ausschließlich funktionsfähige Schaltungseinheiten 101d mit einem Gehäuse versehen werden. In zweckmäßiger Weise werden Verpackungen von defekten Schaltungseinheiten 101g vermieden. Eine Verpackung gemäß dem Schritt (S7) besteht darin, dass auf der Oberseite der funktionsfähigen Schaltungseinheiten 101d eine Vergussmasse 105 aufgebracht wird, welche der gesamten Anordnung des modifizierten Wafers 100a eine zusätzliche Stabilität verleiht.
  • In einem anschließenden Schritt (S8) ist gezeigt, dass die zweite Folie 102b entfernt ist und somit die Unterseiten der funktionsfähigen Schaltungseinheiten 101d einer Kontaktierung zugänglich sind, wobei eine Kontaktierung in vorteilhafter Weise nicht mehr, wie nach dem Stand der Technik, auf die Unterseiten der Schaltungseinheiten beschränkt ist, sondern durch den veränderten Abstand zwischen den Schaltungseinheiten eine im allgemeinen größere Fläche für eine Kontaktierung zur Verfügung steht.
  • In Fig. 1c sind weitere vier erfindungsgemäße Verfahrensschritte (S9) bis (S12) gezeigt, die auf den Verfahrensschritt (S8) der Fig. 1b folgen.
  • Wie in Fig. 1c, Schritt (S9) gezeigt, werden auf der Unterseite der funktionsfähigen Schaltungseinheiten 101d Anschlusseinheiten 106 aufgebracht, welche über die eigentliche Fläche der Schaltungseinheit in den Zwischenraum zwischen einzelnen, benachbarten Schaltungseinheiten 101a-101n hineinragen. Auf die auf die funktionsfähigen Schaltungseinheiten 101d aufgebrachten Anschlusseinheiten 106 werden in einem anschließenden Schritt (S10) schließlich Anschlusskontakte 107 aufgebracht, welche einen vorgebbaren Teilungsabstand aufweisen. In vorteilhafter Weise lässt sich somit, durch den Gewinn an einer Fläche, eine höhere Anzahl an Anschlüssen für die betreffende Schaltungseinheit unterbringen.
  • Je nach Anwendung werden die funktionsfähigen Schaltungseinheiten 101d, die mit einer Vergussmasse 105 gehäust bzw. verpackt sind, anschließend in einem Schritt (S11) vereinzelt, so dass, je nach Anwendung, einzelne funktionsfähige Schaltungseinheiten 101d bzw. Gruppen aus funktionsfähigen Schaltungseinheiten 101d zur Verfügung stehen. Diese Schaltungseinheiten sind bereits mit einem Gehäuse und mit Anschlusskontakten in vorgebbarem Teilungsabstand versehen, wie in Fig. 1c, Schritt (S12) gezeigt.
  • Insbesondere ist in dem Schritt (S12) der Fig. 1c erkennbar, dass die auf der Anschlusseinheit 106 angeordneten Anschlusskontakte 107 außerhalb der Siliziumfläche der funktionsfähigen Schaltungseinheit 101d bereitgestellt werden können.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.

Claims (11)

1. Verfahren zum Anschließen von Schaltungseinheiten (101a-10 in), die auf einem Wafer (100) angeordnet sind, mit den Schritten:
a) Aufbringen des Wafers (100) auf eine erste Folie (102a);
b) Sägen des Wafers (100) derart, dass die auf dem Wafer (100) angeordneten Schaltungseinheiten (101a-101n) vereinzelt werden;
c) Aufnehmen von funktionsfähigen Schaltungseinheiten (101d) mittels einer Handhabungseinrichtung (103); und
d) Ablegen der aufgenommen funktionsfähigen Schaltungseinheiten (leid) auf einer, zweiten Folie (102b) mittels der Handhabungseinrichtung (103) derart, dass ein vorgebbarer Teilungsabstand bereitgestellt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine vorgegebene Anordnung von Schaltungseinheiten (101a-101n) auf dem Wafer (100) überwunden wird.
3. Verfahren nach einem oder beiden der Ansprüche 1 und 2, dadurch gekennzeichnet, dass ein modifizierter Wafer (101a) geschaffen wird, der ausschließlich funktionsfähige Schaltungseinheiten (101d) aufweist.
4. Verfahren nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass ein modifizierter Wafer (101a) geschaffen wird, der einen vergrößerten Abstand zwischen einzelnen benachbarten, funktionsfähigen Schaltungseinheiten (101d) aufweist.
5. Verfahren nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass durch ein Einbringen mindestens einer Aussparung (104) eine laterale Dimensionsänderung des modifizierten Wafers (100a) bereitgestellt wird.
6. Verfahren nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die auf dem modifizierten Wafer (100a) angeordneten funktionsfähigen Schaltungseinheiten (bald) mit einer Vergussmasse (105) verpackt werden.
7. Verfahren nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass Anschlusseinheiten (106) auf den nicht mit der Vergussmasse (105) bedeckten Flächen der funktionsfähigen Schaltungseinheiten (101d) aufgebracht werden.
8. Verfahren nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass Anschlusskontakte (107) zum Anschluss der funktionsfähigen Schaltungseinheiten (bald) auf den Anschlusseinheiten (106) angeordnet werden.
9. Verfahren nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die auf dem modifizierten Wafer (100a) angeordneten funktionsfähigen Schaltungseinheiten (101d) durch ein Sägen des modifizierten Wafers (100a) vereinzelt werden.
10. Verfahren nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die auf der Anschlusseinheit (106) angeordneten Anschlusskontakte (107) außerhalb der Siliziumfläche der funktionsfähigen Schaltungseinheit (101d) bereitgestellt werden.
11. Verfahren nach den Ansprüchen 1 und 5, dadurch gekennzeichnet, dass eine Entlastung eines auf die Anschlusskontakte (107) und/oder die Anschlusseinheiten (106) wirkenden Kontaktierungsdruckes bei einer Kontaktierung der erhaltenen funktionsfähigen Schaltungseinheiten (bald) durch die mindestens eine Aussparung (104) bereitgestellt wird.
DE10157280A 2001-11-22 2001-11-22 Verfahren zum Anschließen von Schaltungseinheiten Expired - Lifetime DE10157280B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10157280A DE10157280B4 (de) 2001-11-22 2001-11-22 Verfahren zum Anschließen von Schaltungseinheiten
US10/298,837 US6845554B2 (en) 2001-11-22 2002-11-18 Method for connection of circuit units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10157280A DE10157280B4 (de) 2001-11-22 2001-11-22 Verfahren zum Anschließen von Schaltungseinheiten

Publications (2)

Publication Number Publication Date
DE10157280A1 true DE10157280A1 (de) 2003-06-12
DE10157280B4 DE10157280B4 (de) 2009-10-22

Family

ID=7706562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10157280A Expired - Lifetime DE10157280B4 (de) 2001-11-22 2001-11-22 Verfahren zum Anschließen von Schaltungseinheiten

Country Status (2)

Country Link
US (1) US6845554B2 (de)
DE (1) DE10157280B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007001289A1 (de) * 2007-01-08 2008-07-10 Infineon Technologies Ag Halbleitermodul
US7952188B2 (en) 2007-01-08 2011-05-31 Infineon Technologies Ag Semiconductor module with a dielectric layer including a fluorocarbon compound on a chip
US8258633B2 (en) 2010-03-31 2012-09-04 Infineon Technologies Ag Semiconductor package and multichip arrangement having a polymer layer and an encapsulant
US8421226B2 (en) 2010-02-25 2013-04-16 Infineon Technologies Ag Device including an encapsulated semiconductor chip and manufacturing method thereof

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10157280B4 (de) * 2001-11-22 2009-10-22 Qimonda Ag Verfahren zum Anschließen von Schaltungseinheiten
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7576436B2 (en) * 2002-12-13 2009-08-18 Advanced Semiconductor Engineering, Inc. Structure of wafer level package with area bump
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US20090166843A1 (en) * 2007-12-27 2009-07-02 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101429344B1 (ko) 2012-08-08 2014-08-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20140038116A (ko) 2012-09-20 2014-03-28 제이앤제이 패밀리 주식회사 Ｌｅ ｄ 램프
US9013017B2 (en) 2012-10-15 2015-04-21 Stmicroelectronics Pte Ltd Method for making image sensors using wafer-level processing and associated devices
US9059058B2 (en) 2012-10-22 2015-06-16 Stmicroelectronics Pte Ltd Image sensor device with IR filter and related methods
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9548248B2 (en) 2014-08-07 2017-01-17 Infineon Technologies Ag Method of processing a substrate and a method of processing a wafer
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US20190201963A1 (en) * 2017-12-29 2019-07-04 Texas Instruments Incorporated Component forming machine with jammed component mitigation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996002071A1 (en) * 1994-07-10 1996-01-25 Shellcase Ltd. Packaged integrated circuit
DE19507547C2 (de) * 1995-03-03 1997-12-11 Siemens Ag Verfahren zur Montage von Chips
DE19702014A1 (de) * 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640762A (en) * 1988-09-30 1997-06-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5634267A (en) * 1991-06-04 1997-06-03 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US6219908B1 (en) * 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5953588A (en) * 1996-12-21 1999-09-14 Irvine Sensors Corporation Stackable layers containing encapsulated IC chips
DE10157280B4 (de) * 2001-11-22 2009-10-22 Qimonda Ag Verfahren zum Anschließen von Schaltungseinheiten

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996002071A1 (en) * 1994-07-10 1996-01-25 Shellcase Ltd. Packaged integrated circuit
DE19507547C2 (de) * 1995-03-03 1997-12-11 Siemens Ag Verfahren zur Montage von Chips
DE19702014A1 (de) * 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
VAN ZANT, Peter: Microchip Fabrication, 4. Aufl., New York (u.a.) USA, The McGraw-Hill Companies, Inc., 2000, S. 564 u. 568-569 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007001289A1 (de) * 2007-01-08 2008-07-10 Infineon Technologies Ag Halbleitermodul
US7952188B2 (en) 2007-01-08 2011-05-31 Infineon Technologies Ag Semiconductor module with a dielectric layer including a fluorocarbon compound on a chip
US8421226B2 (en) 2010-02-25 2013-04-16 Infineon Technologies Ag Device including an encapsulated semiconductor chip and manufacturing method thereof
US8258633B2 (en) 2010-03-31 2012-09-04 Infineon Technologies Ag Semiconductor package and multichip arrangement having a polymer layer and an encapsulant
DE102011001402B4 (de) * 2010-03-31 2015-05-28 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiter-Bauelements

Also Published As

Publication number Publication date
US6845554B2 (en) 2005-01-25
DE10157280B4 (de) 2009-10-22
US20030110628A1 (en) 2003-06-19

Similar Documents

Publication Publication Date Title
DE10157280A1 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE19827237B4 (de) Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
EP1620893A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
DE10352671A1 (de) Leistungsmodul
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102006012755B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE10084657B4 (de) Modulkarte und Herstellverfahren für diese
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
DE10302022A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10142118B4 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10158307A1 (de) Verfahren zum Anschließen von Schaltungseinheiten auf Wafer-Skale-Ebene durch Dehnen einer Folie
DE10047135B4 (de) Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement
DE10209204A1 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE4239587A1 (de) Halbleiterbaustein und mit diesem ausgestatteter Halbleitermodul
DE10308926B4 (de) Halbleiterchipanordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R071 Expiry of right