DE112014001285T5 - Halbleiterchip und Halbleitervorrichtung, die mit dem Halbleiterchip versehen ist - Google Patents

Halbleiterchip und Halbleitervorrichtung, die mit dem Halbleiterchip versehen ist Download PDF

Info

Publication number
DE112014001285T5
DE112014001285T5 DE112014001285.8T DE112014001285T DE112014001285T5 DE 112014001285 T5 DE112014001285 T5 DE 112014001285T5 DE 112014001285 T DE112014001285 T DE 112014001285T DE 112014001285 T5 DE112014001285 T5 DE 112014001285T5
Authority
DE
Germany
Prior art keywords
substrate
surface side
semiconductor
semiconductor chip
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112014001285.8T
Other languages
English (en)
Inventor
Akihiro Hatazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Longitude Licensing Ltd
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Publication of DE112014001285T5 publication Critical patent/DE112014001285T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Bereitgestellt werden ein Halbleiterchip, der einen Aufbau aufweist, bei dem sich die Halbleiterchips beim Stapeln von mehreren Halbleiterchips, um einen Chipstapel zu bilden, nicht leicht aus der Position in der Ebenenrichtung der Halbleiterchips verschieben; und eine Halbleitervorrichtung, die mit einem derartigen Halbleiterchip versehen ist. Der Halbleiterchip (10) ist mit einem Substrat (Siliziumsubstrat (21)), das über eine Isoliereigenschaft verfügt, mehreren Höckerelektroden (Oberflächenhöckerelektroden (22)), die an einer Oberfläche des Substrats bereitgestellt sind, mehreren Aussparungen (23), die in der anderen Oberfläche des Substrats bereitgestellt sind, und einer Lötmaterialschicht (24), die in den Aussparungen (23) angeordnet ist, versehen. Die Aussparungen (23) sind so gebildet, dass die Fläche der Öffnungen von der anderen Oberflächenseite zu der einen Oberflächenseite des Substrats (21) hin abnimmt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft Halbleiterchips, die für CoC(Chip on Chip)-Aufbauten verwendet werden, und eine Halbleitervorrichtung vom CoC-Typ mit einem solchen Halbleiterchip.
  • Stand der Technik
  • In den letzten Jahren werden in Verbindung mit der Miniaturisierung und der erweiterten Funktionalität von elektronischen Geräten Halbleitervorrichtungen vom CoC-Typ bereitgestellt, bei denen mehrere Halbleiterchips, die mit Elektroden versehen sind, geschichtet sind.
  • Als ein Beispiel für eine derartige Halbleitervorrichtung offenbart das Patentliteraturbeispiel 1 ( Japanische Patentoffenlegungsschrift 2010-251347 ) ein Verfahren zur Bildung einer Halbleitervorrichtung durch Schichten von Halbleiterchips, die mit Elektroden versehen sind, und Fixieren eines derartigen geschichteten Chipaufbaus auf einem Verdrahtungssubstrat, wobei entsprechende Höckerelektroden verbunden werden, um einen geschichteten Chipaufbau zu bilden. In dem geschichteten Chipaufbau sind die Räume zwischen diesen Halbleiterchips mit einem Unterfüllmaterial (einem Versiegelungsharz) gefüllt, das die Räume zwischen den geschichteten Halbleiterchips und den Umfang der Halbleiterchips bedeckt, um ein Lösen der Verbindungen zwischen entsprechenden Elektroden zu verhindern oder die Erzeugung von Rissen in den Halbleiterchips selbst aufgrund einer Hitzebeanspruchung zu verhindern.
  • Außerdem offenbart das Patentliteraturbeispiel 2 ( Japanische Patentoffenlegungsschrift 2005-277059 ) eine Halbleitervorrichtung, die durch Schichten mehrerer Halbleiterchips, die Kopplungsflächen mit Oberflächenhöckerelektroden (Oberseitenkontaktelementen) aufweisen, in Aussparungen (Rückseiten-Verbindungselemente), die von der Rückseite her vertieft sind, gebildet ist. Durch die Bereitstellung von Bondflächen in den vertieften Aussparungen besteht beim Halten des Halbleiterchips durch das Bondwerkzeug kein Kontakt zwischen der Oberfläche des Bondwerkzeugs und der Bodenfläche. Selbst wenn die Bondfläche durch einen Druck, der durch das Bondwerkzeug ausgeübt wird, zerbrochen wird, gelangt sie nicht leicht zum Beispiel mit einer benachbarten Verdrahtung in Kontakt. Dadurch ist ein Kurzschluss unwahrscheinlich, da die Bondfläche selbst bei einem Zerbrechen der Bondfläche nicht leicht mit einer benachbarten Verdrahtung oder dergleichen in Kontakt gelangt.
  • Literatur des Stands der Technik
  • Patentliteratur
    • Patentliteraturbeispiel 1: Japanische Patentoffenlegungsschrift 2010-251347
    • Patentliteraturbeispiel 2: Japanische Patentoffenlegungsschrift 2005-277059
  • Kurzdarstellung der Erfindung
  • Aufgabe, die die Erfindung lösen soll
  • Bei einer Halbleitervorrichtung vom CoC-Typ sind mehrere Halbleiterchips auf eine solche Weise geschichtet, dass entsprechende Elektroden eines jeden der Halbleiterchips miteinander über eine Lötmaterialschicht in Kontakt stehen, wenn der Chipschichtaufbau gebildet ist. Doch da die Elektroden des geschichteten Halbleiterchips jeweils durch im Wesentlichen flache Flächen gebildet sind, erfahren die entsprechenden Elektroden dann, wenn bei der Ausübung eines Drucks beim Fixieren der entsprechenden Elektroden der Halbleiterchips auch nur ein geringer Druck in der Flächenrichtung des Halbleiterchips auf sie ausgeübt wird, eine Positionsfehlausrichtung infolge eines Rutschens der entsprechenden Elektroden an beiden Seiten der Lötmaterialschicht in Bezug zueinander. Folglich besteht die Gefahr, dass keine sichere Fixierung der entsprechenden Elektroden erzielt werden kann.
  • Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung, das in dem Patentliteraturbeispiel 1 offenbart ist, kann bei der Bildung des geschichteten Aufbaus ein Rutschen zwischen entsprechenden Elektroden nicht unterdrückt werden. Folglich besteht die Neigung, dass die Halbleiterchips, die an beiden Seiten der Lötmaterialschicht angeordnet sind, beim Schritt des Härtens der Lötmaterialschicht durch das Ausüben von Druck und Wärme ein Rutschen erfahren, was zu einer Positionsfehlausrichtung zwischen den Halbleiterchips in der Richtung der Ebene des Chips führt.
  • Bei der Halbleitervorrichtung, die in dem Patentliteraturbeispiel 2 offenbart ist, sind die Aussparungen mit einer Größe ausgeführt, die größer als die Außenform der Oberflächenhöckerelektroden ist, so dass zwischen den Oberflächenhöckerelektroden und den Seitenflächen der Aussparungen ein Spalt erzeugt wird. Folglich kommt es beim Bonden der benachbarten Halbleiterchips zu einer Schwankung bei den Positionen, an denen die Oberflächenhöckerelektroden in den Aussparungen fixiert sind. Als Ergebnis tritt das Problem auf, dass es zu einer Positionsfehlausrichtung in der Richtung der Ebene des Halbleiterchips kommt, wenn die benachbarten Halbleiterchips verbunden werden.
  • Eine Aufgabe der vorliegenden Erfindung ist, Halbleiterchips, die einen derartigen Aufbau aufweisen, dass es nicht leicht zu einer Positionsfehlausrichtung von benachbarten Halbleiterchips in der Richtung der Ebene der Halbleiterchips kommen kann, wenn mehrere dieser Halbleiterchips geschichtet werden, um einen geschichteten Chipaufbau zu bilden, und eine Halbleitervorrichtung, die derartige Halbleiterchips aufweist, bereitzustellen.
  • Mittel zur Lösung der Aufgabe
  • Um die oben genannte Aufgabe zu erfüllen, umfasst ein Halbleiterchip nach der vorliegenden Erfindung ein isolierendes Substrat; mehrere Höckerelektroden, die an einer Flächenseite des Substrats bereitgestellt sind; mehrere Aussparungen, die in der anderen Flächenseite des Substrats bereitgestellt sind; und eine Lötmaterialschicht, die in den Aussparungen angeordnet ist. Ein kennzeichnendes Merkmal besteht darin, dass die Aussparungen auf eine solche Weise gebildet sind, dass ihre Öffnungsfläche in der Richtung von der anderen Flächenseite des Substrats zu seiner einen Flächenseite hin kleiner wird.
  • Vorteilhafte Wirkung der Erfindung
  • Nach der vorliegenden Erfindung werden die Oberflächenhöckerelektroden durch das Bereitstellen von Aussparungen in der anderen Flächenseite der Halbleiterchips beim Schichten von mehreren Halbleiterchips so aufgenommen, dass sie durch die Lötmaterialschicht in den Aussparungen bedeckt werden, weshalb es nicht leicht zu einer Positionsfehlausrichtung in der Richtung der Ebene der Halbleiterchips kommen kann. Zudem wird durch das derartige Bilden dieser Aussparungen, dass ihre Öffnungsfläche in der Richtung von der anderen Flächenseite des Substrats zu seiner einen Flächenseite hin kleiner wird, die Anordnung der Oberflächenhöckerelektroden in der Mitte der Aussparungen erleichtert, so dass es nicht leicht zu einer Positionsfehlausrichtung in der Richtung der Ebene der Halbleiterchips kommen kann.
  • Kurze Beschreibung der Zeichnungen
  • [1] Dies ist eine Schnittansicht, die eine Halbleitervorrichtung mit Halbleiterchips nach einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • [2a] Dies ist eine Draufsicht, die einen ersten Halbleiterchip nach der vorliegenden Erfindung zeigt.
  • [2b] Dies ist eine Schnittansicht entlang der Linie A-A' von 2a.
  • [3a] Dies ist eine Draufsicht, die einen zweiten Halbleiterchip nach einer ersten Ausführungsform zeigt.
  • [3b] Dies ist eine Schnittansicht entlang der Linie B-B' in 3a.
  • [4a] Dies ist eine Draufsicht, die einen dritten Halbleiterchip nach der ersten Ausführungsform zeigt.
  • [4b] Dies ist eine Schnittansicht entlang der Linie C-C' in 4a.
  • [5] Dies ist eine Schnittansicht in einem größeren Maßstab, die die Umgebung einer Oberflächenhöckerelektrode eines zweiten Halbleiterchips der ersten Ausführungsform zeigt.
  • [6a] Dies ist eine Schnittansicht, die den Schritt des Bildens eines geschichteten Chipaufbaus durch Schichten von Halbleiterchips nach der ersten Ausführungsform zeigt.
  • [6b] Dies ist eine Schnittansicht, die einen Schritt des Bildens eines geschichteten Chipaufbaus durch Schichten von Halbleiterchips nach der ersten Ausführungsform zeigt.
  • [6c] Dies ist eine Schnittansicht, die einen Schritt des Bildens eines geschichteten Chipaufbaus durch Schichten von Halbleiterchips nach der ersten Ausführungsform zeigt.
  • [7a] Dies ist eine Schnittansicht, die einen Prozess zeigt, wodurch das Schichten bewerkstelligt wird, während eine Positionsfehlausrichtung unterdruckt wird, wenn die Halbleiterchips der ersten Ausführungsform geschichtet werden.
  • [7b] Dies ist eine Schnittansicht, die einen Prozess zeigt, wodurch das Schichten bewerkstelligt wird, während eine Positionsfehlausrichtung unterdruckt wird, wenn die Halbleiterchips der ersten Ausführungsform geschichtet werden.
  • [8a] Dies ist eine Schnittansicht, die einen Schritt des Füllens eines geschichteten Chipaufbaus, der durch Schichten der Halbleiterchips nach der ersten Ausführungsform hergestellt wurde, mit einem Unterfüllmaterial zeigt.
  • [8b] Dies ist eine Schnittansicht, die einen Schritt des Füllens eines geschichteten Chipaufbaus, der durch Schichten der Halbleiterchips nach der ersten Ausführungsform hergestellt wurde, mit einem Unterfüllmaterial zeigt.
  • [9a] Dies ist eine Schnittansicht, die einen Schritt des Bildens einer Halbleitervorrichtung zeigt, welche einen Halbleiterchip nach der ersten Ausführungsform umfasst.
  • [9b] Dies ist eine Schnittansicht, die einen Schritt des Bildens einer Halbleitervorrichtung zeigt, welche einen Halbleiterchip nach der ersten Ausführungsform umfasst.
  • [9c] Dies ist eine Schnittansicht, die einen Schritt des Bildens einer Halbleitervorrichtung zeigt, welche einen Halbleiterchip nach der ersten Ausführungsform umfasst.
  • [9d] Dies ist eine Schnittansicht, die einen Schritt des Bildens einer Halbleitervorrichtung zeigt, welche einen Halbleiterchip nach der ersten Ausführungsform umfasst.
  • [9e] Dies ist eine Schnittansicht, die einen Schritt des Bildens einer Halbleitervorrichtung zeigt, welche einen Halbleiterchip nach der ersten Ausführungsform umfasst.
  • [10] Dies ist eine Schnittansicht, die die Umgebung einer Oberflächenhöckerelektrode nach einem Abwandlungsbeispiel eines Halbleiterchips nach der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • [11] Dies ist eine Schnittansicht, die die Umgebung einer Oberflächenhöckerelektrode nach einem Abwandlungsbeispiel eines Halbleiterchips nach einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • Ausführungsformen der Erfindung
  • Unter Bezugnahme auf die Zeichnungen werden nachstehend Ausführungsformen der vorliegenden Erfindung beschrieben.
  • (Erste Ausführungsform)
  • 1 ist eine Schnittansicht, die eine Halbleitervorrichtung zeigt, welche unter Verwendung von Halbleiterchips nach einer ersten Ausführungsform der vorliegenden Erfindung aufgebaut ist.
  • Bei einer Halbleitervorrichtung 1 nach der vorliegenden Erfindung ist ein geschichteter Chipaufbau 11, der einen einzelnen ersten Halbleiterchip 10a, drei zweite Halbleiterchips 10b und einen einzelnen dritten Halbleiterchip 10c umfasst, auf eine solche Weise montiert, dass eine Flächenseite des dritten Halbleiterchips 10c zu einer Flächenseite eines Verdrahtungssubstrats 12 gewandt ist. Ein Unterfüllmaterial 13 ist in den Spalt zwischen benachbarten Halbleiterchips 10 des geschichteten Chipaufbaus 11 gefüllt. Ein Klebeelement 19 ist zwischen den dritten Halbleiterchip 10c und das Verdrahtungssubstrats 12 gefüllt. Der Umfang des geschichteten Chipaufbaus 11 ist mit einem Versiegelungsharz 14 bedeckt.
  • Nachstehend wird der Aufbau der Halbleitervorrichtung 1 ausführlich beschrieben.
  • Das Verdrahtungssubstrat 12 umfasst ein rechteckiges isolierendes Substrat 12a (zum Beispiel ein Glasepoxidsubstrat), das an beiden Flächen mit einer nicht dargestellten Verdrahtung ausgeführt ist. Beide Verdrahtungen sind mit Ausnahme von Anschlussfeldern 15 oder Stegen 16, die nachstehend beschrieben werden, von einem isolierenden Film 12b (zum Beispiel einem Lötresistfilm) bedeckt). Mehrere der Anschlussfelder 15, die durch Drahthöcker 18 mit dem dritten Halbleiterchip 10c verbunden sind, sind an einer Flächenseite des Verdrahtungssubstrats 12 gebildet. An der anderen Flächenseite des Verdrahtungssubstrats 12 sind mehrere der Stege 16, die an Lötmaterialkugeln 17, welche externe Klemmen bilden, angeschlossen sind, in bestimmten Abständen gebildet. Die Anschlussfelder 15 und die Stege 16 sind durch die Verdrahtung, die an dem isolierenden Substrat 12a gebildet ist, elektrisch verbunden.
  • Der geschichtete Chipaufbau 11 ist auf eine solche Weise an einer Flächenseite des Verdrahtungssubstrats 12 angebracht, dass die Anschlussfelder 15, die an einer Flächenseite des Verdrahtungssubstrats 12 gebildet sind, und die Oberflächenhöckerelektroden 22 (Höckerelektroden) einer Flächenseite des dritten Halbleiterchips 10c des geschichteten Chipaufbaus 11 durch die Drahthöcker 18 elektrisch verbunden sind. Der geschichtete Chipaufbau 11 weist einen Aufbau auf, der – in Bezug auf die Reihenfolge ihrer Schichtung auf dem Verdrahtungssubstrat 12 – durch Schichten eines einzelnen dritten Halbleiterchips 10c, von drei zweiten Halbleiterchips 10b, und eines einzelnen ersten Halbleiterchips 10a gebildet ist. Die zweiten Halbleiterchips 10b sind auf eine solche Weise auf den dritten Halbleiterchip 10c geschichtet, dass die Oberflächenhöckerelektroden 22 an einer Flächenseite des zweiten Halbleiterchips 10b mit Halbleiterschichten 24 in Aussparungen 23 an der anderen Flächenseite des dritten Halbleiterchips 10c verbunden sind. Die angrenzenden zweiten Halbleiterchips 10b sind auf eine solche Weise geschichtet, dass die Oberflächenhöckerelektroden 22 an einer Flächenseite des zweiten Halbleiterchips 10b, der sich an der zweiten Stelle befindet, mit den Halbleiterschichten 24 in den Aussparungen 23 an der anderen Flächenseite des zweiten Halbleiterchips 10b, der sich an der ersten Stelle befindet, verbunden sind. Außerdem ist der zweite Halbleiterchip 10b, der sich an der dritten Stelle befindet, auf die gleiche Weise mit dem zweiten Halbleiterchip 10b, der sich an der zweiten Stelle befindet, geschichtet. Der zweite Halbleiterchip 10b, der sich an der dritten Stelle befindet, und der erste Halbleiterchip 10a sind auf eine solche Weise geschichtet, dass die Oberflächenhöckerelektroden 22 an der einen Flächenseite des ersten Halbleiterchips 10a mit den Halbleiterschichten 24 in den Aussparungen 23 an der anderen Flächenseite des zweiten Halbleiterchips 10b, der sich an der dritten Stelle befindet, verbunden sind. Bei dieser Ausführungsform werden mehrere Speicherchips und Schnittstellenchips als die Halbleiterchips 10, die den geschichteten Chipaufbau 11 bilden, eingesetzt.
  • Das Unterfüllmaterial 13 ist zwischen benachbarte geschichtete Halbleiterchips 10 des geschichteten Chipaufbaus 11 und an den Umfang gefüllt. Ein Klebeelement 19, das zum Beispiel aus NCP (nonconductive paste, Nichtleitpaste) besteht, ist zwischen das Verdrahtungssubstrat 12 und den dritten Halbleiterchip 10c des geschichteten Chipaufbaus 11 gefüllt. Das Versiegelungsharz 14 ist so gebildet, dass es den Umfang des geschichteten Chipaufbaus 11, der an der einen Flächenseite des Verdrahtungssubstrats 12 montiert ist, bedeckt. Das Versiegelungsharz 14 ist in einer Draufsicht gesehen in dem gleichen Bereich wie das Verdrahtungssubstrat 12 gebildet.
  • 2a und 2b sind Ansichten, die einen ersten Halbleiterchip 10a, der den geschichteten Chipaufbau 11 bildet, zeigen. Der erste Halbleiterchip 10a ist durch ein rechteckiges Siliziumsubstrat 21 (Substrat) gebildet; auf der gesamten Fläche der einen Flächenseite des Siliziumsubstrats 21 sind eine schaltungsbildende Schicht 27 und ein nicht gezeigter isolierender Schutzfilm bereitgestellt. Außerdem sind mehrere Oberflächenhöckerelektroden 22 so in dem Mittelbereich an einer Flächenseite des Siliziumsubstrats 21 gebildet, dass sie eine Reihe bilden, die parallel zu einer Seite des Siliziumsubstrats 21 verläuft.
  • 3a und 3b sind Ansichten, die einen zweiten Halbleiterchip 10b, der den geschichteten Chipaufbau 11 bildet, zeigen. Die zweiten Halbleiterchips 10b sind durch ein rechteckiges Siliziumsubstrat 21 mit der gleichen Größe wie bei dem ersten Halbleiterchip 10a gebildet und sind an der einen Flächenseite des Siliziumsubstrats 21 über die gesamte Fläche mit einer schaltungsbildenden Schicht 27 und einem isolierenden Schutzfilm 42 (siehe 5) versehen. Außerdem sind mehrere Oberflächenhöckerelektroden 22 so in einem Mittelbereich an der einen Flächenseite des Siliziumsubstrats 21 gebildet, dass sie eine Reihe bilden, die parallel zu einer Seite des Siliziumsubstrats 21 verläuft. An der anderen Flächenseite des Siliziumsubstrats 21 sind mehrere kegelförmige Aussparungen 23 von der anderen Flächenseite des Siliziumsubstrats 21 zu seiner einen Flächenseite hin so in dem Mittelbereich des Siliziumsubstrats 21 gebildet, dass sie eine Reihe bilden, die parallel zu der Reihe der Oberflächenhöckerelektroden 22 an der einen Flächenseite des Siliziumsubstrats 21 und zu einer Seite des Siliziumsubstrats 21 verläuft. Diese Aussparungen 23 sind direkt unter den Oberflächenhöckerelektroden 22, welche an der einen Flächenseite des Siliziumsubstrats 21 gebildet sind, bereitgestellt, und darin ist eine leitende Lötmaterialschicht 24, die z. B. aus Sn/Ag-Lötmaterial besteht, bereitgestellt. Außerdem ist in einem Verbindungsabschnitt, der mit einer festen Öffnungsfläche von den Aussparungen 23 zu der einen Flächenseite des Siliziumsubstrats 21 hin verläuft, eine leitende Leiterschicht 25, die zum Beispiel aus Cu besteht, aufgenommen.
  • 5 ist eine Schnittansicht in einem größeren Maßstab, die den Aufbau an dem Umfang der Oberflächenhöckerelektroden 22 eines zweiten Halbleiterchips 10b zeigt. Die Oberflächenhöckerelektrode 22 besteht zum Beispiel aus Cu und ist in einer zylindrischen Säulenform ausgeführt und so angeordnet, dass sie von der einen Flächenseite des Siliziumsubstrats 21 vorspringt. An der Oberflächenhöckerelektrode 22 sind eine Ni-Überzugsschicht 29 zur Verhinderung einer Cu-Diffusion und eine Au-Überzugsschicht 30 zur Verhinderung einer Oxidation gebildet. Die Oberflächenhöckerelektrode 22 und die Lötmaterialschicht 24 in der Aussparung 23 sind durch ein Elektrodenfeld 28 und die leitende Schicht 25, die in dem Verbindungsabschnitt 20 aufgenommen ist, verbunden.
  • 4a und 4b sind Ansichten, die den dritten Halbleiterchip 10c, der den geschichteten Chipaufbau 11 bildet, zeigen. Der dritte Halbleiterchip 10c ist durch ein rechteckiges Siliziumsubstrat 21, das in der Draufsicht kleiner als der erste Halbleiterchip 10a ist, gebildet. Ein nicht gezeigter isolierender Schutzfilm und eine schaltungsbildende Schicht 27 sind an der einen Flächenseite des Siliziumsubstrats 21 über die gesamte Fläche gebildet. Außerdem sind die mehreren Oberflächenhöckerelektroden 22 an einer Position, die verglichen mit der Position, an der die Oberflächenhöckerelektroden 22 an der einen Flächenseite des zweiten Halbleiterchips 10b gebildet sind, zu dem Rand der einen Flächenseite des Siliziumsubstrats 21 hin versetzt ist, so gebildet, dass sie eine Reihe bilden, die parallel zu einer Seite des Siliziumsubstrats 21 verläuft. An der anderen Flächenseite des Siliziumsubstrats 21 sind mehrere kegelförmige Aussparungen 23 von der anderen Flächenseite des Siliziumsubstrats 21 zu seiner einen Flächenseite hin so in dem Mittelbereich des Siliziumsubstrats 21 gebildet, dass sie eine Reihe bilden, die parallel zu der Reihe der Oberflächenhöckerelektroden 22 an der einen Flächenseite des Siliziumsubstrats 21 und einer Seite des Siliziumsubstrats 21 verläuft. Diese Aussparungen 23 sind an Positionen gebildet, die von direkt unter der Position, an der die Oberflächenhöckerelektroden 22 an der einen Flächenseite des Siliziumsubstrats 21 gebildet sind, zu der Randseite des Siliziumsubstrats 21 hin versetzt sind. Zudem ist in den Aussparungen 23 eine leitende Lötmaterialschicht 24, die z. B. aus Sn/Ag-Lötmaterial besteht, bereitgestellt. Außerdem ist in einem Verbindungsabschnitt 20, der mit einer festen Öffnungsfläche von den Aussparungen 23 zu der einen Flächenseite des Siliziumsubstrats 21 hin verläuft, eine leitende Leiterschicht 25, die zum Beispiel aus Cu besteht, aufgenommen. Die Oberflächenhöckerelektroden 22 und die Lötmaterialschicht 24 der Aussparungen 23 sind durch die leitende Leiterschicht 25, die in dem Verbindungsabschnitt 20 aufgenommen ist, und die schaltungsbildende Schicht 27 elektrisch verbunden.
  • Als nächstes wird unter Bezugnahme auf 6a bis 9e der Schritt der Herstellung einer Halbleitervorrichtung 1 mit dem oben beschriebenen Aufbau beschrieben werden.
  • Zuerst wird wie in 6a gezeigt zur Bildung des geschichteten Chipaufbaus 11 ein erster Halbleiterchip 10a so an einer Bondbühne 33 mit mehreren Sauglöchern 33a angeordnet, dass diese Bondbühne mit der anderen Flächenseite des ersten Halbleiterchips 10a in Kontakt gebracht wird. Dieser erste Halbleiterchip 10a, der auf diese Weise angeordnet wurde, wird durch einen Unterdruck, der in den Sauglöchern 33a erzeugt wird, an der Bondbühne 33 gehalten.
  • Während die zweiten Halbleiterchips 10b durch den Unterdruck, der in den Sauglöchern 34a des Bondwerkzeugs 34 erzeugt wird, an dem Bondwerkzeug 34 gehalten werden, verschiebt das Bondwerkzeug 34 einen zweiten Halbleiterchip 10b nach direkt über die Bondbühne 33. Dadurch wird der zweite Halbleiterchip 10b auf eine solche Weise auf den ersten Halbleiterchip 10a geschichtet, dass die Oberflächenhöckerelektroden 22 des ersten Halbleiterchips 10a mit den Lötmaterialschichten 24 in den Aussparungen 23 des zweiten Halbleiterchips 10b verbunden werden. Durch den gleichen Vorgang werden die zweiten Halbleiterchips 10b, die sich an der zweiten Stelle und an der dritten Stelle befinden, auf den zweiten Halbleiterchip 10b, der sich an der ersten Stelle befindet, geschichtet. Es sollte angemerkt werden, dass die Lötmaterialschicht 24 zu diesem Zeitpunkt noch nicht gehärtet ist und daher über Fließfähigkeit verfügt.
  • Wenn die Halbleiterchips 10 an diesem Punkt wie in 7a gezeigt in einem Zustand geschichtet werden, in dem die Oberflächenhöckerelektroden 22 des Halbleiterchips, der unten positioniert ist, nicht in der Mitte der Aussparungen 23 des Halbleiterchips, der oben positioniert ist, angeordnet sind, wird anfänglich ein Zustand hergestellt, in dem die Halbleiterchips 10 positionell in der Richtung ihrer Ebene versetzt sind. Doch durch das kegelförmige Ausführen der Aussparungen 23 der Halbleiterchips 10 dieser Ausführungsform gleiten die Oberflächenhöckerelektroden 22 in dem Schritt, in dem die Halbleiterchips 10 zu einer dichteren Annäherung aneinander gebracht werden, wie in 7b gezeigt entlang der Abschrägungen der Aussparungen 23, so dass sie dazu neigen, in der Mitte der Aussparungen 23 aufgenommen zu werden. Folglich kommt es beim Schichten der Halbleiterchips 10 nicht leicht zu einem positionellen Versatz in der Ebenenrichtung der Halbleiterchips 10.
  • Als nächstes wird der dritte Halbleiterchip 10c wie in 6b gezeigt aufgeschichtet. Der dritte Halbleiterchip 10c wird durch das Bondwerkzeug 34 nach direkt über die Bondbühne 33 bewegt, während dieser dritte Halbleiterchip 10c durch das Bondwerkzeug 34 durch den Unterdruck, der in den Sauglöchern 34b erzeugt wird, gehalten wird. Dann wird der dritte Halbleiterchip 10c auf eine solche Weise auf den zweiten Halbleiterchip 10b, der sich an der dritten Stelle befindet, geschichtet, dass die Oberflächenhöckerelektroden 22 des zweiten Halbleiterchips 10b, der sich an der dritten Stelle befindet, und die Lötmaterialschicht 24 in den Aussparungen 23 des dritten Halbleiterchips 10b in Kontakt gebracht werden. Nachdem alle Halbleiterchips 10 geschichtet wurden, werden die jeweiligen Lötmaterialschichten 24 der Halbleiterchips 10 gehärtet.
  • Der geschichtete Chipaufbau 11 wird durch das wie oben beschriebene Schichten der mehreren Halbleiterchips 10 gebildet.
  • Wie in 8a gezeigt wird der geschichtete Chipaufbau 11, der auf diese Weise gebildet wurde, an einer Überzugsbühne 36, die an ihrer einen Flächenseite mit einem Überzugs-Flächengebilde 37 bedeckt ist, angeordnet und dann durch einen Spender 35 ein Unterfüllmaterial 13 in den Spalt 26 (siehe 7a, 7b) des geschichteten Chipaufbaus 11 gefüllt. Für das Überzugs-Flächengebilde 37 kann ein Material wie ein Flächengebilde auf Fluorbasis oder ein Flächengebilde, das mit einem siliziumbasierten Klebstoff mit einer geringen Benetzbarkeit in Bezug auf das Unterfüllmaterial überzogen ist, eingesetzt werden. Durch Härten des Unterfüllmaterials 13 durch eine Hitzebehandlung des gesamten geschichteten Chipaufbaus 11 bei einer bestimmten Temperatur wie etwa zum Beispiel etwa 150°C wird dann der wie in 8b gezeigte geschichtete Chipaufbau 11, der mit dem Unterfüllmaterial 13 gefüllt ist, gebildet. In dieser Ausführungsform klebt das Unterfüllmaterial 13 nicht ohne Weiteres am Überzugs-Flächengebilde 37, wenn das Unterfüllmaterial gehärtet wird, weil ein Flächengebilde aus einem Material mit einer geringen Benetzbarkeit in Bezug auf das Unterfüllmaterial 13 als Überzug-Flächengebilde 37 verwendet wird.
  • Als nächstes wird wie in 9a gezeigt das Verdrahtungssubstrat 12 vorbereitet. Als Verdrahtungssubstrat 12 wird ein isolierendes Substrat 12a, das an seinen beiden Flächen mit einer nicht gezeigten Verdrahtung ausgeführt ist, (zum Beispiel ein Glasepoxidsubstrat) eingesetzt. An der einen Flächenseite des isolierenden Substrats 12a sind mehrere Anschlussfelder 15 und Drahthöcker 18, die an der Oberfläche der Anschlussfelder 15 bereitgestellt sind, zum Anschluss an den dritten Halbleiterchip 10c gebildet. An der anderen Flächenseite des Halbleitersubstrats 12a sind mehrere Stege 16, die an die Lötmaterialkugeln 17, welche die äußeren Klemmen bilden, angeschlossen sind, in vorherbestimmten Abständen zum Beispiel gitterförmig gebildet. Die mehreren Anschlussfelder 15 und die mehreren Stege 16 sind durch ein leitendes Material, das durch das isolierende Substrat 12a verläuft, elektrisch verbunden. Die jeweiligen Verdrahtungen an den beiden Flächen des isolierenden Substrats 12a sind mit Ausnahme der Anschlussfelder 15 und der Stege 16 von einem isolierenden Film 12b, der zum Beispiel aus Lötresist besteht, bedeckt. Außerdem ist das Verdrahtungssubstrat 12 durch Vereinzelungslinien 39 in Bereiche unterteilt, die dazu bestimmt sind, Halbleitervorrichtungen 1 zu bilden.
  • Eine Flächenseite des Verdrahtungssubstrats 12 wird vor dem Härten so mit einem Klebematerial 19 wie etwa zum Beispiel NCP bedeckt, dass die Anschlussfelder 15 und die Drahthöcker 18 abgedeckt werden. Vor dem Härten des Überzugs aus dem Klebematerial 19 wird der geschichtete Chipaufbau 11 wie in 9b gezeigt auf eine solche Weise auf das Verdrahtungssubstrat 12 geschichtet, dass die eine Fläche des Verdrahtungssubstrats 12 und die eine Fläche des dritten Halbleiterchips 10c des geschichteten Chipaufbaus 11 zueinander gewandt sind. An diesem Punkt sind die Drahthöcker 18 des Verdrahtungssubstrats 12 und die Oberflächenhöckerelektroden 22 des dritten Halbleiterchips 10c des geschichteten Chipaufbaus 11 verbunden. Auf diese Weise wird der erste Halbleiterchip 10a in dem geschichteten Chipaufbau 11 durch Anbringen des geschichteten Chipaufbaus 11 an der einen Fläche des Verdrahtungssubstrats 12 an jener Position angeordnet, die am weitesten von dem Verdrahtungssubstrat 12 entfernt ist.
  • Nach dem Anbringen des geschichteten Chipaufbaus 11 an dem Verdrahtungssubstrat 12 wird das Verdrahtungssubstrat 12 in eine Metallform, die einen oberen Teil und einen unteren Teil umfasst, einer nicht gezeigten Spritzpressvorrichtung gesetzt, um den geschichteten Chipaufbau 11 mit einem Versiegelungsharz 14 zu bedecken. In dem oberen Teil der Metallform ist ein nicht gezeigter Hohlraum gebildet, der alle der mehreren Halbleiterchips 10 abdeckt, und der geschichtete Chipaufbau 11 wird in diesem Hohlraum aufgenommen. Danach wird das Versiegelungsharz 14, das durch Erhitzen geschmolzen wurde, so in den Hohlraum gegossen, dass der geschichtete Chipaufbau 11 in dem Hohlraum mit diesem Versiegelungsharz 14 bedeckt wird. Als Versiegelungsharz 14 kann ein wärmehärtendes Harz wie zum Beispiel Epoxidharz oder dergleichen eingesetzt werden.
  • Als nächstes wird das Versiegelungsharz 14 in einem Zustand, in dem der Hohlraum mit dem Versiegelungsharz 14 gefüllt ist, bei einer bestimmten Temperatur (zum Beispiel etwa 180°C) gehärtet. Auf diese Weise wird wie in 9c gezeigt ein Versiegelungsharz 14 gebildet, das den geschichteten Chipaufbau 11, der an der einen Fläche des Verdrahtungssubstrats 12 angebracht ist, abdeckt. Darüber hinaus wird das Versiegelungsharz 14 durch Brennen des Versiegelungsharzes 14 bei einer bestimmten Temperatur gehärtet. Bei dieser Ausführungsform wird das Versiegelungsharz 14 gebildet, nachdem der Spalt 26 zwischen benachbarten Halbleiterchips 10 mit dem Unterfüllmaterial 13 und dem klebenden Element 19 gefüllt wurde, so dass die Erzeugung von Leerräumen, die durch Luft, welche in Spalten 26 zwischen den Halbleiterchips 10 vorhanden ist, verursacht wird, unterdrückt wird.
  • Nachdem das Versiegelungsharz 14 an der einen Fläche des Verdrahtungssubstrats 12 gebildet wurde, werden wie in 9d gezeigt die Stege 16, die an der anderen Fläche des Verdrahtungssubstrats 12 gebildet sind, an leitende Metallkugeln wie etwa zum Beispiel Lötmaterialkugeln 17 angeschlossen, wodurch die äußeren Klemmen der Halbleitervorrichtung 1 gebildet werden. Die mehreren Lötmaterialkugeln 17 werden gleichzeitig an den Stegen 16 angebracht, während ein saugender Halt durch ein nicht gezeigtes Anbringungswerkzeug, das mit mehreren Sauglöchern versehen ist, die so gebildet sind, dass sie hinsichtlich ihrer Position mit den Stegen 16 des Verdrahtungssubstrats 12 übereinstimmen, erfolgt. Als nächstes werden die Stege 16 und die Lötmaterialkugeln 17 durch einen Reflow des gesamten Verdrahtungssubstrats 12 verbunden. Wenn die Lötmaterialkugeln 17 mit den Stegen 16 verbunden sind, werden wie in 9e gezeigt mehrere Halbleitervorrichtungen 1 vom CoC-Typ gebildet, indem das Verdrahtungssubstrat 12 entlang bestimmter Vereinzelungslinien 39 geschnitten wird.
  • Obwohl der Fall beschrieben wurde, bei dem der geschichtete Chipaufbau 11 der bei der vorliegenden Ausführungsform eingesetzt wurde, durch Speicherchips und Schnittstellenchips gebildet war, könnte ein Aufbau eingesetzt werden, der andere Halbleiterchips als Logikchips oder dergleichen oder einen Siliziuminterposer einsetzt.
  • Wie oben beschrieben gleiten die Oberflächenhöckerelektroden 22, die in den Aussparungen 23 aufgenommen werden, dank des Umstands, dass die Halbleiterchips 10, die den geschichteten Chipaufbau 11 bilden, mit kegelförmigen Aussparungen 23 versehen sind, beim Schichten der Halbleiterchips 10 zur Mitte der Aussparungen 23 entlang der Abschrägungen der Aussparungen 23. Als Ergebnis wird ein Anschluss der Oberflächenhöckerelektroden 22 in der Mitte der Aussparungen 23 erleichtert und wird eine positionelle Fehlausrichtung der Halbleiterchips 10 in der Ebenenrichtung der Halbleiterchips 10 unwahrscheinlich.
  • Außerdem wird die Verbindungsstärke der Halbleiterchips 10 erhöht, da die Oberflächenhöckerelektroden 22 und die Aussparungen durch die Bereitstellung einer Lötmaterialschicht 24 in den Aussparungen durch Bedecken der gesamten Oberfläche der Oberflächenhöckerelektroden 22 mit der Lötmaterialschicht 24 verbunden werden.
  • Darüber hinaus ist es durch den Aufbau dieser Ausführungsform dank des Einsatzes einer Anordnung, bei der die Oberflächenhöckerelektroden 22 in den Aussparungen 23 aufgenommen werden, möglich, die Größe der Spalte 26 zwischen den Halbleiterchips 10 verglichen mit dem Aufbau des Patentliteraturbeispiels 1, bei dem Oberflächenhöckerelektroden 22, die von einer Flächenseite des Verdrahtungssubstrats 12 vorspringen, angeschlossen werden, zu verringern. Auf diese Weise kann die Dicke der Halbleitervorrichtung 1 verringert werden.
  • 10 ist eine Schnittansicht in einem größeren Maßstab, die den Aufbau der Umgebung der Oberflächenhöckerelektroden 22 zeigt, wenn die zweiten Halbleiterchips 10b und der erste Halbleiterchip 10a eines Abwandlungsbeispiels der ersten Ausführungsform verbunden sind.
  • Die Aussparungen 23, die an der anderen Flächenseite der zweiten Halbleiterchips 10b bereitgestellt sind, sind mit einer Größe ausgeführt, die in der Lage ist, die Oberflächenhöckerelektroden 22 des ersten Halbleiterchips 10a vollständig aufzunehmen. Im Besonderen ist die Tiefe der Aussparungen 23 so gebildet, dass sie größer als die Vorsprungshöhe der Oberflächenhöckerelektroden 22 von den Halbleiterchips 10 ist. Ein derartiger Aufbau der Aussparungen 23 ist nicht auf die Aussparungen 23, die an der anderen Flächenseite der zweiten Halbleiterchips 10b gebildet sind, beschränkt, sondern wird auch auf die Aussparungen 23, die an der anderen Flächenseite des dritten Halbleiterchips 10c gebildet sind, angewendet.
  • Wie oben beschrieben werden Spalte 26 zwischen den Halbleiterchips 10 beseitigt, da die Schichtung durch Ausführen der Aussparungen 23 mit einer Größe, die in der Lage ist, die darin aufgenommenen Oberflächenhöckerelektroden 22 vollständig aufzunehmen, auf eine solche Weise bewerkstelligt wird, dass die Halbleiterchips 10 eng aneinander haften. Auf diese Weise wird die Dicke der Halbleitervorrichtung 1 als Ganzes weiter verringert und verschwindet die Notwendigkeit, ein Unterfüllmaterial 13 zwischen die Halbleiterchips zu füllen, wodurch die Herstellungskosten der Halbleitervorrichtung 1 verringert werden.
  • (Zweite Ausführungsform)
  • 11 ist eine Schnittansicht in einem größeren Maßstab, die den Aufbau der Umgebung der Oberflächenhöckerelektroden 22 der zweiten Halbleiterchips 10b nach einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • Die zweiten Halbleiterchips 10b nach der vorliegenden Erfindung sind mit Durchgangsöffnungen 43 versehen, die von der einen Flächenseite des Siliziumsubstrats 21 durch das Siliziumsubstrat 21 hindurch zu seiner anderen Flächenseite verlaufen. Diese Durchgangsöffnungen 43 sind mit einer ersten Öffnung 40, die sich von der anderen Flächenseite des Siliziumsubstrats 21 in das Innere des Siliziumsubstrats 21 erstreckt, und einer zweiten Öffnung 41, die zwischen der einen Flächenseite des Siliziumsubstrats 21 und der ersten Öffnung 40 bereitgestellt ist, versehen.
  • Die erste Öffnung 40, die an der anderen Flächenseite des Siliziumsubstrats 21 bereitgestellt ist, ist in einer Kegelform mit einem ersten Verkleinerungsverhältnis ausgeführt, wodurch die Öffnungsfläche von der anderen Flächenseite des Siliziumsubstrats 21 zu seiner einen Flächenseite hin abnimmt. Außerdem ist die erste Öffnung 40 so in dem Mittelbereich des Siliziumsubstrats 21 an der anderen Flächenseite des Siliziumsubstrats 21 gebildet, dass sie eine Reihe bildet, die zu der Reihe der Oberflächenhöckerelektroden 22 an der einen Seitenfläche des Siliziumsubstrats 21 und der einen Seite des Siliziumsubstrats 21 parallel verläuft. In der ersten Öffnung 40 ist eine leitende Halbleiterschicht 24, die zum Beispiel aus Sn/Ag-Lötmaterial besteht, bereitgestellt.
  • Die zweite Öffnung 41, die zwischen der ersten Öffnung 40 und der einen Flächenseite des Siliziumsubstrats 21 gebildet ist, ist in einer Kegelform mit einer Öffnungsfläche, die mit einem zweiten Verkleinerungsverhältnis von der anderen Flächenseite des Siliziumsubstrats 21 zu seiner einen Flächenseite hin abnimmt, ausgeführt. In dieser zweiten Öffnung 41 ist eine leitende Leiterschicht 25, die zum Beispiel aus Cu besteht, aufgenommen. In diesem Fall ist das zweite Verkleinerungsverhältnis, das die zweite Öffnung 41 besitzt, kleiner als das erste Verkleinerungsverhältnis, das die erste Öffnung 40 besitzt.
  • Die weiteren Einzelheiten im Hinblick auf den Aufbau und das Verfahren zur Herstellung der Halbleitervorrichtung 1 sind die gleichen wie im Fall der ersten Ausführungsform, weshalb auf ihre Beschreibung verzichtet wird.
  • Auch durch die zweite Ausführungsform werden die gleichen vorteilhaften Wirkungen wie bei der ersten Ausführungsform erhalten.
  • Obwohl oben verschiedene Ausführungsformen in Bezug auf bestimmte Aufbauten der Halbleitervorrichtung nach der vorliegenden Erfindung beschrieben wurden, ist die vorliegende Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt, sondern können im Hinblick auf die oben beschriebenen Ausführungsformen innerhalb eines Bereichs, der nicht von dem Hauptinhalt der vorliegenden Erfindung abweicht, verschiedene Änderungen vorgenommen werden. Obwohl bei den oben beschriebenen Ausführungsformen zum Beispiel ein Halbleiterchip beschrieben wurde, bei dem die Oberflächenhöckerelektroden so angeordnet waren, dass sie eine Reihe in dem Mittelbereich bilden, könnte die vorliegende Erfindung gleichermaßen auf Halbleiterchips angewendet werden, bei denen die Oberflächenhöckerelektroden auf jede beliebige gewünschte Weise angeordnet sind.

Claims (7)

  1. Halbleiterchip, umfassend ein isolierendes Substrat, mehrere Höckerelektroden, die an einer Flächenseite des Substrats bereitgestellt sind, mehrere Aussparungen, die an der anderen Flächenseite des Substrats bereitgestellt sind, und eine Lötmaterialschicht, die in den Aussparungen angeordnet ist, dadurch gekennzeichnet, dass die Aussparungen so gebildet sind, dass sie von der anderen Flächenseite des Substrats zu seiner einen Flächenseite hin eine kleinere Öffnungsfläche aufweisen.
  2. Halbleiterchip nach Anspruch 1, dadurch gekennzeichnet, dass in dem Substrat ein Verbindungsabschnitt gebildet ist, der von der Aussparung zu der einen Flächenseite des Substrats verläuft, in dem Verbindungsabschnitt eine Leiterschicht angeordnet ist, und die Höckerelektroden und die Lötmaterialschicht durch die Leiterschicht elektrisch verbunden sind.
  3. Halbleiterchip nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Aussparungen in einer Kegelform gebildet sind.
  4. Halbleiterchip, umfassend ein isolierendes Substrat, mehrere Höckerelektroden, die an einer Flächenseite des Substrats bereitgestellt sind, und Durchgangsöffnungen, die von der einen Flächenseite des Substrats zu der anderen Flächenseite des Substrats durch das Substrat verlaufen, dadurch gekennzeichnet, dass die Durchgangsöffnungen eine erste Öffnung, die sich von der anderen Flächenseite des Substrats in das Innere des Substrats erstreckt, und eine zweite Öffnung, die zwischen der einen Flächenseite des Substrats und der ersten Öffnung bereitgestellt ist, umfassen; wobei die erste Öffnung auf eine solche Weise gebildet ist, dass die Öffnungsfläche mit einem ersten Verkleinerungsverhältnis von der anderen Flächenseite des Substrats zu seiner einen Flächenseite hin abnimmt; und die zweite Öffnung auf eine solche Weise gebildet ist, dass die zweite Öffnungsfläche mit einem zweiten Verkleinerungsverhältnis, das kleiner als das erste Verkleinerungsverhältnis ist, von der anderen Flächenseite des Substrats zu seiner einen Flächenseite hin abnimmt.
  5. Halbleiterchip nach Anspruch 4, dadurch gekennzeichnet, dass die erste Öffnung und die zweite Öffnung jeweils in einer Kegelform gebildet sind.
  6. Halbleitervorrichtung, umfassend ein Verdrahtungssubstrat, das aus einem isolierenden Substrat besteht, einem geschichteten Chipaufbau, der an einer Flächenseite des Verdrahtungssubstrats angebracht ist, und einem Versiegelungsharz, das so an der einen Flächenseite des Verdrahtungssubstrats gebildet ist, dass es den geschichteten Chipaufbau abdeckt, dadurch gekennzeichnet, dass der geschichtete Chipaufbau durch Schichten eines Substrats; und mehrerer Halbleiterchips, die mehrere Höckerelektroden, welche an der einen Flächenseite des Substrats bereitgestellt sind, und mehrere Aussparungen, welche an der anderen Flächenseite des Substrats bereitgestellt sind, wobei eine Öffnungsfläche von der anderen Flächenseite des Substrats zu seiner einen Flächenseite hin kleiner wird, umfassen, gebildet ist; und dadurch, dass die Halbleiterchips unter Aufnehmen der Höckerelektroden in den Aussparungen geschichtet sind.
  7. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Aussparungen in einer Kegelform gebildet sind.
DE112014001285.8T 2013-03-14 2014-03-12 Halbleiterchip und Halbleitervorrichtung, die mit dem Halbleiterchip versehen ist Pending DE112014001285T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-051849 2013-03-14
JP2013051849 2013-03-14
PCT/JP2014/056517 WO2014142178A1 (ja) 2013-03-14 2014-03-12 半導体チップ及び半導体チップを有する半導体装置

Publications (1)

Publication Number Publication Date
DE112014001285T5 true DE112014001285T5 (de) 2015-12-03

Family

ID=51536829

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014001285.8T Pending DE112014001285T5 (de) 2013-03-14 2014-03-12 Halbleiterchip und Halbleitervorrichtung, die mit dem Halbleiterchip versehen ist

Country Status (5)

Country Link
US (3) US10115693B2 (de)
KR (1) KR20150129799A (de)
DE (1) DE112014001285T5 (de)
TW (1) TWI621241B (de)
WO (1) WO2014142178A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014993A (ko) * 2017-08-04 2019-02-13 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지
JP6892360B2 (ja) * 2017-09-19 2021-06-23 キオクシア株式会社 半導体装置
KR20220040138A (ko) 2020-09-23 2022-03-30 삼성전자주식회사 반도체 칩의 접속 구조물 및 그의 제조 방법, 및 접속 구조물을 포함하는 반도체 패키지 및 그의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
JP2000150701A (ja) * 1998-11-05 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置並びにこれに用いる接続用基板及びその製造方法
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3972813B2 (ja) * 2002-12-24 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
JP4145301B2 (ja) 2003-01-15 2008-09-03 富士通株式会社 半導体装置及び三次元実装半導体装置
US7598167B2 (en) * 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
JP4694305B2 (ja) 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
US20080284045A1 (en) 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package
KR20090047776A (ko) 2007-11-08 2009-05-13 삼성전자주식회사 반도체 소자 및 그 형성 방법
JP5212118B2 (ja) 2009-01-05 2013-06-19 日立金属株式会社 半導体装置およびその製造方法
KR20110000960A (ko) * 2009-06-29 2011-01-06 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 그 제조 방법
KR101302564B1 (ko) 2009-10-28 2013-09-02 한국전자통신연구원 비아 형성 방법 및 이를 이용하는 적층 칩 패키지의 제조 방법
JP2011243724A (ja) 2010-05-18 2011-12-01 Elpida Memory Inc 半導体装置およびその製造方法
JP2012119368A (ja) * 2010-11-29 2012-06-21 Elpida Memory Inc 半導体装置の製造方法
JP5972537B2 (ja) * 2011-07-27 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
JP2013115382A (ja) * 2011-11-30 2013-06-10 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20160027755A1 (en) 2016-01-28
US10115693B2 (en) 2018-10-30
TWI621241B (zh) 2018-04-11
US10475746B2 (en) 2019-11-12
TW201507097A (zh) 2015-02-16
US20190051602A1 (en) 2019-02-14
WO2014142178A1 (ja) 2014-09-18
US10734322B2 (en) 2020-08-04
KR20150129799A (ko) 2015-11-20
US20200075494A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
DE102014019418B4 (de) Design einer Kontaktstellenstruktur in einem Fan-out-Gehäuse
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE112014002910B4 (de) Verfahren zum Detektieren der Ausrichtung von in Z-Richtung gestapelter mehrerer Halbleiterchips eines Halbleiterbauelements
DE102015102528B4 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package
DE102015113208A1 (de) Modul mit integriertem Leistungselektronikschaltkreis und Logikschaltkreis
DE112014002322T5 (de) Halbleitervorrichtung und Halbleitervorrichtung-Herstellungsverfahren
DE102006062473A1 (de) Halbleiterbauelement mit auf einem Substrat montiertem Chip
DE3911711A1 (de) Modul-aufbau mit integriertem halbleiterchip und chiptraeger
DE19626126A1 (de) Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE112012004185T5 (de) Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten
DE10049551A1 (de) Gestapeltes Halbleiterbauteil
WO2006133664A1 (de) Halbleiterleistungsbauteilstapel in flachleitertechnik mit oberflächenmontierbaren aussenkontakten und ein verfahren zur herstellung desselben
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE102005001851A1 (de) Mehrchippackung und Herstellungsverfahren
DE112013004858T5 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112013004495T5 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
WO2017215771A1 (de) Modul und verfahren zur herstellung einer vielzahl von modulen
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE10142119A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102006011473B4 (de) Mehrchipgehäuse und Verfahren zum Bilden von Mehrchipgehäusen für eine ausgeglichene Leistung
DE112014001509T5 (de) Halbleiterbauelement und Fertigungsverfahren dafür
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: LONGITUDE SEMICONDUCTOR S.A.R.L., LU

Free format text: FORMER OWNER: PS4 LUXCO S.A.R.L., LUXEMBOURG, LU

Owner name: LONGITUDE SEMICONDUCTOR S.A.R.L., LU

Free format text: FORMER OWNER: PS5 LUXCO S.A.R.L., LUXEMBURG, LU

Owner name: LONGITUDE LICENSING LTD., IE

Free format text: FORMER OWNER: PS5 LUXCO S.A.R.L., LUXEMBURG, LU

Owner name: LONGITUDE LICENSING LTD., IE

Free format text: FORMER OWNER: PS4 LUXCO S.A.R.L., LUXEMBOURG, LU

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R081 Change of applicant/patentee

Owner name: LONGITUDE LICENSING LTD., IE

Free format text: FORMER OWNER: LONGITUDE SEMICONDUCTOR S.A.R.L., LUXEMBOURG, LU

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R016 Response to examination communication
R016 Response to examination communication