CN100416827C - 封装元件 - Google Patents

封装元件 Download PDF

Info

Publication number
CN100416827C
CN100416827C CNB2006100848317A CN200610084831A CN100416827C CN 100416827 C CN100416827 C CN 100416827C CN B2006100848317 A CNB2006100848317 A CN B2006100848317A CN 200610084831 A CN200610084831 A CN 200610084831A CN 100416827 C CN100416827 C CN 100416827C
Authority
CN
China
Prior art keywords
chip
layer
line layer
potted element
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100848317A
Other languages
English (en)
Other versions
CN1858908A (zh
Inventor
许志行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB2006100848317A priority Critical patent/CN100416827C/zh
Publication of CN1858908A publication Critical patent/CN1858908A/zh
Application granted granted Critical
Publication of CN100416827C publication Critical patent/CN100416827C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种封装元件，其主要包括第一线路层、多个芯片、至少第二线路层、多个介电层、多个第一导电通孔以及多个第二导电通孔。第一线路层具有多个接点，并且这些接点邻近于第一线路层的侧边。这些芯片堆迭于第一线路层上方。第二线路层堆迭于第一线路层上方。这些介电层配置于第一线路层、这些芯片以及第二线路层之间。第一导电通孔位于介电层内，用以将芯片电性连接于第二线路层。第二导电通孔位于介电层内，用以将第二线路层电性连接于第一线路层。

Description

封装元件
技术领域
本发明是有关于一种封装元件，且特别是有关于一种薄形化的封装元件，亦关于一种多芯片模组的封装元件。
背景技术
在现今的资讯社会中，使用者均是追求高速度、高品质、多功能性的电子产品。就产品外观而言，电子产品的设计也朝向轻、薄、短、小的趋势迈进。
为了达到上述目的，许多公司在进行电路设计时，均融入系统化的概念，使得单颗芯片可以具备有多种功能，并且节省配置电子产品内的芯片数目。
另外，就电子封装技术而言，为了配合这种轻、薄、短、小的设计趋势，亦发展出诸如多芯片模组(multi-chip module，MCM)的封装设计概念、芯片尺寸封装(chip scale package，CSP)的封装设计概念、或其他种类的封装概念。
以下将针对具有多芯片模组封装设计概念的堆迭型封装结构进行说明。
图1绘示习知堆迭型芯片封装结构的剖面示意图。
请参考图1，习知的堆迭型芯片封装结构100是安全数位卡(secure digitalcard，SD card)，其具有线路基板110、存储器芯片120、另一存储器芯片130、以及介电层140。
线路基板110具有介电层112以及线路层114。介电层112具有开口112a，其中开口112a邻近于介电层112的侧边。线路层114具有多个接点114a。线路层114位于介电层112上，并且开口112a暴露出接点114a的部分。
存储器芯片120位于线路层114上，并且经由引线键合(wire bonding)导线150来与线路层114电性连接。
存储器芯片130堆迭于存储器芯片120上，并且经由引线键合导线152来与存储器芯片120电性连接。
介电层140位于线路层114、存储器芯片120以及存储器芯片130上，并且将存储器芯片120、存储器芯片130、引线键合导线150、以及引线键合导线152包覆于其内。
由于存储器芯片120与存储器芯片130可以经由引线键合导线150与引线键合导线152来与线路层114电性连接，因此使用者可以经由接点114a来对存储器芯片120与存储器芯片130进行数位数据的存取。
值得注意的是，在堆迭型芯片封装结构100中，由于介电层140需要将所有的存储器芯片120、存储器芯片130、引线键合导线150、以及引线键合导线152包覆于其内，并且由于引线键合导线152必须具有最低的引线高度，因此习知技术难以进一步地缩减堆迭型芯片封装结构100的厚度。
另外，习知技术除了可以如堆迭型芯片封装结构100所示，即将较小的存储器芯片130直接堆迭于较大的存储器芯片120上之外，亦可以经由多个间隙物(spacer)将多个大小相近的芯片堆迭于线路基板上，并且经由多条引线键合导线将这些芯片电性连接于线路基板，其中间隙物分别位于两相邻的芯片之间。然而，由于间隙物亦具有厚度，所以间隙物的使用将使堆迭型芯片封装结构的厚度的缩减更加困难。
发明内容
本发明的目的就是在提供一种薄形化的或多芯片模组的封装元件。
本发明提出一种封装元件，其包括第一线路层、多个芯片、至少第二线路层、多层介电层、多个第一导电通孔以及多个第二导电通孔。第一线路层具有多个接点，其中这些接点邻近于第一线路层的侧边。这些芯片堆迭于第一线路层上方。第二线路层堆迭于第一线路层上方。这些介电层分别配置于第一线路层、这些芯片以及第二线路层之间。第一导电通孔位于介电层内，用以将芯片电性连接于第二线路层。第二导电通孔位于介电层内，用以将第二线路层电性连接于第一线路层。
本发明提出一种封装元件，其包括具有第一侧面及第二侧面的介电层、置于该介电层内的第一芯片、置于该介电层内的第二芯片、置于该第一侧面的第一电路层、以及置于该第二侧面的第二电路层。其中，该第一芯片及该第二芯片分别电性连接至该第一电路层及该第二电路层，而该第一电路层电性连接至该第二电路层。
相较于习知技术经由引线工艺以及使用间隙物来制作堆迭型芯片封装结构，由于本发明所采用的第一导电通孔、第二导电通孔、第三导电通孔以及第二导电层可以在较薄的厚度需求下完成芯片与第一导电层的电性连接，因此本发明所提出的封装元件具有厚度较薄的优点。
在上述的叙述中，「第一」、「第二」、「第三」等用词仅在区别不同的组件，和权利要求可有对应关系，但也可不具对应的关系。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图，作详细说明如下。
附图说明
图1绘示习知堆迭型芯片封装结构的剖面示意图。
图2是本发明一实施例的封装元件的示意图。
图3是本发明另一实施例的封装元件的示意图。
图4是本发明又一实施例的封装元件的示意图。
【主要元件符号说明】
100：堆迭型芯片封装结构   110：线路基板
112：介电层               112a：开口         114：线路层
114a：接点                120：存储器芯片    130：存储器芯片
140：介电层               150：引线键合导线
152：引线键合导线         200：封装元件
201：封装元件             202：封装元件
210：线路层               212：接点          220：芯片
220a：有源表面            222：芯片          222a：有源表面
230：线路层               232：线路层        240：介电层
250：导电通孔             252：导电通孔      254：导电通孔
260：保护层               260’：保护层      262：开口
270：保护层               280：凸起物        290：控制单元
300：无源元件             310：倒角
具体实施方式
在本发明中，封装元件是指将至少一个芯片经由封装工艺包覆而形成的元件，换句话说，封装元件是一种电子元件，而这电子元件是由至少一个芯片所构成。
图2是本发明一实施例的封装元件的示意图。
请参照图2，封装元件200主要包括线路层210、芯片220、芯片222、线路层230、线路层232、多层介电层240、多个导电通孔250以及多个导电通孔252。
线路层210具有多个接点212，其中接点212邻近于线路层210的侧边。
芯片220具有有源表面220a，芯片222具有有源表面222a。芯片220与芯片222分别堆迭于线路层210的上方，并且芯片222位于芯片220与线路层210之间，其中有源表面220a与有源表面222a是面向同一个方向。
在本发明中，芯片220及芯片222可以是相同的芯片，例如，芯片220及芯片222同样是驱动IC。但芯片220及芯片222可以是不相同的芯片，例如，芯片220是驱动IC而芯片222是控制IC。
在本发明中，有源表面可指芯片表面上包含一个或数个接垫(pad)，以和外部元件电性连接(未图示)。除此，有源表面亦可指芯片表面上有一个或数个电性连接端，以和外部元件电性连接(未图示)。
再参照图2，线路层230与线路层232堆迭于线路层210上方。更详细地说，线路层230是位于芯片220的上方，线路层232是位于芯片220与芯片222之间。多层的介电层240分别位于任意两相邻的线路层210、芯片220、芯片222、线路层230以及线路层232之间。
在本发明中，线路层230与对应的线路层232可具有相同的电路。在本发明的另一些实施例中线路层230与对应的线路层232不具有相同的电路。
请参照图2，这些导电通孔250位于介电层240内，其中部分的导电通孔250是将芯片220电性连接于线路层230，并且部分的导电通孔250是将芯片222电性连接于线路层232。
此外，这些导电通孔252位于介电层240内，用以将线路层230与线路层232电性连接于线路层210。更详细地说，部分的导电通孔252是将线路层230电性连接于线路层232，并且部分的导电通孔252是将线路层232电性连接于线路层210。
如此一来，芯片220与芯片222就可以经由导电通孔250、线路层230、线路层232以及导电通孔252来与线路层210电性连接。也就是说，若芯片220与芯片222是存储器芯片时，使用者就可以经由线路层210的接点212来对芯片220与芯片222进行数位数据的存取。
值得注意的是，本发明所提出的封装元件200并非用以限定线路层的层数(如线路层230与线路层232)，以及限定芯片的个数(如芯片220与芯片222)。
在本发明的其他实施例中，封装元件还可以具有三层以上的线路层(例如：线路层230、线路层232)以及三个以上的芯片。当然，如同上述的实施例所提及的，这些芯片亦是经由导电通孔及所连接的线路层，以和其它线路层电性连接。
在本发明的实施例中，封装元件200还可以具有保护层260。保护层260配置于线路层210的远离介电层240的表面上。保护层260具有多个开口262，其中开口262暴露出接点212的部分。
此外，封装元件200还可以具有保护层270，其中保护层270是位于芯片220、芯片222、线路层230以及线路层232的上方。
在本发明中，保护层260及270可以是由绝缘材料所构成。这种绝缘材料可以是防止电荷入侵的材料，或者，这种绝缘材料可以避免水气的侵入。
请参照图2，封装元件200还可以具有凸起物280以及倒角(chamfer)310，以方便使用者对封装元件200进行插拔，其中凸起物280位于保护层270上。
在发明的一些实施例中，为了使封装元件200能够具有更佳的电性特性，可以将无源元件300配置于介电层240内，请参照图2，其中无源元件300是与线路层210电性连接。
当然，在本发明的其他实施例中，封装元件更可以具有多个无源元件，其中这些无源元件是与芯片220或芯片222电性连接。
在本发明中，上述的无源元件300是一个独立的电子元件。或者，无源元件300亦可与线路层230电性连接(未图示)。
在本发明中，无源元件300可以是电容器、电阻器、或电感器。
为了对芯片220与芯片222进行控制，在发明的一些实施例中，封装元件200还可以具有控制单元290，其中控制单元290是与芯片220以及芯片222电性连接。更详细地说，控制单元290配置于介电层240内，并且经由导电通孔250来与线路层230电性连接。如此一来，控制单元290便能够经由导电通孔250、线路层230、线路层232以及导电通孔252来对芯片220与芯片222进行控制。
在发明的另些实施例中，控制单元290可配置于介电层240内，未图示，并且与线路层210电性连接。如此一来，控制单元290便能够经由导电通孔(252、250)、线路层230、以及线路层210来对芯片220与芯片222进行控制。
在上述的实施例中，虽然有源表面220a与有源表面222a是面向同一方向，但是这样的芯片的配置方式并非用以限定本发明，在本发明的其他实施例中芯片的有源表面更可以面向不同的方向。
图3是本发明的实施例的封装元件的示意图。
请参照图3，封装元件201主要包括线路层210、芯片220、芯片222、线路层230、多层介电层240、多个导电通孔250、多个导电通孔252以及多个导电通孔254。
线路层210具有多个接点212，其中接点212邻近于线路层210的侧边。
芯片220具有有源表面220a，芯片222具有有源表面222a。芯片220与芯片222分别堆迭于线路层210上方，并且芯片222位于芯片220与线路层210之间，其中有源表面220a与有源表面222a是分别面向相反的方向。
线路层230位于芯片220的上方。多层的介电层240分别位于任意两相邻的线路层210、芯片220、芯片222以及线路层230之间。
这些导电通孔250位于介电层240内，用以将芯片220电性连接于线路层230。导电通孔252位于介电层240内，用以将线路层230电性连接于线路层210。导电通孔254亦是位于介电层240内，用以将芯片222电性连接于线路层210。
芯片220就可以经由导电通孔250、线路层230以及导电通孔252来与线路层210电性连接。并且芯片222可以经由导电通孔254来与线路层210电性连接。也就是说，若芯片220与芯片222是存储器芯片时，使用者就可以经由线路层210的接点212来对芯片220与芯片222进行数位数据的存取。
在关于图3的实施例中，为了使封装元件200能够具有更佳的电性特性，可以将无源元件300配置于介电层240内，而关于此无源元件300的使用方式，可参阅与图2有关的实施例的描述。
请参照图3，在发明中，为了对芯片220与芯片222进行控制，封装元件200还可以具有控制单元290，而关于此控制单元290的使用方式，可参阅与图2有关的实施例的描述。
此外，控制单元290亦可配置于介电层240内，未图示于图3，并且与线路层210电性连接。如此一来，控制单元290便能够经由导电通孔(252、254、250)、线路层230、以及线路层210来对芯片220与芯片222进行控制。
值得注意的是，本发明所提出的封装元件201并非用以限定线路层的层数(例如：线路层230)，以及限定芯片的个数(例如：芯片220与芯片222)，任何本领域的普通技术人员更可依本发明的其他实施例加以结合或变化，以使封装元件具有两层以上的线路层(例如：线路层230)以及三个以上的芯片，并且使这些芯片的至少其中之一的有源表面所面对的方向与其余的芯片的有源表面所面对的方向相反。
封装元件201更可以具有保护层260。保护层260配置于线路层210的远离介电层240的表面上。保护层260具有多个开口262，其中开口262暴露出接点212的部分。
封装元件201还可以具有保护层270，其中保护层270是位于线路层230上。
在本发明中，保护层260及270可以是由绝缘材料所构成。这种绝缘材料可以是防止电荷入侵的材料，或者，这种绝缘材料可以避免水气的侵入。
除此，封装元件200还可以具有凸起物以及倒角，未图示于图3，以方便使用者对封装元件200进行插拔，其中凸起物位于保护层270上。
在上述实施例中，即封装元件200与封装元件201中，使用者可以经由保护层260的开口262来将传输装置(未绘示)电性连接于接点212，并且经由接点212来对芯片220与芯片222进行数位数据的存取。
上述的实施例并非用以限定本发明，任何本领域的普通技术人员还可以适度地修改封装元件的结构，以改变本发明的封装元件与传输装置的电性连接方式。以下将提出另一种可能的线路层的接点的配置方式。
图4是本发明又一实施例的封装元件的示意图。
图4的实施例是图3的实施例的变形，因此，若非明指不同，叙述于图3的特征亦可使用于图4的实施例中。
请参照图4，封装元件202与封装元件201的差异主要在于，封装元件202的接点212的配置方式不同于封装元件202的接点212的配置方式。
详细地说，请参照图4，封装元件202的介电层240未覆盖于接点212上，并且封装元件202具有保护层260’配置于线路层210的远离介电层240的表面上。如此一来，使用者就能够经由接点212来对芯片220与芯片222进行数位数据的存取，其中接点212是被介电层240所暴露出来的。
在本发明中，保护层260’可以使用如保护层260的材料而构成。
综上所述，本发明至少具有下述的优点：
1.相较于习知技术的经由引线工艺以及间隙物的使用所制作而成的堆迭型芯片封装结构，由于本发明所采用的导电通孔以及导电层(例如：线路层232)具有较薄的厚度，因此本发明可以在较薄的厚度需求下完成芯片与导电层(例如：线路层210)的电性连接。所以本发明所提出的封装元件不但具有较薄的厚度，芯片与导电层(例如：线路层210)之间亦可以具有较短的信号传输路径。
2.由于本发明可以经由电镀、微影/蚀刻、旋转涂布等工艺来完成导电通孔、导电层以及介电层等构件，因此本发明可以在单一厂区内并以及单一产线内完成封装元件的制作。是以相较于习知技术而言，本发明所提出的封装元件具有成本低廉的优点。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (10)

1. 一种封装元件，其至少包括：
介电层，其具有第一侧面及第二侧面；
第一芯片，其置于该介电层内，且具有第一有源表面；
第二芯片，其置于该介电层内，且具有第二有源表面；
第一电路层，其置于该第一侧面；以及
第二电路层，其置于该第二侧面；
其中，该第一芯片电性连接至该第一电路层，该第二芯片电性连接至该第二电路层，以及该第一电路层电性连接至该第二电路层。
2. 如权利要求1项所述的封装元件，其中，该第一有源表面及该第二有源表面皆面向该第二侧面。
3. 如权利要求1项所述的封装元件，其中，该第一有源表面及该第二有源表面分别面向不同的该介电层的侧面。
4. 如权利要求1项所述的封装元件，其还包括：第三电路层，其置于该介电层内；其中，该第三电路层电性连接至该第一电路层及该第二电路层。
5. 如权利要求4项所述的封装元件，其中，该第一芯片经由该第三电路层电性连接至该第一电路层，而该第二芯片经由该第三电路层电性连接至该第二电路层。
6. 如权利要求1项所述的封装元件，其还包括：第三芯片，其置于该介电层内，且电性连接至该第一电路层。
7. 如权利要求1项所述的封装元件，其还包括：第一无源元件，其置于该介电层内。
8. 如权利要求1项所述的封装元件，其中，该封装元件具有倒角。
9. 如权利要求1项所述的封装元件，其还包括：第一保护层，其置于该第一侧面。
10. 如权利要求9项所述的封装元件，其中，该第一保护层具有凸起物。
CNB2006100848317A 2006-05-18 2006-05-18 封装元件 Active CN100416827C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100848317A CN100416827C (zh) 2006-05-18 2006-05-18 封装元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100848317A CN100416827C (zh) 2006-05-18 2006-05-18 封装元件

Publications (2)

Publication Number Publication Date
CN1858908A CN1858908A (zh) 2006-11-08
CN100416827C true CN100416827C (zh) 2008-09-03

Family

ID=37297793

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100848317A Active CN100416827C (zh) 2006-05-18 2006-05-18 封装元件

Country Status (1)

Country Link
CN (1) CN100416827C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939941B2 (en) 2007-06-27 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of through via before contact processing
US8853830B2 (en) 2008-05-14 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. System, structure, and method of manufacturing a semiconductor substrate stack
US8691664B2 (en) 2009-04-20 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Backside process for a substrate
US9859250B2 (en) * 2013-12-20 2018-01-02 Cyntec Co., Ltd. Substrate and the method to fabricate thereof
TWI602277B (zh) * 2016-11-04 2017-10-11 恆勁科技股份有限公司 封裝基板及其製作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6565008B2 (en) * 2000-04-04 2003-05-20 Kingpak Technology Inc. Module card and a method for manufacturing the same
US6784527B2 (en) * 2001-09-28 2004-08-31 Kabushiki Kaisha Toshiba Electronic card formed of a double-sided printed circuit board with static electricity prevention circuit
US6903935B1 (en) * 2004-07-16 2005-06-07 Tien-Tzu Chen Memory card with a static electricity conducting board
US20050122698A1 (en) * 2002-06-27 2005-06-09 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
JP2005149375A (ja) * 2003-11-19 2005-06-09 Hitachi Chem Co Ltd 半導体装置
US20060094156A1 (en) * 2004-11-01 2006-05-04 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6565008B2 (en) * 2000-04-04 2003-05-20 Kingpak Technology Inc. Module card and a method for manufacturing the same
US6784527B2 (en) * 2001-09-28 2004-08-31 Kabushiki Kaisha Toshiba Electronic card formed of a double-sided printed circuit board with static electricity prevention circuit
US20050122698A1 (en) * 2002-06-27 2005-06-09 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
JP2005149375A (ja) * 2003-11-19 2005-06-09 Hitachi Chem Co Ltd 半導体装置
US6903935B1 (en) * 2004-07-16 2005-06-07 Tien-Tzu Chen Memory card with a static electricity conducting board
US20060094156A1 (en) * 2004-11-01 2006-05-04 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating the same

Also Published As

Publication number Publication date
CN1858908A (zh) 2006-11-08

Similar Documents

Publication Publication Date Title
US6252305B1 (en) Multichip module having a stacked chip arrangement
KR102247916B1 (ko) 계단식 적층 구조를 갖는 반도체 패키지
US7777348B2 (en) Semiconductor device
KR102210332B1 (ko) 반도체 패키지
US8637978B2 (en) System-in-a-package based flash memory card
KR20150053484A (ko) 반도체 패키지 및 그 제조 방법
US20030073327A1 (en) Smart card containing a carrier body for receiving at least one system component having a plurality of electrical components and uniting electrical functions for operating the smart card
CN100416827C (zh) 封装元件
KR20100026405A (ko) 메모리 카드용 회로 기판 및 이를 갖는 메모리 카드
JP2008545255A (ja) パッケージング・ロジックおよびメモリ集積回路
CN103229293A (zh) 半导体芯片封装、半导体模块及其制造方法
KR20210050587A (ko) 다수의 반도체 다이 기와식 스택을 포함하는 반도체 소자 어셈블리
CN114121926A (zh) Nand封装架构的重叠管芯堆叠
US6388320B2 (en) Vertically integrated semiconductor configuration
US8603865B2 (en) Semiconductor storage device and manufacturing method thereof
TWI529918B (zh) 半導體記憶卡
CN111524879B (zh) 具有层叠芯片结构的半导体封装
US8692133B2 (en) Semiconductor package
KR20220032970A (ko) 수동 소자를 포함한 스택 패키지
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP4370993B2 (ja) 半導体装置
US20070257361A1 (en) Chip package
CN114639663A (zh) 包括层叠的半导体芯片的半导体封装件
CN114639664A (zh) 包括层叠的半导体芯片的半导体封装件
KR200283421Y1 (ko) 칩 적층형 세라믹 패키지 소자 및 이를 적층한 패키지적층형 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant