CN102446868A - 一种新型双界面智能卡模块及其实现方式 - Google Patents

一种新型双界面智能卡模块及其实现方式 Download PDF

Info

Publication number
CN102446868A
CN102446868A CN2011104491225A CN201110449122A CN102446868A CN 102446868 A CN102446868 A CN 102446868A CN 2011104491225 A CN2011104491225 A CN 2011104491225A CN 201110449122 A CN201110449122 A CN 201110449122A CN 102446868 A CN102446868 A CN 102446868A
Authority
CN
China
Prior art keywords
smart card
carrier band
card module
zone
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104491225A
Other languages
English (en)
Inventor
杨辉峰
蒋晓兰
唐荣烨
马文耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI CHANGFENG INTELLIGENT CARD CO Ltd
Original Assignee
SHANGHAI CHANGFENG INTELLIGENT CARD CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI CHANGFENG INTELLIGENT CARD CO Ltd filed Critical SHANGHAI CHANGFENG INTELLIGENT CARD CO Ltd
Priority to CN2011104491225A priority Critical patent/CN102446868A/zh
Publication of CN102446868A publication Critical patent/CN102446868A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种新型双界面智能卡模块及其实现方式，其包括载带、安置在载带上的芯片以及封装载带的封装体，载带包括基材层以及分别设置在基材层上下两面的接触面和焊盘面，载带上的芯片承载区域为直接形成在基材层表面上的无腔体芯片承载区域；芯片安置在无腔体芯片承载区域，并通过引线与载带上的焊盘面电连接，并由封装体封装形成智能卡模块。本发明能够实现各种规格芯片直接承载于此载带中，实现接触式环境与非接触式功能；并可沿用大部分生产设备和工艺，无需购买或设计生产设备，大大降低了载带原料成本、生产成本、整体生产时间。

Description

一种新型双界面智能卡模块及其实现方式
技术领域
本发明涉及一种微电子半导体封装技术以及集成电路封装技术，特别涉及一种双界面智能卡模块以及相应的实现方式。
背景技术
随着集成电路封装技术的不断进步，集成电路的集成度日益提高，功能越来越丰富，对于不断出现新的应用需求，要求集成电路封装企业能设计出新型的载带来配合新的需求。
例如在金融卡支付领域，双界面智能卡的需求量非常大，用户既需要智能卡具有接触式的功能来进行大比资金的管理，也需要用到非接触的功能进行小额资金支付。目前，智能卡行业正朝着技术创新的路线发展，新技术不断涌现，新功能也越来越多，许多老的功能也不断改进和加强，今后的支付平台应用将不断扩大，在这些发展的同时，智能卡的功能和性能的提升也不可避免。
传统的双界面智能卡做法是将独立的接触式智能卡芯片和非接触智能卡芯片封装在同一个封装体内，来实现两种功能。但是这种方法存在许多缺点，如生产成本高，工艺复杂，可靠性差，生产效率低下，而且两种功能之间没有任何联系，无法进行数据交换。
因此，提供一种高可靠性、低生产成本的集成接触式与非接触式功能的新型双界面智能卡是本领域亟需解决的问题。
发明内容
本发明针对上述现有双界面智能卡的生产过程中所存在的各种不足，而提供了一种带线圈的智能卡模块，其能够实现智能卡直接集成接触式功能和非接触式功能，并能够大大降低了载带原料成本、生产成本、整体生产时间。
为了达到上述目的，本发明采用如下的技术方案：
一种新型双界面智能卡模块，包括载带、安置在载带上的芯片以及封装载带的封装体，所述载带包括基材层以及分别设置在基材层上下两面的接触面和焊盘面，所述载带还包括芯片承载区域，所述芯片承载区域为直接形成在基材层表面上的无腔体芯片承载区域；所述芯片安置在无腔体芯片承载区域，并通过引线与载带上的焊盘面电连接，并由封装体封装形成智能卡模块。
在本发明的实例中，所述无腔体芯片承载区域为基材层安置有焊盘面的表面上非焊盘面区域。
进一步的，所述芯片承载区域位于基材层表面的中间，所述焊盘面包括第一独立焊盘面和第二独立焊盘面，并对称分布在芯片承载区域两侧；所述接触面由分割槽分割成复数个接触区域。
进一步的，所述每个独立焊盘面包括复数个接触式功能焊线区域和复数个非接触式功能焊线区域，所述复数个非接触式功能焊线区域之间通过线路连通；所述复数个接触式功能焊线区域分别与复数个接触区域导通。
进一步的，所述每个接触式功能焊线区域通过一开设在基材层上的槽孔直接形成在相对应的接触区域上。
进一步的，所述每个独立焊盘面包括复数个屏蔽环，所述复数个屏蔽环分别围住复数个接触式功能焊线区域。
进一步的，所述复数个屏蔽环通过线路与复数个非接触式功能焊线区域连通。
进一步的，所述接触面上设置有应力释放槽孔。
进一步的，所述芯片为双界面芯片。
进一步的，复数个智能卡载带之间相接并阵列分布形成长条状载带。
作为本发明的第二目的，本发明还提供一种新型双界面智能卡模块的实现方式，其包括如下步骤：
(1)用芯片装载设备将芯片安装到载带上的无腔体芯片承载区域；
(2)用焊线设备将芯片的接触式功能焊盘和非接触式功能焊盘分别与载带上的相应焊线区域牢固地进行电性能连接；
(3)用封装设备对完成步骤(2)的模块进行封装。
在上述方案的实例中，所述芯片通过粘结剂安置在载带的无腔体芯片承载区域。
进一步的，所述步骤(3)通过UV胶封装。
进一步的，所述步骤(3)通过模塑料封装。
进一步的，所述智能卡模块为连片结构。
本发明采用无腔体双界面智能卡载带可直接封装双界面芯片，同时能够实现智能卡直接集成接触式功能和非接触式功能。其无需在载带上封装独立的接触式智能卡芯片和非接触智能卡芯片，能够大大降低了载带原料成本、生产成本、整体生产时间。
同时本发明中将芯片承载区域直接形成在基材层上，该区域有足够的空间安置各种芯片，对芯片的型号和安置位置都无需具体的限制，通用性高，实用性强。
再者，本发明还具有以下优点：
(1)能够实现智能卡直接集成接触式功能和非接触式功能；
(2)采用本载带实现的双界面智能卡及智能卡模块，由于其载带为载带为无腔体设计，在实际应用中可适用各种尺寸的智能卡芯片；
(3)可沿用大部分生产设备和工艺，无需购买或设计生产设备；
(4)大大降低生产成本和提高生产效率；
(5)有效满足本领域的需求，具有极好的实用性。
附图说明
以下结合附图和具体实施方式来进一步说明本发明。
图1-1为本发明模块封装内部示意图。
图1-2为本发明模块封装内部示意图。
图2为本发明模块焊盘面UV胶封装示意图。
图3为本发明模块焊盘面模塑料封装示意图。
图4为本发明模块接触面示意图。
图5为本发明模块UV胶封装横截面示意图。
图6为本发明模块模塑料封装横截面示意图。
图7为本发明连片图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
本发明针对现有智能卡常用的生产工艺，所存在的不仅能耗高，而且制造工艺繁琐，使用中可靠性相对较差等问题，而提供的解决技术方案的实施具体如下：
参见图1-1和图1-2，本发明提供的新型双界面智能卡模块，包括载带100、安置在载带上的芯片200以及封装载带的封装体300a、300b(如图5和6)。
该载带上还设置有芯片承载区域101a，芯片200安置在无腔体芯片承载区域101a上，并通过引线201与载带100上的焊盘面102进行电连接，并由封装体300a、300b封装形成智能卡模块。
参见图5和6，本发明中采用的载带100为无腔体双界面智能卡载带，其包括基材层101以及分别设置在基材层上下两面的接触面108和焊盘面102。
对于载带上的芯片承载区域101a，本发明将芯片承载区域101a直接形成在基材层100的表面上。该芯片承载区域101a具体为基材层安置有焊盘面102的表面上非焊盘面区域。
参见图1-1和图1-2，该芯片承载区域101a位于基材层表面的中间，而焊盘面102包括第一独立焊盘面102a和第二独立焊盘面102b的两个相互独立的部分，这两个独立焊盘面结构相同，并且并对称分布在芯片承载区域101a的上下两侧。
由此，形成的芯片承载区域101a没有腔体结构，任何规格的芯片都可以适用，并且可以安置在芯片承载区域101a中的任何位置，有效避免现有待腔体结构载带所存在的问题。
为了能够将接触式功能与非接触式功能结合在一起，本发明中每个独立焊盘面102a、102b包括若干接触式功能焊线区域104、若干非接触式功能焊线区域103以及一个天线焊线区域105。接触式功能焊线区域104和非接触式功能焊线区域103分别通过引线201连接安置在芯片承载区域内的芯片200的接触式引脚202和非接触式引脚203，以便实现相应的功能，并且其数目根据所选定芯片的功能引脚设定。
同时在每个独立焊盘面102a、102b中，所有非接触式功能焊线区域103和天线焊线区域105之间通过线路106进行相接导通，并且所有的接触式功能焊线区域104与基材层101上的接触面108导通。
参见图4，接触面108与焊盘面102上的接触式功能焊线区域104相对应，通过分割槽108a分割成若干接触区域108b，每个接触区域108b对应一个焊盘面102上的接触式功能焊线区域104，即所有接触区域108b上下对称分布。
为此，如图5和6所示，本发明在基材层101上相应的位置开设有相应的槽孔101b，每个槽孔101b对应一块接触区域108b，从而使得相应位置的接触区域108b通过槽孔101b在焊盘面102中露出，并以该露出部分作为接触式功能焊线区域104。这样便于在后道引线键合过程中芯片功能焊盘可直接与接触式功能焊线区域104进行电性连接。
对于天线焊线区域105的位置，本发明中将其设置在独立焊盘面下方中间位置，但并不限于此，其可以根据需要随意设置，只要达到相应的功能即可。
为了进一步提高本发明的稳定性，本发明还在每个独立焊盘面102a、102b中设置若干个屏蔽环107，每个屏蔽环207分别围住相对应的接触式功能焊线区域204。
如图1-1所示，在每个独立焊盘面102a、102b中所有的屏蔽环207对称分布，并且通过线路106与所有非接触式功能焊线区域103和天线焊线区域105相接导通。
如图1-2所示，作为上述方案的一种变形，在每个独立焊盘面102a、102b中所有的屏蔽环107同样对称分布，但每个屏蔽环107都独立设置，与非接触式功能焊线区域103、天线焊线区域105以及其它屏蔽环107之间相互不导通，这样能够避免封装芯片打线时出现塌线造成整个载带短路的问题。
如图4所示，为了在后道封装过程中使载带在受外部应力压力的情况下载带不易产生变形，模块接触面108设置有应力释放槽孔108c结构。其中应力释放槽孔108c为两个，并对称分布在接触面108的中间部位，但其结构并不限于此，只要能够达到上述功能即可。
上述方案在具体实施时，整个载带是由基材层和两层敷铜箔层组成的复合结构。
为了形成相应的焊线区域，可采用蚀刻的方式对基材层101上的铜箔层进行蚀刻，形成相应的电路，从而得到相应的接触面108和焊盘面102，并且在基材层101上形成相应的芯片承载区域101a，该芯片承载区域设置于基材层，其可根据实际需要贴附一个或多个芯片。
根据智能卡的功能，载带芯片承载区域可承载接触式芯片、非接触式芯片或双界面芯片。
再者，为了方便后道引线键合，形成载带的铜箔层采用表面先电镀镍再电镀金的方式进行处理。
在实际生产中，为了增加生产效率，载带采用连片的方式进行每个单元的连接，并且采用卷状的入料和出料方式生产。
以上述载带为一个单元，根据实际需要将若干个载带单元采用阵列的方式相互连接组成一连片状，从而实现采用卷状的入料和出料方式进行生产。
基于上述载带，本发明模块的具体封装工艺如下(如图5和图6)：
(1)用芯片装载设备将芯片200安装到载带100上，芯片200通过粘结剂400安置在载带的无腔体芯片承载区域101a。
(2)用焊线设备将芯片的接触式功能焊盘202和非接触式功能203焊盘分别与载带上接触式功能焊线区域104和非接触式功能焊线区域103牢固地进行电性能连接.
(3)用封装设备对完成步骤(2)的模块进行封装得到智能卡模块。
如图2和5所示，步骤(3)可以采用UV胶300a进行封装。
如图3和6所示，步骤(3)也可以采用模塑料300b进行封装。
参见图7，上述方案在实际生产中，由于采用连片结构的载带进行封装，并且采用卷状的入料和出料方式生产，这样能够大大提高生产效率。在生成完毕后，将得到连片状的模块，通过切割装置将连片状得模块切割成单独的模块。
最后得到的成品尺寸可为标准智能卡模块尺寸11.4mm*12.6mm，此尺寸的智能卡模块可应用于任何形式的智能卡中。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (15)

1.一种新型双界面智能卡模块，包括载带、安置在载带上的芯片以及封装载带的封装体，所述载带包括基材层以及分别设置在基材层上下两面的接触面和焊盘面，所述载带还包括芯片承载区域，其特征在于，所述芯片承载区域为直接形成在基材层表面上的无腔体芯片承载区域；所述芯片安置在无腔体芯片承载区域，并通过引线与载带上的焊盘面电连接，并由封装体封装形成智能卡模块。
2.根据权利要求1所述的一种新型双界面智能卡模块，其特征在于，所述无腔体芯片承载区域为基材层安置有焊盘面的表面上非焊盘面区域。
3.根据权利要求2所述的一种新型双界面智能卡模块，其特征在于，所述芯片承载区域位于基材层表面的中间，所述焊盘面包括第一独立焊盘面和第二独立焊盘面，并对称分布在芯片承载区域两侧；所述接触面由分割槽分割成复数个接触区域。
4.根据权利要求3所述的一种新型双界面智能卡模块，其特征在于，所述每个独立焊盘面包括复数个接触式功能焊线区域和复数个非接触式功能焊线区域，所述复数个非接触式功能焊线区域之间通过线路连通；所述复数个接触式功能焊线区域分别与复数个接触区域导通。
5.根据权利要求4所述的一种新型双界面智能卡模块，其特征在于，所述每个接触式功能焊线区域通过一开设在基材层上的槽孔直接形成在相对应的接触区域上。
6.根据权利要求3或4所述的一种新型双界面智能卡模块，其特征在于，所述每个独立焊盘面包括复数个屏蔽环，所述复数个屏蔽环分别围住复数个接触式功能焊线区域。
7.根据权利要求6所述的一种新型双界面智能卡模块，其特征在于，所述复数个屏蔽环通过线路与复数个非接触式功能焊线区域连通。
8.根据权利要求1所述的一种新型双界面智能卡模块，其特征在于，所述接触面上设置有应力释放槽孔。
9.根据权利要求1所述的一种新型双界面智能卡模块，其特征在于，所述芯片为双界面芯片。
10.根据权利要求1所述的一种新型双界面智能卡模块，其特征在于，复数个智能卡载带之间相接并阵列分布形成长条状载带。
11.一种新型双界面智能卡模块的实现方式，其特征在于，所述实现步骤包括如下：
(1)用芯片装载设备将芯片安装到载带上的无腔体芯片承载区域；
(2)用焊线设备将芯片的接触式功能焊盘和非接触式功能焊盘分别与载带上的相应焊线区域牢固地进行电性能连接；
(3)用封装设备对完成步骤(2)的模块进行封装。
12.根据权利要求11所述的一种新型双界面智能卡模块的实现方式，其特征在于，所述芯片通过粘结剂安置在载带的无腔体芯片承载区域。
13.根据权利要求11所述的一种新型双界面智能卡模块的实现方式，其特征在于，所述步骤(3)通过UV胶封装。
14.根据权利要求11所述的一种新型双界面智能卡模块的实现方式，其特征在于，所述步骤(3)通过模塑料封装。
15.根据权利要求11所述的一种新型双界面智能卡模块的实现方式，其特征在于，所述智能卡模块为连片结构。
CN2011104491225A 2011-12-28 2011-12-28 一种新型双界面智能卡模块及其实现方式 Pending CN102446868A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104491225A CN102446868A (zh) 2011-12-28 2011-12-28 一种新型双界面智能卡模块及其实现方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104491225A CN102446868A (zh) 2011-12-28 2011-12-28 一种新型双界面智能卡模块及其实现方式

Publications (1)

Publication Number Publication Date
CN102446868A true CN102446868A (zh) 2012-05-09

Family

ID=46009239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104491225A Pending CN102446868A (zh) 2011-12-28 2011-12-28 一种新型双界面智能卡模块及其实现方式

Country Status (1)

Country Link
CN (1) CN102446868A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102999778A (zh) * 2012-12-03 2013-03-27 山东恒汇电子科技有限公司 无铜环双界面智能卡封装框架制作方法
CN103020694A (zh) * 2012-12-03 2013-04-03 山东恒汇电子科技有限公司 无铜环双界面智能卡封装框架
CN104821307A (zh) * 2015-04-27 2015-08-05 上海伊诺尔信息技术有限公司 智能卡载带及封装方法
CN109729733A (zh) * 2017-08-28 2019-05-07 智能科技私人有限公司 集成电路模块及包含该模块的智能卡
CN112435982A (zh) * 2020-11-18 2021-03-02 深圳源明杰科技股份有限公司 智能设备、智能卡组件和载带

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203296A (ja) * 2000-01-19 2001-07-27 Dainippon Printing Co Ltd Ｉｃカード用ｉｃチップ実装基板
CN2692833Y (zh) * 2004-03-29 2005-04-13 周怡 一种用于薄型芯片模塑封装的条带
JP2007115282A (ja) * 2007-01-19 2007-05-10 Dainippon Printing Co Ltd 接触・非接触共用ｉｃカード用のｉｃモジュール
CN101416206A (zh) * 2006-03-30 2009-04-22 王子制纸株式会社 Ic模块、ic引入线以及ic封装体
CN201820257U (zh) * 2010-10-21 2011-05-04 上海长丰智能卡有限公司 基于铜线键合的智能卡模块

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203296A (ja) * 2000-01-19 2001-07-27 Dainippon Printing Co Ltd Ｉｃカード用ｉｃチップ実装基板
CN2692833Y (zh) * 2004-03-29 2005-04-13 周怡 一种用于薄型芯片模塑封装的条带
CN101416206A (zh) * 2006-03-30 2009-04-22 王子制纸株式会社 Ic模块、ic引入线以及ic封装体
JP2007115282A (ja) * 2007-01-19 2007-05-10 Dainippon Printing Co Ltd 接触・非接触共用ｉｃカード用のｉｃモジュール
CN201820257U (zh) * 2010-10-21 2011-05-04 上海长丰智能卡有限公司 基于铜线键合的智能卡模块

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102999778A (zh) * 2012-12-03 2013-03-27 山东恒汇电子科技有限公司 无铜环双界面智能卡封装框架制作方法
CN103020694A (zh) * 2012-12-03 2013-04-03 山东恒汇电子科技有限公司 无铜环双界面智能卡封装框架
CN103020694B (zh) * 2012-12-03 2015-08-26 恒汇电子科技有限公司 无铜环双界面智能卡封装框架
CN102999778B (zh) * 2012-12-03 2015-08-26 恒汇电子科技有限公司 无铜环双界面智能卡封装框架制作方法
CN104821307A (zh) * 2015-04-27 2015-08-05 上海伊诺尔信息技术有限公司 智能卡载带及封装方法
CN104821307B (zh) * 2015-04-27 2017-12-19 上海伊诺尔信息技术有限公司 智能卡载带及封装方法
CN109729733A (zh) * 2017-08-28 2019-05-07 智能科技私人有限公司 集成电路模块及包含该模块的智能卡
CN109729733B (zh) * 2017-08-28 2020-02-21 智能科技私人有限公司 集成电路模块及包含该模块的智能卡
CN112435982A (zh) * 2020-11-18 2021-03-02 深圳源明杰科技股份有限公司 智能设备、智能卡组件和载带

Similar Documents

Publication Publication Date Title
CN102446868A (zh) 一种新型双界面智能卡模块及其实现方式
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN103887271A (zh) 一种迷你模塑封装手机卡以及封装方法
CN101567351B (zh) 一种微型射频模块及其封装方法
CN101958257B (zh) 双面图形芯片直接置放先镀后刻模组封装方法
CN102074534A (zh) 一种微型pcb射频模块及其封装方法
CN102543936B (zh) 一种无腔体双界面智能卡载带
CN202405245U (zh) 一种新型双界面智能卡模块
CN103869327A (zh) 一种一体化卫星导航芯片及其制造方法
CN202473906U (zh) 一种无腔体双界面智能卡载带
CN205211727U (zh) 一种指纹识别多芯片封装结构
CN102013419A (zh) 一种微型射频模块封装用载带
CN103887268B (zh) 一种微型模塑封装手机卡用框架以及框架带
CN103107145A (zh) 半导体封装件、预制导线架及其制法
CN103869329A (zh) 一种一体化卫星导航芯片及其制造方法
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN203521394U (zh) 芯片封装结构
CN206893609U (zh) 芯片封装
CN201829483U (zh) 倒装薄的四边无引线封装的引线框及其封装结构
CN102693954B (zh) 一种超薄非接触模块用载带
CN201838575U (zh) 倒装薄小外形封装的引线框及其封装结构
CN102842565A (zh) 一种带线圈的智能卡模块及其实现方式
CN202423270U (zh) 集成电路引线框架
CN109800845A (zh) 一种智能卡模块的实现方法及一种智能卡模块
CN103441080A (zh) 一种芯片正装bga封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120509