CN101567351B - 一种微型射频模块及其封装方法 - Google Patents

一种微型射频模块及其封装方法 Download PDF

Info

Publication number
CN101567351B
CN101567351B CN200810036653XA CN200810036653A CN101567351B CN 101567351 B CN101567351 B CN 101567351B CN 200810036653X A CN200810036653X A CN 200810036653XA CN 200810036653 A CN200810036653 A CN 200810036653A CN 101567351 B CN101567351 B CN 101567351B
Authority
CN
China
Prior art keywords
radio frequency
carrier band
frequency chip
chip
miniature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810036653XA
Other languages
English (en)
Other versions
CN101567351A (zh
Inventor
杨辉峰
洪斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI CHANGFENG INTELLIGENT CARD CO Ltd
Original Assignee
SHANGHAI CHANGFENG INTELLIGENT CARD CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI CHANGFENG INTELLIGENT CARD CO Ltd filed Critical SHANGHAI CHANGFENG INTELLIGENT CARD CO Ltd
Priority to CN200810036653XA priority Critical patent/CN101567351B/zh
Publication of CN101567351A publication Critical patent/CN101567351A/zh
Application granted granted Critical
Publication of CN101567351B publication Critical patent/CN101567351B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种微型射频模块及其封装方法，它包括射频芯片、用于承载射频芯片的载带及设置在载带上的线路，所述载带为金属载带，在所述载带背面贴附有防止封装过程中模塑料溢出流到反面金属触点影响产品质量的热感应膜，所述射频芯片通过粘结剂安装在所述载带上，所述射频芯片、线路和载带封装在模塑体内，广泛应用于各类电子产品的SMT直接安装、电子标签产品的封装、智能卡类产品的生产等。

Description

一种微型射频模块及其封装方法
技术领域
本发明涉及一种微型射频模块及其封装方法，特别涉及一种近距离微型射频模块及其无引脚的封装方法。
背景技术
随着集成电路封装技术的不断进步，集成电路的集成度日益提高，功能越来越丰富。对于不断出现的新应用需求，要求集成电路封装企业能设计出新型的封装形式来配合新的需求。
目前，传统的电子标签封装大多采用倒装芯片技术，其存在可靠性差、成本高、设备资金投入大、设备专用性强、产品应用和推广性差等缺点；比如一些高可靠性要求、高频、高速的集成电路，传统的引脚封装方式就不能有效发挥其性能，势必需要通过新的封装形式来实现。因此，新型封装形式的开发迫在眉睫。
目前，集成电路封装业界已经推出基于集成电路基础上的扁平无引脚封装形式(QFN封装)，这种封装形式主要应用于常规集成电路的改型封装，但还存在体积偏大、厚度偏厚、成本偏高的缺点；而对于微型射频模块的无引脚封装，它要求超小的尺寸、超薄的厚度，目前在国际上都是空白。
发明内容
本发明的目的在于提供一种微型射频模块及其封装方法，在沿用大部分生产设备和工艺的前提下，以极低的生产成本进行微型射频模块的无引脚封装，并获得高可靠性的产品。
本发明所解决的技术问题可以采用以下技术方案来实现：
一种微型射频模块，它包括射频芯片、用于承载射频芯片的载带及设置在载带上的线路，其特征在于，所述载带为金属载带，在所述载带背面贴附有防止封装过程中模塑料溢出流到反面金属触点影响产品质量的热感应膜，所述射频芯片通过粘结剂安装在所述载带上，所述射频芯片、线路和载带封装在模塑体内。
所述载带采用铜或铜合金制成。
所述载带的厚度为0.06～0.15mm。
在所述载带上设有用于安装射频芯片的承载区域，所述承载区域的边缘设有防止射频芯片在安装过程中粘结剂溢出所述承载区域的凹槽。
所述设置在载带上的射频芯片为复数个。
所述射频芯片呈扁平状，其顶部投影为方形。
所述射频芯片外露的焊盘被包封在模塑体底部，所述焊盘的高度略突出所述模塑体的底部。
所述射频芯片的工作频率为100KHz～5GHz，特别是125KHz、13.56MHz、915MHz、2.5GHz等应用频段的射频芯片。
所述射频芯片的厚度为0.20mm～0.75mm，特别是0.20mm、0.25mm、0.30mm、0.35mm、0.40mm、0.45mm和0.50mm的标称厚度。
一种微型射频模块的封装方法，其特征在于，它包括如下步骤：
(1)用自动芯片装载设备(Die Bonder)将射频芯片安装到载带上；
(2)用自动焊线设备(Wire Bonder)将通过超声波方式将射频芯片的功能焊盘和载带上相应的引脚焊盘牢固地连接在一起；
(3)对射频芯片进行封装；
(4)将步骤(3)的产品贴到标准框架中，再通过专用切割设备按要求做横向和纵向直线切割；
(5)对步骤(4)的产品进行测试、编带和包装。
在所述步骤(1)中，所述射频芯片通过粘结剂粘结到载带上，并通过高温烘烤将射频芯片和载带牢固地连接在一起。
所述粘结剂采用导电银胶或者非导电银胶。
在所述步骤(2)中，所述超声波方式为在载带的引脚焊盘上通过超声波方式长出凸点，将射频芯片的功能焊盘和载带的引脚焊盘上的凸点通过超声波直接连接。
所述超声波方式也可为将射频芯片的焊点上采用超声波或化学工艺长出凸点，利用导电胶进行倒装焊接，实现最薄的封装厚度要求。
在所述步骤(3)中，所述射频芯片采用封装工艺为模塑封装工艺，在模塑封装设备中将高温高压的模塑料融化后射出到模塑腔体内，将射频芯片和引线等包封在模塑体内，等模塑料冷却固化后脱膜形成的封装品，通过模塑封装设备自动去除多余的模塑料，并将贴在所述射频芯片背面的热感应膜去除。
在所述步骤(5)中，测试时，排列和分选设备将所述射频芯片按顺序和方向排列后通过测试装置，通过红外线探头首先检测所述射频芯片底部封装外观，然后进行激光打标，再通过红外线探头进行所述射频芯片正面红外线外观检测，所述射频芯片的外观检测通过后，进行电性能测试；测试合格后，通过自动分检设备装到包装盒或包装带中，完成整个封装的过程。
本发明的一种微型射频模块及其封装方法，采用了上述封装工艺生产的微型射频模块，广泛应用于各类电子产品的SMT直接安装、电子标签产品的封装、智能卡类产品的生产等，同时又让所有SMT(表面贴装工艺)厂家毫无额外投入就可以进入到电子标签产品的生产行列，极大地推动全球电子标签的发展，适合各个不同使用领域的需求，具有更好的应用前景。
附图说明
图1为本发明的单芯片射频模块的正面立体效果图；
图2为本发明的单芯片射频模块的反面立体效果图；
图3为本发明的双芯片射频模块的正面立体效果视图；
图4为本发明的双芯片射频模块的反面立体效果视图；
图5为本发明的多芯片塑封射频模块的正面立体效果视图；
图6为本发明的多芯片塑封射频模块的反面立体效果视图；
图7为射频芯片载带隐藏式结构一的示意图；
图8为射频芯片底部暴露式结构的示意图；
图9为射频芯片载带隐藏式结构二的示意图；
图10为射频芯片载带暴露式结构的示意图；
图11为采用冲切工艺的载带的结构示意图；
图12为采用水刀切割工艺的载带的结构示意图；
图13为射频芯片载带处凹槽的结构示意图；
图14为图13的侧面视图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
如图11、图12所示，一种微型射频模块，它包括射频芯片、用于承载射频芯片的载带1及设置在载带1上的线路，载带1为金属载带，在载带1背面贴附有防止封装过程中模塑料溢出流到反面金属触点影响产品质量的热感应膜，所述射频芯片通过粘结剂安装在载带1上，所述射频芯片、线路和载带1封装在模塑体内，载带1采用铜或铜合金制成，构成所述微型射频模块封装用的载带1。
载带1的厚度为0.06～0.15mm，成品厚度为0.065mm～0.205mm，载带1的长度可以是定长段状，也可以是不定长连续卷带式；载带1的外型是通过化学腐蚀或精密冲压成型的。
在载带1上设有用于安装射频芯片的承载区域11，承载区域11的边缘设有凹槽12，载带1中间的承载区域11的凹槽12是通过蚀刻工艺来实现的，承载区域11的承载面积由所述射频芯片的尺寸决定，以满足不同射频芯片尺寸的要求。凹槽12位于承载区域11的外延，凹槽12的宽度在0.1～0.5mm不等，深度根据载带1的基材厚度及实际应用要求确定，通常是按照基材厚度的一半来设计；凹槽12的作用是在所述射频芯片安装过程中防止黏结剂(一般是银胶)溢出承载区域11，造成封装不良。
在载带1的封装区域内个体零件的排列有两种方式，参看图11，这种结构的排列适合封装后通过机械冲切工艺将模块从载带上取下来，这种方式适合于连续载带方式，生产效率较高，但是载带的利用率较低；参看图12，这种方式适合单片水刀切割方式将模块从载带上取下来，零件排列密度最高，载带利用率最高。
参见图1～图6，所述设置在载带1上的射频芯片可以为一个、两个或者多个。
所述射频芯片的工作频率为100KHz～5GHz，特别是125KHz、13.56MHz、915MHz、2.5GHz等应用频段的射频芯片。
所述射频芯片的厚度为0.20mm～0.75mm，特别是0.20mm、0.25mm、0.30mm、0.35mm、0.40mm、0.45mm和0.50mm的标称厚度。
所述微型射频模块的封装方法，它包括如下步骤：
(1)用自动芯片装载设备(Die Bonder)将射频芯片安装到载带上；
(2)用自动焊线设备(Wire Bonder)将通过超声波方式将射频芯片的功能焊盘和载带上相应的引脚焊盘牢固地连接在一起；
(3)对射频芯片进行封装；
(4)将步骤(3)的产品贴到标准框架中，再通过专用切割设备按要求做横向和纵向直线切割；
(5)对步骤(4)的产品进行测试、编带和包装。
在所述步骤(1)中，所述射频芯片通过粘结剂粘结到载带上，并通过高温烘烤将射频芯片和载带牢固地连接在一起。所述射频芯片呈扁平状，其顶部投影为方形。
所述粘结剂采用导电银胶或者非导电银胶。
在所述步骤(2)中，所述超声波方式为在载带的引脚焊盘上通过超声波方式长出凸点，将射频芯片的功能焊盘和载带的引脚焊盘上的凸点通过超声波直接连接。所述射频芯片外露的焊盘被包封在模塑体底部，所述焊盘的高度略突出所述模塑体的底部。
所述超声波方式也可为将射频芯片的焊点上采用超声波或化学工艺长出凸点，利用导电胶进行倒装焊接，实现最薄的封装厚度要求。
在所述步骤(3)中，所述射频芯片采用封装工艺为模塑封装工艺，在模塑封装设备中将高温高压的模塑料融化后射出到模塑腔体内，将射频芯片和引线等包封在模塑体内，等模塑料冷却固化后脱膜形成的封装品，通过模塑封装设备自动去除多余的模塑料，并将贴在所述射频芯片背面的热感应膜去除。
在所述步骤(5)中，测试时，排列和分选设备将所述射频芯片按顺序和方向排列后通过测试装置，通过红外线探头首先检测所述射频芯片底部封装外观，然后进行激光打标，再通过红外线探头进行所述射频芯片正面红外线外观检测，所述射频芯片的外观检测通过后，进行电性能测试；测试合格后，通过自动分检设备装到包装盒或包装带中，完成整个封装的过程。
封装的产品通过在线测试设备进行电性能及外观测试后，进行成品包装。为了适合现有SMT设备生产，在成品包装上采用SMD(表面贴装器件)标准包装方式。卷盘式编带可以适合目前常规的SMT设备使用。其他环境实验结果也相当令人满意。
以上显示和描述了本发明的基本原理和主要特征及其优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (15)

1. 一种微型射频模块，它包括射频芯片、用于承载射频芯片的载带及设置在载带上的线路，其特征在于，所述载带为金属载带，在所述载带背面贴附有防止封装过程中模塑料溢出流到反面金属触点影响产品质量的热感应膜，所述射频芯片通过粘结剂安装在所述载带上，所述射频芯片、线路和载带封装在模塑体内。
2. 如权利要求1所述的微型射频模块，其特征在于：所述载带采用铜制成。
3. 如权利要求1所述的微型射频模块，其特征在于：所述载带采用铜合金材料制成。
4. 如权利要求1所述的微型射频模块，其特征在于：所述载带的厚度为0.06～0.15mm。
5. 如权利要求1所述的微型射频模块，其特征在于：在所述载带上设有用于安装射频芯片的承载区域，所述承载区域的边缘设有防止射频芯片在安装过程中粘结剂溢出所述承载区域的凹槽。
6. 如权利要求1所述的微型射频模块，其特征在于：所述设置在载带上的射频芯片为复数个。
7. 如权利要求1所述的微型射频模块，其特征在于：所述射频芯片的工作频率为100KHz～5GHz。
8. 如权利要求1所述的微型射频模块，其特征在于：所述射频芯片的厚度为0.20mm～0.75mm。
9. 一种微型射频模块的封装方法，其特征在于，它包括如下步骤：
(1)用自动芯片装载设备(Die Bonder)将射频芯片安装到载带上；
(2)用自动焊线设备(Wire Bonder)将通过超声波方式将射频芯片的功能焊盘和载带上相应的引脚焊盘牢固地连接在一起；
(3)对射频芯片进行封装；
(4)将步骤(3)的产品贴到标准框架中，再通过专用切割设备按要求做横向和纵向直线切割；
(5)对步骤(4)的产品进行测试、编带和包装。
10. 如权利要求9所述的实现方法，其特征在于：在所述步骤(1)中，所述射频芯片通过粘结剂粘结到载带上，并通过高温烘烤将射频芯片和载带牢固地连接在一起。
11. 如权利要求10所述的实现方法，其特征在于：所述粘结剂采用导电银胶或者非导电银胶。
12. 如权利要求9所述的实现方法，其特征在于：在所述步骤(2)中，所述超声波方式为在载带的引脚焊盘上通过超声波方式长出凸点，将射频芯片的功能焊盘和载带的引脚焊盘上的凸点通过超声波直接连接。
13. 如权利要求12所述的实现方法，其特征在于：所述超声波方式也可为将射频芯片的焊点上采用超声波或化学工艺长出凸点，利用导电胶进行倒装焊接，实现最薄的封装厚度要求。
14. 如权利要求9所述的实现方法，其特征在于：在所述步骤(3)中，所述射频芯片采用封装工艺为模塑封装工艺，在模塑封装设备中将高温高压的模塑料融化后射出到模塑腔体内，将射频芯片和引线等包封在模塑体内，等模塑料冷却固化后脱膜形成的封装品，通过模塑封装设备自动去除多余的模塑料，并将贴在所述射频芯片背面的热感应膜去除。
15. 如权利要求9所述的实现方法，其特征在于：在所述步骤(5)中，测试时，排列和分选设备将所述射频芯片按顺序和方向排列后通过测试装置，通过红外线探头首先检测所述射频芯片底部封装外观，然后进行激光打标，再通过红外线探头进行所述射频芯片正面红外线外观检测，所述射频芯片的外观检测通过后，进行电性能测试；测试合格后，通过自动分检设备装到包装盒或包装带中，完成整个封装的过程。
CN200810036653XA 2008-04-25 2008-04-25 一种微型射频模块及其封装方法 Expired - Fee Related CN101567351B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810036653XA CN101567351B (zh) 2008-04-25 2008-04-25 一种微型射频模块及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810036653XA CN101567351B (zh) 2008-04-25 2008-04-25 一种微型射频模块及其封装方法

Publications (2)

Publication Number Publication Date
CN101567351A CN101567351A (zh) 2009-10-28
CN101567351B true CN101567351B (zh) 2011-03-23

Family

ID=41283443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810036653XA Expired - Fee Related CN101567351B (zh) 2008-04-25 2008-04-25 一种微型射频模块及其封装方法

Country Status (1)

Country Link
CN (1) CN101567351B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872752A (zh) * 2009-04-21 2010-10-27 上海赞润微电子科技有限公司 电子标签封装及其制作方法
CN102236820A (zh) * 2010-04-27 2011-11-09 上海长丰智能卡有限公司 一种带负载电容的微型射频模块及其封装方法
CN102339404B (zh) * 2010-07-20 2016-06-15 上海仪电智能电子有限公司 一种新型智能卡模块及其生产工艺
CN105845588A (zh) * 2016-03-30 2016-08-10 上海伊诺尔信息技术有限公司 卷带式智能卡模块贴片封装结构及制造方法
CN108172552A (zh) * 2018-01-09 2018-06-15 木林森股份有限公司 一种支架式电子标签的封装结构及其封装方法
CN110571161A (zh) * 2019-09-12 2019-12-13 北京智芯微电子科技有限公司 埋入式rfid标签封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009482A (zh) * 2006-01-25 2007-08-01 三星电子株式会社 射频模块及其制造方法和包括射频模块的多射频模块

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009482A (zh) * 2006-01-25 2007-08-01 三星电子株式会社 射频模块及其制造方法和包括射频模块的多射频模块

Also Published As

Publication number Publication date
CN101567351A (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
CN101567351B (zh) 一种微型射频模块及其封装方法
CN102074534B (zh) 一种微型pcb射频模块及其封装方法
CN102222657A (zh) 多圈排列双ic芯片封装件及其生产方法
CN103985692A (zh) Ac-dc电源电路的封装结构及其封装方法
CN102236820A (zh) 一种带负载电容的微型射频模块及其封装方法
CN103887271A (zh) 一种迷你模塑封装手机卡以及封装方法
CN102339404B (zh) 一种新型智能卡模块及其生产工艺
CN102446868A (zh) 一种新型双界面智能卡模块及其实现方式
CN104361386B (zh) 一种多层布线式耦合式双界面卡载带模块
CN204496538U (zh) 一种多层布线式耦合式双界面卡载带模块
CN1831853A (zh) 电子标签芯片模块制作及载带封装方法
CN102509149A (zh) 一种新型双界面智能卡模块
CN101593746B (zh) 一种芯片封装结构
CN102376012B (zh) 一种双界面智能卡
CN110569952B (zh) 一种银浆天线工艺的rfid标签及芯片封装方法
CN207993846U (zh) 一种支架式电子标签的封装结构
CN102426657A (zh) 一种新型双界面智能卡
CN102254893A (zh) 一种带双凸点的四边扁平无引脚封装件及其生产方法
CN102013419A (zh) 一种微型射频模块封装用载带
CN202339564U (zh) 一种新型双界面智能卡
CN101447465B (zh) 一种大尺寸非接触模块封装用金属载带
CN103887268B (zh) 一种微型模塑封装手机卡用框架以及框架带
CN202930375U (zh) 一种小型模塑封装卡用框架以及框架带
TW201134332A (en) Printed circuit board with embedded antenna for RFID tag and method for manufacturing the same
CN201435390Y (zh) 一种新型芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110323

Termination date: 20200425