CN105845588A - 卷带式智能卡模块贴片封装结构及制造方法 - Google Patents
卷带式智能卡模块贴片封装结构及制造方法 Download PDFInfo
- Publication number
- CN105845588A CN105845588A CN201610192161.4A CN201610192161A CN105845588A CN 105845588 A CN105845588 A CN 105845588A CN 201610192161 A CN201610192161 A CN 201610192161A CN 105845588 A CN105845588 A CN 105845588A
- Authority
- CN
- China
- Prior art keywords
- chip
- carrier band
- pin
- dao
- packaging body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Credit Cards Or The Like (AREA)
Abstract
本发明提供一种卷带式智能卡模块贴片封装结构及制造方法,所述卷带式智能卡模块贴片封装结构包括基岛、设置在所述基岛周围的引脚及设置在所述基岛表面的芯片,所述芯片通过金属焊片与所述引脚电连接,一塑封体封装所述基岛、引脚及芯片,以形成封装体。本发明的优点在于,适用于物联网领域机器对机器通信要求;与传统贴片封装结构相比,产品更薄,散热更好;与传统贴片封装工艺相比,效率更高。
Description
技术领域
本发明涉及智能卡封装领域,尤其涉及一种卷带式智能卡模块贴片封装结构及制造方法。
背景技术
在智能卡行业,在生产成品接触式智能卡和射频智能卡前,智能卡芯片供应商一般都向智能卡制造商和开发商提供封装成条带方式的芯片,作为智能卡部件的重要组成部分。
智能卡芯片供应商的智能卡芯片封装成条带方式的制作过程是:将智能卡芯片的晶圆从晶圆厂制造出来后,通过剪薄和滑片操作成为排列有序的晶粒,把这些智能卡芯片的晶粒封装在条带上后,然后对每粒晶粒进行操作,最后也像电影胶带似的卷成一盘一盘,提供给智能卡生产厂家。而智能卡生产厂家的机器则将每颗封装好的芯片连同连接的铜箔从条带上冲剪下来,用于制造智能卡。
对每粒晶粒进行操作的方法,目前在智能卡行业,都是采用着相似的工艺来在条带上封装智能卡芯片。就是直接在条带上对智能卡芯片的晶粒作固晶操作、绑定或者倒装焊操作、点胶封装操作、成品检测操作。因为直接在条带上作绑定封装生产,而条带又很长,电子行业的一般通用绑定封装设备无法满足其工艺要求,就必须为此设计特殊的专业设备,包括专用的固晶机、专用的金线绑定机、专用的紫外光固化胶点胶机、专用的检测机。智能卡的市场容量并不大,对这些专业设备的需求很小,导致这些设备非常昂贵。也因为条带长的原因,使得绑定生产中,必须使用金线绑定机才能完成绑定操作,也就只能使用昂贵的金丝作绑定线;使用昂贵的专用紫外光固化胶来密封绑定好的智能卡晶粒,使得智能卡芯片封装成本远比通常电子芯片的封装成本高。
在智能卡封装领域,国内及国外市场对智能卡的需求量都非常大,目前,智能卡行业正朝着技术创新的路线发展,新技术不断涌现,新型制造技术也越来越多,许多老的制造技术也不断改进和加强,从而对智能卡的功能和性能的提升要求也不可避免。现有的智能卡芯片贴片封装结构的厚度、散热性能及封装效率已经不能满足用户的需求,因此,亟需一种更薄、散热性能更好、封装效率更高的封装工艺。
发明内容
本发明所要解决的技术问题是,提供一种卷带式智能卡模块贴片封装结构及制造方法,其能够使产品更薄、散热性能更好及生产效率更高。
为了解决上述问题,本发明提供了一种卷带式智能卡模块贴片封装结构,包括基岛、设置在所述基岛周围的引脚及设置在所述基岛表面的芯片,所述芯片通过金属焊片与所述引脚电连接,一塑封体封装所述基岛、引脚及芯片,以形成封装体。
进一步,还包括一载带,所述载带上具有多个所述封装体。
进一步,所述芯片通过含有金属的焊料与所述基岛粘结。
进一步,所述金属焊片为镀银铜带或者镀金铜带。
本发明还提供一种卷带式智能卡模块贴片封装结构的制造方法,包括如下步骤:
提供一载带;
在所述载带上制作多个封装体框架,每一封装体框架包括基岛及设置在所述基岛周围的引脚;
将一芯片粘贴在所述基岛上;
采用金属焊片将所述芯片与所述引脚电连接;
封装所述基岛、引脚及芯片,以在所述载带上形成多个封装体。
进一步,所述载带为卷状缠绕的金属带,在所述载带的出端制造封装体框架、粘贴芯片及封装。
进一步,所述芯片通过含有金属的焊料与所述基岛粘结。
进一步,在芯片的焊垫与引脚上涂覆焊料,再采用金属焊片将所述芯片与所述引脚电连接。
进一步,在封装步骤之后,进一步包括一去除所述载带背面的防溢胶膜的步骤。
进一步,从所述载带没有封装体的一面去除所述封装体的引脚及基岛与所述载带的连筋,以形成独立的封装体。
本发明的优点在于,适用于物联网领域机器对机器通信要求;与传统贴片封装结构相比,产品更薄,散热更好;与传统贴片封装工艺相比,效率更高。
附图说明
图1是本发明卷带式智能卡模块贴片封装结构制造方法的步骤示意图;
图2A~图2G是本发明卷带式智能卡模块贴片封装结构制造方法的流程示意图;
图3是去除所述封装体的引脚及基岛与所述载带的连筋的结构示意图;
图4及图5是本发明卷带式智能卡模块贴片封装结构的结构示意图。
具体实施方式
下面结合附图对本发明提供的卷带式智能卡模块贴片封装结构及制造方法的具体实施方式做详细说明。
参见图1,本发明卷带式智能卡模块贴片封装结构制造方法包括如下步骤:步骤S10、提供一载带;步骤S11、在所述载带上制作多个封装体框架,每一封装体框架包括基岛及设置在所述基岛周围的引脚;步骤S12、将一芯片粘贴在所述基岛上;步骤S13、采用金属焊片将所述芯片与所述引脚电连接;步骤S14、封装所述基岛、引脚及芯片,以在所述载带上形成多个封装体;步骤S15、卷绕具有封装体的载带或去除所述载带形成独立的封装体。
图2A~图2G是本发明卷带式智能卡模块贴片封装结构制造方法的流程示意图。
参见步骤S10及图2A,提供一载带200。
所述载带200为卷状缠绕的金属带,例如,铜带,所述载带200缠绕在一卷轴300上或以其他形式形成卷状。所述载带200具有一从卷轴300伸出的出端201,在所述载带200的背面设置有防溢胶膜202,在所述载带200的出端201的端面设置有引带203,以将所述载带200引出。利用所述引带203将所述载带200拉出一段,进行后续操作。后续在所述载带的出端201制造封装体框架、粘贴芯片及封装。
参见步骤S11及图2B和图2C,其中图2C是图2B的A部位的放大示意图。在所述载带200上制作多个封装体框架204,所述制作方法为蚀刻或冲切。在本具体实施方式中,在宽度为35毫米厚度为0.05毫米的载带200上,制作尺寸为5毫米乘6毫米的引线框架,则在所述载带200上横向可制作有六个封装体框架。每一封装体框架204包括基岛205及设置在所述基岛205周围的引脚206,在本具体实施方式中,每一封装体框架204包括一个基岛205及八个引脚206。所述基岛205及引脚206通过连筋310与载带200连接。
参见步骤S12及图2D,在后续附图中,以一个封装体框架204为例进行讲解。将一芯片207粘贴在所述基岛205上。所述芯片207通过含有金属的焊料与所述基岛205粘结,并可通过热烘烤或UV照射使芯片207与基岛205连接更牢固。
参见步骤S13及图2E,采用金属焊片208将所述芯片207与所述引脚206电连接。所述金属焊片208为镀银铜带或者镀金铜带。可在芯片207的焊垫与引脚206上涂覆焊料(附图中未标示),再采用金属焊片208将所述芯片207与所述引脚206电连接。
参见步骤S14及图2F及图2G,封装所述基岛205、引脚206及芯片207,以在所述载带200上形成多个封装体209,在图2F中,以虚线示意标出内部结构。进一步,封装所述基岛205、引脚206及芯片207的材料为环氧树脂。
参见步骤S15,在封装步骤之后,还可以卷绕具有封装体209的载带200,形成便于运输的卷状,在后续使用中再去除载带200形成独立的封装体209。或者直接去除所述载带200形成独立的封装体209,在将独立的封装体209盘装,以便于运输。所述去除载带200的方法可以为:去除所述载带200背面的防溢胶膜202;参见图3,从所述载带200没有封装体209的一面去除所述封装体的引脚206及基岛205与所述载带200的连筋310(参见图2C),以形成独立的封装体,可采用蚀刻或冲压等方式去除所述连筋。
参见图4及图5,本发明还提供一种卷带式智能卡模块贴片封装结构。所述封装结构包括基岛205、设置在所述基岛205周围的引脚206及设置在所述基岛205表面的芯片207。所述芯片207通过金属焊片208与所述引脚206电连接。一塑封体210封装所述基岛205、引脚206及芯片207,以形成封装体209。
进一步,所述封装结构包括载带200。所述载带200上具有多个封装体209。
进一步,所述芯片207通过含有金属的焊料与所述基岛205粘结。所述金属焊片208为镀银铜带或者镀金铜带,所述塑封体210由环氧树脂制成。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种卷带式智能卡模块贴片封装结构,其特征在于,包括基岛、设置在所述基岛周围的引脚及设置在所述基岛表面的芯片,所述芯片通过金属焊片与所述引脚电连接,一塑封体封装所述基岛、引脚及芯片,以形成封装体。
2.根据权利要求1所述的卷带式智能卡模块贴片封装结构,其特征在于,还包括一载带,所述载带上具有多个所述封装体。
3.根据权利要求1所述的卷带式智能卡模块贴片封装结构,其特征在于,所述芯片通过含有金属的焊料与所述基岛粘结。
4.根据权利要求1所述的卷带式智能卡模块贴片封装结构,其特征在于,所述金属焊片为镀银铜带或者镀金铜带。
5.一种卷带式智能卡模块贴片封装结构的制造方法,其特征在于,包括如下步骤:
提供一载带;
在所述载带上制作多个封装体框架,每一封装体框架包括基岛及设置在所述基岛周围的引脚;
将一芯片粘贴在所述基岛上;
采用金属焊片将所述芯片与所述引脚电连接;
封装所述基岛、引脚及芯片,以在所述载带上形成多个封装体。
6.根据权利要求5所述的制造方法,其特征在于,所述载带为卷状缠绕的金属带,在所述载带的出端制造封装体框架、粘贴芯片及封装。
7.根据权利要求5所述的制造方法,其特征在于,所述芯片通过含有金属的焊料与所述基岛粘结。
8.根据权利要求5所述的制造方法,其特征在于,在芯片的焊垫与引脚上涂覆焊料,再采用金属焊片将所述芯片与所述引脚电连接。
9.根据权利要求5所述的制造方法,其特征在于,在封装步骤之后,进一步包括一去除所述载带背面的防溢胶膜的步骤。
10.根据权利要求9所述的制造方法,其特征在于,从所述载带没有封装体的一面去除所述封装体的引脚及基岛与所述载带的连筋,以形成独立的封装体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610192161.4A CN105845588A (zh) | 2016-03-30 | 2016-03-30 | 卷带式智能卡模块贴片封装结构及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610192161.4A CN105845588A (zh) | 2016-03-30 | 2016-03-30 | 卷带式智能卡模块贴片封装结构及制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105845588A true CN105845588A (zh) | 2016-08-10 |
Family
ID=56584327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610192161.4A Pending CN105845588A (zh) | 2016-03-30 | 2016-03-30 | 卷带式智能卡模块贴片封装结构及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105845588A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022126613A1 (zh) * | 2020-12-18 | 2022-06-23 | 焦林 | 一种具有射频读写功能的器件链带盘 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101567351A (zh) * | 2008-04-25 | 2009-10-28 | 上海长丰智能卡有限公司 | 一种微型射频模块及其封装方法 |
US20150294926A1 (en) * | 2007-03-20 | 2015-10-15 | Infineon Technologies Ag | Module Comprising a Semiconductor Chip |
CN105097747A (zh) * | 2015-09-01 | 2015-11-25 | 上海伊诺尔信息技术有限公司 | 智能卡芯片封装结构及封装方法 |
-
2016
- 2016-03-30 CN CN201610192161.4A patent/CN105845588A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150294926A1 (en) * | 2007-03-20 | 2015-10-15 | Infineon Technologies Ag | Module Comprising a Semiconductor Chip |
CN101567351A (zh) * | 2008-04-25 | 2009-10-28 | 上海长丰智能卡有限公司 | 一种微型射频模块及其封装方法 |
CN105097747A (zh) * | 2015-09-01 | 2015-11-25 | 上海伊诺尔信息技术有限公司 | 智能卡芯片封装结构及封装方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022126613A1 (zh) * | 2020-12-18 | 2022-06-23 | 焦林 | 一种具有射频读写功能的器件链带盘 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW550776B (en) | Semiconductor device and method of manufacturing the same | |
US8063470B1 (en) | Method and apparatus for no lead semiconductor package | |
US8105880B2 (en) | Method for attaching a semiconductor die to a leadframe, and a semiconductor device | |
CN105637635B (zh) | 半导体封装器件的电磁干扰屏蔽处理工艺 | |
CN102790513B (zh) | 电源模块和电源模块的封装方法 | |
CN203983265U (zh) | 半导体装置 | |
CN105632943B (zh) | 芯片的超薄嵌入式封装方法 | |
US9424507B2 (en) | Dual interface IC card components and method for manufacturing the dual-interface IC card components | |
JP2002074301A (ja) | 非接触型icカード用アンテナ、非接触型icカード用アンテナフレーム、及び非接触型icカード | |
CN105845588A (zh) | 卷带式智能卡模块贴片封装结构及制造方法 | |
WO2016107298A1 (zh) | 一种微型模塑封装手机智能卡以及封装方法 | |
CN102074542B (zh) | 一种双扁平短引脚ic芯片封装件及其生产方法 | |
CN101661918B (zh) | 四方扁平无引脚封装 | |
JP2002298104A (ja) | Rfidラベルの製造方法 | |
CN101510517B (zh) | 一种在条带上封装智能卡芯片的方法 | |
CN103107098B (zh) | 方形扁平无引脚的封装方法及其封装结构 | |
US7803667B2 (en) | Manufacturing process for a quad flat non-leaded chip package structure | |
CN201111125Y (zh) | 一种非接触智能卡 | |
CN202772132U (zh) | 一种基于冲压框架的多芯片堆叠式扁平封装件 | |
CN208271879U (zh) | 一种高可靠射频功率器件的封装结构 | |
CN207320101U (zh) | Qsop 24l的半导体封装框架 | |
CN101847591B (zh) | 一种在条带上实现多芯片封装的方法 | |
CN102496610A (zh) | 具有延伸引脚的半导体封装件及其制作方法 | |
CN203339152U (zh) | 一种基于冲压框架的单芯片扁平封装件 | |
CN103094132B (zh) | 一种采用加宽模具假型腔优化二次塑封封装件的制作工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160810 |
|
RJ01 | Rejection of invention patent application after publication |