CN103094132B - 一种采用加宽模具假型腔优化二次塑封封装件的制作工艺 - Google Patents

一种采用加宽模具假型腔优化二次塑封封装件的制作工艺 Download PDF

Info

Publication number
CN103094132B
CN103094132B CN201210542558.3A CN201210542558A CN103094132B CN 103094132 B CN103094132 B CN 103094132B CN 201210542558 A CN201210542558 A CN 201210542558A CN 103094132 B CN103094132 B CN 103094132B
Authority
CN
China
Prior art keywords
plastic
mould
die cavity
vacation
secondary plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210542558.3A
Other languages
English (en)
Other versions
CN103094132A (zh
Inventor
李涛涛
谌世广
王虎
马晓波
钟环清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN201210542558.3A priority Critical patent/CN103094132B/zh
Publication of CN103094132A publication Critical patent/CN103094132A/zh
Application granted granted Critical
Publication of CN103094132B publication Critical patent/CN103094132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本发明公开了一种采用加宽模具假型腔优化二次塑封封装件的制作工艺，该制作工艺按照以下步骤进行：框架半蚀刻、上芯、压焊、一次塑封、二次蚀刻、植球、贴膜、二次塑封、揭膜、切割分离。所述二次塑封中，对模具的假型腔宽度和进料口高度增加，可适应更广泛的塑封料，改善产品二次塑封可靠性，有利于塑封料的流动。

Description

一种采用加宽模具假型腔优化二次塑封封装件的制作工艺
技术领域
本发明涉及半导体封装技术领域，具体是一种采用加宽模具假型腔优化二次塑封封装件的制作工艺。
背景技术
随着技术的不断发展，电子封装不但要提供芯片的保护，同时还要在一定的成本下满足不断增加的性能、可靠性、散热、功率分配等要求，这对封装技术提出了新的要求与挑战。激烈的市场竞争推动着封装技术的不断进步，而塑封作为半导体封装技术的关键环节之一，也由一次塑封发展到二次塑封，塑封工序的好坏直接影响着产品的可靠性与成本、性能等问题。
当前的二次塑封采用的主要是普通的模具合模型式，而二次塑封主要服务对象均有塑封体较薄的特点，应用普通的模具设计很难解决当前存在的以下问题：(1)塑封料的选择范围小，成本高。假型腔较窄的模具必须采用塑封料颗粒更小、流动性更佳的塑封料，从而增加塑封成本；（2）假型腔较窄会引起产品的可靠性问题。所有产品塑封完成之后均要有去除残胶步骤，而二次塑封由于塑封体本身厚度较薄，在去除残胶过程中主要受力点依靠假型腔，假型腔面积较小，去残胶时的受力面积则较小，因此，去残胶过程中塑封体与假型腔连接部位受力较大，去除残胶过程容易影响塑封体，出现分层、锡球脱落等问题；（3）假型腔较窄会影响塑封料的流动，出现塑封包封不满等问题。
发明内容
本发明的目的在于克服上述不足，提供一种采用加宽模具假型腔优化二次塑封封装件的制作工艺，其模具型式的假型腔加宽、进料口高度增加，解决了二次塑封中塑封料成本高与选择范围小、产品可靠性与包封不满问题。
本发明的技术方案是：该制作工艺按照以下步骤进行：框架半蚀刻、上芯、压焊、一次塑封、二次蚀刻、植球、贴膜、二次塑封、揭膜、切割分离。 所述二次塑封中，对模具的假型腔宽度和进料口高度增加。
模具假型腔加宽设计对二次塑封的优化的有益效果是：(1)假型腔加宽使二次塑3封塑封料的选取范围更广、并降低成本。由于二次塑封大部分塑封体厚度均比较薄，要求选用颗粒度更小、流动性更佳的塑封料，而加宽假型腔宽度，也增加了塑封料进料口高度，相比普通的模具，改善之后的进料口可适应更广泛的塑封料；(2)假型腔加宽可有效改善产品二次塑封可靠性，所有产品塑封完成之后均要有去除残胶步骤，而二次塑封由于塑封体本身厚度较薄，而假型腔厚度相比塑封体本身厚度更大，因此，在去除残胶过程中主要受力点是假型腔，而加宽假型腔宽度，有效地加大了其去残胶时的受力面积，从而使塑封体本身的受力能有效降低，单位面积受力更小；相反，如果受力大，则对较薄部分造成毁灭性影响，如分层，锡球脱落，塑封体受损等。所以假型腔加宽能有效降低二次塑封去除残胶过程对产品可靠性的影响； (3)加宽假型腔可防止二次塑封过程中的包封不满问题，假型腔加宽后，进料口高度相应变高，有利于塑封料的流动。
说明书附图
图1为半腐蚀框架剖面图；
图2为上芯剖面图；
图3为压焊剖面图；
图4为一次塑封剖面图；
图5为二次蚀刻剖面图；
图6为植球剖面图；
图7为贴膜剖面图；
图8为二次塑封剖面图；
图9为揭膜剖面图；
图10为切割分离剖面图；
图11为普通模具型式剖面图；
图12为优化模具型式剖面图；图13为普通模具合模型式剖面图；
图14为优化模具合模型式剖面图；
图15为去残胶过程剖面图；
图16为残胶去除后产品剖面图。
图中，1为普通模具假型腔宽度、2为上模、3为下模、4为优化模具假型腔宽度、5为普通模具进料口高度、6为优化模具进料口高度、7为压板、 8为引线框架、9为粘片胶、10为芯片、11为焊点、12为键合线、13为一次塑封体、14为二次蚀刻后框架、15为锡球、16为胶膜、17为二次塑封体。
具体实施方式
下面结合附图对本发明做进一步详细叙述。
一种采用加宽模具假型腔优化二次塑封封装件的制作工艺，其按照以下步骤进行：
第一步、引线框架半蚀刻：通过成熟的涂胶、曝光、显影、电镀及腐蚀等工艺，蚀刻引线框架8，在框架上蚀刻出载体，I/O焊盘引脚，确定I/O 焊盘引脚大小、脚间距和它们各自的位置；如图1所示；
第二步、上芯：用粘片胶9将芯片10粘接到引线框架8的载体上；如图2所示；
第三步、压焊：将芯片上的焊点11与引线框架8的引脚用键合线12连接；如图3所示；
第四步、一次塑封：将压焊后的产品自动传送到塑封模具中，用一次塑封体13对压焊后的产品进行包封；如图4所示；
第五步、二次蚀刻：对引线框架8底部进行蚀刻，蚀刻后框架为二次蚀刻后框架14；如图5所示；
第六步、植球：对二次蚀刻后框架14的引脚植锡球15；如图6所示；
第七步、贴膜：对锡球15贴一层胶膜16；如图7所示；第八步、二次塑封：将贴膜后的产品自动传送到塑封模具中，用二次塑封体17对贴膜后的产品进行包封；如图8所示；
所述产品位于上膜2与下模3之间，其中，锡球15上面是一层胶膜16，胶膜16上方是上模2，胶膜16与二次蚀刻后框架14均和上模2保持一定距离。优化模具的假型腔与进料口6位于上模2与下模3之间，优化模具相比普通模具的假型腔宽度增加，同时进料口高度也增加，从而可更好的优化二次塑封；
以AAQFN128L产品为例，在二次塑封过程中，普通模具假型腔宽度一般是1.771mm，进料口高度是0.13mm，在塑封料的选取上必须用颗粒度较小的塑封料，如53um以下，存在塑封料选取范围小、成本高等问题，二次优化后的模具假型腔宽度增加到2.1mm，进料口高度增加到0.3257mm，可选取颗粒度为75um的塑封料，从而扩大了塑封料选取范围，有效降低成本；如图11与图12所示，普通模具的假型腔宽度1--A1为1.771mm，优化模具型式假型腔宽度4--A2增加到2.1mm；如图13与图14所示，假型腔宽度增加后，进料口高度也随之增加，普通模具进料口高度5--B1为0.13mm，优化模具进料口高度6--B2增加到0.3257mm；
在去除残胶时，如图15所示，压板7压在二次塑封体17上，对压板7 右边施加压力去除残胶，图16为残胶去除后产品剖面图；
第九步、揭膜：将锡球15上的胶膜16揭膜；如图9所示；
第十步、切割分离：对塑封好的产品切割分离；如图10所示。

Claims (2)

1.一种采用加宽模具假型腔优化二次塑封封装件的制作工艺，其特征在于：其按照以下步骤进行：
第一步、引线框架(8)半蚀刻：通过成熟的涂胶、曝光、显影、电镀及腐蚀等工艺，蚀刻引线框架(8)，在框架上蚀刻出载体，I/O焊盘引脚，确定I/O焊盘引脚大小、脚间距和它们各自的位置；
第二步、上芯：用粘片胶(9)将芯片(10)粘接到引线框架(8)的载体上；
第三步、压焊：将芯片(10)上的焊点(11)与引线框架(8)的引脚用键合线(12)连接；
第四步、一次塑封：将压焊后的产品自动传送到塑封模具中，用一次塑封体(13)对压焊后的产品进行包封；
第五步、二次蚀刻：对引线框架(8)底部进行蚀刻，蚀刻后框架为二次蚀刻后框架(14)；
第六步、植球：对二次蚀刻后框架(14)的引脚植锡球(15)；
第七步、贴膜：对锡球(15)贴一层胶膜(16)；
第八步、二次塑封：将贴膜后的产品自动传送到塑封优化模具中，优化模具相比普通模具的假型腔宽度增加，进料口高度也增加；用二次塑封体(17)对贴膜后的产品进行包封；在去除残胶时，压板(7)压在二次塑封体(17)上，对压板(7)右边施加压力去除残胶；
第九步、揭膜：将锡球(15)上的胶膜(16)揭膜；
第十步、切割分离：对塑封好的产品切割分离。
2.根据权利要求1所述的一种采用加宽模具假型腔优化二次塑封封装件的制作工艺，其特征在于：所述第八步的优化模具假型腔宽度(4)为2.1mm，优化模具进料口高度(6)为0.3257mm。
CN201210542558.3A 2012-12-15 2012-12-15 一种采用加宽模具假型腔优化二次塑封封装件的制作工艺 Active CN103094132B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210542558.3A CN103094132B (zh) 2012-12-15 2012-12-15 一种采用加宽模具假型腔优化二次塑封封装件的制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210542558.3A CN103094132B (zh) 2012-12-15 2012-12-15 一种采用加宽模具假型腔优化二次塑封封装件的制作工艺

Publications (2)

Publication Number Publication Date
CN103094132A CN103094132A (zh) 2013-05-08
CN103094132B true CN103094132B (zh) 2017-12-26

Family

ID=48206557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210542558.3A Active CN103094132B (zh) 2012-12-15 2012-12-15 一种采用加宽模具假型腔优化二次塑封封装件的制作工艺

Country Status (1)

Country Link
CN (1) CN103094132B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549337A (zh) * 2003-05-09 2004-11-24 华泰电子股份有限公司 防止半导体封装件中散热片溢胶的散热片装置
CN101640178A (zh) * 2008-07-30 2010-02-03 三洋电机株式会社 半导体装置、半导体装置的制造方法及引线框
CN102738016A (zh) * 2012-06-13 2012-10-17 华天科技（西安）有限公司 一种基于框架载体开孔的aaqfn产品的二次塑封制作工艺
CN102810488A (zh) * 2011-05-31 2012-12-05 飞思卡尔半导体公司 半导体传感器装置及其封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI303094B (en) * 2005-03-16 2008-11-11 Yamaha Corp Semiconductor device, method for manufacturing semiconductor device, and cover frame

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549337A (zh) * 2003-05-09 2004-11-24 华泰电子股份有限公司 防止半导体封装件中散热片溢胶的散热片装置
CN101640178A (zh) * 2008-07-30 2010-02-03 三洋电机株式会社 半导体装置、半导体装置的制造方法及引线框
CN102810488A (zh) * 2011-05-31 2012-12-05 飞思卡尔半导体公司 半导体传感器装置及其封装方法
CN102738016A (zh) * 2012-06-13 2012-10-17 华天科技（西安）有限公司 一种基于框架载体开孔的aaqfn产品的二次塑封制作工艺

Also Published As

Publication number Publication date
CN103094132A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
CN101656234B (zh) 先进四方扁平无引脚封装结构及其制造方法
CN102005432B (zh) 四面无引脚封装结构及其封装方法
CN102324413B (zh) 有基岛预填塑封料先刻后镀引线框结构及其生产方法
CN102324412B (zh) 无基岛预填塑封料先镀后刻引线框结构及其生产方法
CN103199187B (zh) 一种发光二极管封装基板与封装结构及其制作方法
CN102324415B (zh) 无基岛预填塑封料先刻后镀引线框结构及其生产方法
CN102522383B (zh) 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法
CN103730442B (zh) 带焊球面阵列四边无引脚封装体堆叠封装件及制备方法
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
CN104465551B (zh) 机械压合方式实现电性和散热的封装结构及工艺方法
CN103094239B (zh) 一种引线框架增加辅助贴膜引脚的封装件及其制作工艺
CN102324414B (zh) 有基岛预填塑封料先镀后刻引线框结构及其生产方法
CN108198790A (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
CN103094132B (zh) 一种采用加宽模具假型腔优化二次塑封封装件的制作工艺
CN104810462B (zh) 一种中大功率led驱动芯片的esop8引线框架
CN201838581U (zh) 四面无引脚封装结构
CN103730443B (zh) 带焊球面阵列四边无引脚ic芯片堆叠封装件及生产方法
US20050266611A1 (en) Flip chip packaging method and flip chip assembly thereof
CN108198804A (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN100411121C (zh) 散热型封装结构及其制法
CN101853832B (zh) 基岛露出型及埋入型基岛引线框结构及其先刻后镀方法
CN111668183A (zh) 一种用于芯片封装的引线框架及制备方法
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN203055902U (zh) 一种引线框架增加辅助贴膜引脚的封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant