CN104810462B - 一种中大功率led驱动芯片的esop8引线框架 - Google Patents

一种中大功率led驱动芯片的esop8引线框架 Download PDF

Info

Publication number
CN104810462B
CN104810462B CN201510184098.5A CN201510184098A CN104810462B CN 104810462 B CN104810462 B CN 104810462B CN 201510184098 A CN201510184098 A CN 201510184098A CN 104810462 B CN104810462 B CN 104810462B
Authority
CN
China
Prior art keywords
dao
esop8
base island
plastic packaging
led driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510184098.5A
Other languages
English (en)
Other versions
CN104810462A (zh
Inventor
姜喆
姜英伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Microtronics Of China AS
Original Assignee
Guangzhou Microtronics Of China AS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Microtronics Of China AS filed Critical Guangzhou Microtronics Of China AS
Priority to CN201510184098.5A priority Critical patent/CN104810462B/zh
Publication of CN104810462A publication Critical patent/CN104810462A/zh
Application granted granted Critical
Publication of CN104810462B publication Critical patent/CN104810462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种中大功率LED驱动芯片的ESOP8引线框架,包括引脚、侧连筋、用于承载控制芯片的第一基岛和用于承载MOSFET芯片的第二基岛,所述第一基岛的一侧通过侧连筋与框架外部连接体相连作为第一基岛的一个支撑点,所述第一基岛的另一侧直接与1个引脚相连结作为第一基岛的另外一个支撑点;所述第二基岛的一侧通过侧连筋与框架外部连接体相连作为第二基岛的一个支撑点,所述第一基岛的另一侧直接与两个引脚相连结作为第二基岛的另外一个支撑点;所述第一基岛的高度高于第二基岛的高度。本发明具有成本低、体积小、能同时放置两种芯片和散热性能好的优点。本发明可广泛应用于半导体器件领域。

Description

一种中大功率LED驱动芯片的ESOP8引线框架
技术领域
本发明涉及半导体器件领域,尤其是一种中大功率LED驱动芯片的ESOP8引线框架。
背景技术
SOP8的封装是一种非常普及的小型贴片式形式,它被目前的半导体芯片封装所普遍采用。目前基于SOP8封装形式且内置有一个MOSFET芯片的LED驱动芯片均采用双基岛的设计方案,其一基岛的上方放置一个控制芯片,另一个基岛上放置一个MOSFET芯片,如图1所示。相对于小功率的LED驱动芯片,中大功率的LED驱动芯片就需要在基岛上使用一个带有更大导通电流的MOSFET芯片。当LED驱动芯片在工作时,由于其上大导通电流的MOSFET芯片存在,因此产生的热能会较多,但由于SOP8的体积和封装结构的限制,其所产生的热能无法迅速地散入周围的空气中,容易造成器件的表面温度超过业界的要求温度(在室温的条件下,业界要求的封装体表面温升不得大于60℃)。面对这个问题,目前几乎所有的厂家都采用了最简单的办法,就是直接选择体积更大DIP8的封装形式来解决这个问题,如图2所示。但是与SOP8封装形式相比,DIP8具有高成本、低生产效率以及应用在PCB板上无法小型化的显著缺点。目前也有人提出了使用ESOP8封装结构来解决散热的问题,如图3(a)和3(b)所示。但是目前所有的ESOP8的设计都是单基岛设计,无法在一个基岛上放置两个芯片(控制芯片和MOSFET芯片)。尽管人们也做了许多尝试,如采用非导电的固化胶来固定控制芯片,但是由于目前材料的局限性,ESOP8封装方式仍无法实现在一个基岛上同时放置两种芯片的方案。
发明内容
为了解决上述技术问题,本发明的目的是:提供一种成本低、体积小、能同时放置两种芯片和散热性能好的,中大功率LED驱动芯片的ESOP8引线框架。
本发明解决其技术问题所采用的技术方案是:
一种中大功率LED驱动芯片的ESOP8引线框架,包括引脚、侧连筋、用于承载控制芯片的第一基岛和用于承载MOSFET芯片的第二基岛,所述第一基岛的一侧通过侧连筋)与框架外部连接体相连作为第一基岛的一个支撑点,所述第一基岛的另一侧直接与1个引脚相连结作为第一基岛的另外一个支撑点;所述第二基岛的一侧通过侧连筋与框架外部连接体相连作为第二基岛的一个支撑点,所述第一基岛的另一侧直接与两个引脚相连结作为第二基岛的另外一个支撑点;所述第一基岛的高度高于第二基岛的高度。
进一步,所述第一基岛的宽度尺寸小于第二基岛的宽度尺寸。
进一步,所述第一基岛宽度尺寸的范围为0.8-1.2mm,所述第二基岛宽度尺寸的范围为2-2.5mm。
进一步,所述引脚和第一基岛均设置有塑封锁孔5,所述塑封锁孔位于引脚和第一基岛的远脚端。
进一步,还包括塑封锁定沟槽,所述塑封锁定沟槽位于塑封后裸露的第二基岛的背面。
进一步,所述塑封锁定沟槽的塑封深度在框架厚度的三分之一到二分之一的范围内。
进一步,所述MOSFET芯片为VDMOSFET芯片或COOLMOSFET芯片。
本发明的有益效果是:继承了SOP8封装结构成本低和体积小的优点,并在传统ESOP8封装结构的基础上,把现有的1个裸露基岛改为第一基岛和第二基岛这两个高度不同的独立基岛,使独立基岛的数量由1个变为2个,解决了ESOP8封装结构无法同时放置两种芯片的问题;第一基岛的高度高于第二基岛的高度,即用于承载MOSFET芯片的第二基岛高度较低,使第二基岛的底部在封装后露在固化塑封材料的外部,以令MOSFET芯片工作产生的热量可以直接传入空气中,避免了LED驱动芯片的整体温度上升,散热性能较好。进一步,第一基岛的宽度尺寸小于第二基岛的宽度尺寸,增加了第二基岛最大承载的MOSFET芯片尺寸,适用范围广。进一步,引脚和第一基岛的远脚端均设置有的塑封锁孔,能在塑封固化后将引脚和第一基岛牢牢锁住,避免了在封装的切筋成型工序中,因成型模具异常产生额外的拉拔力造成引脚或第一基岛的表面与塑封料之间产生分层。进一步,还包括位于第二基岛背面的塑封锁定沟槽,使塑封料与第二基岛在第二基岛的底部边缘形成勾锁式连接,保证了塑封料与第二基岛间的连接强度,降低了第二基岛侧面与塑封体分离的几率。
附图说明
下面结合附图和实施例对本发明作进一步说明。
图1为典型LED驱动芯片SOP8封装形式的框架;
图2为SOP8封装形式与DIP8封装形式的关键尺寸对比图;
图3(a)为ESOP8封装引线框架的示意图;
图3(b)为ESOP8封装的外形示意图;
图4为本发明一种中大功率LED驱动芯片的ESOP8引线框架的正面示意图;
图5为本发明一种中大功率LED驱动芯片的ESOP8引线框架的侧面示意图;
图6为本发明一种中大功率LED驱动芯片的ESOP8引线框架的背面示意图。
附图标记:11、21和1.引脚;12.右基岛;13.左基岛;14、23和4.侧连筋;22.裸露基岛;24.外露基板;5.塑封锁孔;6.塑封锁定沟槽。
具体实施方式
参照图4和图5,一种中大功率LED驱动芯片的ESOP8引线框架,包括引脚1、侧连筋4、用于承载控制芯片的第一基岛2和用于承载MOSFET芯片的第二基岛3,所述第一基岛2的一侧通过侧连筋4与框架外部连接体相连作为第一基岛2的一个支撑点,所述第一基岛2的另一侧直接与1个引脚1相连结作为第一基岛2的另外一个支撑点;所述第二基岛3的一侧通过侧连筋4与框架外部连接体相连作为第二基岛3的一个支撑点,所述第一基岛2的另一侧直接与两个引脚1相连结作为第二基岛3的另外一个支撑点;所述第一基岛2的高度高于第二基岛3的高度。
进一步作为优选的实施方式,所述第一基岛2的宽度尺寸小于第二基岛3的宽度尺寸。
进一步作为优选的实施方式,所述第一基岛2宽度尺寸的范围为0.8-1.2mm,所述第二基岛3宽度尺寸的范围为2-2.5mm。
其中,第二基岛3的宽度尺寸大,通常在2-2.5mm的范围内,足以容下一个中功率的2N或3N VDMOSFET芯片;如果采用COOLMOSFET芯片,3-6N COOLMOSFET芯片也可以放置在第二基岛3上。
参照图4,进一步作为优选的实施方式,所述引脚1和第一基岛2均设置有塑封锁孔5,所述塑封锁孔5位于引脚1和第一基岛2的远脚端。
参照图6,进一步作为优选的实施方式,还包括塑封锁定沟槽6,所述塑封锁定沟槽6位于塑封后裸露的第二基岛3的背面。
进一步作为优选的实施方式,所述塑封锁定沟槽6的塑封深度在框架厚度的三分之一到二分之一的范围内。
进一步作为优选的实施方式,所述MOSFET芯片为VDMOSFET芯片或COOLMOSFET芯片。
下面结合说明书附图和具体实施例对本发明作进一步详细说明。
实施例一
参照图4、图5和图6,本发明的第一实施例:
针对现有技术的ESOP8封装结构无法放置两种不同芯片的问题,本发明设计了一种全新的SOP8引线框架,既可以使用成本低和生产效率高的ESOP8的封装形式,又能放置两种不同芯片。
本发明的新引线框架设计把ESOP8封装结构一个独立的基岛分为两个独立的大小不一的独立基岛。通过这种设计上的改动,使得第一基岛2的一侧通过侧连筋来与框架外部连接体相连,并起到一个支撑点的作用;而另一侧与其中的一个引脚直接相连结,并起到另外一个支撑点的作用。第一基岛的宽度尺寸小,通常在0.8-1.2mm的范围内,但是足以容下一个控制芯片。基岛的上下两端的局部镀银,这样会确保Down bond(线绑的一种方式,把线从die pad打到leadframe paddle上面)的实现,从而使作为支撑作用的引脚在设计需要时也可以作为一个独立的管脚来使用。而第三基岛3的一侧通过侧连筋来与框架外部连接体相连在一起,并起到一个支撑点的作用;另一侧则与两个引脚直接相连结,并起到另外一个支撑点的作用。第二基岛3的宽度尺寸大,通常在2-2.5mm的范围内,但是足以容下一个中功率的2N60/65或3N60/65 VDMOSFET芯片。如果采用的是COOLMOSFET芯片,则3-6NCOOLMOSFET芯片也可以放置在第二基岛3上。
LED驱动芯片的整体温度过高,会带来可靠性的问题,严重时会导致芯片的工作不稳定和过早失效。内置MOSFET芯片的LED驱动芯片在工作时,主要的发热来自MOSFET芯片。为了更好地解决因芯片工作产生热而导致整个芯片封装成品的整体温度上升问题,本发明在设计时把两个基岛做成高低基岛。由于控制芯片工作时产热少,因此作为控制芯片载体的第一基岛的高度较高,封装后,第一基岛2会被外部塑封材料所包裹。而第二基岛3是MOSFET芯片的载体,由于MOSFET芯片工作时的产热较多,是整个LED驱动芯片的主要热能产生源,因此本发明在设计时把承载MOSFET芯片的第二基岛3的高度设计得很低,以致在封装后,第二基岛3的底部会露在固化塑封材料的外部。此时,基岛2的底部面与固化成型塑封材料的底面平齐。这样,MOSFET芯片工作时产生的热量就可以通过导电银胶合裸露的第二基岛3直接传入到空气中,从而达到了快速散热的效果,避免了LED驱动芯片的整体温度上升。
此外,本发明还引入了塑封锁孔5和塑封锁定沟槽6。其中,塑封锁孔5位于引脚1和小基岛2的远脚端。塑封锁孔5会增加引脚与引线框架之间连接的固定性,可以避免因成型模具异常产生的额外拉拔力而造成引脚表面与塑封料之间产生分层,从而使产品封装具有更好的可靠性。另外,当器件工作时,由于温度升高,塑封材料和框架的金属材料会因温度的变化而具有不同的微变形量,这种微形变受到两者之间的粘合所限制而产生内应力,当内应力积累到一定极限值时,会造成框架与塑封料之间分离,从而降低器件的可靠性。加入塑封锁孔5后,能显著提高这个极限值,并且也会有效地吸收一定量的内应力,从而显著提高器件的使用可靠性。而塑封锁定沟槽6位于裸露的第二基岛3的背面(也就是器件塑封后,器件底面裸露的第二基岛3的边缘部分)。这些塑封锁定沟槽6是在框架生产制造过程中通过化学腐蚀或机械冲压而成,形状如图6所示。其具体尺寸可根据具体情况进行调整。这些塑封锁定沟槽6的塑封深度大约在框架厚度的三分之一到二分之一的范围内。当塑封时,熔化的塑封料会流进塑封锁定沟槽;固化后,在这些塑封锁定沟槽6内就有固化的塑封料保留,从而确保塑封料与第二基岛的结合而在第二基岛的底部边缘形成勾锁式连接,增加了两者的连接强度。当LED驱动芯片工作时,MOSFET芯片是主要的热源产生处,第二基岛上承载的MOSFET芯片会产生大量热量,热量会很快地传导到第二基岛上,第二基岛的材料是金属材料,受热后金属材料变形膨胀大,而在第二基岛的顶部和侧边缘均有塑封料与之直接接触连接,在相同温度变化情况下,塑封材料的变形量小;当器件不工作时,温度下降,两者的收缩量也不同。故两者在温度不断变化的情况下,会产生不同的变形系数,从而造成内应力的产生。当内应力积累到一定量时,会在第二基岛的侧边缘和塑封体之间产生缝隙,严重时甚至会扩展到大基岛的上表面,而引起器件的寿命缩短或器件完全失效。第二基岛加入了锁定沟槽6后,显著降低了内应力的产生和第二基岛侧面与塑封体分离的几率,从而显著提升了产品封装的质量和可靠性。
与现有技术相比,本发明具有以下优点:
(1)继承了SOP8封装结构成本低和体积小的优点,并在传统ESOP8封装结构的基础上,把现有的1个裸露基岛改为第一基岛和第二基岛这两个高度不同的独立基岛,使独立基岛的数量由1个变为2个,解决了ESOP8封装结构无法同时放置两种芯片的问题。
(2)第一基岛的高度高于第二基岛的高度,用于承载MOSFET芯片的第二基岛高度较低,使第二基岛的底部在封装后露在固化塑封材料的外部,以令MOSFET芯片工作产生的热量可以直接传入空气中,避免了LED驱动芯片的整体温度上升,散热性能较好。
(3)第一基岛的宽度尺寸小于第二基岛的宽度尺寸,增加了第二基岛最大承载的MOSFET芯片尺寸,适用范围广。
(4)引脚和第一基岛的远脚端均设置有的塑封锁孔,能在塑封固化后将引脚和第一基岛牢牢锁住,避免了在封装的切筋成型工序中,因成型模具异常产生额外的拉拔力造成引脚或第一基岛的表面与塑封料之间产生分层。
(5)还包括位于第二基岛背面的塑封锁定沟槽,使塑封料与第二基岛在第二基岛的底部边缘形成勾锁式连接,保证了塑封料与第二基岛间的连接强度,降低了第二基岛侧面与塑封体分离的几率。
以上是对本发明的较佳实施进行了具体说明,但本发明创造并不限于所述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (7)

1.一种中大功率LED驱动芯片的ESOP8引线框架,其特征在于:包括引脚(1)、侧连筋(4)、用于承载控制芯片的第一基岛(2)和用于承载MOSFET芯片的第二基岛(3),所述第一基岛(2)的一侧通过侧连筋(4)与框架外部连接体相连作为第一基岛(2)的一个支撑点,所述第一基岛(2)的另一侧直接与1个引脚(1)相连结作为第一基岛(2)的另外一个支撑点;所述第二基岛(3)的一侧通过侧连筋(4)与框架外部连接体相连作为第二基岛(3)的一个支撑点,所述第一基岛(2)的另一侧直接与两个引脚(1)相连结作为第二基岛(3)的另外一个支撑点;所述第一基岛(2)的高度高于第二基岛(3)的高度。
2.根据权利要求1所述的一种中大功率LED驱动芯片的ESOP8引线框架,其特征在于:所述第一基岛(2)的宽度尺寸小于第二基岛(3)的宽度尺寸。
3.根据权利要求2所述的一种中大功率LED驱动芯片的ESOP8引线框架,其特征在于:所述第一基岛(2)宽度尺寸的范围为0.8-1.2mm,所述第二基岛(3)宽度尺寸的范围为2-2.5mm。
4.根据权利要求1所述的一种中大功率LED驱动芯片的ESOP8引线框架,其特征在于:所述引脚(1)和第一基岛(2)均设置有塑封锁孔(5),所述塑封锁孔(5)位于引脚(1)和第一基岛(2)的远脚端。
5.根据权利要求1所述的一种中大功率LED驱动芯片的ESOP8引线框架,其特征在于:还包括塑封锁定沟槽(6),所述塑封锁定沟槽(6)位于塑封后裸露的第二基岛(3)的背面。
6.根据权利要求5所述的一种中大功率LED驱动芯片的ESOP8引线框架,其特征在于:所述塑封锁定沟槽(6)的塑封深度在框架厚度的三分之一到二分之一的范围内。
7.根据权利要求1-6任一项所述的一种中大功率LED驱动芯片的ESOP8引线框架,其特征在于:所述MOSFET芯片为VDMOSFET芯片或COOLMOSFET芯片。
CN201510184098.5A 2015-04-17 2015-04-17 一种中大功率led驱动芯片的esop8引线框架 Active CN104810462B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510184098.5A CN104810462B (zh) 2015-04-17 2015-04-17 一种中大功率led驱动芯片的esop8引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510184098.5A CN104810462B (zh) 2015-04-17 2015-04-17 一种中大功率led驱动芯片的esop8引线框架

Publications (2)

Publication Number Publication Date
CN104810462A CN104810462A (zh) 2015-07-29
CN104810462B true CN104810462B (zh) 2017-05-24

Family

ID=53695132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510184098.5A Active CN104810462B (zh) 2015-04-17 2015-04-17 一种中大功率led驱动芯片的esop8引线框架

Country Status (1)

Country Link
CN (1) CN104810462B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023922A (zh) * 2015-07-31 2015-11-04 天水华天科技股份有限公司 一种热沉结构双载体led驱动电路封装件及其制造方法
CN105914198B (zh) * 2016-06-21 2018-11-27 无锡华润矽科微电子有限公司 基于铜桥构造的封装结构及构造方法
CN116364686A (zh) * 2023-04-03 2023-06-30 深圳市鑫宇微科技有限公司 引线框架和单相模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201084728Y (zh) * 2007-08-28 2008-07-09 捷敏电子(上海)有限公司 半导体引线框架
CN204011394U (zh) * 2014-06-04 2014-12-10 深圳深爱半导体股份有限公司 双岛sop封装结构
CN204596842U (zh) * 2015-04-17 2015-08-26 广州华微电子有限公司 一种中大功率led驱动芯片的esop8引线框架

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3770763B2 (ja) * 1999-12-07 2006-04-26 ローム株式会社 電気機器駆動装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201084728Y (zh) * 2007-08-28 2008-07-09 捷敏电子(上海)有限公司 半导体引线框架
CN204011394U (zh) * 2014-06-04 2014-12-10 深圳深爱半导体股份有限公司 双岛sop封装结构
CN204596842U (zh) * 2015-04-17 2015-08-26 广州华微电子有限公司 一种中大功率led驱动芯片的esop8引线框架

Also Published As

Publication number Publication date
CN104810462A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
EP2565913B1 (en) Method for encapsulating of a semiconductor
CN102714201A (zh) 半导体封装和方法
CN104810462B (zh) 一种中大功率led驱动芯片的esop8引线框架
CN110429075A (zh) 高密度多侧面引脚外露的封装结构及其生产方法
CN114464589A (zh) 高结合强度的引线框架、封装器件的制作工艺及其产品
CN103700596A (zh) 减少模封胶体内气泡的压缩模封方法与装置
CN208622715U (zh) 一种矩阵式多排sot33-4l引线框架及其芯片封装件
CN208596671U (zh) 大功率封装体
CN204596842U (zh) 一种中大功率led驱动芯片的esop8引线框架
CN206864451U (zh) 一种双面铜箔封装基板的防裂开槽结构
CN207183254U (zh) 一种提高bga产品可靠性的封装结构
CN103811359B (zh) 半导体封装件的制法
CN109256368A (zh) Sot23-x引线框架及其封装方法
CN102403281A (zh) 一种高性能芯片封装结构
CN208507718U (zh) 一种显示模组及显示屏
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN107808872B (zh) 一种腔体向下的球栅阵列塑料封装制备方法
CN207602549U (zh) 一种三维芯片堆叠芯片尺寸封装结构
CN206697450U (zh) 适用于功率mos的新型塑封结构
CN207503960U (zh) 一次封装成型的增强散热的封装结构
CN103490001A (zh) 一种离散型emc封装的led引线框架
CN106847713B (zh) 卷对卷制作扇出型封装结构的方法和扇出型封装结构
CN207217519U (zh) 一种封装引线框架
JP2012074599A (ja) 半導体装置の製造方法
CN202178252U (zh) 多圈排列无载体双ic芯片封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant