CN208336207U - 一种双基岛引线框架及其sot33-5l封装件 - Google Patents

一种双基岛引线框架及其sot33-5l封装件 Download PDF

Info

Publication number
CN208336207U
CN208336207U CN201820989718.1U CN201820989718U CN208336207U CN 208336207 U CN208336207 U CN 208336207U CN 201820989718 U CN201820989718 U CN 201820989718U CN 208336207 U CN208336207 U CN 208336207U
Authority
CN
China
Prior art keywords
chip
dao
lead frame
frame
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820989718.1U
Other languages
English (en)
Inventor
马志明
陈志祥
慕蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201820989718.1U priority Critical patent/CN208336207U/zh
Application granted granted Critical
Publication of CN208336207U publication Critical patent/CN208336207U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

本实用新型公开了一种双基岛引线框架及其SOT33‑5L封装件，属于半导体封装技术领域。其中，SOT33‑5L封装件将不同功能的芯片粘接在引线框架单元的不同基岛上，芯片、内引脚键合后的焊线长度较短，使得封装产品的电阻更小，导通电流增大且产品发热减少，从而满足输出较大电流的芯片封装需求；同时芯片承载基岛小，结构简单、成本低廉。并且用宽引脚与基岛相连形成导热通道，有利于芯片工作时发热热量的散发，使芯片可在相对低的温度下工作。引线框架单元一端的内引脚为T形或L形，同时在另一端的内引脚上设置锁定孔，既可防止因封装应力及外引脚在产品切筋成形时被拉出塑封体或胶体破损的缺陷，又可防止潮气向载体渗透，从而提高了产品的封装可靠性。

Description

一种双基岛引线框架及其SOT33-5L封装件
技术领域
本实用新型属于半导体封装技术领域，具体是一种双基岛引线框架及其SOT33-5L封装件。
背景技术
当前社会已发展到了高度电子化时代，从第一只电子器件诞生到现在，半导体封装逐渐趋向于高密度、小型化、高性能、多芯片组配、低成本的方向发展。传统封装中PDIP、SOP封装构成半导体的最基本封装形式，应用范围广、应用量大。随着半导体封装集成化、小型化、多芯片组配的趋势，作为其最核心部分的芯片也在向更高集成度、更小尺寸方向发展。由于封装件封装外形不变，造成芯片与引脚间的焊线增长，IC器件内部的电阻、电感和寄生电容值增加，高频转换器效能降低，且焊线长度增加还会使封装产品能够承载的电流变小，热传导及信号输出的效果受到限制，极大地缩小了封装产品的应用范围。
实用新型内容
本实用新型的目的是为了克服已有技术的缺陷，提供一种可明显缩短芯片与内引脚间焊线长度的双基岛引线框架。
本实用新型的另一目的是，提供一种利用上述引线框架的SOT33-5L封装件。
本实用新型的目的是通过以下技术方案实现的：一种双基岛引线框架，用于将芯片与外部引脚进行电性连接，该引线框架包括若干呈阵列式排布的引线框架单元；横向每两个引线框架单元为一组，每组引线框架单元之间设有冲流道槽，横向每两组引线框架单元之间设有第一应力释放槽；该引线框架单元包括从左至右依次排列的第一基岛和第二基岛，以及第一基岛和第二基岛上下两侧的5个内引脚，内引脚头部、以及第一基岛、第二基岛上均设有电镀银层；其中，位于引线框架单元一侧的3个内引脚为T形或L型，另一侧的2个内引脚分别与第一基岛和第二基岛相连，第一基岛和第二基岛中部为芯片安装区，第一基岛通过第一连筋杆连接于引线框架单元的边缘，第二基岛通过第二连筋杆与相邻组引线框架单元的第一基岛相连。
作为本实用新型技术方案的进一步改进，上述第一基岛和第二基岛顶部分别设有第一锁定孔和第二锁定孔。
引线框架本体顶部每组引线框架单元对应位置处均设有防反孔，防止产线生产时引线框架出现混批、反封现象，造成封装产品报废。
本实用新型一种双基岛引线框架的SOT33-5L封装件，包括一上述引线框架单元、第一芯片和第二芯片，第一芯片和第二芯片分别粘结于第一基岛和第二基岛中部的芯片安装区，第一芯片和第二芯片的第一表面通过第一焊线相互连接，第一芯片和第二芯片的第一表面分别通过第二焊线与第一基岛相连，第一芯片第一表面分别通过第三焊线与位于引线框架单元一端3个内引脚上的电镀银层相连；引线框架单元与第一芯片及第二芯片的第二表面外部包覆塑封体。
塑封体外部各内引脚相应位置处设有外引脚，与第一基岛或第二基岛相连的任一内引脚上引出的外引脚宽度为其他外引脚宽度的1.5-2倍，且中部开叉，该中部开叉的外引脚上设有第二应力释放槽。
相比于现有PDIP、SOP封装引线框架，本实用新型的有益效果是：
1、本实用新型的双基岛引线框架，将位于引线框架单元一端的内引脚设计成T形或L形，一方面可以使塑封料将内引脚牢牢固定，减少因热膨胀的应力使内引脚移动，及外引脚在切筋成型模具中冲切、成形时防止内引脚被拉出塑封体，进而防止产品胶体破损，极大地提升了产品的可封装性和可靠性；另一方面加强了引线框架铜合金基材与塑封料的结合力，提高了产品密封性及防水防潮的性能。
2、本实用新型的双基岛引线框架的SOT33-5L封装件，将不同功能的芯片粘接在引线框架单元的不同基岛上，使用金线、铜线或银合金线进行芯片、内引脚键合后的焊线长度较短，使得封装产品的电阻更小，导通电流增大且产品发热变小，从而满足输出较大电流的芯片封装需求；同时芯片承载基岛小，结构简单、成本低廉。并且用宽引脚与基岛相连形成导热通道，有利于芯片工作时发热热量的散发，使芯片可在相对低的温度下工作。
3、本实用新型的双基岛引线框架的SOT33-5L封装件，与基岛相连的内引脚设计有锁定孔，塑封时塑封料穿通锁定孔，既可保证塑封体与基岛牢牢结合，又可防止潮气向载体渗透，从而提高产品可靠性。
4、本实用新型塑封体外部各内引脚相应位置处设有外引脚，与第一基岛或第二基岛相连的任一内引脚上引出的外引脚宽度为其他外引脚宽度的1.5-2倍，且中部开叉，该中部开叉的外引脚上设有第二应力释放槽，可以将切筋产品在成型分离时的应力从第二应力释放槽上释放掉，防止塑封胶体出现破裂缺陷，从而保证整个塑封产品的质量。
5、本实用新型的双基岛引线框架的SOT33-5L封装件，相对于SOP-8L封装件具有外形尺寸小、引脚少的优点，可实现传统6引脚、7引脚、8引脚封装件的功能，具有低成本、高性价比、用途广的优势，具有广阔的市场应用前景。SOT33-5L与SOP-8L外形相关尺寸对比详见表1。
表1 SOT33-5L与SOP-8L外形相关尺寸对比
附图说明
图1为本实用新型引线框架的阵列结构示意图；
图2为本实用新型引线框架单元的结构示意图；
图3为本实用新型引线框架单元的电镀银层示意图；
图4为本实用新型引线框架的SOT33-5L封装件示意图；
图5为本实用新型SOT33-5L封装件的外引脚示意图；
附图标记：1、引线框架单元；2、冲流道槽；3、第一应力释放槽；4、第一基岛；5、第二基岛；6、内引脚；7、电镀银层；8、第一连筋杆；9、第二连筋杆；10、第一锁定孔；11、第二锁定孔；13、防反孔；14、第一芯片；15、第二芯片；16、第一焊线；17、第二焊线；18、第三焊线；19、塑封体；20、外引脚；21、第二应力释放槽。
具体实施方式
下面结合附图和具体实施方式对本实用新型作进一步说明。
如图1-3所示，一种双基岛引线框架，用于将芯片与外部引脚进行电性连接，该引线框架包括13排44列，共计572个引线框架单元，引线框架本体顶部每组引线框架单元1对应位置处均设有防反孔13。横向每两个引线框架单元1为一组，每组引线框架单元1之间设有冲流道槽2，横向每两组引线框架单元1之间设有第一应力释放槽3；该引线框架单元1包括从左至右依次排列的第一基岛4和第二基岛5，以及第一基岛4和第二基岛5上下两侧的5个内引脚6，第一基岛4和第二基岛5顶部分别设有圆形的第一锁定孔10和椭圆形的第二锁定孔11；内引脚6头部、以及第一基岛4、第二基岛5上均设有电镀银层7；其中，位于引线框架单元1一侧的3个内引脚6为T形或L型，另一侧的2个内引脚6分别与第一基岛4和第二基岛5相连，第一基岛4和第二基岛5中部为芯片安装区。第一基岛4通过第一连筋杆8连接于引线框架单元1的边缘，第二基岛5通过第二连筋杆9与相邻组引线框架单元1的第一基岛4相连。
如图4-5所示，一种双基岛引线框架的SOT33-5L封装件，包括一上述引线框架单元1、第一芯片14和第二芯片15，第一芯片14和第二芯片15分别通过粘接胶粘结于第一基岛4和第二基岛5中部的芯片安装区，第一芯片14和第二芯片15的第一表面通过第一焊线16相互连接，第一芯片14和第二芯片15的第一表面分别通过第二焊线17与第一基岛4相连，第一芯片14第一表面分别通过第三焊线18与位于引线框架单元一端3个内引脚6上的电镀银层7相连；引线框架单元1与第一芯片14及第二芯片15的第二表面外部包覆塑封体19。 塑封体19外部各内引脚6相应位置处设有外引脚20，与第一基岛4或第二基岛5相连的任一内引脚6上引出的外引脚20宽度为其他外引脚20宽度的1.5-2倍，且中部开叉，该中部开叉的外引脚20上设有第二应力释放槽21。
本实用新型一种双基岛引线框架的SOT33-5L封装件，其生产方法如下：使用DAD-838全自动上芯机，自动吸取一条本实用新型的双基岛引线框架置于上芯机传送导轨上，通过上芯机自动传动系统将该引线框架自动传输到上芯机工作台中央并自动夹紧。上芯机的点胶机械手在引线框架单元1两个基岛芯片安装区各点上适量粘接胶，并分别将1只第一芯片14和1只第二芯片15置于两个基岛芯片安装区的粘接胶上，然后用高温烘箱防离层烘烤工艺使粘接胶固化，将芯片与基岛牢固粘合，进行等离子清洗。等离子清洗后送压焊工序，使用全自动引线键合机将芯片与内引脚6、基岛用焊线键合起来，送入塑封工序。使用全自动塑封机，选配相应塑封料完成产品包封，然后经后固化、电镀、打印、成型分离即得封装件成品。

Claims (5)

1.一种双基岛引线框架，用于将芯片与外部引脚进行电性连接，该引线框架包括若干呈阵列式排布的引线框架单元，其特征在于：横向每两个引线框架单元为一组，每组引线框架单元之间设有冲流道槽，横向每两组引线框架单元之间设有第一应力释放槽；该引线框架单元包括从左至右依次排列的第一基岛和第二基岛，以及第一基岛和第二基岛上下两侧的5个内引脚，内引脚头部、以及第一基岛、第二基岛上均设有电镀银层；其中，位于引线框架单元一侧的3个内引脚为T形或L型，另一侧的2个内引脚分别与第一基岛和第二基岛相连，第一基岛和第二基岛中部为芯片安装区；所述第一基岛通过第一连筋杆连接于引线框架单元的边缘，第二基岛通过第二连筋杆与相邻组引线框架单元的第一基岛相连。
2.如权利要求1所述的一种双基岛引线框架，其特征在于：所述第一基岛和第二基岛顶部分别设有第一锁定孔和第二锁定孔。
3.如权利要求1或2任一项所述的一种双基岛引线框架，其特征在于：所述引线框架本体顶部每组引线框架单元对应位置处均设有防反孔。
4.一种如权利要求1所述的双基岛引线框架的SOT33-5L封装件，其特征在于：包括一引线框架单元、第一芯片和第二芯片，所述第一芯片和第二芯片分别设于第一基岛和第二基岛中部的芯片安装区，第一芯片和第二芯片的第一表面通过第一焊线相互连接，第一芯片和第二芯片的第一表面分别通过第二焊线与第一基岛相连，第一芯片第一表面分别通过第三焊线与位于引线框架单元一端3个内引脚上的电镀银层相连；所述引线框架单元与第一芯片及第二芯片的第二表面外部包覆塑封体。
5.如权利要求4所述的双基岛引线框架的SOT33-5L封装件，其特征在于：所述塑封体外部各内引脚相应位置处设有外引脚，与第一基岛或第二基岛相连的任一内引脚上引出的外引脚宽度为其他外引脚宽度的1.5-2倍，且中部开叉，该中部开叉的外引脚上设有第二应力释放槽。
CN201820989718.1U 2018-06-26 2018-06-26 一种双基岛引线框架及其sot33-5l封装件 Active CN208336207U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820989718.1U CN208336207U (zh) 2018-06-26 2018-06-26 一种双基岛引线框架及其sot33-5l封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820989718.1U CN208336207U (zh) 2018-06-26 2018-06-26 一种双基岛引线框架及其sot33-5l封装件

Publications (1)

Publication Number Publication Date
CN208336207U true CN208336207U (zh) 2019-01-04

Family

ID=64769898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820989718.1U Active CN208336207U (zh) 2018-06-26 2018-06-26 一种双基岛引线框架及其sot33-5l封装件

Country Status (1)

Country Link
CN (1) CN208336207U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635428A (zh) * 2020-12-30 2021-04-09 杰华特微电子（杭州）有限公司 芯片封装的框架结构及半导体器件
CN112750710A (zh) * 2020-12-31 2021-05-04 江苏和睿半导体科技有限公司 一种基于单基岛sot23引线框架的封装工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635428A (zh) * 2020-12-30 2021-04-09 杰华特微电子（杭州）有限公司 芯片封装的框架结构及半导体器件
CN112635428B (zh) * 2020-12-30 2024-01-23 杰华特微电子股份有限公司 芯片封装的框架结构及半导体器件
CN112750710A (zh) * 2020-12-31 2021-05-04 江苏和睿半导体科技有限公司 一种基于单基岛sot23引线框架的封装工艺

Similar Documents

Publication Publication Date Title
WO2005050699A3 (en) Method of forming a semiconductor package and structure thereof
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN102522383B (zh) 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法
CN208336207U (zh) 一种双基岛引线框架及其sot33-5l封装件
CN209418492U (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN110429075A (zh) 高密度多侧面引脚外露的封装结构及其生产方法
CN102044517A (zh) 一种超大功率ic芯片封装件及其生产方法
CN113644043A (zh) 一种新型to-263引线框架
CN208622715U (zh) 一种矩阵式多排sot33-4l引线框架及其芯片封装件
CN210182373U (zh) 一种双基岛多芯片多工艺封装结构
CN104167403B (zh) 多脚封装的引线框架
CN101894822B (zh) 半导体封装用导线架条构造
CN203733783U (zh) 一种引线框架
CN203733785U (zh) 一种具有改进型封装结构的半导体器件
CN203026496U (zh) 一种多电源ic芯片封装件
CN206293435U (zh) 半导体器件与半导体封装件
CN102651360A (zh) 一种可铜线键接的封装体结构及其制作方法
CN203260570U (zh) 一种基于框架腐蚀凸点的无载体式新型封装件
CN205303458U (zh) 一种对插型to220f封装引线框架
CN210429868U (zh) 一种微小型smd top led引线框架
CN107731775A (zh) 适用于连续充填技术的to251型八排引线框架
CN208507660U (zh) 引线框架和半导体封装器件
CN102013419A (zh) 一种微型射频模块封装用载带
CN105870100A (zh) 一种超薄封装件及其制作工艺
CN201345362Y (zh) 一种引线框架

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant