CN112635428A - 芯片封装的框架结构及半导体器件 - Google Patents
芯片封装的框架结构及半导体器件 Download PDFInfo
- Publication number
- CN112635428A CN112635428A CN202011618176.5A CN202011618176A CN112635428A CN 112635428 A CN112635428 A CN 112635428A CN 202011618176 A CN202011618176 A CN 202011618176A CN 112635428 A CN112635428 A CN 112635428A
- Authority
- CN
- China
- Prior art keywords
- pad
- bonding pad
- bonding
- frame structure
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004806 packaging method and process Methods 0.000 claims abstract description 29
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052709 silver Inorganic materials 0.000 claims abstract description 28
- 239000004332 silver Substances 0.000 claims abstract description 28
- 238000007747 plating Methods 0.000 claims abstract description 22
- 229920003023 plastic Polymers 0.000 claims description 38
- 239000004033 plastic Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 22
- 238000003466 welding Methods 0.000 abstract description 7
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000005538 encapsulation Methods 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000000926 separation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明公开了一种用于芯片封装的框架结构及半导体器件，包括，基岛；多个第一焊盘，设置于所述基岛的周边；以及多个第二焊盘，设置于所述基岛的周边，所述第二焊盘的面积大于所述第一焊盘，至少一个所述第二焊盘具有第一开槽，其中所述第二焊盘包括第一分焊盘及第二分焊盘，所述第一开槽设置于所述第一分焊盘及所述第二分焊盘之间，使得镀银时，所述第二焊盘上的镀银层被约束在所述第一分焊盘和所述第二分焊盘的部分区域上。该框架结构可以避免粗铜线从框架焊点上被脱落的问题，从而提高半导体封装结构的稳定性。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种芯片封装的框架结构及半导体器件。
背景技术
随着集成电路的发展，芯片在电子设备中的应用越来越广泛，实现电子设备的各个功能的芯片需要封装，现有技术中，QFN(Quad Flat NO Lead，方形扁平无管脚)封装结构是一种方形扁平无引脚的半导体芯片封装结构。由于QFN封装不像传统的SOIC与TSOP封装那样具有鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以它能提供卓越的电性能。
近年来，随着大电流，低电阻，大功耗电源芯片的发展，QFN封装时，为了降低打线电阻，会在芯片与框架上打2mil的粗铜引线，对于框架来说，粗铜引线打在框架的镀银局部上，由于镀银框架和塑封料的结合力不是太好，所以在温度循环实验后，粗铜引线打在框架上的焊点比较容易脱落，从而导致粗铜引线容易从框架脱落；另外，对于芯片来说，在封装结束后，做TCT可靠性实验时，容易出现粗铜引线打在芯片上的焊点脱落，从而导致粗铜引线容易从芯片上脱落。
由上可知，对于目前QFN封装，粗铜引线容易从框架或者芯片上脱落，从而导致电性能失效。
有鉴于此，实有必要提出一种新的QFN封装结构，该封装结构可以降级连接芯片与框架之间的引线的脱落风险。
发明内容
鉴于上述，本发明的一方面提出了一种用于芯片封装的框架结构及半导体器件，该框架结构可以避免粗铜线从框架焊点上被脱落的问题，从而提高半导体封装结构的稳定性。
根据本发明的目的提出的一种用于芯片封装的框架结构，包括：
基岛；
多个第一焊盘，设置于所述基岛的周边；以及
多个第二焊盘，设置于所述基岛的周边，所述第二焊盘的面积大于所述第一焊盘，所述第一焊盘和第二焊盘上，设有镀银层；
至少一个所述第二焊盘具有第一开槽，其中所述第二焊盘包括第一分焊盘及第二分焊盘，所述第一开槽设置于所述第一分焊盘及所述第二分焊盘之间，使得镀银时，所述第二焊盘上的镀银层被约束在所述第一分焊盘和所述第二分焊盘的部分区域上。
优选的，所述第一开槽采用全刻蚀工艺形成。
优选的，所述第一开槽部分的截断第一分焊盘及第二分焊盘，所述第一分焊盘和所述第二分焊盘具有公共域，或者所述第一分焊盘和所述第二分焊盘之间被所述第一开槽完全截断。
优选的，还包括：
第二开槽，设置于所述基岛与所述第二焊盘间，并毗邻所述第二焊盘设置。
优选的，所述第二开槽采用半刻蚀工艺形成，使得所述第二焊盘靠近所述基岛的区域形成半镂空区。
优选的，所述第一焊盘和所述第二焊盘上设有引脚，所述引脚通过半刻蚀工艺制作而成，该引脚的高度高于所述第一焊盘和所述第二焊盘用于作为第二焊点的焊接区。
根据本发明的目的还提出了一种半导体器件，包括：
框架结构，包括；
基岛；
多个第一焊盘，设置于所述基岛的周边；以及
多个第二焊盘，设置于所述基岛的周边，所述第二焊盘的面积大于所述第一焊盘，其中，至少一个所述第二焊盘具有第一开槽；
芯片，设置于所述框架结构的所述基岛上；
镀银层，设置在所述第一焊盘及所述第二焊盘上；
引线，具有第一端、第二端，所述第一端固定在芯片上，所述第二端固定在所述第一焊盘或非所述第一焊盘上，并且设置于所述银层上；
封装塑料层，用于封装所述框架结构及所述芯片；
其中，所述第二焊盘包括第一分焊盘及第二分焊盘，所述第一开槽设置于所述第一分焊盘及所述第二分焊盘之间，使得所述第二焊盘上的镀银层被约束在所述第一分焊盘和所述第二分焊盘的部分区域上。
优选的，所述第一开槽全部截断或者部分截断所述第一分焊盘及所述第二分焊盘。
优选的，所述框架结构还包括：至少一第二开槽，设置于所述基岛与所述第二焊盘间，并毗邻所述第二焊盘设置，该第二开槽通过半刻蚀工艺形成，使得所述第二焊盘在所述第二开槽处具有半镂空区域。
优选的，位于所述第二开槽处的上下两个封装塑料层，形成咬合结构，在所述封装塑料层固化时，其上下方向上所产生的拉力抵消，使得位于上方的封装塑料层无法对引线形成拉扯的力。
与现有技术相比，本发明的技术效果在于：
1、通过将面积较大的第二焊盘进行全刻蚀，形成两个面积相对较小的焊盘，使得镀银时，镀银层的面积减小，从而让第二焊盘上的引线不易被封装塑料拉开。
2、通过在第二焊盘上进行半刻蚀，形成一个半镂空区域，让封装塑料层填充在该半镂空区域内，从而上下形成咬合结构，使得封装塑料层即使因引力分离，也会在上下两个方向形成抵消的力，从而降低铜线被封装塑料层拉开的风险。
附图说明
图1是一种现有的引线框架的示意图。
图2本发明的一实施例的用于芯片封装的框架结构的示意图。
图3是图2中AA线所在的剖面。
图4是图2中BB线所在的剖面示意图。
图5是图2中CC线的剖面图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
正如背景技术中所述，现有的引线框架结构中，位于框架上的第二焊点以发生脱落，经过发明人的研究发现，这是由于在框架上的第二焊点上，往往设有镀银层，镀银层可以提高铜线焊点的结合强度，但是镀银层和后续的封装塑料层之间，存在较大的应力差，当封装塑料层进行固化时，由于该应力，封装塑料层和镀银层的接合面容易翘曲甚至剥离，此时封装塑料层对焊点出的铜线相当于产生一个上拉的力，当上拉的力大于焊点出的焊接力时，铜线就从焊点处被拉开，从而造成焊点脱落。
请参见图1，图1是一种现有的引线框架的示意图。该框架包括基岛10’，多个第一焊盘11’，以及多个第二焊盘12’。基岛10’是用来放置芯片，待芯片固定到基岛10’之后，会进行引线键合工艺，在芯片上的第一焊点和引线框架上的第二焊点之间键合一根根铜线。第一焊盘11’和第二焊盘12’上设有用来作为第二焊点的焊垫区，以供铜线进行键合。因此在第一焊盘11’和第二焊盘12’上，设有镀银层13’，这些镀银层13’可以让铜线在焊点处的焊接强度提高。而第一焊盘11’和第二焊盘12’的面积大小不一样，这是由于对于芯片的管脚而言，有部分管脚需要短接，此时对应的焊盘就需要接在一起，因此第二焊盘12’就会形成两个焊盘互联在一起的情形。根据申请人的进一步研究发现，镀银层13’和封装塑料层之间的界面应力，与两者的接触面积有关，接触面积越大，两者的应力越大，封装塑料层在固化时，越容易在界面处产生分离和提拉铜线。因此在第二焊盘12’处的铜线焊点，更容易脱落，而第一焊盘11’的镀银面积由于较小，产生的应力不足以使得封装塑料层分离，因此可以避免铜线断开的问题。
申请人根据上述研究发现，提出了一种能够有效避免铜线脱落的框架结构。下面将结合具体实施方式，对本发明的技术方案做详细描述。
请参见图2，图2本发明的一实施例的用于芯片封装的框架结构的示意图。
如图2所示，框架结构1包括基岛10、多个第一焊盘11以及多个第二焊盘12。基岛10用来固定一芯片，多个第一焊盘11以及多个第二焊盘12分布在基岛10周围，且第二焊盘12的面积大于第一焊盘11。这些焊盘具有统一的边框，后续会通过切割工艺，使得每个焊盘变成独立的焊盘。一般，这些第一焊盘11和第二焊盘12通过刻蚀工艺在整体金属框架上制作形成。焊盘和焊盘之间的间隙，通过全刻蚀工艺(full etch)刻穿金属框架形成。而后续在封装完成后，为了让封装的半导体器件露出引脚，需要在第一焊盘和第二焊盘上通过半刻蚀工艺(half etch)制作突出的引脚14(图2中阴影区)，即引脚14处于第一焊盘和第二焊盘上，且高于第一焊盘11和第二焊盘12的焊接区(即第二焊点所在的区域)。如果以芯片所在面为高处，则这些引脚14将藏于第一焊盘11(或第二焊盘12)的底部，且由于半刻蚀工艺，没有引脚的区域将形成镂空区，请参见图3，图3是图2中AA线所在的剖面。
请结合图4和图2，图4是图2中BB线所在的剖面示意图。如图所示，在本发明中，为了减少第二焊盘12与封装塑料层之间的应力，将原来面积较大的第二焊盘12上开设第一开槽121，该第一开槽121通过全刻蚀工艺(full etch)，将金属框架刻穿，从而使得原本面积较大的第二焊盘12分成两个面交较小的第一分焊盘123和第二分焊盘124，而第一开槽121则位于这两个分焊盘之间。如此一来，在后续的镀银工艺中，可以让第二焊盘的镀银区13面积控制在这两个分焊盘上，其效果相当于和第一焊盘11上的镀银区13面积相当。这样一来，在填充封装塑料之后，固化时这些封装塑料与镀银区13之间的接触面积减少，所产生的应力也相对减小，适当的缓解了因应力产生的界面分离问题，从而避免封装塑料在固化时形成拉力。
在图示的实施方式中，第一分焊盘123和第二分焊盘124有部分区域共享，即第一开槽121部分的截断第一分焊盘123及第二分焊盘124，其仍有部分区域是连接在一起，这样对镀银工艺提出了更高的要求。为了让第一分焊盘123和第二分焊盘124上的镀银区无法连成一片，在另一种实施方式中，该第一开槽121还可以完全截断该第一分焊盘123和第二分焊盘124，这样一来，镀银时无需考虑对遮罩的要求，比较方便的形成两个不相连的镀银区。
请结合图5参见图2，图5是图2中CC线的剖面图。为了进一步减少封装塑料层的分离风险，在本发明中，在框架1上还设置第二开槽122，该第二开槽122设置于基岛10与第二焊盘12之间，并毗邻第二焊盘122设置。从图5中可以看出，该第二开槽122采用半刻蚀工艺，即在第二焊盘12靠近基岛10的部位，刻蚀出一个半镂空区，使得原本只在引脚14所处的区域才有的半镂空区，在该第二开槽122处也存在。这样一来，在后续填充封装塑料时，封装塑料会填充到该镂空区，从而在第二焊盘12对应该区域的下方形成一个封装塑料的咬合结构，当封装塑料固化时，位于第二开槽122处的上下两个封装塑料，即使由于应力发生界面分离，也会因为上下方向上所产生的拉力抵消，使得位于上方的封装塑料层无法对铜线形成拉扯的力，可以进一步降低铜线焊点被拉断的风险。
进一步的，本发明还提出了一种半导体器件，该半导体器件基于上述的框架结构封装而成。具体的，该半导体器件包括；
基岛；
多个第一焊盘，设置于所述基岛的周边；以及
多个第二焊盘，设置于所述基岛的周边，所述第二焊盘的面积大于所述第一焊盘，其中，至少一个所述第二焊盘具有第一开槽；
芯片，设置于所述框架结构的所述基岛上；
镀银层，设置在所述第一焊盘及所述第二焊盘上；
引线，具有第一端、第二端，所述第一端固定在芯片上，所述第二端固定在所述第一焊盘或非所述第一焊盘上，并且设置于所述银层上；
封装塑料层，用于封装所述框架结构及所述芯片；
其中，所述第二焊盘包括第一分焊盘及第二分焊盘，所述第一开槽设置于所述第一分焊盘及所述第二分焊盘之间，使得所述第二焊盘上的镀银层被约束在所述第一分焊盘和所述第二分焊盘的部分区域上。
在一种实施方式中，第一开槽截断第一分焊盘及第二分焊盘。
其中，优选的，该框架结构还包括：至少一第二开槽，设置于所述基岛与所述第二焊盘间，并毗邻所述第二焊盘设置，该第二开槽通过半刻蚀工艺形成，使得第二焊盘在第二开槽处具有半镂空区域。位于所述第二开槽处的上下两个封装塑料层，形成咬合结构，在所述封装塑料层固化时，其上下方向上所产生的拉力抵消，使得位于上方的封装塑料层无法对引线形成拉扯的力。
综上所述，本发明的框架结构，对框架上面积较大的焊盘进行截断，形成两个面积较小的焊盘，从而降低镀银层的面积，同时在焊盘的部分区域形成镂空区，让上下封装塑料层形成咬合结构，减少镀银层和封装塑料层之间因应力形成分离时，产生的对焊点的拉力，避免引线的脱落。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种用于芯片封装的框架结构，其特征在于，包括：
基岛；
多个第一焊盘，设置于所述基岛的周边；以及
多个第二焊盘，设置于所述基岛的周边，所述第二焊盘的面积大于所述第一焊盘，所述第一焊盘和第二焊盘上，设有镀银层；
至少一个所述第二焊盘具有第一开槽，其中所述第二焊盘包括第一分焊盘及第二分焊盘，所述第一开槽设置于所述第一分焊盘及所述第二分焊盘之间，使得镀银时，所述第二焊盘上的镀银层被约束在所述第一分焊盘和所述第二分焊盘的部分区域上。
2.根据权利要求1所述的框架结构，其特征在于，所述第一开槽采用全刻蚀工艺形成。
3.根据权利要求1所述的框架结构，其特征在于，所述第一开槽部分的截断第一分焊盘及第二分焊盘，所述第一分焊盘和所述第二分焊盘具有公共域，或者所述第一分焊盘和所述第二分焊盘之间被所述第一开槽完全截断。
4.根据权利要求1所述的框架结构，其特征在于，还包括：
第二开槽，设置于所述基岛与所述第二焊盘间，并毗邻所述第二焊盘设置。
5.根据权利要求4所述的框架结构，其特征在于，所述第二开槽采用半刻蚀工艺形成，使得所述第二焊盘靠近所述基岛的区域形成半镂空区。
6.根据权利要求1所述的框架结构，其特征在于，所述第一焊盘和所述第二焊盘上设有引脚，所述引脚通过半刻蚀工艺制作而成，该引脚的高度高于所述第一焊盘和所述第二焊盘用于作为第二焊点的焊接区。
7.一种半导体器件，其特征在于，包括：
框架结构，包括；
基岛；
多个第一焊盘，设置于所述基岛的周边；以及
多个第二焊盘，设置于所述基岛的周边，所述第二焊盘的面积大于所述第一焊盘，其中，至少一个所述第二焊盘具有第一开槽；
芯片，设置于所述框架结构的所述基岛上；
镀银层，设置在所述第一焊盘及所述第二焊盘上；
引线，具有第一端、第二端，所述第一端固定在芯片上，所述第二端固定在所述第一焊盘或非所述第一焊盘上，并且设置于所述银层上；
封装塑料层，用于封装所述框架结构及所述芯片；
其中，所述第二焊盘包括第一分焊盘及第二分焊盘，所述第一开槽设置于所述第一分焊盘及所述第二分焊盘之间，使得所述第二焊盘上的镀银层被约束在所述第一分焊盘和所述第二分焊盘的部分区域上。
8.根据权利要求7所述的半导体器件，其特征在于，所述第一开槽全部截断或者部分截断所述第一分焊盘及所述第二分焊盘。
9.根据权利要求7所述的半导体器件，其特征在于，所述框架结构还包括：至少一第二开槽，设置于所述基岛与所述第二焊盘间，并毗邻所述第二焊盘设置，该第二开槽通过半刻蚀工艺形成，使得所述第二焊盘在所述第二开槽处具有半镂空区域。
10.根据权利要求9所述的半导体器件，其特征在于，位于所述第二开槽处的上下两个封装塑料层，形成咬合结构，在所述封装塑料层固化时，其上下方向上所产生的拉力抵消，使得位于上方的封装塑料层无法对引线形成拉扯的力。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011618176.5A CN112635428B (zh) | 2020-12-30 | 2020-12-30 | 芯片封装的框架结构及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011618176.5A CN112635428B (zh) | 2020-12-30 | 2020-12-30 | 芯片封装的框架结构及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112635428A true CN112635428A (zh) | 2021-04-09 |
| CN112635428B CN112635428B (zh) | 2024-01-23 |
Family
ID=75287174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011618176.5A Active CN112635428B (zh) | 2020-12-30 | 2020-12-30 | 芯片封装的框架结构及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635428B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569237A (zh) * | 2010-12-14 | 2012-07-11 | 万国半导体股份有限公司 | 半导体芯片的封装体及组装方法 |
| US20140264793A1 (en) * | 2013-03-12 | 2014-09-18 | Kai Yun Yow | Lead frame for semiconductor package with enhanced stress relief |
| CN105405834A (zh) * | 2015-12-24 | 2016-03-16 | 江苏长电科技股份有限公司 | 一种框架外露多芯片多搭堆叠夹芯封装结构及其工艺方法 |
| CN105448881A (zh) * | 2015-12-24 | 2016-03-30 | 江苏长电科技股份有限公司 | 一种框架外露多芯片多搭平铺夹芯封装结构及其工艺方法 |
| CN207611765U (zh) * | 2017-11-17 | 2018-07-13 | 上海晶丰明源半导体股份有限公司 | 引线框架、引线框架阵列及封装体 |
| CN208336207U (zh) * | 2018-06-26 | 2019-01-04 | 天水华天科技股份有限公司 | 一种双基岛引线框架及其sot33-5l封装件 |
| CN109671696A (zh) * | 2018-12-27 | 2019-04-23 | 天水华天科技股份有限公司 | 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件 |
-
2020
- 2020-12-30 CN CN202011618176.5A patent/CN112635428B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569237A (zh) * | 2010-12-14 | 2012-07-11 | 万国半导体股份有限公司 | 半导体芯片的封装体及组装方法 |
| US20140264793A1 (en) * | 2013-03-12 | 2014-09-18 | Kai Yun Yow | Lead frame for semiconductor package with enhanced stress relief |
| CN105405834A (zh) * | 2015-12-24 | 2016-03-16 | 江苏长电科技股份有限公司 | 一种框架外露多芯片多搭堆叠夹芯封装结构及其工艺方法 |
| CN105448881A (zh) * | 2015-12-24 | 2016-03-30 | 江苏长电科技股份有限公司 | 一种框架外露多芯片多搭平铺夹芯封装结构及其工艺方法 |
| CN207611765U (zh) * | 2017-11-17 | 2018-07-13 | 上海晶丰明源半导体股份有限公司 | 引线框架、引线框架阵列及封装体 |
| CN208336207U (zh) * | 2018-06-26 | 2019-01-04 | 天水华天科技股份有限公司 | 一种双基岛引线框架及其sot33-5l封装件 |
| CN109671696A (zh) * | 2018-12-27 | 2019-04-23 | 天水华天科技股份有限公司 | 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112635428B (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7608930B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US8278150B2 (en) | Stackable packages for three-dimensional packaging of semiconductor dice | |
| TWI421998B (zh) | Semiconductor device, lead frame and semiconductor device manufacturing method | |
| KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
| KR200492009Y1 (ko) | 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지 | |
| KR20020012061A (ko) | 웨이퍼 레벨 스택 패키지 및 그의 제조 방법 | |
| US7750465B2 (en) | Packaged integrated circuit | |
| US20040084757A1 (en) | Micro leadframe package having oblique etching | |
| JP2003174131A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP7144157B2 (ja) | 半導体装置およびその製造方法 | |
| US20210265214A1 (en) | Methods and apparatus for an improved integrated circuit package | |
| US20120264257A1 (en) | Mold array process method to prevent exposure of substrate peripheries | |
| JP2009099905A (ja) | 半導体装置 | |
| US6268644B1 (en) | Semiconductor device | |
| CN115995440A (zh) | 半导体封装结构及其制造方法 | |
| JP2007096042A (ja) | 半導体装置 | |
| US10290593B2 (en) | Method of assembling QFP type semiconductor device | |
| CN112635428A (zh) | 芯片封装的框架结构及半导体器件 | |
| CN212907720U (zh) | 用于集成电子器件的引线框架以及集成电子器件 | |
| US9818675B2 (en) | Semiconductor device including conductive clip with flexible leads and related methods | |
| KR101013548B1 (ko) | 스택 패키지 | |
| CN113380632A (zh) | 半导体封装器件及其制备方法 | |
| US10937728B2 (en) | Preformed lead frame and lead frame package made from the same | |
| US20210098358A1 (en) | Semiconductor package | |
| TWI761105B (zh) | 半導體封裝結構及導線架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province Applicant after: Jiehuate Microelectronics Co.,Ltd. Address before: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province Applicant before: JOULWATT TECHNOLOGY Inc.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |