CN102651360A - 一种可铜线键接的封装体结构及其制作方法 - Google Patents

一种可铜线键接的封装体结构及其制作方法 Download PDF

Info

Publication number
CN102651360A
CN102651360A CN2011100504052A CN201110050405A CN102651360A CN 102651360 A CN102651360 A CN 102651360A CN 2011100504052 A CN2011100504052 A CN 2011100504052A CN 201110050405 A CN201110050405 A CN 201110050405A CN 102651360 A CN102651360 A CN 102651360A
Authority
CN
China
Prior art keywords
slide holder
chip
copper cash
body structure
keyed jointing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100504052A
Other languages
English (en)
Other versions
CN102651360B (zh
Inventor
薛彦迅
鲁军
安荷·叭剌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Wanguo Semiconductor Technology Co ltd
Alpha and Omega Semiconductor Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Priority to CN201110050405.2A priority Critical patent/CN102651360B/zh
Publication of CN102651360A publication Critical patent/CN102651360A/zh
Application granted granted Critical
Publication of CN102651360B publication Critical patent/CN102651360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

一种可铜线键接的封装体结构及其制作方法，包含引线框架，其设置有若干载片台，和延伸至所述封装体结构外的若干引脚，以及若干加强筋，其连接相邻的所述载片台；每对相邻载片台之间连接有至少一个所述加强筋；若干半导体芯片，对应设置在所述若干载片台上；在所述芯片之间，或所述芯片与所述引脚之间，或所述芯片与所述载片台之间，通过铜线键接形成电气连接。在优选例中，由于通过半腐蚀引线框架，形成了与第一、第二载片台一体的，用于连接第一、第二载片台的至少一个加强筋；在封装完成前，都能有效增强引线框架的整体强度。因而，该引线框架的强度，足以支持在芯片与载片台之间、芯片与引脚之间使用铜线键接，有效提高产品质量和生产效率。

Description

一种可铜线键接的封装体结构及其制作方法
技术领域
本发明涉及一种半导体器件的封装体结构及其制作方法，特别涉及一种可铜线键接的切割DFN封装体结构及其制作方法。
背景技术
现有一种切割DFN(Dual Flat No-lead)封装体，包含在引线框架上相互电性隔离的第一载片台和第二载片台，用于承载两种不同的FET芯片，或者承载一个FET芯片和一个IC控制芯片；还包含延伸至引线框架外相对两侧的若干引脚，用来与外部元器件连接。
其中一些所述引脚与所述第一、第二载片台分隔且无电性连接；所述芯片上的电极与该些引脚的电气连接，往往通过连接引线的键接实现。或者，一个载片台上的芯片电极，与另一个载片台的电气连接，也通过连接引线的键接实现。
现在使用铜线键接作为半导体封装中的电气连接十分普遍。然而，由于上述切割DFN封装体在封装完成前，仅使用底部贴胶连接所述第一、第二载片台，使得该引线框架的强度不够，不足以支持用铜线作为上述连接引线进行键接。
此时若使用铜线键接，往往会因打线力量太大，致使第一、第二载片台发生震动，而使铜线没有与芯片上的电极正确键接，影响了半导体器件的可靠性，也降低了生产效率。
发明内容
本发明的目的是提供一种可铜线键接的封装体结构及其制作方法，通过改进切割DFN封装体的制作方法，增加引线框架的强度，以支持铜线键接的进行，提高产品质量和生产效率。
为了达到上述目的，本发明的技术方案是提供一种可铜线键接的封装体结构，其特征在于，包含：引线框架，其设置有若干载片台，和延伸至所述封装体结构外的若干引脚，以及若干加强筋，其连接相邻的所述载片台；每对相邻载片台之间连接有至少一个所述加强筋；若干半导体芯片，对应设置在所述若干载片台上；在所述芯片之间，或所述芯片与所述引脚之间，或所述芯片与所述载片台之间，通过铜线键接形成电气连接。
所述可铜线键接的封装体结构还包含塑封体，使所述若干载片台及其承载的所述若干芯片封装在所述塑封体内部，并覆盖至所述加强筋的顶面；所述载片台的未连接芯片的底面，以及所述若干引脚暴露在所述塑封体的底面外。
所述加强筋在所述塑封体封装后去除，使相邻的所述载片台相互电气隔绝。
所述加强筋，其高度低于其连接的所述相邻载片台的高度；所述加强筋底面与所述载片台底面在同一平面上。
所述引线框架上的其中一些所述引脚，由所述若干载片台引出；所述芯片的底面与所述载片台的顶面固定连接，使所述芯片设置的若干底部电极，与所述载片台电性连接，并通过该些引脚与外部元器件连接。
所述引线框架上的另一些所述引脚，与所述若干载片台分隔且无电性连接；所述芯片设置的若干顶部电极，与该些引脚通过铜线键接形成电性连接，并通过该些引脚与外部元器件连接。
一种可铜线键接的封装体结构的制作方法，包含以下步骤：
步骤1、形成引线框架上连接相邻载片台的若干加强筋；相邻载片台之间形成有至少一个所述加强筋；
步骤2、半导体芯片对应连接在载片台上；芯片之间，或芯片与引脚之间，或芯片与载片台之间通过铜线键接形成电性连接；
步骤3、封装带芯片及键接铜线的引线框架；
塑封封装材料覆盖在芯片、载片台的顶部，以及所述加强筋的顶面上，并固化形成塑封体；使载片台的底面、加强筋底面和若干引脚暴露在所述塑封体外；
步骤4、从封装体结构的底面，切割去除所述加强筋，在相邻载片台之间形成间隔空隙，实现相邻载片台的电气隔离。
所述步骤1中所述加强筋，是在相邻载片台之间的对应位置，通过半腐蚀所述引线框架的上半部分形成的。
所述步骤2中还包含，将所述芯片底面与所述载片台的顶面固定连接，使所述芯片的若干底部电极，与所述载片台电性连接，并通过由所述若干载片台引出的若干引脚与外部元器件连接。
所述步骤2中还包含，将与所述若干载片台分隔且无电性连接的若干引脚，与所述芯片的若干顶部电极，通过铜线键接形成电性连接。
与现有技术相比，本发明所述可铜线键接的封装体结构及其制作方法，其优点在于：本发明通过半腐蚀引线框架，形成了与载片台一体的，用于连接相邻载片台的至少一个加强筋；其在封装完成前，都能有效增强引线框架的整体强度。因而，使该引线框架的强度，足以支持在芯片之间、芯片与载片台之间、芯片与引脚之间使用铜线键接，有效提高产品质量和生产效率。
附图说明
图1至图4是本发明可铜线键接的封装体结构的制作方法的步骤俯视图；
图5至图8是本发明可铜线键接的封装体结构的制作方法的步骤在A-A向的侧剖视图；其中，
图1是本发明中所述引线框架的结构俯视图；
图2是本发明中芯片贴片与铜线键接的俯视图；
图3是本发明中塑封体封装后在图7中B-B向的俯剖视图；
图4是本发明中去除加强筋形成封装体成品后在图8中B-B向的俯剖视图；
图5是图1在A-A向的侧剖面图；
图6是图2在A-A向的侧剖面图；
图7是图3在A-A向的侧剖面图；
图8是图4在A-A向的侧剖面图。
具体实施方式
以下结合附图，通过优选的具体实施例，详细说明本发明。
本发明所提供的封装体结构及制作方法，可适用于所有的半导体芯片，包括FET芯片及IC控制芯片等等。在以下所提供的各具体实施例的详细描述中，以MOSFET芯片为例来详细说明本发明的各项优点及有益效果。但应当注意的是，这些具体描述及实例并非用来限制本发明的范围。
配合参见图3、图4及图7、图8所示，本发明所述可铜线键接的封装体，是一切割DFN封装体，其包含设置在引线框架10上分别承载2个MOSFET芯片的第一载片台11、第二载片台12，以及延伸至引线框架10外相对两侧的若干引脚；还包含塑封体60，将所述第一、第二载片台及所述高端和低端MOSFET芯片封装在其内部，而使所述第一、第二载片台的底面，以及所述若干引脚暴露在所述塑封体60的底面外。
如图1、图5所示，与现有封装结构最大的不同在于，为了提高所述引线框架10的整体强度，所述引线框架10上设置有若干间隔设置的加强筋20，来连接所述第一、第二载片台。所述若干加强筋20，是在所述第一、第二载片台之间对应位置，通过半腐蚀所述引线框架10的上半部分形成的；即是说，所述若干加强筋20仅从所述封装体底面向上的位置连接所述第一、第二载片台，所述若干加强筋20的上表面低于所述第一、第二载片台的上表面。该加强筋20会在封装完成后，从所述封装体的底部切割去除，使所述第一载片台11与第二载片台12相互电气隔离。
如图2、图6所示，所述第一、第二载片台上的两个MOSFET芯片可以是2个N型或2个P型的MOSFET芯片；令其中一个为高端MOSFET芯片41，另一个为低端MOSFET芯片42。所述高端和低端MOSFET芯片均具有底部漏极(图中未示出)、顶部源极412、422和顶部栅极411、422。
对应地，在所述引线框架10上设置有与第一、第二载片台分隔且无电性连接的若干引脚，包含高端源极引脚32、高端栅极引脚31、低端源极引脚35和低端栅极引脚34；以及所述引线框架10上设置的从第一、第二载片台引出的若干引脚，包含高端漏极引脚33、低端漏极引脚36。
其中，所述高端栅极引脚31、高端源极引脚32和低端漏极引脚36，位于所述引线框架10的同一侧；所述高端漏极引脚33、低端栅极引脚34和低端源极引脚35，位于所述引线框架10上与上述相对的一侧。
所述高端MOSFET芯片41粘接在所述第一载片台11上，使其底部漏极与第一载片台11形成电性连接，通过高端漏极引脚33与外部元器件连接；而其顶部源极412和顶部栅极411通过若干铜线50键接，分别与高端源极引脚32、高端栅极引脚31形成电性连接。
类似的，低端MOSFET芯片42粘接在第二载片台12上，使其底部漏极与第二载片台12形成电性连接，通过低端漏极引脚36引出；而其顶部源极422和顶部栅极421通过若干铜线50键接，分别与低端源极引脚35、低端栅极引脚34形成电性连接。
所述高端MOSFET芯片41的顶部源极412，还与所述第二载片台12通过铜线50键接，即所述高端MOSFET芯片41的顶部源极412与所述低端MOSFET芯片42的底部漏极形成电性连接。
如图7、图8所示，所述塑封体60，在封装时向下覆盖至所述加强筋20的顶面，形成位于所述第一、第二载片台之间空隙上半部分61的塑封体部分；而在所述加强筋20切割去除后，该上半部分61的塑封体部分保留，而利用所述第一、第二载片台之间空隙的下半部分62，实现所述第一、第二载片台的电气隔离。
配合参见图1至图4，图5至图8所示，上述可铜线键接的封装体的制作方法，包含以下步骤：
步骤1、形成所述引线框架10上连接第一、第二载片台的至少一个加强筋20；
具体的，所述切割DFN封装体的引线框架10上，形成有第一载片台11、第二载片台12，与第一载片台11或第二载片台12相连接或不相连接的若干引脚，尤其还形成有连接在所述第一、第二载片台之间的至少一个加强筋20。
在所述第一、第二载片台之间的对应位置，通过半腐蚀所述引线框架10的上半部分，形成所述加强筋20。
与所述第一载片台11相分隔的所述高端栅极引脚31、高端源极引脚32，以及从所述第二载片台12引出的所述低端漏极引脚36，位于所述引线框架10的同一侧；所述引线框架10上与之相对的一侧，形成有从所述第一载片台11引出的所述高端漏极引脚33，以及与所述第二载片台12分隔的所述低端栅极引脚34、低端源极引脚35。
步骤2、芯片贴片及铜线50键接；
步骤2.1、高端MOSFET芯片41粘接在所述第一载片台11上，使其底部漏极与第一载片台11形成电性连接，通过低端漏极引脚36引出；而其顶部源极412和顶部栅极411通过若干铜线50键接，分别与高端源极引脚32、高端栅极引脚31形成电性连接。
步骤2.2、低端MOSFET芯片42粘接在第二载片台12上，使其底部漏极与第二载片台12形成电性连接，通过低端漏极引脚36引出；而其顶部源极422和顶部栅极421通过若干铜线50键接，分别与低端源极引脚35、低端栅极引脚34形成电性连接。
步骤2.3、高端MOSFET芯片41的顶部源极，与所述第二载片台12通过铜线50键接，即所述高端MOSFET芯片41的顶部源极412与所述低端MOSFET芯片42的底部漏极形成电性连接。
步骤3、封装带芯片及键接铜线50的引线框架10；
塑封封装材料覆盖在所述高端和低端的MOSFET芯片上，所述第一、第二载片台的顶部，以及所述加强筋20的顶面上，固化形成所述塑封体60。此时，所述第一、第二载片台的底面、加强筋20的底面，以及所述若干引脚均暴露在所述塑封体60的底面之外。
步骤4、切割去除加强筋20；
从封装体的底面开始，将所述加强筋20切割去除，在所述第一、第二载片台之间形成间隔空隙62，实现该第一、第二载片台的电气隔离。
至此，完成所述切割DFN封装体的制作过程。
除了封装如上述实施例中所述两个MOSFET芯片，本发明还可以封装用第一、第二载片台分别承载的一MOSFET芯片和一IC控制芯片，或其他两种相同或不相同的芯片。
由于本发明通过半腐蚀引线框架，形成了与第一、第二载片台一体的，用于连接第一、第二载片台的至少一个加强筋；在封装完成前，都能有效增强引线框架的整体强度。因而，该引线框架的强度，足以支持在芯片之间、芯片与载片台之间、芯片与引脚之间使用铜线键接，有效提高产品质量和生产效率。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (10)

1.一种可铜线键接的封装体结构，其特征在于，包含：
引线框架(10)，其设置有若干载片台，和延伸至所述封装体结构外的若干引脚，以及
若干加强筋(20)，其连接相邻的所述载片台；每对相邻载片台之间连接有至少一个所述加强筋(20)；
若干半导体芯片，对应设置在所述若干载片台上；
在所述芯片之间，或所述芯片与所述引脚之间，或所述芯片与所述载片台之间，通过铜线(50)键接形成电气连接。
2.如权利要求1所述可铜线键接的封装体结构，其特征在于，还包含塑封体(60)，使所述若干载片台及其承载的所述若干芯片封装在所述塑封体(60)内部，并覆盖至所述加强筋(20)的顶面；所述载片台的未连接芯片的底面，以及所述若干引脚暴露在所述塑封体(60)的底面外。
3.如权利要求2所述可铜线键接的封装体结构，其特征在于，所述加强筋(20)在所述塑封体(60)封装后去除，使相邻的所述载片台相互电气隔绝。
4.如权利要求1或3所述可铜线键接的封装体结构，其特征在于，所述加强筋(20)，其高度低于其连接的所述相邻载片台的高度；所述加强筋(20)底面与所述载片台底面在同一平面上。
5.如权利要求1所述可铜线键接的封装体结构，其特征在于，所述引线框架(10)上的其中一些所述引脚，由所述若干载片台引出；所述芯片的底面与所述载片台的顶面固定连接，使所述芯片设置的若干底部电极，与所述载片台电性连接，并通过该些引脚与外部元器件连接。
6.如权利要求5所述可铜线键接的封装体结构，其特征在于，所述引线框架(10)上的另一些所述引脚，与所述若干载片台分隔且无电性连接；所述芯片设置的若干顶部电极，与该些引脚通过铜线(50)键接形成电性连接，并通过该些引脚与外部元器件连接。
7.一种可铜线键接的封装体结构的制作方法，其特征在于，包含以下步骤：
步骤1、形成引线框架(10)上连接相邻载片台的若干加强筋(20)；相邻载片台之间形成有至少一个所述加强筋(20)；
步骤2、半导体芯片对应连接在载片台上；芯片之间，或芯片与引脚之间，或芯片与载片台之间通过铜线(50)键接形成电性连接；
步骤3、封装带芯片及键接铜线(50)的引线框架(10)；
塑封封装材料覆盖在芯片、载片台的顶部，以及所述加强筋(20)的顶面上，并固化形成塑封体(60)；使载片台的底面、加强筋(20)底面和若干引脚暴露在所述塑封体(60)外；
步骤4、从封装体结构的底面，切割去除所述加强筋(20)，在相邻载片台之间形成间隔空隙，实现相邻载片台的电气隔离。
8.如权利要求7所述可铜线键接的封装体结构的制作方法，其特征在于，所述步骤1中所述加强筋(20)，是在相邻载片台之间的对应位置，通过半腐蚀所述引线框架(10)的上半部分形成的。
9.如权利要求7所述可铜线键接的封装体结构的制作方法，其特征在于，所述步骤2中还包含，将所述芯片底面与所述载片台的顶面固定连接，使所述芯片的若干底部电极，与所述载片台电性连接，并通过由所述若干载片台引出的若干引脚与外部元器件连接。
10.如权利要求9所述可铜线键接的封装体结构的制作方法，其特征在于，所述步骤2中还包含，将与所述若干载片台分隔且无电性连接的若干引脚，与所述芯片的若干顶部电极，通过铜线(50)键接形成电性连接。
CN201110050405.2A 2011-02-24 2011-02-24 一种可铜线键接的封装体结构及其制作方法 Active CN102651360B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110050405.2A CN102651360B (zh) 2011-02-24 2011-02-24 一种可铜线键接的封装体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110050405.2A CN102651360B (zh) 2011-02-24 2011-02-24 一种可铜线键接的封装体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN102651360A true CN102651360A (zh) 2012-08-29
CN102651360B CN102651360B (zh) 2015-03-11

Family

ID=46693327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110050405.2A Active CN102651360B (zh) 2011-02-24 2011-02-24 一种可铜线键接的封装体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN102651360B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413801A (zh) * 2013-07-12 2013-11-27 无锡红光微电子有限公司 一种dfn封装引线框架
CN103985693A (zh) * 2014-05-20 2014-08-13 安徽国晶微电子有限公司 无刷直流电机集成驱动电路的封装结构及其封装方法
CN104465423A (zh) * 2014-12-08 2015-03-25 杰群电子科技（东莞）有限公司 一种双引线框架叠合设计半导体器件封装方法
CN104716117A (zh) * 2013-12-17 2015-06-17 万国半导体股份有限公司 多芯片器件及其封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1735963A (zh) * 2003-01-15 2006-02-15 先进互联技术有限公司 具有局部预制图形化引线框架的半导体封装及其制造方法
US20060088956A1 (en) * 2001-01-31 2006-04-27 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor package with short-prevented lead frame
US20070228534A1 (en) * 2006-03-28 2007-10-04 Tomoaki Uno Semiconductor device and manufacturing method of the same
CN101601133A (zh) * 2006-10-27 2009-12-09 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060088956A1 (en) * 2001-01-31 2006-04-27 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor package with short-prevented lead frame
CN1735963A (zh) * 2003-01-15 2006-02-15 先进互联技术有限公司 具有局部预制图形化引线框架的半导体封装及其制造方法
US20070228534A1 (en) * 2006-03-28 2007-10-04 Tomoaki Uno Semiconductor device and manufacturing method of the same
CN101601133A (zh) * 2006-10-27 2009-12-09 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413801A (zh) * 2013-07-12 2013-11-27 无锡红光微电子有限公司 一种dfn封装引线框架
CN104716117A (zh) * 2013-12-17 2015-06-17 万国半导体股份有限公司 多芯片器件及其封装方法
CN104716117B (zh) * 2013-12-17 2017-10-24 万国半导体股份有限公司 多芯片器件及其封装方法
CN103985693A (zh) * 2014-05-20 2014-08-13 安徽国晶微电子有限公司 无刷直流电机集成驱动电路的封装结构及其封装方法
CN104465423A (zh) * 2014-12-08 2015-03-25 杰群电子科技（东莞）有限公司 一种双引线框架叠合设计半导体器件封装方法
CN104465423B (zh) * 2014-12-08 2017-08-22 杰群电子科技（东莞）有限公司 一种双引线框架叠合设计半导体器件封装方法

Also Published As

Publication number Publication date
CN102651360B (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
CN102714201A (zh) 半导体封装和方法
CN104916606B (zh) 半导体装置及其制造方法
CN204102862U (zh) 一种基于腔体技术多芯片叠加封装装置
CN102651360B (zh) 一种可铜线键接的封装体结构及其制作方法
CN208336207U (zh) 一种双基岛引线框架及其sot33-5l封装件
CN107910313A (zh) 一种新型半导体封装结构及其封装方法及电子产品
KR101474135B1 (ko) 적층형 반도체 패키지 및 반도체다이
CN104167403B (zh) 多脚封装的引线框架
US8643156B2 (en) Lead frame for assembling semiconductor device
CN209929295U (zh) 一种dfn-6l三基岛封装框架
CN205159315U (zh) 导线框架条
CN105355619B (zh) 导线框架条
CN203721712U (zh) 用于半导体封装的导线框架条
CN219534523U (zh) 一种引线框架
CN104600048B (zh) 一种半导体封装结构及方法
CN204361086U (zh) 导线框架条及使用该导线框架条的半导体封装体
KR101550551B1 (ko) 적층형 반도체 패키지용 웨이퍼의 커팅방법
CN107146777A (zh) 一种免切割封装结构及其制造工艺
CN103130173B (zh) 用于mems芯片封装的无小岛引线框、引线框阵列及封装结构
US7879648B1 (en) Fabrication method for high pin count chip package
CN205488099U (zh) 半导体装置
TWI422002B (zh) 可銅線鍵接的封裝體結構及其製作方法
US20080093719A1 (en) Chip package structure
CN202772131U (zh) 一种基于方形凹槽的单芯片扁平封装件
CN105405795A (zh) 一种晶体封装模具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160909

Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407

Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Address before: Bermuda Hamilton Church 2 Cola Lunden House Street

Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

Effective date of registration: 20160909

Address after: Bermuda Hamilton Church 2 Cola Lunden House Street

Patentee after: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

Address before: The 94085 California Oak Park Road No. 475 in Sunnyvale, Mead

Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Packaging body structure capable of realizing copper wire keyed joint and manufacturing method thereof

Effective date of registration: 20191210

Granted publication date: 20150311

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20150311

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007