CN107910313A - 一种新型半导体封装结构及其封装方法及电子产品 - Google Patents

一种新型半导体封装结构及其封装方法及电子产品 Download PDF

Info

Publication number
CN107910313A
CN107910313A CN201711064390.9A CN201711064390A CN107910313A CN 107910313 A CN107910313 A CN 107910313A CN 201711064390 A CN201711064390 A CN 201711064390A CN 107910313 A CN107910313 A CN 107910313A
Authority
CN
China
Prior art keywords
lead frame
chip
pin
conductor
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711064390.9A
Other languages
English (en)
Other versions
CN107910313B (zh
Inventor
曹周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201711064390.9A priority Critical patent/CN107910313B/zh
Publication of CN107910313A publication Critical patent/CN107910313A/zh
Application granted granted Critical
Publication of CN107910313B publication Critical patent/CN107910313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开一种新型半导体封装结构及其封装方法及电子产品，包括引线框架，引线框架具有第一表面以及与第一表面相对的第二表面，第一表面上设置有芯片，引线框架除第二表面外的其余表面设置有封装材料，封装材料将芯片封装于引线框架上，引线框架非设置有封装材料的表面设置有电感元器件，电感元器件与引线框架电连接。本方案在封装的过程中将引线框架的一部分外露，使得被动元件可以直接放置在引线框架上，相对于在PCB上设置封装元件，再在其他位置设置被动元件，能够减少对PCB空间的占用，实现减小PCB的面积。通过被动元件放置于封装元件上并与引线框架直接接触可以减小半导体器件的占用PCB的面积。

Description

一种新型半导体封装结构及其封装方法及电子产品
技术领域
本发明涉及芯片加工技术领域，尤其涉及一种新型半导体封装结构及其封装方法及使用其的电子产品。
背景技术
半导体器件是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电特性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信号和进行能量转换。
随着技术的发展电子产品小型化多功能化已经成为主要的发展方向，而将电子产品小型化，其内部器件的小型化是必不可少的，只有将内部电子器件进行小型化设计才能够保证电子产品体积越来越小，相同体积的电子产品上集成更多的功能，从而满足更多用户的需求。半导体产品作为电子产品中必不可少的组成部分，对其进行小型化设计对电子产品的小型化发展具有重大的意义。
发明内容
本发明的一个目的在于：提供一种半导体封装器件，其结构紧凑、体积小更利于产品小型化发展。
本发明的另一个目的在于：提供一种半导体器件的封装方法，通过该方法可以加工出更小型化的半导体器件。
本发明的再一个目的在于：提供一种电子产品，其采用的半导体器件体积更小，利于小型化发展，相同的体积下具有更大的产品设计空间，可集成更多的元器件，实现更多的功能。
为达上述目的，本发明采用以下技术方案：
一方面，提供一种新型半导体封装结构，包括引线框架，所述引线框架具有第一表面以及与所述第一表面相对的第二表面，所述第一表面上设置有芯片，所述引线框架除第二表面外的其余表面设置有封装材料，所述封装材料将所述芯片封装于所述引线框架上，所述引线框架非设置有封装材料的表面设置有电感元器件，所述电感元器件与所述引线框架电连接。
作为所述的新型半导体封装结构的一种优选技术方案，所述引线框架包括第一引脚组以及第二引脚组，所述第一引脚组呈水平状态相对的设置在所述引线框架的两侧，所述第二引脚组靠近所述芯片的端部向所述第二表面方向弯折形成用于安装所述芯片的芯片安装槽，所述芯片设置在所述芯片安装槽中。
作为所述的新型半导体封装结构的一种优选技术方案，所述第一引脚组与所述第二引脚组远离所述芯片的端部与所述封装材料远离所述第二表面的端面齐平。
作为所述的新型半导体封装结构的一种优选技术方案，所述芯片与所述第二引脚组之间通过非导电焊接材料固定连接。
作为所述的新型半导体封装结构的一种优选技术方案，所述芯片与所述第一引脚组之间通过金属导线电连接。
另一方面，提供一种半导体封装方法，包括以下步骤：
步骤S1、提供引线框架，提供具有相对设置的第一引脚组以及相对设置的第二引脚组的引线框架；
步骤S2、焊芯片，将芯片焊接在第二引脚组上；
步骤S3、焊线，使用金属导线连接所述芯片与所述第一引脚组；
步骤S4、注塑封装，采用树脂封装材料将所述芯片、所述引线框架封装为一体，并保证所述金属导线被封装在所述树脂封装材料中，引线框架远离所述芯片的表面外露；
步骤S5、焊接被动元件，在所述引线框架外露的表面焊接被动元件；
步骤S6、成型分离，将所述第一引脚组以及第二引脚组与周围的连接部分切断，形成单个半导体器件；
步骤S7、弯折，将所述第一引脚组以及所述第二引脚组向所述引线框架设置有芯片的一侧弯折，使所述第一引脚组与所述第二引脚组远离所述芯片的端部与所述封装材料远离所述被动元件的端面齐平。
作为所述的半导体封装方法的一种优选技术方案，所述步骤S1中具体包括：
步骤S11，引线框架加工，采用冲压成型加工，形成所述引线框架。
作为所述的半导体封装方法的一种优选技术方案，所述步骤S11具体为：
步骤S111、第一次冲压成型，在金属板材上冲压形成第一引脚组，并在中部形成用于成型第二引脚组的加工缝隙，形成引线框架半成品；
步骤S112、第二次冲压成型，在模具中冲压形成弯折后的第二引脚组。
再一方面，提供一种电子产品，采用如上所述的新型半导体封装结构的半导体器件。
作为所述的电子产品的一种优选技术方案，包括PCB，所述半导体器件设置在所述PCB上，所述引线框架设置有芯片的表面朝向所述PCB设置。
本发明的有益效果为：本方案在封装的过程中将引线框架的一部分外露，使得被动元件可以直接放置在引线框架上，相对于在PCB上设置封装元件，再在其他位置设置被动元件，能够减少对PCB空间的占用，实现减小PCB的面积。通过被动元件放置于封装元件上并与引线框架直接接触可以减小半导体器件的占用PCB的面积。通过被动元件与引线框架直接接触可以减小设置有被动元件的半导体器件的高度，从而有效的减小半导体器件的体积。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1A为本发明实施例所述引线框架结构示意图。
图1B为图1A中A-A剖视图。
图2A为本发明实施例所述引线框架上安装芯片后结构示意图。
图2B为图2A中B-B剖视图。
图3A为本发明实施例所述通过金线连接芯片与第一引线组后结构示意图。
图3B为图3A中C-C剖视图。
图4A为本发明实施例所述注塑封装后结构示意图。
图4B为图4A中D-D剖视图。
图5A为本发明实施例所述注塑封装后反面结构示意图。
图5B为图5A中E-E剖视图。
图6A为本发明实施例所述焊接被动元件后结构示意图。
图6B为图6A中F-F剖视图。
图7A为本发明实施例所述成型分离后结构示意图。
图7B为图7A中G-G剖视图。
图8为本发明实施例所述半导体封装方法流程图。
图中：
1、引线框架；11、第一引脚组；12、第二引脚组；2、芯片；3、封装材料；4、被动元件；5、金属导线。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，除非另有明确的规定和限定，术语“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
如图1A-7B所示，于本实施例中，本发明所述的一种新型半导体封装结构，包括引线框架1，所述引线框架1具有第一表面以及与所述第一表面相对的第二表面，所述第一表面上设置有芯片2，所述引线框架1除第二表面外的其余表面设置有封装材料3，所述封装材料3将所述芯片2封装于所述引线框架1上，所述引线框架1非设置有封装材料3的表面设置有电感元器件，所述电感元器件与所述引线框架1电连接。
本方案在封装的过程中将引线框架1的一部分外露，使得被动元件4可以直接放置在引线框架1上，相对于在PCB上设置封装元件，再在其他位置设置被动元件4，能够减少对PCB空间的占用，实现减小PCB的面积，进而减小电子产品的体积。
通过被动元件4放置于封装元件上并与引线框架1直接接触可以减小设置有被动元件4的半导体器件的高度，从而有效的减小半导体器件的体积。
具体的，本实施例中所述引线框架1包括第一引脚组11以及第二引脚组12，所述第一引脚组11呈水平状态相对的设置在所述引线框架1的两侧，所述第二引脚组12靠近所述芯片2的端部向所述第二表面方向弯折形成用于安装所述芯片2的芯片2安装槽，所述芯片2设置在所述芯片2安装槽中。
所述第一引脚组11与所述第二引脚组12远离所述芯片2的端部与所述封装材料3远离所述第二表面的端面齐平。
通过弯折使得所述第一引脚组11与所述第二引脚组12远离所述芯片2的端部与所述封装材料3远离所述第二表面的端面齐平可以保证半导体器件的所有引脚处于同一水平面，便于与PCB进行装配。
本实施例中所述芯片2与所述第二引脚组12之间通过非导电焊接材料固定连接。所述芯片2与所述第一引脚组11之间通过金属导线5电连接。
同时，如图8所示，本实施例还提供了一种半导体封装方法，包括以下步骤：
步骤S1、提供引线框架1，提供具有相对设置的第一引脚组11以及相对设置的第二引脚组12的引线框架1；
步骤S2、焊芯片2，将芯片2焊接在第二引脚组12上；
步骤S3、焊线，使用金属导线5连接所述芯片2与所述第一引脚组11；
步骤S4、注塑封装，采用树脂封装材料3将所述芯片2、所述引线框架1封装为一体，并保证所述金属导线5被封装在所述树脂封装材料3中，引线框架1远离所述芯片2的表面外露；
步骤S5、焊接被动元件4，在所述引线框架1外露的表面焊接被动元件4；
步骤S6、成型分离，将所述第一引脚组11以及第二引脚组12与周围的连接部分切断，形成单个半导体器件；
步骤S7、弯折，将所述第一引脚组11以及所述第二引脚组12向所述引线框架1设置有芯片2的一侧弯折，使所述第一引脚组11与所述第二引脚组12远离所述芯片2的端部与所述封装材料3远离所述被动元件4的端面齐平。
优选的，所述步骤S1中具体包括：
步骤S11，引线框架1加工，采用冲压成型加工，形成所述引线框架1。
所述步骤S11具体为：
步骤S111、第一次冲压成型，在金属板材上冲压形成第一引脚组11，并在中部形成用于成型第二引脚组12的加工缝隙，形成引线框架1半成品；
步骤S112、第二次冲压成型，在模具中冲压形成弯折后的第二引脚组12。
本实施例还提供一种电子产品，其采用如上所述的新型半导体封装结构的半导体器件。
所述电子产品包括PCB，所述半导体器件设置在所述PCB上，所述引线框架1设置有芯片2的表面朝向所述PCB设置。
于本文的描述中，需要理解的是，术语“上”、“下”、“右”、等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。
在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (10)

1.一种新型半导体封装结构，其特征在于,包括引线框架，所述引线框架具有第一表面以及与所述第一表面相对的第二表面，所述第一表面上设置有芯片，所述引线框架除第二表面外的其余表面设置有封装材料，所述封装材料将所述芯片封装于所述引线框架上，所述引线框架非设置有封装材料的表面设置有电感元器件，所述电感元器件与所述引线框架电连接。
2.根据权利要求1所述的新型半导体封装结构，其特征在于，所述引线框架包括第一引脚组以及第二引脚组，所述第一引脚组呈水平状态相对的设置在所述引线框架的两侧，所述第二引脚组靠近所述芯片的端部向所述第二表面方向弯折形成用于安装所述芯片的芯片安装槽，所述芯片设置在所述芯片安装槽中。
3.根据权利要求2所述的新型半导体封装结构，其特征在于，所述第一引脚组与所述第二引脚组远离所述芯片的端部与所述封装材料远离所述第二表面的端面齐平。
4.根据权利要求3所述的新型半导体封装结构，其特征在于，所述芯片与所述第二引脚组之间通过非导电焊接材料固定连接。
5.根据权利要求4所述的新型半导体封装结构，其特征在于，所述芯片与所述第一引脚组之间通过金属导线电连接。
6.一种半导体封装方法，其特征在于，包括以下步骤：
步骤S1、提供引线框架，提供具有相对设置的第一引脚组以及相对设置的第二引脚组的引线框架；
步骤S2、焊芯片，将芯片焊接在第二引脚组上；
步骤S3、焊线，使用金属导线连接所述芯片与所述第一引脚组；
步骤S4、注塑封装，采用树脂封装材料将所述芯片、所述引线框架封装为一体，并保证所述金属导线被封装在所述树脂封装材料中，引线框架远离所述芯片的表面外露；
步骤S5、焊接被动元件，在所述引线框架外露的表面焊接被动元件；
步骤S6、成型分离，将所述第一引脚组以及第二引脚组与周围的连接部分切断，形成单个半导体器件；
步骤S7、弯折，将所述第一引脚组以及所述第二引脚组向所述引线框架设置有芯片的一侧弯折，使所述第一引脚组与所述第二引脚组远离所述芯片的端部与所述封装材料远离所述被动元件的端面齐平。
7.根据权利要求6所述的半导体封装方法，其特征在于，所述步骤S1中具体包括：
步骤S11，引线框架加工，采用冲压成型加工，形成所述引线框架。
8.根据权利要求7所述的半导体封装方法，其特征在于，所述步骤S11具体为：
步骤S111、第一次冲压成型，在金属板材上冲压形成第一引脚组，并在中部形成用于成型第二引脚组的加工缝隙，形成引线框架半成品；
步骤S112、第二次冲压成型，在模具中冲压形成弯折后的第二引脚组。
9.一种电子产品，其特征在于，采用具有权利要求1-5中任一项所述的新型半导体封装结构的半导体器件。
10.根据权利要求9所述的电子产品，其特征在于，包括PCB，所述半导体器件设置在所述PCB上，所述引线框架设置有芯片的表面朝向所述PCB设置。
CN201711064390.9A 2017-11-02 2017-11-02 一种新型半导体封装结构及其封装方法及电子产品 Active CN107910313B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711064390.9A CN107910313B (zh) 2017-11-02 2017-11-02 一种新型半导体封装结构及其封装方法及电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711064390.9A CN107910313B (zh) 2017-11-02 2017-11-02 一种新型半导体封装结构及其封装方法及电子产品

Publications (2)

Publication Number Publication Date
CN107910313A true CN107910313A (zh) 2018-04-13
CN107910313B CN107910313B (zh) 2020-10-27

Family

ID=61843225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711064390.9A Active CN107910313B (zh) 2017-11-02 2017-11-02 一种新型半导体封装结构及其封装方法及电子产品

Country Status (1)

Country Link
CN (1) CN107910313B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108565251A (zh) * 2018-05-15 2018-09-21 华为技术有限公司 系统级封装模块及其封装方法、终端设备
CN111599785A (zh) * 2019-02-21 2020-08-28 深圳市鑫飞宏电子有限公司 一种新型的小体积晶体管封装框架
CN111883442A (zh) * 2020-08-31 2020-11-03 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197290A1 (en) * 1999-12-16 2003-10-23 Crowley Sean Timothy Stackable semiconductor package and method for manufacturing same
CN1466197A (zh) * 2002-06-18 2004-01-07 矽品精密工业股份有限公司 四方形平面无管脚式半导体封装结构及制造方法
CN203573978U (zh) * 2013-11-06 2014-04-30 矽力杰半导体技术(杭州)有限公司 芯片封装结构
CN105428330A (zh) * 2015-10-30 2016-03-23 杰群电子科技（东莞）有限公司 一种半导体器件及其制造方法
CN105556663A (zh) * 2014-12-23 2016-05-04 英特尔公司 用于封装体叠层产品的具有引线的集成式封装设计
US9508632B1 (en) * 2015-06-24 2016-11-29 Freescale Semiconductor, Inc. Apparatus and methods for stackable packaging
US9601419B1 (en) * 2014-06-06 2017-03-21 Altera Corporation Stacked leadframe packages

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197290A1 (en) * 1999-12-16 2003-10-23 Crowley Sean Timothy Stackable semiconductor package and method for manufacturing same
CN1466197A (zh) * 2002-06-18 2004-01-07 矽品精密工业股份有限公司 四方形平面无管脚式半导体封装结构及制造方法
CN203573978U (zh) * 2013-11-06 2014-04-30 矽力杰半导体技术(杭州)有限公司 芯片封装结构
US9601419B1 (en) * 2014-06-06 2017-03-21 Altera Corporation Stacked leadframe packages
CN105556663A (zh) * 2014-12-23 2016-05-04 英特尔公司 用于封装体叠层产品的具有引线的集成式封装设计
US9508632B1 (en) * 2015-06-24 2016-11-29 Freescale Semiconductor, Inc. Apparatus and methods for stackable packaging
CN105428330A (zh) * 2015-10-30 2016-03-23 杰群电子科技（东莞）有限公司 一种半导体器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108565251A (zh) * 2018-05-15 2018-09-21 华为技术有限公司 系统级封装模块及其封装方法、终端设备
CN111599785A (zh) * 2019-02-21 2020-08-28 深圳市鑫飞宏电子有限公司 一种新型的小体积晶体管封装框架
CN111599785B (zh) * 2019-02-21 2021-12-07 深圳市鑫飞宏电子有限公司 一种新型的小体积晶体管封装框架
CN111883442A (zh) * 2020-08-31 2020-11-03 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Also Published As

Publication number Publication date
CN107910313B (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
US7405104B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
CN103972198B (zh) 半导体装置及半导体装置的制造方法
US20040150086A1 (en) Semiconductor package having reduced thickness
US8508048B2 (en) Semiconductor device utilizing a package on package structure and manufacturing method thereof
CN104934404B (zh) 半导体装置及其制造方法
KR20000026955A (ko) 반도체 패키지 및 그 제조방법
CN110429075B (zh) 高密度多侧面引脚外露的封装结构及其生产方法
CN107910313A (zh) 一种新型半导体封装结构及其封装方法及电子产品
US20130249071A1 (en) Semiconductor device and method of assembling same
CN103050467A (zh) 封装结构及其制造方法
CN102779761B (zh) 用于封装半导体管芯的引线框架和方法
CN2807359Y (zh) 贴片式一体化红外接收器
US11694945B2 (en) Lead frame package having conductive surfaces
CN209929295U (zh) 一种dfn-6l三基岛封装框架
US20110062569A1 (en) Semiconductor device package with down-set leads
CN210245488U (zh) 非接触式上下芯片封装结构
CN102891090A (zh) 半导体器件及其封装方法
CN205984972U (zh) 一种引线框架结构
CN107958880A (zh) 一种半导体封装结构及其封装方法及电子产品
CN107611119A (zh) 一种半导体封装器件及其加工方法及电子产品
JP4514497B2 (ja) 半導体装置の製造方法
CN103400811A (zh) 一种基于框架采用特殊点胶技术的扁平封装件及其制作工艺
CN219457613U (zh) 封装结构
JP4818287B2 (ja) 樹脂封止型半導体装置
CN205488099U (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant