CN107958880A - 一种半导体封装结构及其封装方法及电子产品 - Google Patents

一种半导体封装结构及其封装方法及电子产品 Download PDF

Info

Publication number
CN107958880A
CN107958880A CN201711065216.6A CN201711065216A CN107958880A CN 107958880 A CN107958880 A CN 107958880A CN 201711065216 A CN201711065216 A CN 201711065216A CN 107958880 A CN107958880 A CN 107958880A
Authority
CN
China
Prior art keywords
lead frame
passive device
chip
semiconductor
encapsulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711065216.6A
Other languages
English (en)
Inventor
徐振杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201711065216.6A priority Critical patent/CN107958880A/zh
Publication of CN107958880A publication Critical patent/CN107958880A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

本发明公开一种半导体封装结构及其封装方法及电子产品，包括引线框架、固定在所述引线框架上的芯片，用于将所述引线框架与所述芯片封装为一体的封装材料，所述封装材料远离所述引线框架的一侧固定设置有被动元件，所述被动元件通过穿过所述封装材料的导电焊接材料与所述引线框架电连接。本方案中通过使焊接材料穿过封装材料将被动元件焊接在引线框架上，可以更加灵活的布置被动元件的设置位置，有利于将被动元件堆叠到半导体封装器件上，使得同时使用该半导体封装器件以及被动元件的PCB面积减小，有利于半导体元件向着轻、薄、短、小的方向发展，更能够适应技术的发展以及使用需求。

Description

一种半导体封装结构及其封装方法及电子产品
技术领域
本发明涉及芯片加工技术领域，尤其涉及一种半导体封装结构及封装方法及使用其的电子产品。
背景技术
半导体器件是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电特性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信号和进行能量转换。
随着技术的发展电子产品小型化多功能化已经成为主要的发展方向，而将电子产品小型化，其内部器件的小型化是必不可少的，只有将内部电子器件进行小型化设计才能够保证电子产品体积越来越小，相同体积的电子产品上集成更多的功能，从而满足更多用户的需求。半导体产品作为电子产品中必不可少的组成部分，对其进行小型化设计对电子产品的小型化发展具有重大的意义。
发明内容
本发明的一个目的在于：提供一种半导体封装结构，其结构紧凑、体积小更利于产品小型化发展。
本发明的另一个目的在于：提供一种半导体封装方法，通过该方法可以加工出更小型化的半导体。
本发明的再一个目的在于：提供一种电子产品，其采用的半导体器件体积更小，利于小型化发展，相同的体积下具有更大的产品设计空间，可集成更多的元器件，实现更多的功能。
为达上述目的，本发明采用以下技术方案：
一方面，提供一种半导体封装结构，包括引线框架、固定在所述引线框架上的芯片，用于将所述引线框架与所述芯片封装为一体的封装材料，所述封装材料远离所述引线框架的一侧固定设置有被动元件，所述被动元件通过穿过所述封装材料的导电焊接材料与所述引线框架电连接。
作为所述的半导体封装结构的一种优选技术方案，所述引线框架包括用于固定所述芯片的基岛，所述基岛的两侧对称的设置有用于电连接所述芯片的第一引脚。
作为所述的半导体封装结构的一种优选技术方案，所述基岛呈矩形结构，所述基岛非设置有所述第一引脚的两侧设置有用于焊接所述被动元件的第二引脚。
作为所述的半导体封装结构的一种优选技术方案，所述封装材料具有固定连接所述被动元件的封装第一表面以及与所述封装第一表面相对的封装第二表面，所述引线框架具有用于安装所述芯片的框架第一表面以及与所述框架第一表面相对的框架第二表面，封装完成后，所述封装第二表面与所述框架第二表面齐平，以使所述框架第二表面部分外露。
作为所述的半导体封装结构的一种优选技术方案，所述芯片通过焊接材料固定安装在所述基岛上，所述芯片上的触点通过金属导线与所述第一引脚电连接，所述被动元件通过导电焊接材料与所述第二引脚电连接。
另一方面，提供一种半导体封装方法，包括对焊接有芯片的引线框架进行注塑封装，所述注塑封装过程在于所述封装材料上预留用于焊接被动元件的凹槽，于所述凹槽中填充导电焊接材料，通过所述导电焊接材料将所述被动元件焊接在所述封装材料的外部，并保证所述被动元件与所述引线框架电连接。
作为所述的半导体封装方法的一种优选技术方案，包括以下步骤：
步骤S1、引线框架焊芯片，提供引线框架，所述引线框架包括用于固定所述芯片的基岛，所述基岛呈矩形结构，所述基岛的两侧对称的设置有用于电连接所述芯片的第一引脚，所述基岛非设置有所述第一引脚的两侧设置有用于焊接所述被动元件的第二引脚，通过焊接材料将所述芯片焊接在所述基岛上；
步骤S2、焊金属导线，提供若干金属导线，将所述金属导线的一端与芯片上的触点焊接，另一端与所述第一引脚焊接连接；
步骤S3、注塑封装，对所述引线框架以及所述芯片进行注塑封装，所述注塑封装过程在于所述封装材料上预留用于焊接被动元件的凹槽；
步骤S4、填充导电焊接材料，于所述凹槽中填充导电焊接材料；
步骤S5、焊接被动元件，通过所述导电焊接材料将所述被动元件焊接在所述封装材料的外部，并保证所述被动元件与所述引线框架电连接；
步骤S6、成型分离，对半导体元件进行切割分离，形成单颗的半导体封装结构。
作为所述的半导体封装方法的一种优选技术方案，所述步骤S1包括：步骤S11、引线框架加工，采用冲压成型加工，形成所述引线框架。
作为所述的半导体封装方法的一种优选技术方案，所述步骤S3中预留的所述凹槽包括垂直于所述引线框架方向的第一凹槽以及为与所述封装材料远离所述引线框架的一侧表面的第二凹槽，所述第一凹槽呈锥形结构。
再一方面，提供一种电子产品，采用具有如上所述的半导体封装结构的半导体器件。
本发明的有益效果为：本方案中通过使焊接材料穿过封装材料将被动元件焊接在引线框架上，可以更加灵活的布置被动元件的设置位置，有利于将被动元件堆叠到半导体封装器件上，使得同时使用该半导体封装器件以及被动元件的PCB面积减小，有利于半导体元件向着轻、薄、短、小的方向发展，更能够适应技术的发展以及使用需求。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1A为本发明实施例所述引线框架结构示意图。
图1B为图1A中A-A剖视图。
图2A为本发明实施例所述引线框架上安装芯片后结构示意图。
图2B为图2A中B-B剖视图。
图3A为本发明实施例所述通过金线连接芯片与第一引线组后结构示意图。
图3B为图3A中C-C剖视图。
图4A为本发明实施例所述注塑封装后结构示意图。
图4B为图4A中D-D剖视图。
图5A为本发明实施例所述于凹槽中填充导电焊接材料后结构示意图。
图5B为图5A中E-E剖视图。
图6A为本发明实施例所述焊接被动元件后结构示意图。
图6B为图6A中F-F剖视图。
图7为本发明实施例所述成型分离状态结构示意图。
图8A为本发明实施例所述成型分离后结构示意图。
图8B为图8A中G-G剖视图。
图9为本发明实施例所述半导体封装方法流程图。
图中：
1、引线框架；11、基岛；12、第一引脚；13、第二引脚；2、芯片；3、封装材料；4、被动元件；5、导电焊接材料；6、金属导线；7、凹槽。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，除非另有明确的规定和限定，术语“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
如图1A-图8B所示，于本实施例中，本发明所述的一种半导体封装结构，包括引线框架1、固定在所述引线框架1上的芯片2，用于将所述引线框架1与所述芯片2封装为一体的封装材料3，所述封装材料3远离所述引线框架1的一侧固定设置有被动元件4，所述被动元件4通过穿过所述封装材料3的导电焊接材料5与所述引线框架1电连接。
本方案中通过使焊接材料穿过封装材料3将被动元件4焊接在引线框架1上，可以更加灵活的布置被动元件4的设置位置，有利于将被动元件4堆叠到半导体封装器件上，使得同时使用该半导体封装器件以及被动元件4的PCB面积减小，有利于半导体元件向着轻、薄、短、小的方向发展，更能够适应技术的发展以及使用需求。
本实施例中所述的被动元件4为电感。
具体的，本实施例中所述引线框架1包括用于固定所述芯片2的基岛11，所述基岛11的两侧对称的设置有用于电连接所述芯片2的第一引脚12。
优选的，所述基岛11呈矩形结构，所述基岛11非设置有所述第一引脚12的两侧设置有用于焊接所述被动元件4的第二引脚13。
所述封装材料3具有固定连接所述被动元件4的封装第一表面以及与所述封装第一表面相对的封装第二表面，所述引线框架1具有用于安装所述芯片2的框架第一表面以及与所述框架第一表面相对的框架第二表面，封装完成后，所述封装第二表面与所述框架第二表面齐平，以使所述框架第二表面部分外露。
通过将框架第二表面外露，能够方便的使半导体器件与PCB电连接，而无需设置单独的外接引线结构，能够简化PCBA的结构，提高生产效率以及保证产品的性能可靠。
所述芯片2通过焊接材料固定安装在所述基岛11上，所述芯片2上的触点通过金属导线6与所述第一引脚12电连接，所述被动元件4通过导电焊接材料5与所述第二引脚13电连接。
同时，本实施例中还提供一种半导体封装方法，包括对焊接有芯片2的引线框架1进行注塑封装，所述注塑封装过程在于所述封装材料3上预留用于焊接被动元件4的凹槽7，于所述凹槽7中填充导电焊接材料5，通过所述导电焊接材料5将所述被动元件4焊接在所述封装材料3的外部，并保证所述被动元件4与所述引线框架1电连接。
所述凹槽7的设置为使得所述引线框架1的第一表面外露于凹槽7中，本方案中通过注塑过程中预留凹槽7，通过在凹槽7中填充导电焊接材料5，可以有效的保证导电焊接材料5的用量以及布置轨迹，有利于保证电子器件按照设计功率进行工作，同时可以使得被动元件4的布置位置更加灵活，提供更多的布置可能性。
注塑时预留出填充导电焊接材料5的凹槽7和露出引线框架1的第一表面，在注塑预留的凹槽7内填充导电焊接材料5，利用导电焊接材料5把被动元件4的两电极分别和其对应的引线框架1上的引脚连接，实现把被动元件4电极和芯片2电极引到同一水平面上，方便整个产品与PCB焊接。
具体的，如图9所示，本实施例中所述的半导体封装方法，包括以下步骤：
步骤S1、引线框架1焊芯片2，提供引线框架1，所述引线框架1包括用于固定所述芯片2的基岛11，所述基岛11呈矩形结构，所述基岛11的两侧对称的设置有用于电连接所述芯片2的第一引脚12，所述基岛11非设置有所述第一引脚12的两侧设置有用于焊接所述被动元件4的第二引脚13，通过焊接材料将所述芯片2焊接在所述基岛11上；
步骤S2、焊金属导线6，提供若干金属导线6，将所述金属导线6的一端与芯片2上的触点焊接，另一端与所述第一引脚12焊接连接；
步骤S3、注塑封装，对所述引线框架1以及所述芯片2进行注塑封装，所述注塑封装过程在于所述封装材料3上预留用于焊接被动元件4的凹槽7；
步骤S4、填充导电焊接材料5，于所述凹槽7中填充导电焊接材料5；
步骤S5、焊接被动元件4，通过所述导电焊接材料5将所述被动元件4焊接在所述封装材料3的外部，并保证所述被动元件4与所述引线框架1电连接；
步骤S6、成型分离，对半导体元件进行切割分离，形成单颗的半导体封装结构。
优选的，所述步骤S1包括：步骤S11、引线框架1加工，采用冲压成型加工，形成所述引线框架1。
所述步骤S3中预留的所述凹槽7包括垂直于所述引线框架1方向的第一凹槽7以及为与所述封装材料3远离所述引线框架1的一侧表面的第二凹槽7，所述第一凹槽7呈锥形结构。
同时，本实施例中还提供一种电子产品，其采用如上所述的半导体封装结构的半导体器件。
于本文的描述中，需要理解的是，术语“上”、“下”、“右”、等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。
在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (10)

1.一种半导体封装结构，其特征在于,包括引线框架、固定在所述引线框架上的芯片，用于将所述引线框架与所述芯片封装为一体的封装材料，所述封装材料远离所述引线框架的一侧固定设置有被动元件，所述被动元件通过穿过所述封装材料的导电焊接材料与所述引线框架电连接。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述引线框架包括用于固定所述芯片的基岛，所述基岛的两侧对称的设置有用于电连接所述芯片的第一引脚。
3.根据权利要求2所述的半导体封装结构，其特征在于，所述基岛呈矩形结构，所述基岛非设置有所述第一引脚的两侧设置有用于焊接所述被动元件的第二引脚。
4.根据权利要求3所述的半导体封装结构，其特征在于，所述封装材料具有固定连接所述被动元件的封装第一表面以及与所述封装第一表面相对的封装第二表面，所述引线框架具有用于安装所述芯片的框架第一表面以及与所述框架第一表面相对的框架第二表面，封装完成后，所述封装第二表面与所述框架第二表面齐平，以使所述框架第二表面部分外露。
5.根据权利要求4所述的半导体封装结构，其特征在于，所述芯片通过焊接材料固定安装在所述基岛上，所述芯片上的触点通过金属导线与所述第一引脚电连接，所述被动元件通过导电焊接材料与所述第二引脚电连接。
6.一种半导体封装方法，其特征在于，包括对焊接有芯片的引线框架进行注塑封装，所述注塑封装过程在于所述封装材料上预留用于焊接被动元件的凹槽，于所述凹槽中填充导电焊接材料，通过所述导电焊接材料将所述被动元件焊接在所述封装材料的外部，并保证所述被动元件与所述引线框架电连接。
7.根据权利要求6所述的半导体封装方法，其特征在于，包括以下步骤：
步骤S1、引线框架焊芯片，提供引线框架，所述引线框架包括用于固定所述芯片的基岛，所述基岛呈矩形结构，所述基岛的两侧对称的设置有用于电连接所述芯片的第一引脚，所述基岛非设置有所述第一引脚的两侧设置有用于焊接所述被动元件的第二引脚，通过焊接材料将所述芯片焊接在所述基岛上；
步骤S2、焊金属导线，提供若干金属导线，将所述金属导线的一端与芯片上的触点焊接，另一端与所述第一引脚焊接连接；
步骤S3、注塑封装，对所述引线框架以及所述芯片进行注塑封装，所述注塑封装过程在于所述封装材料上预留用于焊接被动元件的凹槽；
步骤S4、填充导电焊接材料，于所述凹槽中填充导电焊接材料；
步骤S5、焊接被动元件，通过所述导电焊接材料将所述被动元件焊接在所述封装材料的外部，并保证所述被动元件与所述引线框架电连接；
步骤S6、成型分离，对半导体元件进行切割分离，形成单颗的半导体封装结构。
8.根据权利要求7所述的半导体封装方法，其特征在于，所述步骤S1包括：步骤S11、引线框架加工，采用冲压成型加工，形成所述引线框架。
9.根据权利要求7所述的半导体封装方法，其特征在于，所述步骤S3中预留的所述凹槽包括垂直于所述引线框架方向的第一凹槽以及为与所述封装材料远离所述引线框架的一侧表面的第二凹槽，所述第一凹槽呈锥形结构。
10.一种电子产品，其特征在于，采用具有权利要求1-5中任一项所述的半导体封装结构的半导体器件。
CN201711065216.6A 2017-11-02 2017-11-02 一种半导体封装结构及其封装方法及电子产品 Pending CN107958880A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711065216.6A CN107958880A (zh) 2017-11-02 2017-11-02 一种半导体封装结构及其封装方法及电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711065216.6A CN107958880A (zh) 2017-11-02 2017-11-02 一种半导体封装结构及其封装方法及电子产品

Publications (1)

Publication Number Publication Date
CN107958880A true CN107958880A (zh) 2018-04-24

Family

ID=61964308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711065216.6A Pending CN107958880A (zh) 2017-11-02 2017-11-02 一种半导体封装结构及其封装方法及电子产品

Country Status (1)

Country Link
CN (1) CN107958880A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752358A (zh) * 2008-12-08 2010-06-23 万国半导体有限公司 带有整合旁路电容器的紧密半导体封装及其方法
CN103325756A (zh) * 2013-05-16 2013-09-25 华天科技（西安）有限公司 一种基于框架的多器件smt扁平封装件及其制作工艺
CN103633056A (zh) * 2013-12-06 2014-03-12 矽力杰半导体技术(杭州)有限公司 引线框、封装组件及其制造方法
US20150200114A1 (en) * 2010-01-12 2015-07-16 Marvell World Trade Ltd. Attaching passive components to a semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752358A (zh) * 2008-12-08 2010-06-23 万国半导体有限公司 带有整合旁路电容器的紧密半导体封装及其方法
US20150200114A1 (en) * 2010-01-12 2015-07-16 Marvell World Trade Ltd. Attaching passive components to a semiconductor package
CN103325756A (zh) * 2013-05-16 2013-09-25 华天科技（西安）有限公司 一种基于框架的多器件smt扁平封装件及其制作工艺
CN103633056A (zh) * 2013-12-06 2014-03-12 矽力杰半导体技术(杭州)有限公司 引线框、封装组件及其制造方法

Similar Documents

Publication Publication Date Title
CN103493197B (zh) 半导体装置及其制造方法
KR100302593B1 (ko) 반도체패키지및그제조방법
CN101459153B (zh) 电子器件
CN102341899B (zh) 具有多种ic封装构造的无引线阵列塑料封装
CN104576559B (zh) 功率模块封装件及其制造方法
CN101174616A (zh) 电路装置
CN103745931A (zh) 引线框架和封装结构的形成方法
US20130249071A1 (en) Semiconductor device and method of assembling same
US20120248590A1 (en) Semiconductor package and lead frame therefor
CN107910313A (zh) 一种新型半导体封装结构及其封装方法及电子产品
CN106952880A (zh) 半导体装置及使用其的便携式设备
CN102169873B (zh) 一种应用于功率切换器电路的半导体封装结构
CN109037077A (zh) 一种半导体芯片封装方法
CN112216666B (zh) 元器件电性连接方法及芯片封装
CN107958880A (zh) 一种半导体封装结构及其封装方法及电子产品
CN103745967A (zh) 引线框架和封装结构
CN110504220A (zh) 功率器件封装方法及功率器件封装结构
CN205122576U (zh) 用于无引脚封装结构的引线框架及封装结构
CN110648991B (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
CN107611119A (zh) 一种半导体封装器件及其加工方法及电子产品
CN209232767U (zh) 一种新型半导体封装结构
CN111128941A (zh) 一种igbt模块及其封装方法
CN217740564U (zh) 一种降低焊线跨幅的led封装壳
CN216133875U (zh) 一种新型发光二极管
CN213816143U (zh) 一种叠层引线端子及采用该引线端子的功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180424