CN101174616A - 电路装置 - Google Patents

电路装置 Download PDF

Info

Publication number
CN101174616A
CN101174616A CNA2007101680017A CN200710168001A CN101174616A CN 101174616 A CN101174616 A CN 101174616A CN A2007101680017 A CNA2007101680017 A CN A2007101680017A CN 200710168001 A CN200710168001 A CN 200710168001A CN 101174616 A CN101174616 A CN 101174616A
Authority
CN
China
Prior art keywords
circuitry substrate
conductive pattern
junction surface
circuit
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101680017A
Other languages
English (en)
Other versions
CN101174616B (zh
Inventor
高草木贞道
坂本则明
三野胜义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101174616A publication Critical patent/CN101174616A/zh
Application granted granted Critical
Publication of CN101174616B publication Critical patent/CN101174616B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种电路装置，提高其安装密度。本发明的电路装置具备：由绝缘层(12)覆盖了表面的电路衬底(11)、绝缘层(12)的表面形成的导电图案(13)、与导电图案(13)电连接的电路元件、与由导电图案(13)构成的焊盘(13A)连接的引线(25)。另外，在由引线(25A)的一部分构成的接合部(18A)的上面粘着有控制元件(15A)，接合部(18A)的背面从电路衬底(11)的上面离开。

Description

电路装置
技术领域
本发明涉及电路装置，特别是涉及装入了由半导体元件等大量电路元件构成的混合集成电路的电路装置。
背景技术
参照图7说明现有的混合集成电路装置100的构成(参照下记专利文献1)。在矩形的衬底101的表面，经由绝缘层102形成导电图案103，在该导电图案103的所希望的部位粘着电路元件，形成规定的电路。在此，将作为电路元件的半导体元件105A及片状元件105B与导电图案103连接。引线104与衬底101的周边部形成的由导电图案103构成的焊盘109连接，作为外部端子起作用。密封树脂108具有将衬底101的表面形成的电路密封的功能。
半导体元件105是例如1安培以上的大电流通过的功率系元件，其发热量非常大。因此，将半导体元件105A载置于导电图案103上载置的散热片110的上部。散热片110例如由长×宽×厚＝10mm×10mm×1mm程度的铜等金属片构成。通过采用散热片110，能够将半导体元件105A产生的热积极地放出到外部。另外，图中未图示，但在表面设置了多个电极的LSI作为电路元件配置在衬底101的上面。
专利文献1：特开平5-102645号公报
在上述构成的混合集成电路装置100中，在装置内部，将构成混合集成电路的全部元件配置在衬底101的上面。衬底101由放热性优良的金属构成，因此，半导体元件105A等电路元件产生的热经由衬底101良好地放出到外部。
但是，在安装于衬底101上的电路元件中，也有小信号系的半导体元件等发热极小的元件。这样的发热小的电路元件不需要安装在由放热性优良的金属构成的衬底101上。这样，在电路衬底101的上面配置不需要放热的电路元件，会存在衬底101的上面的实际的安装密度低下的问题。
另外，当在发热量极大的半导体元件105A的附近配置LSI等时，半导体元件105产生的热在热传导性优良的衬底101上传导，该热可能将LSI加热而致使其特性劣化。
发明内容
本发明就是鉴于所述问题而提出的，本发明的主要目的在于，提供一种提高了安装密度的电路装置。
本发明提供一种电路装置，其特征在于，具备：电路衬底、所述电路衬底的上面形成的导电图案、与所述导电图案电连接的电路元件、与所述电路元件电连接并导出向外部的引线，在由所述引线的一部分构成的接合部的上面安装半导体元件，使所述接合部的下面离开所述电路衬底的上面。
本发明提供一种电路装置，其特征在于，具备：电路衬底、覆盖所述电路衬底的上面的绝缘层、所述绝缘层的上面形成的导电图案、与所述导电图案电连接的电路元件、与所述电路元件电连接并导出向外部的引线，所述电路元件含有小信号系的半导体元件、和与所述小信号系的半导体元件相比有大的电流通过的大信号系的半导体元件，所述小信号系的半导体元件由所述引线的一部分构成，且安装于离开所述绝缘层的接合部的上面，所述大信号系的半导体元件安装在所述导电图案或粘着于所述导电图案上的散热片上。
根据本发明的电路装置，在由引线的一部分构成的接合部的上面安装半导体元件，使该接合部的下面离开电路衬底的上面。由此，可将发热量少且不需要安装在电路衬底上的半导体元件在装置内部配置于电路衬底的上面以外的位置，因此，能够提高装置整体的安装密度。
另外，安装于接合部且离开电路衬底配置的半导体元件与电路衬底热分离。因此，安装于电路衬底上的功率系的其它半导体元件产生的热几乎不会传导给离开电路衬底配置的半导体元件，因此，能够抑制该半导体元件的热引起的特性劣化等。
附图说明
图1是表示本发明的电路装置的图，(A)及(B)是立体图；
图2是表示本发明的电路装置的剖面图；
图3是表示本发明的电路装置的图，(A)及(B)是剖面图；
图4是表示本发明的电路装置的制造方法的图，(A)是平面图，(B)是平面图，(C)是剖面图；
图5是表示本发明的电路装置的制造方法的图，(A)是平面图，(B)是剖面图，(C)是剖面图；
图6是表示本发明的电路装置的制造方法的图，(A)是剖面图，(B)是平面图；
图7是表示现有的混合集成电路装置的剖面图。
标记说明
10            混合集成电路装置
11            电路衬底
12            绝缘层
13            导电图案
13A           焊盘
14            密封树脂
15A           控制元件
15B、15C      功率元件
15D           片状元件
16、16A、16B  接合材料
17            金属细线
18A、18B      接合部
19            电路元件
22A           上模型
22B           下模型
23            模穴
25、25A、25B  引线
26            散热片
40            引线架
41            外框
46            组件
具体实施方式
(第一实施例)
本实施例中，参照图1至图3说明作为电路装置之一例的混合集成电路装置10的构造。
参照图1说明本实施例的混合集成电路装置10的构成。图1(A)是从斜上方看到的混合集成电路装置10的立体图。图1(B)是省去了密封整体的密封树脂14的混合集成电路装置10的立体图。
参照图1(A)及图1(B)，混合集成电路装置10中，在电路衬底11的上面构成由导电图案13及电路元件构成的具有规定功能的混合集成电路。具体而言，首先将矩形的电路衬底11的上面由绝缘层12覆盖，并在形成于绝缘层12的上面的导电图案13的规定部位电连接半导体元件及片状元件等电路元件。进而将形成于电路衬底11的表面的导电图案13及电路元件由密封树脂14覆盖。另外，引线25自密封树脂14导出向外部。
电路衬底11是以铝(Al)及铜(Cu)等金属为主材料的金属衬底。电路衬底11的具体的大小例如为长×宽×高＝30mm×1 5mm×1.5mm程度。在采用由铝构成的衬底作为电路衬底11时，将电路衬底11的两主面进行氧化铝膜处理。
绝缘层12覆盖电路衬底11的整个上面而形成。绝缘层12由高充填了例如60重量％～80重量％的AL2O3等充填物的环氧树脂等构成。在密封装置整体的密封树脂14中也同样混入充填物，绝缘层12中充填物的混入量多。通过混入充填物，降低绝缘层1 2的热电阻，因此，能够将自内装的电路元件产生的热经由绝缘层12及电路衬底11积极地向外部排出。绝缘层12的具体的厚度例如为50μm程度。另外，图中只是电路衬底11的上面由绝缘层12覆盖，但电路衬底11的背面也可以由绝缘层12覆盖。这样，即使使电路衬底11的背面自密封树脂14露出向外部，也能够将电路衬底11的背面与外部绝缘。
导电图案13由铜等金属构成，按照形成规定的电路的方式形成于绝缘层12的表面。另外，在导出引线25的边形成由导电图案13构成的焊盘13A。再有，在控制元件15A(接合部18A)的周围也形成多个焊盘13A，且将焊盘13A和控制元件15用金属细线17连接。在此图示单层的导电图案13，但也可以在电路衬底11的上面形成经由绝缘层层叠的多层导电图案13。
导电图案13通过将设于绝缘层12上面的厚度50μm～100μm程度的薄的导电膜构图而形成。因此，导电图案13的宽度可缩窄形成为50μm～100μm程度。另外，导电图案13彼此离开的距离也可以缩窄形成为50μm～100μm程度。因此，即使控制元件15A为具有数百个电极的元件，也能够在控制元件15A的周围形成对应于电极数量的焊盘13A。另外，利用微细形成的导电图案13也可以在电路衬底11的表面形成复杂的电路。
作为与导电图案13电连接的电路元件，可全部采用有源元件及无源元件。具体而言，可采用晶体管、LSI芯片、二极管、片状电阻、片状电容、电感、热敏电阻、天线、振荡器等作为电路元件。再有，树脂密封型封装等也可以作为电路元件固定于导电图案13。
参照图1(B)，在电路衬底11的上面配置有作为电路元件的控制元件15A、功率元件15B、15C及片状元件15D。
控制元件15A是在表面形成有规定的电路的半导体元件(小信号系的半导体元件)，其向功率元件15B的控制电极供给电信号(控制信号)。控制元件15A例如是不到1安培的电流流过的半导体元件，发热量极小，例如不会成为100度以上的高温。因此，也可以将控制元件15A直接载置于衬底11的上面，但该情况下，不能活用电路衬底11的放热性优良的优点。另外，由于控制元件15A的发热量少，故也可以从电路衬底11的上面离开而内装于装置中。由此，在本实施例中，将控制元件15A载置于引线25A的接合部18A的上面，使接合部18A的下面从电路衬底11的上面离开。该构成的详细说明参照图2后述。另外，作为控制元件15A，可采用使IC、LSI、晶体管、电极向上面露出配置的半导体内装树脂密封型封装。
功率元件15B、15C是例如1安培以上的大电流通过主电极的元件(大信号系的半导体元件)，由控制元件15A控制其动作。具体而言，可采用MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)、IGBT(InsulatedGate Bipolar Transistor)、IC(Integrated Circuit)、双极型晶体管等作为功率元件15B。在此，功率元件15B载置于由引线25B的一部分构成的接合部18B的上面。该事项的详细情况下述。
另外，功率元件15C安装于上述构成的散热片26的上面。在此，功率元件1 5C也可以直接固定于绝缘层12的上面配置的岛状的导电图案13上。
密封树脂14利用使用热硬性树脂的传递膜模制或使用热塑性树脂的注入膜模制形成。在此，由密封树脂14密封导电图案13、电路元件、金属细线17等。另外，也含有电路衬底11的背面的电路元件11整体也可以由密封树脂14密封，且也可以使电路衬底11的背面自密封树脂14露出。再有，为提高热传导性等而在密封树脂14中混入氧化硅等充填物，例如由混入了10％～20％程度的充填物的热硬性树脂构成密封树脂14。在此，考虑使热电阻降低时，最好使密封树脂14中含有大量的充填物，但为防止树脂密封的工序中的空隙的出现，而以能够确保密封树脂14的流动性为一定程度以上的范围决定充填物的混入量。
引线25的一端与电路衬底11上的焊盘13A电连接，另一端自密封树脂14导出向外部。即，引线25经由形成于电路衬底11上面的导电图案13与电路元件电连接。引线25由以铜(Cu)、铝(Al)或Fe-Ni的合金等为主成分的金属构成。在此，在沿电路衬底11对置的两个侧边设置的焊盘13A上连接引线25。但是，也可以沿电路衬底11的一个侧边或四个侧边设置焊盘13A，在该焊盘13A上连接引线25。
另外，为防止金属露出的电路衬底11的侧面和引线25短路，引线25构成为弯曲的鸥翼形状。即，在引线25的中途，在电路衬底11的外周端部的更内侧区域设置朝向上方倾斜的倾斜部，其它部分的引线25相对于电路衬底11的上面平行延伸。
另外，与电路衬底11的上面离开配置的引线25A也可以为不设置倾斜部的直线形状。
本实施例中，在引线25A的局部设置接合部18A，并使该接合部18A的背面从电路衬底11的上面离开。另外，在接合部18A的上面还安装有控制元件15A。由此，可在接合部18A下方的区域配置电路元件及导电图案13，从而可使装置整体的安装密度上升。再有，可将控制元件15A自电路衬底11热分离，从而可防止控制元件15A受到其它电路元件产生的热的不良影响。
接合部18A为按照可安装控制元件15A的方式将引线25A的端部形成为岛状的部位。该接合部18A的平面的大小既可以与安装的控制元件15A相同，也可以大或小。接合部18A配置于电路衬底11的上方。
在接合部18A周围的电路衬底11的上面配置多个由导电图案13构成的焊盘13A。而且，配置于控制元件15A上面的电极经由金属细线17与焊盘13A电连接。
其次，说明安装功率元件15B的引线25B的接合部18B的构成。接合部18B由引线25A的一部分构成，通过将接合部18B的背面粘贴在电路衬底11的上面，将引线25A粘着在电路衬底11上。接合部18B的平面的大小与载置于上面的功率元件15B为相同程度。
引线25B通过对厚度0.5mm程度的金属板进行蚀刻加工或冲压加工而形成。因此，与形成于电路衬底11上面的导电图案13相比，引线25A厚地形成。因此，由引线25A的一部分构成的接合部18B也厚地形成，作为散热片起作用，从而有助于提高功率元件15B产生的热的放热。在此，功率元件15B产生的热经由接合部18B、绝缘层12及电路衬底11良好地排出向外部。
功率元件15B经由焊锡等导电性接合材料粘着于引线25B的接合部18B的上面。因此，功率元件15B的背面电极不经由电路衬底11上的导电图案13直接与引线25B连接。因此，为确保大的电流容量，不需要在电路衬底11的表面形成宽度宽的导电图案13，因此，可作成小型的电路衬底11。另外，引线25A的剖面大到例如长×宽0.5mm×0.5mm程度，从而能够充分确保电流容量。
再有，形成于功率元件15B的上面的电极经由金属细线17与电路衬底11上的焊盘13A连接。在需要电流电容时，使用直径为150μm程度以上的粗线作为金属细线17。
参照图2的剖面图说明安装控制元件15A的部位的构成。如上所述，在由引线25A的一部分构成的接合部18A的上面，经由焊锡等接合材料16接合控制元件15A。另外，接合部18A的下面从电路衬底11的上面离开。在此，作为使接合部18A的下面从电路衬底11的上面离开的构造，考虑两个构造。一个是，如图所示，使接合部18A浮起到电路衬底11的上面的更上方的构造，另一个是按照覆盖电路衬底11的导电图案13的方式形成树脂皮膜，并在该树脂皮膜上面配置接合部18A的构造。
利用上述构成，可在对应于接合部18A的下方的区域的电路衬底11的上面配置导电图案13及电路元件19。由此，可在电路衬底11的上面配置更多的导电图案13及电路元件，使安装密度提高。特别是控制元件15A与其它电路元件相比较，是占有的安装面积大的电路元件。因此，通过在大型的控制元件15A的下方区域配置导电图案13及电路元件19，可将更复杂且高功能的电路内装于装置中。再有，在接合部18A的背面和电路衬底11的上面之间的间隙中充填有密封树脂14。
由于使安装控制元件15A的接合部18A自电路衬底11的上面离开，从而经由电路衬底11的放热不能得到，因此，控制元件15A产生的热难以放出到外部。但是，控制元件15A自身产生的热是少量的，且经由引线25A某种程度放热，因此，控制元件15A的加热引起的特性劣化被抑制。
其次，参照图3说明连接功率元件15B的构造。图3(A)及图3(B)是表示粘着功率元件15B的构造的剖面图。
参照图3(A)，在此，在覆盖电路衬底11的上面的绝缘层12上直接粘着有引线25B的接合部18B。该情况下，在B级状态的绝缘层12的上面粘贴了接合部18B之后，将绝缘层12加热硬化，由此将接合部18B的背面粘着于电路衬底11上。通过作成这样的构造，介于接合部18B和电路衬底11之间的只是绝缘层12，因此，能够将功率元件15B产生的热高效地放出向外部。
图3(B)中，接合部18B的背面经由焊锡等接合材料16B粘着于绝缘层12的上面形成的岛状的导电图案13上。
另外，该情况下，用于功率元件15B的安装的接合材料16A和用于接合部18B的安装的接合材料16B优选采用熔点不同的材料。
具体而言，在将功率元件15B粘着于接合部18B的上面后，在电路衬底11上安装接合部18B的背面时，优选设定接合材料16A熔融的温度比接合材料16B的高。由此，在使用熔融的接合材料16B将经由接合材料16A粘着了功率元件15B的接合部18B安装于电路衬底11上的工序中，可防止接合材料16A熔融。
另外，在将接合部18B粘着于电路衬底11上后，在接合部18B上安装功率元件15B时，优选设定接合材料16B熔融的温度比接合材料16A的高。由此，在使接合材料16A熔融，将功率元件15B安装于接合部18B的上面的工序中，可防止用于接合部18B的粘着的接合材料16B熔融。
(第二实施例)
本实施例中，参照图4～图6说明上述构成的混合集成电路装置的制造方法。
参照图4，首先准备设有多个引线25的引线架40。图4(A)是表示设于引线架40上的一个组件46的平面图，图4(B)是表示引线架40整体的平面图，图4(C)是表示设于引线25A上的接合部18A的剖面图。图4(A)中，虚线表示之后的工序中载置电路衬底11的区域。
参照图4(A)，组件46由构成一个混合集成电路装置的多个引线25构成，各引线25的一端位于载置电路衬底11的区域内。在此，引线25在纸面上看，从左右两方向向载置电路衬底11的区域延伸。多个引线25利用从外框41延伸的系杆44彼此连接，由此防止变形。
另外，本实施例中，通过将引线25的前端部的宽度部分地加宽，设置接合部。具体而言，将引线25A的前端部的宽度加宽，设置接合部18A，该接合部18A为用于安装由LSI等构成的控制元件的结构。另外，通过将引线25B的前端部的宽度加宽，由此设置接合部18B，该接合部18B为用于安装功率MOS等功率系半导体元件的结构。在此，也可以设置多个接合部18A、18B。
参照图4(B)，在长方形状的引线架40上，上述构成的组件46分开配置多个。在本实施例中，通过在引线架40上设置多个组件46来制造混合集成电路装置，由此一并进行引线接合及模制工序等，从而使生产性提高。
参照图4(C)，在此，在引线架40上固定电路衬底11之前，在引线25A的接合部18A粘着控制元件15A。在此，经由由焊锡及导电膏构成的接合材料16将控制元件15A的背面粘着于接合部18A的上面。同样，在设于引线25B的接合部18B的上面也可以安装功率元件。另外，在此，在引线架40上固定电路衬底11之前，在接合部18A等的上面安装电路元件，但在进行电路衬底11对引线架40的固定之后，也可以进行电路元件对接合部18A等的安装。同样，就接合部18B而言，也可以以在上面安装了功率系元件的状态来准备。
参照图5，其次，在引线架40上粘着电路衬底11。图5(A)是表示引线架40的组件46的平面图，图5(B)是接合部18A的剖面图，图5(C)是接合部18B的剖面图。
参照图5(A)，通过在电路衬底11的周边部形成的焊盘13A上粘着引线25，将电路衬底11固定在引线架40上。引线架25的前端部经由焊锡等粘着材料粘着于电路衬底11上的焊盘13A上。
再有，在电路衬底11上安装半导体元件等电路元件。在此，也可以将预先安装有电路元件的电路衬底11固定于引线架40上，还可以在引线架40上固定了电路衬底11之后，将电路元件安装于电路衬底11上。再有，安装好的电路元件经由金属细线17与导电图案13连接。
参照图5(B)，在此，配置于接合部18A的上面的控制元件15A的上面的电极经由金属细线17与配置于电路衬底11的上面的焊盘13A连接。另外，如上所述，接合部18A的下面配置于自电路衬底11的上面离开的上方，因此，可在对应于接合部18A的下方的区域的电路衬底11的上面配置导电图案13及电路元件。
参照图5(C)，引线25B的前端部形成的接合部18B的背面经由焊锡等接合材料16B粘着于岛状的导电图案13上。另外，在接合部18B的上面，经由接合材料16A粘着功率MOS等功率元件15B。功率元件15B的上面形成的电极经由金属细线17与导电图案13连接。
参照图6，其次形成密封树脂，使其覆盖电路衬底11。图6(A)是表示使用模型模制电路衬底11的工序的剖面图，图6(B)是表示进行了模制后的引线架40的平面图。
参照图6(A)，首先在由上模型22A及下模型22B形成的模穴23中收纳电路衬底11。在此，通过使上模型22A及下模型22B与引线25相接，将模穴23内部的电路衬底11的位置固定。再有，从设于模型上的口(未图示)向模型23中注入树脂，将电路衬底11密封。在本工序中，进行使用了热硬性树脂的传递膜模制或使用了热塑性树脂的注入膜模制。在此，作为密封电路衬底11的构造，也可以为浇铸、采用外壳材料的密封等。
如上所述，在本实施例中，在引线25A的接合部18A的上面安装有控制元件15A，接合部18A的背面从电路元件11的上面离开。而且，在接合部18A的背面和电路衬底11的上面的间隙中也充填密封树脂。也可以将接合部18A的下面和电路衬底11的上面离开的距离设为例如0.5mm以上，使得能够最佳地进行该充填。
参照图6(B)，在上述的模制工序结束之后，将引线25从引线架40分离。具体而言，在设有系杆44的部位将引线25个别分离。将图1所示的混合集成电路装置从引线架40分离。

Claims (8)

1.一种电路装置，具备，
电路衬底、所述电路衬底的上面形成的导电图案、与所述导电图案电连接的电路元件、与所述电路元件电连接并导出向外部的引线，其特征在于：
在由所述引线的一部分构成的接合部的上面安装半导体元件；
使所述接合部的下面从所述电路衬底的上面离开。
2.如权利要求1所述的电路装置，其特征在于，在安装于所述接合部的所述半导体元件的上面设置的电极经由金属细线与由所述导电图案构成的焊盘连接。
3.如权利要求1所述的电路装置，其特征在于，在所述接合部下方的区域的所述电路衬底上，使所述导电图案延伸。
4.如权利要求1所述的电路装置，其特征在于，在所述接合部的下方区域的所述电路衬底上配置所述电路元件。
5.如权利要求1所述的电路装置，其特征在于，形成密封树脂，使其覆盖所述电路元件及所述导电图案，
将所述密封树脂充填于所述接合部和所述电路衬底之间。
6.如权利要求1所述的电路装置，其特征在于，设置覆盖所述导电图案的至少一部分的树脂皮膜，
在所述树脂皮膜的上面载置所述接合部。
7.如权利要求1所述的电路装置，其特征在于，在覆盖所述电路衬底的上面的绝缘层的上面形成所述导电图案，并且形成密封树脂，使其覆盖所述电路元件及所述导电图案，
在所述绝缘层中充填比所述密封树脂的量多的充填物。
8.一种电路装置，具备，
电路衬底、覆盖所述电路衬底的上面的绝缘层、所述绝缘层的上面形成的导电图案、与所述导电图案电连接的电路元件、与所述电路元件电连接并导出向外部的引线，其特征在于，
所述电路元件含有小信号系的半导体元件、和与所述小信号系的半导体元件相比有大的电流通过的大信号系的半导体元件，
所述小信号系的半导体元件由所述引线的一部分构成，且安装于从所述绝缘层离开的接合部的上面，
所述大信号系的半导体元件安装在所述导电图案或粘着于所述导电图案上的散热片上。
CN2007101680017A 2006-10-31 2007-10-31 电路装置 Expired - Fee Related CN101174616B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006296255 2006-10-31
JP296255/06 2006-10-31

Publications (2)

Publication Number Publication Date
CN101174616A true CN101174616A (zh) 2008-05-07
CN101174616B CN101174616B (zh) 2010-04-21

Family

ID=39417456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101680017A Expired - Fee Related CN101174616B (zh) 2006-10-31 2007-10-31 电路装置

Country Status (2)

Country Link
US (1) US7957158B2 (zh)
CN (1) CN101174616B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347307A (zh) * 2010-07-22 2012-02-08 安森美半导体贸易公司 电路基板、电路装置及其制造方法、带有绝缘层的导电箔
CN104112730A (zh) * 2013-06-09 2014-10-22 广东美的制冷设备有限公司 智能功率模块及其制造方法
CN105210456A (zh) * 2013-03-26 2015-12-30 法雷奥热系统公司 用于电设备的控制模块

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203848B2 (en) * 2005-08-31 2012-06-19 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
DE102007051870A1 (de) * 2007-10-30 2009-05-07 Robert Bosch Gmbh Modulgehäuse und Verfahren zur Herstellung eines Modulgehäuses
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
JP5749468B2 (ja) * 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
US9717146B2 (en) * 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
FR3004056B1 (fr) * 2013-03-26 2016-10-21 Valeo Systemes Thermiques Module de commande d'un appareil electrique
WO2015001648A1 (ja) 2013-07-04 2015-01-08 三菱電機株式会社 半導体装置の製造方法、半導体装置
JP2016062904A (ja) 2014-09-12 2016-04-25 株式会社東芝 半導体装置
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
JP6790372B2 (ja) * 2016-02-05 2020-11-25 富士電機株式会社 半導体装置
JP6594556B1 (ja) * 2018-01-17 2019-10-23 新電元工業株式会社 電子モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951102B2 (ja) 1991-05-23 1999-09-20 三洋電機株式会社 混成集積回路
US5289344A (en) * 1992-10-08 1994-02-22 Allegro Microsystems Inc. Integrated-circuit lead-frame package with failure-resistant ground-lead and heat-sink means
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
US5926372A (en) * 1997-12-23 1999-07-20 Ford Global Technologies, Inc. Power block assembly and method of making same
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
CN2640202Y (zh) 2003-03-24 2004-09-08 乾坤科技股份有限公司 高密度功率电源模块封装结构
JP4383257B2 (ja) 2004-05-31 2009-12-16 三洋電機株式会社 回路装置およびその製造方法
US7565738B2 (en) * 2004-05-31 2009-07-28 Sanyo Electric Co., Ltd. Method for manufacturing circuit device
JP4595665B2 (ja) * 2005-05-13 2010-12-08 富士電機システムズ株式会社 配線基板の製造方法
US8334583B2 (en) * 2005-07-20 2012-12-18 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347307A (zh) * 2010-07-22 2012-02-08 安森美半导体贸易公司 电路基板、电路装置及其制造方法、带有绝缘层的导电箔
CN105210456A (zh) * 2013-03-26 2015-12-30 法雷奥热系统公司 用于电设备的控制模块
CN105210456B (zh) * 2013-03-26 2019-04-02 法雷奥热系统公司 用于电设备的控制模块
CN104112730A (zh) * 2013-06-09 2014-10-22 广东美的制冷设备有限公司 智能功率模块及其制造方法

Also Published As

Publication number Publication date
CN101174616B (zh) 2010-04-21
US7957158B2 (en) 2011-06-07
US20080119065A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
CN101174616B (zh) 电路装置
CN101253627B (zh) 电路装置及其制造方法
CN203859110U (zh) 双标记板堆叠式管芯封装件与半导体封装件
CN100499104C (zh) 倒装芯片接点的功率组件封装及封装方法
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
US6956741B2 (en) Semiconductor package with heat sink
CN101971332B (zh) 包括嵌入倒装芯片的半导体管芯封装
US6566164B1 (en) Exposed copper strap in a semiconductor package
CN1783487B (zh) 电路装置及其制造方法
US7091603B2 (en) Semiconductor device
JP4075204B2 (ja) 積層型半導体装置
TWI485819B (zh) 封裝結構及其製造方法
US8368192B1 (en) Multi-chip memory package with a small substrate
KR20010107556A (ko) 반도체 장치와 그 제조방법
EP3577684B1 (en) Power semiconductor module
CN106920783A (zh) 具有改进的热和电性能的半导体装置
CN106373934A (zh) 半导体封装结构及制造方法
CN107958893A (zh) 改进的扇出球栅阵列封装结构及其制造方法
CN208767298U (zh) 传感器封装
JP5341339B2 (ja) 回路装置
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
US20040217451A1 (en) Semiconductor packaging structure
US20080251899A1 (en) Semiconductor device
EP2545584B1 (en) Package having spaced apart heat sink
CN209232767U (zh) 一种新型半导体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100421

Termination date: 20211031