CN102347307A - 电路基板、电路装置及其制造方法、带有绝缘层的导电箔 - Google Patents

电路基板、电路装置及其制造方法、带有绝缘层的导电箔 Download PDF

Info

Publication number
CN102347307A
CN102347307A CN2011102013731A CN201110201373A CN102347307A CN 102347307 A CN102347307 A CN 102347307A CN 2011102013731 A CN2011102013731 A CN 2011102013731A CN 201110201373 A CN201110201373 A CN 201110201373A CN 102347307 A CN102347307 A CN 102347307A
Authority
CN
China
Prior art keywords
insulating barrier
substrate
face
laser processing
resin material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102013731A
Other languages
English (en)
Inventor
高草木贞道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Publication of CN102347307A publication Critical patent/CN102347307A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Laser Beam Processing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明提供一种电路基板、电路装置及其制造方法、带有绝缘层的导电箔。本发明的电路基板(26)具有：基板(12)、将基板(12)的顶面覆盖的绝缘层(20)、形成于该绝缘层(20)顶面的规定形状的导电图案(16)。而且，绝缘层(20)由大量填充有由二氧化硅制成的填料(56)的树脂材料(58)构成。并且，在树脂材料(58)中添加有由无机材料制成的着色料。因此，在进行切除加工，若对绝缘层(20)照射激光，则激光由被着色的树脂材料(58)吸收，从而除去绝缘层(20)。

Description

电路基板、电路装置及其制造方法、带有绝缘层的导电箔
技术领域
本发明涉及在被绝缘层覆盖的基板的顶面形成有导电图案的电路基板及其制造方法。进而，本发明涉及具有如上所述构成的电路基板的电路装置及其制造方法以及带有绝缘层的导电箔。
背景技术
倒相电路等工作时产生大量热量的电路需要向外部良好地散热。例如，参照下述专利文献1，其公开有将电路元件工作时所产生的热量良好地向外部散热的电路装置。
参照图9，说明上述文献所公开的电路装置的构成。在此，在由铝等导热性好的材料制成的基板100上形成有将该基板100的顶面覆盖的绝缘层102，并在绝缘层102的顶面形成有规定形状的导电图案108。而且，在导电图案108的规定部位，电连接有晶体管等电路元件。
绝缘层102是用于使导电图案108和基板100绝缘的层，由大量填充有填料106的树脂材料104制成。在此，作为树脂材料104，例如采用环氧树脂，作为填料106，可以采用二氧化硅(SiO2)或氧化铝(Al2O3)。由于在绝缘层102中添加有填料106，故绝缘层102的热阻降低。
根据上述构成，由与导电图案108连接的电路元件所产生的热量，经由绝缘层102及基板100良好地向外部散热。
专利文献1：日本特开2010-86993号公报
但是，在上述构成的电路基板的情况下，存在不容易加工绝缘层102的问题。
具体而言，参照图9，在制造电路基板的工序中包含有将绝缘层102局部切除的工序。该除去工序例如是使基板100的顶面局部露出的工序、或将基板100与绝缘层102一同分离的工序。
作为将该绝缘层102切除的方法，在以往采用钻孔加工等机械加工方法，但因伴随该机械加工方法而产生的冲击力，导致产生如下问题：在其他部分的绝缘层102产生裂纹等问题。
因此，作为代替机械加工方法将绝缘层102除去的方法而采用照射激光110的方法。若采用使用激光110进行除去的方法，由于不产生进行机械加工时产生的冲击，因此，可以将绝缘层102除去而不会在绝缘层102产生裂纹。
但是，作为绝缘层102所含有的填料，若采用比较便宜的二氧化硅，则伴随着激光110的照射而产生不良情况。具体而言，在作为填料106的材料而采用了使光透过的二氧化硅的情况下，由于树脂材料104也由使光透过的环氧树脂构成，因此，绝缘层102作为整体而使激光110透过。根据上述情况，若自上方朝绝缘层102照射激光110，则激光不会因绝缘层102而衰减，从而导致激光110照射到基板100的顶面。其结果是，因基板100的顶面被照射激光110，故产生基板100顶面被烧焦的问题。而且，也会产生即便照射激光110也不能除去绝缘层102的问题。
发明内容
本发明是鉴于上述问题而作出的，本发明的目的在于提供一种容易进行激光加工的电路基板及其制造方法。并且，本发明的目的在于提供一种具有如上所述的电路基板的电路装置及其制造方法、带有绝缘层的导电箔。
本发明的电路基板，其特征在于，具有：基板、由包含有填料的树脂材料制成且将所述基板的顶面覆盖的绝缘层、以及形成于所述绝缘层的顶面的导电图案，作为所述绝缘层所含有的所述填料而采用二氧化硅，在所述树脂材料中添加有着色料。
本发明的电路基板的制造方法，其特征在于，具有如下工序：准备顶面被绝缘层覆盖且在所述绝缘层的表面形成有规定形状的导电图案的基板的工序、利用激光加工将所述绝缘层的至少一部分除去的工序，所述绝缘层由添加有着色料的树脂材料和由二氧化硅制成的填料构成，在利用激光加工将所述绝缘层的至少一部分除去的工序中，由被着色的所述树脂材料吸收所述激光，由此，构成所述绝缘层的所述树脂材料和所述填料被除去。
本发明带有绝缘层的导电箔由在基板的顶面与多个电路元件电连接的导电图案的材料制成，其特征在于，具有：由导电材料制成的导电箔、由包含有填料的树脂材料制成且贴在所述导电箔的主表面的绝缘层，作为所述绝缘层所含有的所述填料而采用二氧化硅，在所述树脂材料中添加有着色料。
根据本发明，能够容易地对覆盖基板顶面的绝缘层进行激光加工。具体而言，即便作为绝缘层所含有的填料而采用透明的二氧化硅，由于在树脂材料中添加有着色料，故绝缘层整体处于被着色的状态而不能透过激光。因此，若向如上所述构成的绝缘层照射激光，则照射的激光被绝缘层的树脂材料吸收，因此，绝缘层良好地被除去。而且，由于激光不会透过绝缘层而到达基板的顶面，因此，可以防止如背景技术那样基板的顶面被烧焦。
附图说明
图1是表示本发明的电路基板及电路装置的图，(A)是立体图、(B)是剖面图、(C)是被放大的剖面图。
图2是表示本发明的电路基板及电路装置的图，(A)是表示利用激光加工而形成的连接部的剖面图、(B)是表示激光加工后的绝缘层的端部的剖面图。
图3是表示本发明的电路基板及电路装置的图，(A)是表示电阻部的图、(B)是其剖面图。
图4是表示本发明的电路基板及电路装置的制造方法的图，(A)是表示所准备的带有绝缘层的导电箔的立体图、(B)是其剖面图。
图5是表示本发明的电路基板及电路装置的制造方法的图，(A)～(E)是表示在将基板分割为各单元之前的工序的剖面图。
图6是表示本发明的电路基板及电路装置的制造方法的图，(A)及(B)是表示利用激光切除绝缘层及基板的工序的图。
图7是表示本发明的电路基板及电路装置的制造方法的图，(A)～(C)是表示利用激光形成开口部的工序的图。
图8是表示本发明的电路基板及电路装置的制造方法的图，(A)及(B)是表示利用激光将电阻器局部切除的工序的图。
图9是表示背景技术所涉及的电路基板的构成的剖面图。
附图标记说明
10  混合集成电路装置
12  基板
14  密封树脂
16  导电图案
18  引线
20  绝缘层
24  半导体元件
26  电路基板
28  芯片元件
32  金属细线
34  连接部
36  开口部
38  电阻部
40  焊盘
42  焊盘
44  导电膏
46  导电膏
48  电阻器
50  切除部
52  第一切除部
54  第二切除部
56  填料
58  树脂材料
60  带有绝缘层的导电箔
62  导电箔
64  基板
66  单元
68  激光
70  氧化膜
具体实施方式
参照图1，说明适用本实施方式的混合集成电路装置10的构成。图1(A)是混合集成电路装置10的立体图、图1(B)是其剖面图、图1(C)是将电路基板26放大表示的剖面图。
混合集成电路装置10在基板12的顶面组装有由导电图案16和电路元件构成的混合集成电路，与该电路电连接的引线18导出到外部。并且，形成在基板12顶面的混合集成电路、基板12的顶面、侧面及底面，利用由热固性树脂构成的密封树脂14一体地被覆盖。
基板12是由铝或铜等金属制成的基板，具体大小例如为纵×横×厚度＝61mm×42mm×1mm左右。在此，作为基板12的材料，也可以采用金属之外的材料，例如，作为基板12的材料，可以采用陶瓷。并且，当作为基板12的材料而采用铝时，基板12的顶面及底面被由通过阳极氧化而形成的氧化铝构成的氧化膜覆盖。
绝缘层20由大量填充有填料的树脂材料制成，并将基板12的整个顶面覆盖。在此，绝缘层20进行白色或黑色等着色，并被着色至如下程度，即当自上方目视绝缘层20时不能透过绝缘层20而看到基板12的顶面。其详情参照图1(C)在后面论述。
导电图案16由厚度为50μm左右的铜等金属膜构成，形成在绝缘层20的表面以实现规定的电路。而且，在导出引线18的边上形成有由导电图案16构成的焊盘。在图中，虽然导电图案16形成为单层，但导电图案16也可以隔着绝缘层而形成为多层。
半导体元件24及芯片元件28(电路元件)经由焊锡等接合材料而固定连接于导电图案16的规定部位。作为半导体元件24，采用晶体管、LSI芯片、二极管等。在此，半导体元件24和导电图案16经由金属细线32连接。作为芯片元件28，采用芯片电阻或芯片电容等。芯片元件28两端的电极经由焊锡等接合材料固定连接于导电图案16。
在此，作为与导电图案连接的元件，可以采用LED。通过如上所述构成，从而可以将本实施方式的电路装置用作照明器件。
引线18固定连接于在基板12的周边部设置的焊盘，并作为流过输入信号和输出信号的外部连接端子而起作用。参照图1(B)，沿着基板12的对置的两边，设置有多条引线18。
密封树脂14利用使用热固性树脂的传递模塑形成。在图1(B)中，利用密封树脂14密封导电图案16、半导体元件24、芯片元件28、金属细线32。而且，基板12的顶面、侧面及底面被密封树脂14覆盖。
参照图1(C)，进一步对电路基板26的构成进行说明。电路基板26由基板12、绝缘层20和导电图案16构成，其中所述基板12由铝等金属制成，所述绝缘层20将基板12的整个顶面覆盖，所述导电图案16形成于绝缘层20的顶面。
在本实施方式中，为了容易进行激光加工，绝缘层20由被着色的材料制成。
具体而言，为了降低绝缘层20的热阻，在树脂材料58中大量填充有填料56。填料56相对于绝缘层20整体的填充率例如为60体积％～80体积％左右。
通常，作为该填料56的材料，采用氧化铝或二氧化硅。而且，在对氧化铝和二氧化硅进行比较时，从散热性及耐湿性方面来看，氧化铝更好，但从成本方面来看，二氧化硅更好。
因此，当构成发热量极大的倒相电路的功率晶体管安装在电路基板26的顶面时，优先考虑散热性，作为填料56而采用氧化铝。
另一方面，当发热量极少的其他电路装置或LED元件安装在电路基板26的顶面时，为了降低成本，作为填料56而采用二氧化硅。在该情况下，作为填料56，并非仅采用二氧化硅，可以使二氧化硅所占的比例相对于所有填料56为50％以上。
作为填料56的材料，通过采用二氧化硅，可以实现低成本。但是，由于二氧化硅是使激光透过的材料且由环氧树脂构成的树脂材料58也是使激光透过的透明材料，因此，绝缘层20整体处于透明状态。根据上述情况，在如上所述作为填料56的材料而采用二氧化硅的情况下，难以利用激光加工对绝缘层20进行加工。
在本实施方式中，为了能够对绝缘层20进行激光加工，在树脂材料58中添加有着色料。具体而言，在由环氧树脂构成的树脂材料58中，添加由作为无机物的二氧化钛或碳等构成的着色料，从而使树脂材料58的颜色成为白色。在此，通过改变被添加的着色料的种类，也可以使树脂材料58的颜色形成为白色之外的颜色(例如红色或黑色)。
通过如上所述对树脂材料58进行着色，从而可以对绝缘层20进行激光加工。具体而言，为了对绝缘层20进行加工或将其除去，在自上方照射激光时，照射的激光被着色后的树脂材料58吸收。由此，树脂材料58被加热而与填料56一同被除去。并且，因激光被着色后的树脂材料58吸收而不会使激光透过绝缘层20到达基板12的顶面，故可以防止基板12的顶面因激光照射而破损。
参照图2及图3，具体说明进行上述激光加工的部分。
参照图2(A)，利用上述激光加工，形成将导电图案16和基板12连接的连接部34。具体而言，连接部34由局部除去绝缘层20而设置的开口部36和将自该开口部36露出的基板12与导电图案16连接的金属细线32构成。而且，当基板12由铝制成时，基板12的顶面被通过阳极氧化而形成的氧化膜70覆盖，但在开口部36，该氧化膜70也被除去。即，利用激光加工，除与开口部36相当的绝缘层20之外，位于其下方的氧化膜70也被除去。因此，自开口部36露出的基板12的顶面成为铝等金属材料露出的面。通过经由金属细线32将导电图案16和基板12连接，从而可以将基板12与电源电位或接地电位等被固定的电位连接。因此，可以减小在基板12和导电图案16之间产生的寄生电容。
参照图2(B)，在此，在基板12的终端部，利用激光加工切断绝缘层20。在该情况下，首先，以顶面被绝缘层20覆盖的状态准备大型基板12，在该绝缘层20的顶面形成导电图案16。并且，在将图1所示的电路元件与导电图案16电连接后，进行切断加工，以使基板12形成为规定的大小。该切断加工通过向基板12和绝缘层20照射激光来进行加工。因利用激光加工来切断基板12及绝缘层20，故不会产生冲压加工那样的冲击，因此，可以防止因该冲击而在绝缘层20产生裂纹。
参照图3，说明适用激光加工的其他部位。在此，对形成于基板顶面的电阻部38(印刷电阻)适用激光加工。图3(A)是表示电阻部38的平面图，图3(B)是其剖面图。
电阻部38首先在绝缘层20的顶面，相互面对地配置有两个焊盘40、42。而且，在各个焊盘40、42上分别涂覆有导电膏44、46。并且，在夹在导电膏44、46之间的区域，设置有由碳构成的电阻器48。
参照图3(A)，局部切除电阻器48而设置有切除部50。切除部50由沿与电流流过的方向(在图面上为上下方向)正交的方向(横向)延伸的第一切除部52和与电流流过的方向平行地延伸的第二切除部54构成。另外，参照图3(B)，切除部50形成为贯通电阻器48并使绝缘层20的最上部局部地被除去。
为了将电阻部38的电阻值设为规定值而设置上述切除部。具体而言，通过调节电流流过的电阻器48的截面积，来调节电阻器48的电阻值。即，确定第一切除部52的长度以使电阻部38的电阻值成为规定值。与设置有第一切除部52相应地，电阻器48的截面积减小，电阻器48的电阻值增大。而且，沿电流流动的方向设置的第二切除部54不影响电阻器48的电阻值，设置该第二切除部54用于防止电流集中于第一切除部52的端部。
参照图3(B)，由于切除部50利用激光加工来设置，因此，若以贯通电阻器48的方式进行激光加工来设置切除部50，则绝缘层20的最外表面也利用激光加工而被除去若干。若假设绝缘层20由透明材料构成，则为了形成切除部50而使用的激光透过绝缘层20到达基板12的顶面，有可能导致基板12的顶面被烧焦。在本实施方式中，如上所述，由于绝缘层20被着色，因此，为了形成切除部50而使用的激光被绝缘层20吸收而不到达基板12的顶面。其结果是，可以保护基板12的顶面不会被激光烧焦。
接下来，参照图4～图8，说明上述构成的电路装置的制造方法。
参照图4，首先，准备带有绝缘层的导电箔60。带有绝缘层的导电箔60在俯视时的大小例如为纵×横＝1m×1m左右，由数十至数百个电路装置的材料制成。
带有绝缘层的导电箔60由导电箔62和与该导电箔62的底面紧贴的绝缘层20构成，所述导电箔62由铜等金属制成。
导电箔62由通过轧制加工或电镀加工而形成的铜箔构成，其厚度例如为50μm以上100μm以下。导电箔62由电路装置的导电图案的材料制成。
如上所述，绝缘层20在环氧树脂等热固性树脂中大量填充有填料56而构成。绝缘层20的厚度例如为50μm以上100μm以下。在此，包含半固化(B级)状态的树脂材料58的绝缘层20贴在导电箔62的底面。绝缘层20的详情参照图1如前所述。
参照图5及图6，说明自将带有绝缘层的导电箔60贴在基板64起直至进行分离的工序。在此，利用激光加工，对大型基板64与绝缘层20一并进行切断加工。
参照图5(A)，首先，将带有绝缘层的导电箔60贴在基板64的顶面。如上所述，由于绝缘层20所含有的树脂材料处于半固化状态，因此，绝缘层20作为将导电箔62贴在基板64上的粘接材料而起作用。
作为基板64的材料，如上所述，采用厚度为1mm左右的铜或铝等金属。当作为基板64的材料而采用铝时，基板64的顶面及底面被由氧化铝构成的氧化膜覆盖。
参照图5(B)，将带有绝缘层的导电箔60和基板64贴在一起后，通过加热处理，使绝缘层20所含有的树脂材料固化。
另外，在本工序结束后，也可以结合图案形成等下一工序的设备规格来分割基板64以构成适当的大小。而且，作为其分割方法，也可以采用后述那样的激光加工。
参照图5(C)，接下来，通过对导电箔选择性地进行湿式蚀刻，从而形成规定形状的导电图案16。在此，在基板64上设置有多个构成一张电路基板的单元66，对应每个单元66而形成有同一形状的导电图案16。
参照图5(D)及图5(E)，通过照射激光，将基板64分离成各单元66。在本工序中，自上方向基板64的各单元66的边界部分照射激光68。通过如上所述进行操作，位于各单元66的边界部分的绝缘层20和基板64被除去，各单元66一个个地被分离。
在此，作为激光68而采用二氧化碳激光或YAG激光。
由于激光加工不像冲孔加工等那样伴随着机械冲击，因此，可以防止伴随着基板64的分离而在绝缘层20产生裂纹。并且，如果通过切割来进行基板64的分离，则恐怕会因切屑而引起短路，但对于激光加工而言，由于不产生切屑，因此可以避免产生上述不良情况。
参照图6，详述通过激光照射将基板64分离的事项。
参照图6(A)，朝向下方照射的激光68首先到达绝缘层20。如上所述，绝缘层20是填料56和树脂材料58的混合物。另外，填料56由透明的二氧化硅构成，树脂材料58由添加有着色料的环氧树脂构成。
根据上述构成，照射的激光68被利用着色料着色后的树脂材料58吸收。其结果是，激光68所照射的部分的树脂材料58及填料56自上部逐渐被除去。
接着，在绝缘层20被除去后，如图6(B)所示，进一步照射激光68，从而将由铝制成的基板64切断。在此，当在基板64的上下两主表面设置有氧化膜时，该氧化膜也通过照射激光68而被除去。
通过以上工序，基板64被分离成各单元的电路基板。该分离加工既可以在将电路元件与导电图案16电连接后进行，也可以在连接电路元件之前将基板64分离。
参照图7，接着说明利用激光加工来设置开口部36的工序。此处形成的开口部36是用于在图2(A)所示的连接部34使基板12的顶面露出的部分。
参照图7(A)及图7(B)，在此，通过照射激光68将绝缘层20局部除去来设置开口部36，以使基板64的顶面自开口部36部分露出。
参照图7(C)，在此，通过照射激光将绝缘层20除去，直至基板12的顶面露出。通过照射激光来除去绝缘层20的事项的详细情况与图6的情况相同。
并且，在此，通过照射激光68，将覆盖基板12顶面的氧化膜70除去。由此，基板12的材料即铝等金属材料以平坦的状态在开口部36露出。在结束该工序后，如图2所示，经由金属细线32将导电图案16和基板64连接。
作为形成开口部36的方法，通常采用钻孔加工。但是，若通过钻孔加工来形成开口部36，则将导致自开口部36露出的基板12的表面成为粗糙面，从而难以将金属细线与该部分连接。根据上述情况，在以往，通过推压加工(押压加工)等使成为粗糙面的基板64的露出部分平坦化。并且，因伴随利用钻头进行磨削加工而产生的振动等，也恐怕会在开口部36的周边部导致绝缘层20产生裂纹。
另一方面，在本实施方式中，通过利用激光照射来除去绝缘层20，以使基板64的顶面露出，因此，在开口部36露出的部分的基板12的表面基本上平坦。由此，可以提高露出的基板12的表面和与该部分连接的金属细线之间的连接强度。并且，由于利用激光照射进行加工的方法不会伴随机械振动，因此，可以防止开口部36周围的绝缘层20产生裂纹。
参照图8，对通过利用激光加工设置切除部50来调节电阻部38的电阻值的事项进行说明。
参照图8(A)，首先，电阻部38由配置在绝缘层20顶面的焊盘40、42、涂覆于该焊盘40、42的导电膏44、46、以及涂覆于由导电膏46包围的部分的绝缘层20顶面的电阻器48构成。
在此，电阻部38的电阻值由电阻器48的截面积确定，但处于被涂覆状态的电阻器48的电阻值与设计值不同。因此，为了将电阻部38的电阻值设为规定值，需要在计测电阻部38的电阻值的同时将电阻器48的局部切除的调节工序。
在本实施方式中，自顶面向电阻器48照射激光68而设置切除部50，从而可以将电阻器48的截面积及电阻值调节为规定值。
参照图8(B)，在此，激光加工部分的电阻器48被除去而形成为槽状，由此形成切除部50。换言之，在此的激光加工将激光照射的部分的电阻器48完全除去，并且位于其下方的绝缘层20的最外表层也被除去若干。根据上述情况，当假设绝缘层20由透明材料构成时，贯通电阻器48的激光透过绝缘层20而到达基板12，恐怕会烧焦基板12的顶面。但是，在本实施方式中，由于绝缘层20所含有的树脂材料处于被着色的状态，因此，照射到绝缘层20的激光在该绝缘层20的上部被遮光而不会到达基板12。
如上所述，本实施方式的激光加工适用于电路基板的制造方法。
另外，在使用通过上述工序制成的电路基板来制造电路装置时，首先，参照图7(A)，将电路元件与导电图案16连接。在此，作为电路元件，例如是图1(B)所示的经由金属细线32被连接的半导体元件24或通过焊锡被连接的芯片元件28。并且，如图2(A)所示，在连接部34，利用金属细线32将自开口部36露出的基板12和导电图案16连接。另外，在制造LED照明装置的情况下，在基板的顶面安装多个LED芯片，并经由导电图案或金属细线将各LED芯片电连接。
进而，对组装有电路元件的电路基板，利用盒状部件进行密封或进行树脂密封。当进行树脂密封时，在将电路基板收纳于模制模具的模腔后，向模腔内注入密封树脂。
经过以上工序，例如制成图1所示的混合集成电路装置10。

Claims (13)

1.一种电路基板，其特征在于，具有：
基板、
由包含有填料的树脂材料制成且将所述基板的顶面覆盖的绝缘层、以及
形成于所述绝缘层的顶面的导电图案，
作为所述绝缘层所含有的所述填料而采用二氧化硅，
在所述树脂材料中添加有着色料。
2.如权利要求1所述的电路基板，其特征在于，
所述绝缘层的至少一部分被激光加工。
3.如权利要求1或2所述的电路基板，其特征在于，
还具有通过利用激光加工将所述绝缘层局部除去而形成的开口部，
所述基板的顶面自所述开口部露出。
4.如权利要求3所述的电路基板，其特征在于，
还具有将自所述开口部露出的所述基板的表面和所述导电图案连接的连接部件。
5.如权利要求1～4中任一项所述的电路基板，其特征在于，
在所述绝缘层的顶面形成有印刷电阻，
利用激光加工将所述印刷电阻局部切除。
6.如权利要求1～5中任一项所述的电路基板，其特征在于，
在所述基板的周缘部分利用激光加工切断所述绝缘层。
7.一种电路装置，其特征在于，具有：
权利要求1～权利要求6中任一项所述的电路基板；
与所述导电图案电连接的电路元件。
8.一种电路基板的制造方法，其特征在于，具有如下工序：
准备顶面被绝缘层覆盖且在所述绝缘层的表面形成有规定形状的导电图案的基板的工序、
利用激光加工将所述绝缘层的至少一部分除去的工序，
所述绝缘层由添加有着色料的树脂材料和由二氧化硅制成的填料构成，
在利用激光加工将所述绝缘层的至少一部分除去的工序中，由被着色的所述树脂材料吸收所述激光，由此，构成所述绝缘层的所述树脂材料和所述填料被除去。
9.如权利要求8所述的电路基板的制造方法，其特征在于，
在利用所述激光加工进行除去的工序中，使所述基板的顶面自通过向所述绝缘层照射所述激光进行除去而形成的开口部露出。
10.如权利要求8或9所述的电路基板的制造方法，其特征在于，
利用所述激光加工进行除去的工序是利用激光加工将设置于所述绝缘层的顶面的印刷电阻局部切除的工序，利用所述激光加工，局部除去被所述印刷电阻覆盖的所述绝缘层的顶面。
11.如权利要求8～10中任一项所述的电路基板的制造方法，其特征在于，
利用所述激光加工进行除去的工序是将所述基板与所述绝缘层一并分离为单个的工序。
12.一种电路装置的制造方法，其特征在于，具有如下工序：将电路元件与利用权利要求8～权利要求11中任一项所述的电路基板的制造方法制造的电路基板的所述导电图案电连接的工序。
13.一种带有绝缘层的导电箔，由在基板的顶面与多个电路元件电连接的导电图案的材料制成，其特征在于，具有：
由导电材料制成的导电箔、
由包含有填料的树脂材料制成且贴在所述导电箔的主表面的绝缘层，
作为所述绝缘层所含有的所述填料而采用二氧化硅，
在所述树脂材料中添加有着色料。
CN2011102013731A 2010-07-22 2011-07-19 电路基板、电路装置及其制造方法、带有绝缘层的导电箔 Pending CN102347307A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-164997 2010-07-22
JP2010164997A JP2012028511A (ja) 2010-07-22 2010-07-22 回路基板およびその製造方法、回路装置およびその製造方法、絶縁層付き導電箔

Publications (1)

Publication Number Publication Date
CN102347307A true CN102347307A (zh) 2012-02-08

Family

ID=45492638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102013731A Pending CN102347307A (zh) 2010-07-22 2011-07-19 电路基板、电路装置及其制造方法、带有绝缘层的导电箔

Country Status (4)

Country Link
US (1) US20120018201A1 (zh)
JP (1) JP2012028511A (zh)
CN (1) CN102347307A (zh)
TW (1) TW201220963A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112732A (zh) * 2013-08-19 2014-10-22 广东美的集团芜湖制冷设备有限公司 集成电路模块及其制造方法
CN112086036A (zh) * 2020-09-24 2020-12-15 Tcl华星光电技术有限公司 显示面板及其制作方法、显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9880674B2 (en) 2013-06-28 2018-01-30 Atmel Corporation Pattern of electrodes for a touch sensor
DE102014216077B4 (de) * 2014-08-13 2018-10-25 Siemens Healthcare Gmbh Interne Kontaktierung und Leitungsführung einer Kopfspule mit Kippfunktion
DE102015219824A1 (de) * 2015-10-13 2017-05-04 Osram Gmbh Verfahren zum Herstellen einer elektronischen Baugruppe und Elektronische Baugruppe
WO2022070389A1 (ja) * 2020-10-01 2022-04-07 昭和電工マテリアルズ株式会社 配線基板の製造方法、半導体装置の製造方法、及び樹脂シート

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988765A (zh) * 2005-12-20 2007-06-27 新光电气工业株式会社 制造柔性布线基板的方法和制造电子元件安装结构的方法
CN101174616A (zh) * 2006-10-31 2008-05-07 三洋电机株式会社 电路装置
CN101253626A (zh) * 2005-08-31 2008-08-27 三洋电机株式会社 电路装置及其制造方法
CN101784614A (zh) * 2008-01-31 2010-07-21 积水化学工业株式会社 树脂组合物及使用其的层叠树脂薄膜

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208895A (ja) * 1985-03-14 1986-09-17 株式会社東芝 金属コア印刷配線板の製造方法
JPS63128656A (ja) * 1986-11-18 1988-06-01 Sanyo Electric Co Ltd 混成集積回路
JPH0357583A (ja) * 1989-07-24 1991-03-12 Canon Inc プリント基板加工方法
KR950011902B1 (ko) * 1990-04-04 1995-10-12 도오레 가부시끼가이샤 반도체 장치 캡슐 봉입 에폭시 수지 조성물
US5209998A (en) * 1991-11-25 1993-05-11 Xerox Corporation Colored silica particles
JP3174026B2 (ja) * 1998-03-23 2001-06-11 電気化学工業株式会社 金属ベース多層回路基板
JP2000133913A (ja) * 1998-10-28 2000-05-12 Ngk Spark Plug Co Ltd プリント配線板の製造方法及び金属板
JP2003069238A (ja) * 2001-08-29 2003-03-07 Kyocera Corp 絶縁フィルムおよびこれを用いた多層配線基板
JP2003086953A (ja) * 2001-09-14 2003-03-20 Tomoegawa Paper Co Ltd 絶縁体及び導通用孔部の形成方法
JP3827559B2 (ja) * 2001-11-15 2006-09-27 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
JP2003281940A (ja) * 2002-03-25 2003-10-03 Hitachi Chem Co Ltd 絶縁樹脂組成物，銅箔付き絶縁材および銅張積層板
JP3848229B2 (ja) * 2002-09-10 2006-11-22 太陽インキ製造株式会社 絶縁性樹脂組成物及びそれを用いたプリント配線板
US7473853B2 (en) * 2005-02-28 2009-01-06 Sanyo Electric Co., Ltd. Circuit device
US8203848B2 (en) * 2005-08-31 2012-06-19 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
JP5183045B2 (ja) * 2006-07-20 2013-04-17 三洋電機株式会社 回路装置
JP4702904B2 (ja) * 2007-02-06 2011-06-15 イビデン株式会社 プリント配線板及びそのプリント配線板の製造方法
JP5542318B2 (ja) * 2008-09-29 2014-07-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂シートおよびそれを用いた回路装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101253626A (zh) * 2005-08-31 2008-08-27 三洋电机株式会社 电路装置及其制造方法
CN1988765A (zh) * 2005-12-20 2007-06-27 新光电气工业株式会社 制造柔性布线基板的方法和制造电子元件安装结构的方法
CN101174616A (zh) * 2006-10-31 2008-05-07 三洋电机株式会社 电路装置
CN101784614A (zh) * 2008-01-31 2010-07-21 积水化学工业株式会社 树脂组合物及使用其的层叠树脂薄膜

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112732A (zh) * 2013-08-19 2014-10-22 广东美的集团芜湖制冷设备有限公司 集成电路模块及其制造方法
CN112086036A (zh) * 2020-09-24 2020-12-15 Tcl华星光电技术有限公司 显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
JP2012028511A (ja) 2012-02-09
US20120018201A1 (en) 2012-01-26
TW201220963A (en) 2012-05-16

Similar Documents

Publication Publication Date Title
CN102347307A (zh) 电路基板、电路装置及其制造方法、带有绝缘层的导电箔
CN100413056C (zh) 电路装置及其制造方法
TWI500135B (zh) 堆疊式功率元件模組
CN207320090U (zh) 电子器件和电子芯片
US10554012B2 (en) Optical element mounting package, electronic device, and electronic module
CN107580407A (zh) 封装载板
CN106098573B (zh) 半导体装置的制造方法
JP2004281538A (ja) 電子装置及びその製造方法、回路基板並びに電子機器
CN100377351C (zh) 集成电路和分层引线框封装
CN1783487A (zh) 电路装置及其制造方法
CN106373952A (zh) 功率模块封装结构
CN108848615A (zh) 一种热电分离线路板的制作方法
CN104303299A (zh) 半导体装置的制造方法及半导体装置
CN205194694U (zh) 表面贴装电子器件
CN1193417C (zh) 电路装置的制造方法
CN106920781A (zh) 半导体封装体和用于形成半导体封装体的方法
US10170401B2 (en) Integrated power module
CN104427784B (zh) 一种大电流电路板及其加工方法
CN109935556A (zh) 发光二极管封装结构、散热基板及散热基板的制造方法
EP3076426B1 (en) Package for an electronic component
JP2009099731A (ja) 部品内蔵電子モジュール
CN105226040B (zh) 一种硅基模块的封装结构及其封装方法
CN1461051A (zh) 半导体装置
CN204464262U (zh) 一种三维叠层封装结构
EP4262327A1 (en) Devices and methods to improve thermal conduction from smt and chip on board components to chassis heat sinking

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR ELEMENT INDUSTRIES, INC.

Free format text: FORMER OWNER: AMI SEMICONDUCTOR TRADE CO.

Effective date: 20130220

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130220

Address after: Arizona, USA

Applicant after: Semiconductor Components Industry, LLC

Address before: British Bermuda, Hamilton

Applicant before: On Semiconductor Trading Ltd.

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120208