CN1783487A - 电路装置及其制造方法 - Google Patents

电路装置及其制造方法 Download PDF

Info

Publication number
CN1783487A
CN1783487A CNA200510126887XA CN200510126887A CN1783487A CN 1783487 A CN1783487 A CN 1783487A CN A200510126887X A CNA200510126887X A CN A200510126887XA CN 200510126887 A CN200510126887 A CN 200510126887A CN 1783487 A CN1783487 A CN 1783487A
Authority
CN
China
Prior art keywords
substrate
circuitry substrate
back side
sealing resin
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510126887XA
Other languages
English (en)
Other versions
CN1783487B (zh
Inventor
坂本则明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004342657A external-priority patent/JP4549171B2/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1783487A publication Critical patent/CN1783487A/zh
Application granted granted Critical
Publication of CN1783487B publication Critical patent/CN1783487B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

一种混合集成电路装置，兼具散热性和耐压性。在电路衬底(11)的表面形成第一绝缘层(12A)，且在其背面形成有第二绝缘层(12B)。在第一绝缘层(12A)的表面形成导电图案(13)，并在该导电图案(13)上固定电路元件(15)。密封树脂(14)包覆电路衬底(11)的表面及侧面。另外，密封树脂(14)还包覆电路衬底(11)背面的周边部。由此，在使电路衬底(11)的背面露出到外部的状态下，可确保电路衬底(11)的耐压性。

Description

电路装置及其制造方法
技术领域
本发明涉及电路装置，特别是涉及兼具散热性和耐压性的电路装置。
背景技术
参照图9说明现有的混合集成电路装置100的结构(参照下述专利文献1)。在矩形衬底101表面介由绝缘层102形成有导电图案103。而且，通过在导电图案103的所希望的位置固定电路元件105，形成规定的电气电路。在此，作为电路元件，将半导体元件及片状元件与导电图案103连接。引线104与形成于衬底101周边部的导电图案103连接，作为外部端子起作用。密封树脂103具有密封形成于衬底101表面的电气电路的功能。
密封树脂101的结构有两种。第一种结构是使衬底101的背面露出，形成密封树脂103的方法。根据该结构，可介由露出到外部的衬底101进行良好的散热。第二种结构是形成密封设置103，覆盖包括衬底101背面的整体的方法。根据该结构，可确保衬底101的耐压性及耐湿性。在该图中，密封包括衬底101背面的整体。包覆衬底101背面的部分的密封树脂103的厚度例如为0.5mm程度。特别是，在衬底101与接地电位连接时，适用上述的第二种结构，将衬底101与外部绝缘。
专利文献1：特开平5-102645号公报
但是，在形成密封树脂103，使其包覆衬底101背面的情况下，由于包覆衬底101背面的密封树脂103的热传导率不良，故存在装置整体的散热性降低的问题。
当薄地形成包覆衬底103背面的密封树脂103的厚度(T5)时，需要散热性得到提高。但是，当将密封树脂103的厚度T5设为0.5mm以下时，存在通过注入成型形成密封树脂103的模制工序中，树脂不能到达衬底101背面的问题。
另外，为提高散热性，将衬底101的背面露出到外部时，存在不能确保衬底101的绝缘性的问题。另外，也存在难于增强衬底101和密封树脂的连接强度的问题。
发明内容
本发明是鉴于上述问题而构成的，本发明的主要目的在于，提供兼具散热性和耐热性的电路装置。
本发明提供电路装置，其具有，电路衬底；电气电路，其由形成于所述电路衬底表面的导电图案及电路元件构成；密封树脂，其密封所述电气电路，所述密封树脂在使所述电路衬底的背面部分地露出的状态下包覆所述电路衬底的表面、侧面及背面的周边部。
另外，本发明提供电路装置，其具有，电路衬底，其在表面设有第一绝缘层，在背面设有第二绝缘层；电气电路，其由形成于所述第一绝缘层表面的导电图案及电路元件构成；密封树脂，其密封所述电气电路，所述密封树脂在使所述第二绝缘层部分地露出的状态下包覆所述电路衬底的表面、侧面及背面的周边部。
在本发明的电路装置中，所述电路衬底和所述电气电路被电连接。
在本发明的电路装置中，所述电路衬底介由所述导电图案与接地电位连接。
在本发明的电路装置中，在从所述密封树脂露出的所述电路衬底的背面固定金属衬底。
在本发明的电路装置中，在所述金属衬底背面形成氧化膜。
在本发明的电路装置中，形成由所述金属衬底的露出面及所述密封树脂构成的平坦面。
在本发明的电路装置中，所述电路衬底的背面至少距外周端部2mm以内的周边部由所述密封树脂包覆。
在本发明的电路装置中，在所述电路衬底的背面固定有散热装置。
本发明提供电路装置的制造方法，其具有，在电路衬底的表面构成由导电图案及电路元件构成的电气电路的工序；使用模制模型形成密封树脂，使其至少包覆所述电路衬底表面的工序；在形成所述密封树脂的工序中，将从所述模制模型下面离开的所述电路衬底的周边部利用所述密封树脂包覆。
另外，在本发明的电路装置的制造方法中，在所述电路衬底的背面的除周边部以外的区域粘贴金属衬底，通过使所述金属衬底的背面接触所述模制模型的下面，使所述电路衬底的周边部从所述模制模型离开。
在本发明的电路装置的制造方法中，通过在设于所述模制模型上的凸部载置所述电路衬底，使所述电路衬底的周边部从所述模制模型离开。
另外，本发明提供电路装置的制造方法，其具有：介由绝缘层在电路衬底的表面粘贴导电箔，且介由绝缘层在所述电路衬底的背面粘贴金属衬底的工序；在对应予定形成的单元的分界的区域的所述金属衬底上设置分离槽的工序；通过进行蚀刻，对所述导电箔进行构图，形成导电图案，除去所述分离槽的剩余的厚度部分，使位于所述单元的周边部的所述电路衬底的背面从所述金属衬底露出的工序；通过在所述单元的分界分割所述电路衬底，将构成各所述单元的电路衬底分离的工序；将电路元件与所述导电图案电连接的工序；使所述金属衬底的背面接触模制模型的下面，通过进行树脂密封，形成密封树脂，使其覆盖所述电路衬底的背面周边部的工序。
在本发明的电路装置的制造方法中，所述金属衬底是由对表面及背面进行了钝化处理的铝构成的衬底。
在本发明的电路装置的制造方法中，所述分离槽通过切割形成。
根据本发明，利用密封树脂包覆电路衬底背面的周边部。因此，通过包覆背面的密封树脂产生拉桩效果，可提高密封树脂和电路衬底的粘结强度。
另外，根据本发明，以将电路衬底的背面从密封树脂露出的状态，可充分确保电路衬底和外部的耐压性。因此，可提供兼具散热性和耐压性的电路装置。
根据本发明的电路装置的制造方法，由使用模制模型进行树脂密封的工序，可使电路衬底背面的周边部从模制模型离开。因此，可利用密封树脂包覆电路衬底背面的周边部。
附图说明
图1(A)是表示本发明的混合集成电路装置的立体图，(B)是剖面图，(C)是剖面图；
图2是表示本发明的混合集成电路装置的剖面图；
图3(A)-(C)是表示本发明的混合集成电路装置的剖面图；
图4(A)-(D)是表示本发明的混合集成电路装置的制造方法的剖面图；
图5(A)-(D)是表示本发明的混合集成电路装置的制造方法的剖面图；
图6(A)-(E)是表示本发明的混合集成电路装置的制造方法的剖面图；
图7(A)-(D)是表示本发明的混合集成电路装置的制造方法的剖面图；
图8(A)是表示本发明的混合集成电路装置的制造方法的剖面图，(B)是剖面图；
图9是表示现有的混合集成电路装置的剖面图。
符号说明
10  混合集成电路装置
11  电路衬底
12  绝缘层
12A 第一绝缘层
12B 第二绝缘层
13  导电图案
14  密封树脂
15  电路元件
15  A半导体元件
15B 片状元件
16  金属衬底
17  金属细线
18  连接部
19  粘结剂
21  散热片
22  模型
22A 上模型
22B 下模型
23  空腔
24  凸部
25  引线
26A 第一导电箔
26B 第二导电箔
27  抗蚀剂
具体实施方式
参照图1说明本发明的混合集成电路装置10的结构。首先，在矩形的电路衬底11表面形成有第一绝缘层12A。然后，在第一绝缘层12A的表面形成有规定形状的导电图案13。进一步，在导电图案13的规定位置，介由焊锡或导电膏电连接半导体元件15A及片状元件15B。形成于电路衬底11表面的导电图案13、半导体元件15A及片状元件15B由密封树脂14包覆。
电路衬底11是由铝或铜等金属构成的衬底。作为一例，在采用由铝构成的衬底作为电路衬底11时，电路衬底11的表面被钝化处理。由此，提高第一绝缘层12A和电路衬底11的粘结性。另外，利用形成导电图案13时的蚀刻工序，可保护电路衬底11的表面。电路衬底11的具体的大小例如为长×宽×厚＝61mm×4.25mm×1.5mm程度。
第一绝缘层12A覆盖电路衬底11的表面整个区域。绝缘层12由高充填了Al2O3等填充物的环氧树脂构成。由此，可介由电路衬底11将内装的电路元件产生的热有效地放出到外部。第一绝缘层12A的具体的厚度例如为50μm程度。利用该厚度的绝缘层12，可确保4KV的耐压(绝缘破坏耐压)。
第二绝缘层12B覆盖电路衬底11的背面而形成。第二绝缘层12B的组成可以与第一绝缘层12A相同。通过由第二绝缘层12B包覆电路衬底11的背面，可确保电路衬底11背面的耐压性。因此，即使在散热片等散热装置与电路衬底11背面接触的情况下，也可通过第二绝缘层12B将散热片和电路衬底11绝缘。
导电图案13由铜等金属构成，形成于第一绝缘层12A的表面，以实现规定的电气电路。另外，在导出引线25的边上形成由导电图案13构成的焊盘。
连接部18是导电图案13和电路衬底11电连接的部位。具体的连接部18的结构是，介由金属细线17将贯通第一绝缘层12A设置的孔的底部与导电图案13连接。通过介由连接部18将导电图案13和电路衬底11导通，可使两者的电位一致。由此，使寄生电容降低，形成于电路衬底11表面的电气电路的动作稳定。例如，电路衬底11介由连接部18与接地电位连接。
半导体元件15A及片状元件15B的电路元件被固定于导电图案13的规定位置。半导体元件15A采用晶体管、LSI芯片、二极管等。在此，半导体元件15A和导电图案13介由金属细线17连接。片状元件15B采用片状电阻或片状电容等。另外，片状元件15B采用电感、热敏电阻、天线、振荡器等在两端具有电极部的元件。另外，树脂密封型的封装等也可以作为电路元件固定在导电图案13上。
引线25固定在设于电路衬底11周边部的焊盘上，具有与外部进行输入·输出的作用。在此，在一个侧面固定有多个引线25。另外，引线25既可以从电路衬底11的四个边导出，也可以从相对的两个边导出。
密封树脂14通过使用热硬性树脂的传递模制形成。在图1(B)中，利用密封树脂14将导电图案13、半导体元件15A、片状元件15B、金属细线17密封。而且，利用密封树脂14包覆电路衬底11的表面及侧面。另外，在电路衬底11的背面，利用密封树脂13仅包覆周边部。而且，电路衬底11的中央部附近没有被密封树脂14覆盖，而露出到外部。
参照图1(B)，电路衬底11的背面通过密封树脂14覆盖周边部附近。图面中，L1表示由密封树脂14覆盖的区域的宽度。该L1的长度根据要求的耐压而变化，但优选设为2mm～3mm程度以上。由此，可确保电路衬底11端部P的耐压。具体地说，L1的长度为2mm时，可将端部P的耐压确保2KV。另外，L1的长度为3mm时，可将端部P的耐压确保3KV。另外，包覆电路衬底11背面的部分的密封树脂14的厚度T1例如为0.3mm程度。
在本实施例中，通过由密封树脂14包覆电路衬底11背面的周边部，可确保电路衬底11端部P的耐压性。具体地说，在电路衬底11的表面及背面全面地形成第一绝缘层12A及第二绝缘层12B。因此，电路衬底11的表面及背面的耐压性被确保。与此相对，电路衬底11的侧面没有被树脂层包覆，而露出金属面。由此，为确保电路衬底11的绝缘，需要防止电路衬底11的侧面(特别是端部P)介由电路衬底11和密封树脂14的分界面与外部短路。因此，在本实施例中，在电路衬底11背面的周边部形成有密封树脂14，以使端部P与外部分开。即，形成密封树脂14，使其包覆端部P。因此，电路衬底11整体的耐压性被确保。
另外，在本实施例中，密封树脂14仅包覆电路衬底11背面的周边部，电路衬底11背面的其它区域露出到外部。因此，由驱动半导体元件15A等而产生的热介由电路衬底11良好排出到外部。另外，通过由密封树脂14包覆电路衬底11背面的周边部，产生拉桩效果，得到提高电路衬底11和密封树脂14的粘结强度的效果。
参照图1(C)，在此，电路衬底11的背面没有被绝缘层包覆。因此，电路衬底11的背面从密封树脂14露出到外部。根据该结构，虽不能确保电路衬底11的耐压性，但可提高装置整体的散热性。另外，由密封树脂14包覆电路衬底11背面的周边部，从而提高电路衬底11和密封树脂14的粘结强度。
参照图2，在混合集成电路装置10的下部固定有散热片21。散热片21由铜或铝等金属构成。在此，在露出的电路衬底11背面固定有金属衬底16。而且，介由金属衬底16，散热片21的上面与混合集成电路装置10的下部连接。根据该结构，半导体元件15A等电路元件产生的热介由电路衬底11、金属衬底16及散热片21排出到外部。如上所述，由于电路衬底11背面的周边部被密封树脂14包覆，故可充分确保电路衬底11的端部P的耐压。因此，将散热片21和电路衬底11绝缘。
参照图3进一步说明混合集成电路装置10的结构。
参照图3(A)，在从密封树脂14露出的电路衬底11的背面固定有金属衬底16。在此，在包覆电路衬底11背面的第二绝缘层12B上粘贴有金属衬底16。由此，在混合集成电路装置10的背面形成有由密封树脂14及金属衬底16构成的平坦面。因此，可使混合集成电路装置10的背面容易地接触散热片等散热装置。金属衬底16的材料采用铜、铝等热传导性优良的金属。另外，在装置的背面形成有由包覆金属衬底11周边部的密封树脂14和金属衬底16的背面构成的平坦面。
参照图3(B)，在此，在第二绝缘层12B的背面粘贴有金属膜20。而且，介由粘结剂19在金属膜20上固定有金属衬底16。金属膜20采用铜等金属。在此，粘结剂可采用焊锡。
参照图3(C)，在此，露出的电路衬底11的背面与金属衬底16接触。另外，金属衬底16由在表面及背面形成有氧化膜29的铝衬底构成。氧化膜29由通过阳极氧化形成的钝化膜构成。在此，电路衬底11的厚度为1.5mm程度，与此相对，金属衬底16的厚度例如为0.5mm程度。另外，氧化膜29的厚度例如为10μm程度。
通过在金属衬底16的表面形成氧化膜29，可提高粘结金属衬底16和第二树脂层12B的强度。另外，通过在金属衬底16的背面形成氧化膜29，可抑制露出的金属衬底16的背面损伤。
采用了图3的各图所示的两片金属衬底的电路装置由于其散热性优良，故适用于例如车载等模块中。即，在高密度地安装高输出的功率元件和控制该功率元件的电路、微处理器时，导电图案总会形成为多层。此时，将导电图案绝缘的树脂的热电阻大。因此，作为对策，如果向将导电图案绝缘的树脂中混入填充物，使两片金属衬底露出，则可实现散热性高，且密封性优良的封装。
参照图4～图8说明上述结构的混合集成电路装置10的制造方法。
参照图4(A)，首先，在电路衬底11的表面形成导电图案13。在电路衬底11的表面形成有第一绝缘层12A，且在背面形成有第二绝缘层12B。而且，通过蚀刻粘贴于第一绝缘层12A上的导电膜，形成规定形状的导电图案13。
在此，只形成有一层导电图案，但是介由绝缘膜也可以在此上形成二层以上的导电图案。
参照图4(B)，其次，将电路元件与导电图案13电连接。在此，半导体元件15A及片状元件15B与导电图案13连接。另外，还形成有将导电图案13和电路衬底11连接的连接部18。另外，在电路衬底11的背面介由粘结剂19固定金属衬底16。金属衬底16的端部和电路衬底11的端部通过上述的距离L1分开。由此，可确保电路衬底11端部和金属衬底16的耐压。
参照图4(C)，其次，形成密封树脂，使其密封形成于电路衬底11表面的电气电路。在此，通过使用了上模型22A及下模型22B的传递膜模制形成密封树脂。本工序的树脂密封在使金属衬底16的背面接触下模型22B的表面的状态下进行。因此，在电路衬底11的下方，仅在对应周边部的区域A1充填密封树脂。由于该区域A1的宽度为2mm～3mm程度，故密封树脂容易填充。因此，可抑制部分地不进行树脂密封而产生空腔。
参照图4(D)说明进行树脂密封的其它方法。在此，在电路衬底11的背面不设置金属衬底16。而且，使电路衬底11的背面接触设于下模型22B上的凸部24，进行树脂密封。凸部24与除周边部之外的区域的电路衬底11背面接触。因此，电路衬底11背面的周边部由密封树脂覆盖。而且，与凸部24接触的部分的电路衬底11背面从密封树脂14露出到外部。
其次，参照图5说明其它混合集成电路装置的制造方法。在此，利用金属膜20保护电路衬底11的背面。
参照图5(A)，首先，在电路衬底11的表面形成导电图案13。进而在电路衬底11的背面形成金属膜20。导电图案13及金属膜20可通过蚀刻粘贴于电路衬底11两面的导电箔而形成。在导电图案13和金属膜20的厚度相同的情况(例如100μm程度)下，可通过蚀刻同时形成两者。在金属膜20比导电图案13厚的情况下，分别蚀刻两者。
通过在电路衬底11的背面形成金属膜20，可保护第二绝缘膜12B。如果在制造工序的途中第二绝缘层12B部分地损伤时，则该部分的耐压性降低，有可能产生短路。在本实施例中，通过由金属膜20包覆背面的第二绝缘膜12B，抑制第二绝缘层12B损伤。电路衬底11的周边部没有被金属膜20覆盖。但是，通过利用金属膜20形成的台阶，电路衬底11的周边部以浮起的状态在制造工序中进行搬运。因此，未利用金属膜20覆盖的区域的第二绝缘膜12B也抑制损伤的产生。
参照图5(B)，其次，将电路元件与导电图案13电连接。关于该工序的详细说明与图4(B)的相同。
参照图5(C)，其次，进行树脂密封。在此，介由粘接剂19将金属衬底16固定在金属膜20上。而且，以将金属衬底16的下面与下模型22B接触的状态，进行树脂密封。通过固定金属衬底16，可将电路衬底11周边部下方的区域A1的厚度确保为0.3mm程度以上。因此，可使密封树脂充分地到达在区域A1上。
参照图5(D)，在此，使金属膜20的背面接触设于下模型22B上的凸部24。而且，电路衬底11背面的周边部没有与凸部24接触。通过以该状态进行树脂密封，从而电路衬底11背面的周边部由密封树脂14包覆。而且，金属膜20从包覆树脂露出到外部。
参照图6说明其它混合集成电路装置的制造方法。在此，形成于背面的金属膜20比表面的导电图案13厚。
参照图6(A)，首先，准备表面及背面粘贴有导电箔的电路衬底11。在电路衬底11的表面，介由第一绝缘层12A在整个面上形成第一导电箔26A。第一导电箔26A的厚度与予定形成的导电图案13相同，例如为100μm程度。在电路衬底11的背面，介由第二绝缘层12B在整个面上粘贴第二导电箔26B。第二导电箔26B的厚度例如为300μm程度。
参照图6(B)，其次，蚀刻第一导电箔26A，形成导电图案13。具体地说，在由抗蚀剂27选择性地包覆第一导电箔26的表面后，通过蚀刻形成导电图案13。在该工序中，背面的第二导电箔26B的整个面由抗蚀剂27覆盖，没有进行蚀刻。在此，由于第一导电箔26A和第二导电箔26B的厚度不同，因此，分别进行蚀刻。如果同时进行两者的蚀刻，则产生薄的第一导电箔26A被过渡蚀刻的问题。
参照图6(C)，其次，蚀刻形成于电路衬底11背面的第二导电箔26B，形成金属膜20。在此，除去位于电路衬底11周边部的第二导电箔26B。而且，形成从电路衬底11终端部以距离L1(2mm～3mm程度)离开的金属膜20。由前工序形成的导电图案13以由抗蚀剂27覆盖其整个面的状态，进行本工序的蚀刻。
通过上述的工序形成导电图案13及金属膜20后，如图6(D)所示，进行半导体元件15A及片状元件15B的固定。另外，如图6(E)所示，在使金属膜20的背面与下模型22B接触的状态下进行树脂密封。关于这些工序的详细说明与上述的工序相同。
经过上述模制工序的混合集成电路装置10通过使用炉加热的后硫化工序使密封树脂硬化。而且，完成例如图1所示的混合集成电路装置。另外，在本实施例中，由于密封树脂14包覆了包括背面的衬底，故可抑制密封树脂14的硬化收缩造成的电路衬底11的挠曲。
下面，参照图7及图8说明图3(C)所示的混合集成电路装置的制造方法。
参照图7(A)，首先，在电路衬底11的表面及背面粘贴导电箔26及金属衬底16。在此，导电箔26介由第一绝缘层12A粘贴于电路衬底11的表面。金属衬底16介由第二绝缘层12B粘贴于电路衬底11的背面。作为一例，导电箔26的厚度为70μm程度，电路衬底11的厚度为1.5mm程度，金属衬底16的厚度为0.5mm程度。另外，第一绝缘层12A及第二绝缘层12B的厚度为50μm～60μm程度。
电路衬底11的大小为能够将例如数十个程度单元32配置成矩阵状的大小。在此，单元是指构成一个混合集成电路装置的部位。
电路衬底11及金属衬底16可采用铝、铜、铁等。在此，作为一个实施例，采用将表面及背面进行了钝化处理的铝衬底作为电路衬底11及金属衬底16。
电路衬底11的表面及背面由氧化膜28覆盖。该氧化膜28是含有Al2O3的钝化膜，厚度为1μm～5μm程度。这样，通过薄地形成氧化膜29，可减小氧化膜产生的热电阻。
金属衬底16的表面及背面由10μm程度厚度的氧化膜29包覆。通过将氧化膜29的厚度设定地较厚，在之后的蚀刻工序中，可保护金属衬底16的背面，使其不被蚀刻剂损伤。另外，可抑制搬运电路衬底11的工序中，损伤金属衬底16的背面。
参照图7(B)，其次，在对应各单元分界的位置形成分离槽30。在此，通过使用截割锯的切割，研削除去金属衬底16及形成于其背面的氧化膜29。在此，分离槽30的深度比金属衬底16的厚度浅。在此，在具有0.5mm程度厚度的金属衬底16上形成深度0.4mm程度的分离槽30。因此，在设有分离槽30的区域，剩余厚度0.1mm程度的金属衬底16。
如上所述，通过剩余金属衬底16的厚度部分而形成分离槽30，可防止位于金属衬底上面的第二绝缘层12B损伤。具体地说，由于分离槽30通过使用截割锯的切割形成，故在金属衬底16的厚度方向多少会伴随误差，形成分离槽30。因此，在形成与金属衬底16的厚度相同程度的深度的分离槽30时，截割锯有可能损伤第二绝缘膜12B。如果第二绝缘膜12B被损伤，电路衬底11背面的耐压性劣化。因此，在本实施例中，通过将分离槽30的深度浅地设定为不分断金属衬底16的程度，从而保护第二绝缘膜12B不被截割锯损伤。
分离槽30的宽度L2设定为图1(B)等所示的距离L1的两倍程度以上，具体地说，设为4mm～6mm程度以上。由此，在各单元32中，可确保电路衬底11和金属衬底16的绝缘。
参照图7(C)，其次，通过进行蚀刻，对导电箔26进行构图，形成导电图案13。进一步，除去形成有分离槽30的区域的金属衬底16的剩余部分的厚度部分。
导电图案13通过介由形成于导电箔26上部的抗蚀剂进行蚀刻而形成。另外，本工序的蚀刻是将电路衬底11整体浸渍于蚀刻剂中进行的。
在本工序中，分别进行导电箔26和金属衬底16的蚀刻。其理由是，用于由铜构成的导电箔26的蚀刻的酸性蚀刻剂与作为金属衬底16的材料的铝接触时，产生氢气，造成危险。具体地说，在蚀刻导电箔26，形成导电图案13时，露出铝的分离槽30由抗蚀剂包覆。另外，在除去形成有分离槽30的区域的金属衬底16的剩余部分的厚度部分时，导电图案13通过抗蚀剂保护。在此，也可以同时进行两者的蚀刻，在该情况下，可减少工序数。
参照图7(D)，其次，将各单元32的电路衬底11分离。电路衬底的分离通过冲压截割、切割、折曲等进行。在此，通过切割或折曲分离电路衬底11时，也可以在各单元32分界的电路衬底11上从表面及背面形成分离槽。由此，可容易地分离各电路衬底。
参照图8(A)，其次，在导电图案13上电连接电路元件。在此，将半导体元件15A及片状元件15B固定在导电图案上。另外，半导体元件15A介由金属细线17与导电图案13电连接。另外，该工序也可以在分离各单元32之前进行。
参照图8(B)，其次，形成密封树脂，使其包覆电路衬底11。首先，使位于电路衬底11下面的金属衬底16的背面与下模型22B接触。而且，通过使上模型22A与下模型22B接触，将电路衬底11收纳于空腔23的内部。金属衬底16被粘贴于除周边部之外的区域的电路衬底11背面。因此，电路衬底11的周边部根据金属衬底16的厚度从下模型22B分开。由此，注入空腔23内的密封树脂到达电路衬底下方的区域A1上。
通过上述的工序制造图3(A)所示的混合集成电路装置。

Claims (15)

1、一种电路装置，其特征在于，具有，电路衬底；电气电路，其由形成于所述电路衬底表面的导电图案及电路元件构成；密封树脂，其密封所述电气电路，所述密封树脂在使所述电路衬底的背面部分地露出的状态下包覆所述电路衬底的表面、侧面及背面的周边部。
2、一种电路装置，其特征在于，具有，电路衬底，其在表面设有第一绝缘层，在背面设有第二绝缘层；电气电路，其由形成于所述第一绝缘层表面的导电图案及电路元件构成；密封树脂，其密封所述电气电路，所述密封树脂在使所述第二绝缘层部分地露出的状态下包覆所述电路衬底的表面、侧面及背面的周边部。
3、如权利要求1或2所述的电路装置，其特征在于，所述电路衬底和所述电气电路被电连接。
4、如权利要求2所述的电路装置，其特征在于，所述电路衬底介由所述导电图案与接地电位连接。
5、如权利要求1或2所述的电路装置，其特征在于，在从所述密封树脂露出的所述电路衬底的背面固定金属衬底。
6、如权利要求5所述的电路装置，其特征在于，在所述金属衬底背面形成氧化膜。
7、如权利要求5所述的电路装置，其特征在于，形成由所述金属衬底的露出面及所述密封树脂构成的平坦面。
8、如权利要求1或2所述的电路装置，其特征在于，所述电路衬底的背面至少距外周端部2mm以内的周边部由所述密封树脂包覆。
9、如权利要求1所述的电路装置，其特征在于，在所述电路衬底的背面固定有散热装置。
10、一种电路装置的制造方法，其特征在于，具有，在电路衬底的表面构成由导电图案及电路元件构成的电气电路的工序；使用模制模型形成密封树脂，使其至少包覆所述电路衬底表面的工序；在形成所述密封树脂的工序中，将从所述模制模型下面离开的所述电路衬底的周边部利用所述密封树脂包覆。
11、如权利要求10所述的电路装置的制造方法，其特征在于，在所述电路衬底的背面的除周边部以外的区域粘贴金属衬底，通过使所述金属衬底的背面接触所述模制模型的下面，使所述电路衬底的周边部从所述模制模型离开。
12、如权利要求10所述的电路装置的制造方法，其特征在于，通过在设于所述模制模型上的凸部载置所述电路衬底，使所述电路衬底的周边部从所述模制模型离开。
13、一种电路装置的制造方法，其特征在于，具有：介由绝缘层在电路衬底的表面粘贴导电箔，且介由绝缘层在所述电路衬底的背面粘贴金属衬底的工序；在对应予定形成的单元的分界的区域的所述金属衬底上设置分离槽的工序；通过进行蚀刻，对所述导电箔进行构图，形成导电图案，除去所述分离槽的剩余的厚度部分，使位于所述单元的周边部的所述电路衬底的背面从所述金属衬底露出的工序；通过在所述单元的分界分割所述电路衬底，将构成各所述单元的电路衬底分离的工序；将电路元件与所述导电图案电连接的工序；使所述金属衬底的背面接触模制模型的下面，通过进行树脂密封，形成密封树脂，使其覆盖所述电路衬底的背面周边部的工序。
14、如权利要求13所述的电路装置的制造方法，其特征在于，所述金属衬底是由对表面及背面进行了钝化处理的铝构成的衬底。
15、如权利要求13所述的电路装置的制造方法，其特征在于，所述分离槽通过切割形成。
CN200510126887XA 2004-11-26 2005-11-25 电路装置及其制造方法 Expired - Fee Related CN1783487B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP342657/04 2004-11-26
JP2004342657A JP4549171B2 (ja) 2004-08-31 2004-11-26 混成集積回路装置

Publications (2)

Publication Number Publication Date
CN1783487A true CN1783487A (zh) 2006-06-07
CN1783487B CN1783487B (zh) 2012-06-13

Family

ID=36773424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510126887XA Expired - Fee Related CN1783487B (zh) 2004-11-26 2005-11-25 电路装置及其制造方法

Country Status (3)

Country Link
US (1) US7529093B2 (zh)
KR (1) KR100765604B1 (zh)
CN (1) CN1783487B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468250A (zh) * 2010-11-05 2012-05-23 三星电机株式会社 一种热辐射基板及其制作方法
CN104112732A (zh) * 2013-08-19 2014-10-22 广东美的集团芜湖制冷设备有限公司 集成电路模块及其制造方法
CN106165089A (zh) * 2014-03-28 2016-11-23 三菱电机株式会社 半导体模块以及搭载有半导体模块的驱动装置
CN111916404A (zh) * 2019-05-08 2020-11-10 三菱电机株式会社 功率用半导体装置及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765604B1 (ko) 2004-11-26 2007-10-09 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
JP4545022B2 (ja) * 2005-03-10 2010-09-15 三洋電機株式会社 回路装置およびその製造方法
KR101493866B1 (ko) * 2008-02-28 2015-02-16 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
EP2259308B1 (en) * 2008-03-17 2022-06-15 Mitsubishi Materials Corporation Substrate for power module with heat sink and method for producing the same, power module with heat sink, and substrate for power module
TWI377653B (en) * 2009-02-16 2012-11-21 Unimicron Technology Corp Package substrate strucutre with cavity and method for making the same
KR101148226B1 (ko) * 2010-05-24 2012-05-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9287201B2 (en) 2010-12-16 2016-03-15 Mitsubishi Electric Corporation Semiconductor device
CN102956787A (zh) * 2011-08-16 2013-03-06 欧司朗股份有限公司 电子模块、发光装置及该电子模块的制造方法
US8933468B2 (en) 2012-03-16 2015-01-13 Princeton University Office of Technology and Trademark Licensing Electronic device with reduced non-device edge area
US10622274B2 (en) * 2017-10-06 2020-04-14 Industrial Technology Research Institute Chip package
DE102018101264A1 (de) * 2018-01-22 2019-07-25 HELLA GmbH & Co. KGaA Leiterplatten- Kühlkörper- Aufbau und Verfahren hierzu

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6315430A (ja) 1986-07-07 1988-01-22 Fuji Electric Co Ltd 半導体装置の製造方法
JPH06103722B2 (ja) * 1990-09-14 1994-12-14 松下電工株式会社 半導体パッケージ
JP2951102B2 (ja) 1991-05-23 1999-09-20 三洋電機株式会社 混成集積回路
JP2936855B2 (ja) * 1991-12-26 1999-08-23 富士電機株式会社 電力用半導体装置
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
EP0690499A3 (en) * 1994-06-30 1997-05-28 Digital Equipment Corp Molded plastic packaging for semiconductor chip without support
JPH10303353A (ja) 1997-04-22 1998-11-13 Hitachi Cable Ltd 放熱板付き複合リードフレームの製造方法
CN1146988C (zh) * 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法
US6258630B1 (en) * 1999-02-04 2001-07-10 Nec Corporation Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
KR100401142B1 (ko) * 1999-12-30 2003-10-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP4331910B2 (ja) * 2000-03-09 2009-09-16 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法及びリードフレームを用いた半導体装置の製造方法
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001308241A (ja) 2001-04-02 2001-11-02 Sanken Electric Co Ltd 樹脂封止形リードフレーム組立体
JP3846699B2 (ja) 2001-10-10 2006-11-15 富士電機ホールディングス株式会社 半導体パワーモジュールおよびその製造方法
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
JP4549171B2 (ja) 2004-08-31 2010-09-22 三洋電機株式会社 混成集積回路装置
KR100765604B1 (ko) 2004-11-26 2007-10-09 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468250A (zh) * 2010-11-05 2012-05-23 三星电机株式会社 一种热辐射基板及其制作方法
CN104112732A (zh) * 2013-08-19 2014-10-22 广东美的集团芜湖制冷设备有限公司 集成电路模块及其制造方法
CN106165089A (zh) * 2014-03-28 2016-11-23 三菱电机株式会社 半导体模块以及搭载有半导体模块的驱动装置
CN111916404A (zh) * 2019-05-08 2020-11-10 三菱电机株式会社 功率用半导体装置及其制造方法

Also Published As

Publication number Publication date
KR100765604B1 (ko) 2007-10-09
US7529093B2 (en) 2009-05-05
US20070240899A1 (en) 2007-10-18
CN1783487B (zh) 2012-06-13
KR20060059177A (ko) 2006-06-01

Similar Documents

Publication Publication Date Title
CN1783487A (zh) 电路装置及其制造方法
CN1187806C (zh) 电路装置的制造方法
TWI594381B (zh) 功率轉換電路的封裝模組及其製造方法
CN1705108A (zh) 电路装置及其制造方法
US11631645B2 (en) Circuit module and manufacturing method therefor
US20140159212A1 (en) Stacked type power device module
CN1241259C (zh) 电路装置的制造方法
CN1497717A (zh) 电路装置及其制造方法
CN1309283C (zh) 电路装置的制造方法
CN1705105A (zh) 电路装置及其制造方法
CN1705104A (zh) 电路装置及其制造方法
CN1755919A (zh) 电路装置及其制造方法
CN1832659A (zh) 电路装置及其制造方法
JP2004172176A (ja) 回路モジュール
CN1625926A (zh) 用于将元件置入于基座中的方法
CN1674758A (zh) 电路装置及其制造方法
JP2009016715A (ja) シールド及び放熱性を有する高周波モジュール及びその製造方法
CN1855477A (zh) 电路装置
CN1705107A (zh) 电路装置
CN1728353A (zh) 电路装置的制造方法
CN1758431A (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
EP2804209A1 (en) Moulded electronics module
CN1926928A (zh) 电路装置及其制造方法
JP3842229B2 (ja) 回路モジュール
CN1674265A (zh) 树脂密封型半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20201125