CN111916404A - 功率用半导体装置及其制造方法 - Google Patents

功率用半导体装置及其制造方法 Download PDF

Info

Publication number
CN111916404A
CN111916404A CN202010363119.0A CN202010363119A CN111916404A CN 111916404 A CN111916404 A CN 111916404A CN 202010363119 A CN202010363119 A CN 202010363119A CN 111916404 A CN111916404 A CN 111916404A
Authority
CN
China
Prior art keywords
substrate
frame
semiconductor device
power semiconductor
insulating sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010363119.0A
Other languages
English (en)
Inventor
中川信也
白石卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111916404A publication Critical patent/CN111916404A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

功率用半导体装置(100)具有框架(1)、半导体元件(4)、基板(7)、封装树脂(13)。半导体元件(4)配置于框架(1)之上。基板(7)配置于框架(1)的与配置半导体元件(4)的一侧相反侧。封装树脂(13)对半导体元件(4)及基板(7)进行封装。基板(7)包含金属片(7A)、金属片(7A)的一个主表面侧的第1绝缘片(7B)、金属片(7A)的另一个主表面侧的第2绝缘片(7C)。金属片(7A)在常温下具有挠性。

Description

功率用半导体装置及其制造方法
技术领域
本发明涉及功率用半导体装置及其制造方法。
背景技术
市场上售卖着作为功率用半导体装置的传递模塑构造的封装件。对于该功率用半导体装置，要求将开关元件所发出的热量和在构成其电路的框架传导的热量有效地散热、将开关元件及框架与其周围电绝缘。主要将具有绝缘性的树脂材料片即所谓的绝缘片用于上述散热。但是，如果框架与绝缘片之间的粘合性差，则会妨碍绝缘片和框架之间的散热。另外，如果框架与绝缘片之间的粘合性差，则两者之间的绝缘性也会降低。
在日本特开2008-47843号公报中公开了在配线层和导电图案之间夹着绝缘层的电路装置。另外，在日本特开2006-100759号公报中公开了在导电图案和金属制的电路基板之间夹着绝缘层的电路装置。在这些公开技术中，通过绝缘层来确保导电图案和与其相邻的导电性部件之间的电绝缘。
在日本特开2008-47843号公报及日本特开2006-100759号公报中，在通过增大电路装置所包含的金属层及绝缘层的厚度而使两者的表面的平坦性提高的基础上将两者接合。因此，金属层及绝缘层的材料成本高涨，并且金属层及绝缘层的加工变得复杂。但是，如果在这些公报的技术中将上述金属层及绝缘层薄化，则金属层及绝缘层各自的弯曲的方向有可能变得不一致。如果这样的话，在金属层和绝缘层之间产生局部的剥离，不能够确保金属层和绝缘层之间的充分的密合性。即，存在金属层和绝缘层之间的散热性及绝缘性降低的风险。
发明内容
本发明就是鉴于上述课题而提出的。其目的在于，提供如下功率用半导体装置及其制造方法，即，通过对基板进行控制以使得与基板接合的框架的弯曲方向和基板的弯曲方向一致，能够确保基板和框架之间的充分的密合性。
本公开涉及的功率用半导体装置具有框架、半导体元件、基板、封装树脂。半导体元件配置于框架之上。基板配置于框架的与配置半导体元件的一侧相反侧。封装树脂对半导体元件及基板进行封装。基板包含金属片、金属片的一个主表面侧的第1绝缘片、金属片的与一个主表面侧相反侧即另一个主表面侧的第2绝缘片。金属片在常温下具有挠性。
在本公开涉及的功率用半导体装置的制造方法中，通过将半导体元件搭载于框架之上而得到框架部件。准备基板，该基板包含有在常温下具有挠性的金属片、金属片的一个主表面侧的第1绝缘片、金属片的与一个主表面侧相反侧即另一个主表面侧的第2绝缘片。将基板与框架部件组合。在将基板与框架部件组合后的状态下，通过封装树脂将基板和框架部件固化粘接。在准备基板的工序中，基于与金属片之间的线膨胀系数的差异对第1绝缘片及第2绝缘片的厚度进行调整，以使得基板成为与框架部件的变形相适应的形状。
根据与附图相关联地理解的关于本发明的以下的详细说明，可清楚了解本发明的上述及其它的目的、特征、方案以及优点。
附图说明
图1是表示实施方式1的功率用半导体装置的结构的概略俯视图。
图2是沿图1中的II-II线的部分的概略剖视图。
图3是表示框架以向上方凸出的方式弯曲的情况下的基板应该弯曲的方向的概略剖视图，该框架是以与基板成为一体的方式封装的。
图4是表示框架以向下方凸出的方式弯曲的情况下的基板应该弯曲的方向的概略剖视图，该框架是以与基板成为一体的方式封装的。
图5是表示实施方式1的功率用半导体装置的制造方法的第1工序的概略俯视图。
图6是表示实施方式1的功率用半导体装置的制造方法的第2工序的概略图。
图7是表示实施方式1的功率用半导体装置的制造方法的第3工序的概略剖视图。
图8是表示实施方式1的功率用半导体装置的制造方法的第4工序的概略剖视图。
图9是表示实施方式1的功率用半导体装置的制造方法的第5工序的概略剖视图。
图10是表示实施方式1的功率用半导体装置的制造方法的第6工序的概略剖视图。
图11是表示实施方式1的功率用半导体装置的制造方法的第7工序的概略剖视图。
图12是表示实施方式1的功率用半导体装置的制造方法的第8工序的概略剖视图。
图13是表示实施方式1的功率用半导体装置的制造方法的第9工序的概略剖视图。
图14是表示实施方式2的功率用半导体装置所包含的基板的结构的概略剖视图。
图15是表示实施方式2的功率用半导体装置的结构的概略剖视图。
图16是表示实施方式3的功率用半导体装置的结构的概略俯视图。
图17是表示实施方式3的功率用半导体装置的结构的概略剖视图。
图18是表示实施方式4的功率用半导体装置的结构的概略俯视图。
图19是表示实施方式5的功率用半导体装置的结构的概略俯视图。
图20是表示实施方式6的功率用半导体装置的结构的概略俯视图。
图21是从Y方向正侧观察图20中的由虚线包围的区域XXI时的概略侧视图。
具体实施方式
以下，基于附图对本实施方式进行说明。此外，为了方便说明而引入了X方向、Y方向、Z方向。
实施方式1.
<首先>
首先，使用图1及图2，对本实施方式的功率用半导体装置的特征性结构进行说明。图1是表示实施方式1的功率用半导体装置的结构的概略俯视图。图2是沿图1中的II-II线的部分的概略剖视图。参照图1及图2，本实施方式的功率用半导体装置100主要具有框架1、半导体元件4、基板7、导线10、封装树脂13。半导体元件4配置于框架1之上。基板7配置于框架1的与配置半导体元件4的一侧即Z方向的上侧相反侧、即Z方向的下侧。封装树脂13对半导体元件4及基板7进行封装。基板7包含金属片7A、第1绝缘片7B、第2绝缘片7C。构成基板7的金属片7A在常温下具有挠性。因此，金属片7A容易以向图的Z方向上侧或下侧凸出的方式弯曲。下面，对具有这样的结构及性质的功率用半导体装置100详细地进行说明。
<功率用半导体装置的结构＞
功率用半导体装置100例如是具有传递模塑构造的封装件。框架1包含从单一的框架用部件分割出的3个框架1A、框架1B及框架1C。框架1A配置于3个框架中的最Y方向负侧。框架1B配置于3个框架中的最Y方向正侧。框架1C以与框架1A连接的方式安装于框架1A的Z方向下侧。换言之，框架1C以从框架1A分支的方式与框架1A连接。框架1C的整体配置于封装树脂13的内部，以框架1C的表面整体隐藏于封装树脂13的内部的方式封装。相对于此，框架1A及框架1B包含以收容于封装树脂13的内部的方式封装的区域、露出至封装树脂13的外部的区域。但是，也可以将框架1A、1B的整体收容于封装树脂13的内部。
在框架1B的特别是收容于封装树脂13的内部的区域，在其Z方向上侧的表面之上接合有半导体元件4。具体而言，作为半导体元件4，包含开关元件4A、集成电路元件4B。开关元件4A和集成电路元件4B这两者配置于框架1B的表面之上。MOSFET(Metal OxideSemiconductor Field Effect Transistor)等收容于框架1B的表面之上的开关元件4A。集成电路元件4B具有对开关元件4A进行驱动的功能。通过导线10将框架1B的表面之上的开关元件4A和集成电路元件4B电连接。也可以通过导线10将框架1B之上的开关元件4A或集成电路元件4B与框架1B的表面电连接。
在框架1C的Z方向上侧的表面之上，作为半导体元件4，接合有开关元件4A。通过导线10将框架1C的表面之上的开关元件4A彼此电连接。并且，通过导线10将框架1B之上的集成电路元件4B和框架1C之上的开关元件4A连接。此外，也可以在框架1C的表面之上还接合有集成电路元件4B，通过导线10将该集成电路元件4B与开关元件4A电连接。
在图1及图2中，在框架1A的Z方向的上侧的表面之上没有接合半导体元件4。这样，也可以将半导体元件4仅接合于与后述的外部端子2一体化后的2种框架1A、1B中的一者。但是，也可以在框架1A的Z方向的上侧的表面之上还形成有半导体元件或导电性焊盘。通过导线10将框架1C的开关元件4A和框架1A的表面之上连接。另外，在将半导体元件4等接合于框架1A的特别是收容于封装树脂13的内部的区域之上的情况下，该框架1A的表面之上的半导体元件4、框架1C的表面之上的半导体元件4也可以经由导线10电连接。如上所述，通过导线10将各元件间及各元件与各部件之间电连接而构成功率用半导体装置100内的电路。
外部端子2A从框架1A露出至封装树脂13的外部的区域以朝向封装树脂13的外侧的方式延伸。外部端子2A在框架1A的顶端部与框架1A形成为一体。外部端子2B从框架1B露出至封装树脂13的外部的区域以朝向封装树脂13的外侧的方式延伸。外部端子2B在框架1B的顶端部与框架1B形成为一体。外部端子2A、2B例如也可以沿Y方向笔直延伸。但是，如图2所示，外部端子2A、2B即外部端子2也可以朝向Z方向正侧延伸。这是因为框架1A、1B具有从朝向Y方向延伸的部分弯曲而朝向Z方向正侧延伸的区域。如上所述，就框架1A、1B而言，在封装树脂13的外部，作为能够与功率用半导体装置100的外部连接的外部端子2的外部端子2A、2B与框架1A、1B连接为一体。
优选框架1及外部端子2由铜、铜合金、铝等热传导性及导电性这两者优异的金属材料形成。由此，框架1构成功率用半导体装置100内的电路，外部端子2将该电路与功率用半导体装置100外部的电路电连接。
基板7与框架1中的配置于最Z方向下侧的框架1C的下侧的面接触。具体而言，通过利用封装树脂13将框架1C和基板7一起封装，基板7与框架1C的下侧的面以成为一体的方式密接。从上侧起，以第1绝缘片7B、金属片7A、第2绝缘片7C的顺序排列，基板7与它们层叠。金属片7A具有将半导体元件4所发出的热量从Z方向的下侧散热至功率用半导体装置100的外侧的功能。第1绝缘片7B及第2绝缘片7C除了具有上述散热的功能之外，还具有将半导体元件4和金属片7A之间等各部件间电绝缘的功能。
在图2中，第2绝缘片7C的下侧的表面从封装树脂13露出，但除此之外的基板7的各部分的表面被封装树脂13的内部覆盖。即使是这样的形态，这里也定义为基板7被封装树脂13封装。基于提高从基板7向功率用半导体装置100的外部的散热性的观点，优选第2绝缘片7C的下侧的表面是露出的。但是，只要是能够确保从基板7向功率用半导体装置100的外部的散热性，也可以是包含第2绝缘片7C的最下表面在内的基板7的整体完全被覆盖在封装树脂13的内部的结构。
优选金属片7A是由从由铜、铁、铝及不锈钢构成的组中选择的任意者构成的。优选金属片7A的厚度即Z方向的尺寸大于或等于0.01mm而小于或等于0.2mm。但是，在上述范围内，更优选为金属片7A的厚度的下限值大于或等于0.03mm，进一步优选为0.05mm。另外，更优选为金属片7A的厚度的上限值小于或等于0.15mm，其中，进一步优选为小于或等于0.10mm。
如上所述，金属片7A在常温下具有挠性。这里，常温是指大于或等于15℃而小于或等于40℃左右的温度范围。另外，这里具有挠性是指在施加了100N的力时位移即变形大于或等于1mm的材质。
优选第1绝缘片7B及第2绝缘片7C均由同一材质形成。例如，优选第1绝缘片7B及第2绝缘片7C由填充了纤维状或颗粒状填充物的环氧树脂等热固性的树脂材料构成。
框架1C通过在与基板7封装为一体之前的工序中施加的热过程，通常在厚度方向稍微弯曲。图3是表示框架以向上方凸出的方式弯曲的情况下的基板应该弯曲的方向的概略剖视图，该框架是以与基板成为一体的方式封装的。在图3中示出图2中的由虚线包围的区域A的框架1C与基板7的弯曲方向的关系的第1例。参照图3，在框架1C朝向Z方向上侧，即以向上方凸出的方式弯曲的情况下，优选通过封装而与框架1C的下侧的面接触的基板7以向上方凸出的方式弯曲。图4是表示框架以向下方凸出的方式弯曲的情况下的基板应该弯曲的方向的概略剖视图，该框架是以与基板成为一体的方式封装的。在图4中示出图2中的由虚线包围的区域A的框架1C与基板7的弯曲方向的关系的第2例。参照图4，在框架1C朝向Z方向下侧，即以向下方凸出的方式弯曲的情况下，优选通过封装而与框架1C的下侧的面接触的基板7以向下方凸出的方式弯曲。
由此，优选框架1的一部分即框架1C在厚度方向弯曲的第1方向和与该框架1C的下侧接触的基板7在厚度方向弯曲的第2方向一致。第1方向及第2方向是指向上方凸出的方向或向下方凸出的方向。
将金属片7A的线膨胀系数设为α1，将第1绝缘片7B及第2绝缘片7C的线膨胀系数设为α2。例如，在α1<α2的情况下，基板7的厚度方向上的第2方向的弯曲是由于金属片7A与第1绝缘片7B及第2绝缘片7C之间的线膨胀系数的差异而产生的。将第1绝缘片7B的厚度设为t1，将第2绝缘片7C的厚度设为t2。如图3所示，在框架1C所弯曲的第1方向为向上方凸出的方向的情况下，优选基板7所弯曲的第2方向也为向上方凸出的方向。为了这样，优选控制为t1<t2。另外，如图4所示，在框架1C所弯曲的第1方向为向下方凸出的方向的情况下，优选基板7所弯曲的第2方向也为向下方凸出的方向。为了这样，优选控制为t1>t2。
如上所述，根据第1绝缘片7B和第2绝缘片7C各自的厚度的值来决定它们的大小关系，由此能够将基板7所弯曲的方向控制为与框架1C所弯曲的方向一致。这是基于如下原因。在基板7的制造工序中，如后面所述在将金属片7A和第1绝缘片7B等重叠的状态下进行加热而一体化。此时，具有热固性的第1绝缘片7B等的树脂材料固化而收缩。由于第1绝缘片7B等的线膨胀系数α2比金属片7A的线膨胀系数α1大，因此第1绝缘片7B等与金属片7A相比，由加热导致的尺寸变化大，收缩量大。因此，在第1绝缘片7B和第2绝缘片7C为同一树脂材料的情况下，如果如图3所示为t1<t2，则厚度大且体积大的第2绝缘片7C与第1绝缘片7B相比，其收缩量大。如果如图4所示为t1>t2，则厚度大且体积大的第1绝缘片7B比第2绝缘片7C的收缩量大。
因此，在图3中第1绝缘片7B与第2绝缘片7C相比Y方向的尺寸大，并且以各部件间的边界部大致保持直角的方式变形。其结果，在图3的例子中基板7以向上方凸出的方式变形。另外，在图4中第2绝缘片7C与第1绝缘片7B相比Y方向的尺寸大，并且以各部件间的边界部大致保持直角的方式变形。其结果，在图4的例子中基板7以向下方凸出的方式变形。
封装树脂13对半导体元件4及基板8、框架1A、1B的至少一部分、框架1C进行封装。另外，封装树脂13也对将各部件间连接的导线10进行封装。封装树脂13具有将各部件间电绝缘的功能。优选封装树脂13为环氧树脂等热固性树脂。
<功率用半导体装置的制造方法>
接着，使用图5～图13，对本实施方式的功率用半导体装置的制造方法进行说明。图5是表示实施方式1的功率用半导体装置的制造方法的第1工序的概略俯视图。参照图5，首先准备框架1d。此外，这里，在针对各部件向参照标号的末尾附加d的情况下，是指该部件为加工中而未完成。即，框架1d表示的是处于切断为构成功率用半导体装置100的框架1及外部端子2之前的状态的框架。因此，框架1d包含应该成为框架1A、1B、1C的各区域的框架1Ad、1Bd、1Cd。另外，在框架1d中，作为应该成为外部端子2的切断前的外部端子2d的外部端子2Ad及外部端子2Bd与框架1d的主体部分形成为一体。
在框架1d的Z方向上侧的表面之上的一个位置搭载作为半导体元件4的开关元件4A及集成电路元件4B，通过通常公知的方法进行接合。另外，例如通过导线10将框架1Bd的表面之上的开关元件4A和集成电路元件4B电连接。通过导线10将框架1Bd之上的集成电路元件4B和框架1Cd之上的开关元件4A连接。通过导线10将框架1Cd的表面之上的开关元件4A彼此连接。通过导线10将框架1Cd之上的开关元件4A和框架1Ad的表面之上连接。如上所述，通过搭载各部件，从而得到包含框架1d的框架部件50。此外，由于以上的框架部件50的工序时的加热，如上所述框架1Cd的表面等弯曲。
图6是表示实施方式1的功率用半导体装置的制造方法的第2工序的概略图。参照图6，卷绕于滚轮16的片状的应该成为金属片7A的金属片7Ad被滚轮17引出。这里，引出的金属片7Ad在常温下具有挠性。在被引出的金属片7Ad的表面之上，对应该成为第1绝缘片7B的例如糊状的树脂材料进行涂敷。在金属片7Ad之上通过刮板19将该树脂材料加工为目标厚度。由此，该树脂材料被形成为金属片7Ad之上的第1绝缘片7Bd。
图7是表示实施方式1的功率用半导体装置的制造方法的第3工序的概略剖视图。参照图7，准备2个由图6的工序完成的在金属片7Ad之上形成有第1绝缘片7Bd的部件。此时，对涂敷的树脂材料的量进行调整。由此，以使得2个中的一个第1绝缘片7Bd比另一个第1绝缘片7Bd厚的方式对各个第1绝缘片7Bd的厚度进行调整。此外，将2个在金属片7Ad之上形成有第1绝缘片7Bd的部件都切断为主表面成为最终形成的基板7的主表面的大小。
就2个第1绝缘片7Bd各自的厚度而言，如图3及图4所示，基于各个第1绝缘片7Bd的与金属片7Ad之间的线膨胀系数的差异，调整为成为与在图6的工序中准备好的框架部件50中的同之后得到的基板接触的面通过变形而弯曲的形状一致的形状。例如，想到如下情况，即，框架部件50中的与基板7接触的面为如图3所示向上方凸出地弯曲的形状，与金属片的线膨胀系数α1相比绝缘片的线膨胀系数α2大。在该情况下，将最终成为基板的第1绝缘片7B的第1绝缘片7Bd调整为比最终成为基板的第2绝缘片7C的第1绝缘片7Bd薄。相同地，例如框架部件50中的与基板接触的面为如图4所示向下方凸出地弯曲的形状，如果α1<α2，则将最终成为基板的第1绝缘片7B的第1绝缘片7Bd调整为比最终成为基板的第2绝缘片7C的第1绝缘片7Bd厚。
图8是表示实施方式1的功率用半导体装置的制造方法的第4工序的概略剖视图。参照图8，将图7中准备好的2个部件重叠。此时，以使2个中的另一个即下侧的第1绝缘片7Bd接触于2个中的一个即上侧的金属片7Ad的下侧的另一个主表面之上的方式重叠。由此，之后如图8所示，将重叠后的2个部件中的下侧的第1绝缘片7Bd命名为第2绝缘片7Cd，将第2绝缘片7Cd的下侧的金属片7Ad命名为金属片7Dd。
图9是表示实施方式1的功率用半导体装置的制造方法的第5工序的概略剖视图。参照图9，在如图8所示层叠后的状态下进行加热。由此，形成从上侧起以第1绝缘片7Bd、金属片7Ad、第2绝缘片7Cd、金属片7Dd的顺序层叠而成为一体的部件。之后，将最下层的金属片7Dd剥离。由此，形成从上侧起以第1绝缘片7B、金属片7A、第2绝缘片7C的顺序层叠而使它们成为一体的基板7。但是，在该阶段构成基板7的各部件也可以是没有通过加热而完全固化的状态。此外，如上所述通过加热而形成的基板7由于金属片7A与第1绝缘片7B及第2绝缘片7C之间的线膨胀系数的差异，在厚度方向弯曲。
上述图5所示的框架部件50的形成、图6～图9所示的基板7的形成的顺序是任意的。即，可以在框架部件50之前形成基板7，也可以在基板7之前形成框架部件50。
图10是表示实施方式1的功率用半导体装置的制造方法的第6工序的概略剖视图。参照图10，准备模具22。模具22具有下模具22A、上模具22B。下模具22A为容器状。在下模具22A的呈容器状的部分内，对在图9的工序中形成的基板7进行载置。
图11是表示实施方式1的功率用半导体装置的制造方法的第7工序的概略剖视图。参照图11，向在下模具22A的容器状的部分内载置的基板7之上配置在图5的工序中形成的框架部件50。此外，如图11所示，也可以配置为框架1d及外部端子2d的一部分伸出到下模具22A的容器状的部分的外侧。另外，此时，优选将模具22预先加热。
图12是表示实施方式1的功率用半导体装置的制造方法的第8工序的概略剖视图。参照图12，将构成模具22的上模具22B如图11所示载置于配置有基板7及框架部件50的下模具22A之上。该上模具22B是作为下模具22A的盖子而设置的。因此，上模具22B以与下模具22A啮合的方式被安装于下模具22A的正上方，由此上模具22B作为下模具22A的盖子，以将下模具22A的容器状的部分封闭起来的方式对位。此外，如图12所示，也可以配置为在将上模具22B作为盖子进行了封闭的状态下，框架1d及外部端子2d的一部分伸出到下模具22A的容器状的部分的外侧。通过以上图10～图12的各工序，将基板7与框架部件50组合。
图13是表示实施方式1的功率用半导体装置的制造方法的第9工序的概略剖视图。参照图13，通过如图12所示将模具22封闭起来，从而下模具22A和上模具22B形成1个大的空间区域22C，保持在该空间区域22C内以组合起来的方式配置有基板7及框架部件50的状态。在模具22中设置有从其外部通向上述空间区域22C内的例如管状的平板(tablet)插入部件22D。在该平板插入部件22D内插入应该成为封装树脂13的例如环氧树脂的固形的平板即封装树脂平板13d。平板插入部件22D例如如图13所示，具有沿Z方向延伸的部分、从该部分弯曲而沿Y方向延伸且从该部分到达空间区域22C的部分。但是，平板插入部件22D的构造并不限于此。
插入至平板插入部件22D内的封装树脂平板13d以在平板插入部件22D内朝向空间区域22C转移的方式如图中箭头所示被逐渐压入。由此，对封装树脂平板13d进行加压，一边增加流动性一边逐渐导入至空间区域22C内。由此，将具有流动性的树脂材料填充至空间区域22C内。由于模具22被加热，因此通过该热量使上述空间区域22C内的树脂材料固化而成为封装树脂13。通过该封装树脂13，基板7与框架部件50以彼此接触的方式固化粘接。这样，在基板7与框架部件50以成为一体的方式接触的状态下固化。更具体而言，形成具有构成基板7的第1绝缘片7B、框架1C的下侧的面以成为一体的方式接触的形态的功率用半导体装置100。
<作用效果>
接着，在对本实施方式的对比例的课题进行了说明的基础上，对本实施方式的结构及由此得到的作用效果进行说明。
作为对比例，想到如下情况，即，例如，图3中的组装前的框架1C的与基板7接触的面向上方凸出地弯曲，与此相对，基板7的主表面向下方凸出地弯曲等两者的弯曲方向不一致。在该对比例的情况下，例如在图11～图13的工序中，框架1C的下侧的面没有与基板7的第1绝缘片7B的表面之上接触，两者的密合性降低。其结果，半导体元件4和基板7之间的散热性及绝缘性有可能降低。如果基板7等厚，则能够通过使其表面的平坦性提高来提高密合性。但是，在该情况下材料费高涨。因此，希望即使基板7等薄也确保与框架1C的高密合性。
因此，本公开所涉及的功率用半导体装置100具有框架1、半导体元件4、基板7、封装树脂13。半导体元件4配置于框架1之上。基板7配置于框架1的与配置半导体元件4的一侧相反侧。封装树脂13对半导体元件4及基板7进行封装。基板7包含金属片7A、金属片7A的一个主表面侧的第1绝缘片7B、金属片7A的与一个主表面侧相反侧即另一个主表面侧的第2绝缘片7C。金属片7A在常温下具有挠性。
例如，如果第1绝缘片7B及第2绝缘片7C是通过加热而固化、收缩的热固性树脂，则通过工序中的加热，第1绝缘片7B及第2绝缘片7C固化及收缩。另外，在基板7处，金属片7A与第1绝缘片7B、第2绝缘片7C的材质不同，线膨胀系数不同。因此，由与构成基板7的部件间的线膨胀系数的差异对应的该部件间的尺寸变化引起弯曲。因此，通过对构成基板7的各部件间的线膨胀系数的差异进行控制，能够调整为使基板7的弯曲方向与例如应该与其密接的框架1C的弯曲方向一致。并且，由于金属片7A具有挠性，因此如果第1绝缘片7B及第2绝缘片7C收缩、弯曲，则夹在它们之间的金属片7A能够容易地同样地弯曲。由此，例如在图11～图13的工序中，框架1C的下侧的面容易与基板7的第1绝缘片7B的表面之上接触，两者的密合性提高。因此，即使框架1C及基板7的厚度薄，基板7也与框架1C的下表面良好地密接，得到散热性及绝缘性高的功率用半导体装置100。
就上述功率用半导体装置100而言，框架1的至少一部分即框架1C配置为，在框架1C的与配置半导体元件4的上侧相反侧即下侧，与基板7接触。以如下方式决定第1绝缘片7B和第2绝缘片7C的每一者的厚度，即，使得框架1C在厚度方向弯曲的第1方向与由于金属片7A与第1绝缘片7B及第2绝缘片7C之间的线膨胀系数的差异而使基板7在厚度方向弯曲的第2方向一致。
通过对第1绝缘片7B及第2绝缘片7C的每一者的厚度进行控制即适当变更，从而对每一者的体积进行控制。通过对体积进行控制，即使第1绝缘片7B和第2绝缘片7C的材质相同也能够控制为使这些树脂材料的由加热带来的例如收缩量具有差异。利用这一点、由基于上述金属片和绝缘片的材质的区别而出现的线膨胀系数的差异导致的金属片和绝缘片之间的例如收缩量的差异，能够使基板7的整体的弯曲方向即第2方向与例如与其密接的框架1C的原本的弯曲方向即第1方向一致。即，第1绝缘片7B和第2绝缘片7C的每一者在基板7整体中施加于金属片7A的力的平衡得到调整。由此，能够将基板7整体的弯曲方向任意地调整为向上方凸出或向下方凸出的某一者。另外，通过对第1绝缘片7B和第2绝缘片7C的每一者的厚度即体积进行控制，能够将该基板7的弯曲曲率控制为任意的曲率。这样，如上所述，能够提高基板7和框架1C的密合性、以及与其相伴的散热性及绝缘性。
就上述功率用半导体装置100而言，金属片7A的厚度大于或等于0.01而小于或等于0.2mm。金属片7A是由从由铜、铁、铝及不锈钢构成的组中选择的任意者构成的。这样，能够得到具有金属片7A的基板7，该金属片7A具有良好的挠性，容易追随于绝缘片的变形及弯曲。
就本公开所涉及的功率用半导体装置100的制造方法而言，通过将半导体元件4搭载于框架1C之上而得到框架部件50。准备基板7，该基板包含有在常温下具有挠性的金属片7A、金属片7A的一个主表面侧即上侧的第1绝缘片7B、金属片7A的与一个主表面侧相反侧的另一个主表面侧即下侧的第2绝缘片7C。将基板7与框架部件50组合。在将基板7与框架部件50组合后的状态下，通过封装树脂13将基板7和框架部件50固化粘接。在准备基板7的工序中，基于与金属片7A之间的线膨胀系数的差异对第1绝缘片7B及第2绝缘片7C的厚度进行调整，以使得基板7成为与框架部件50的变形相适应的形状。
根据该功率用半导体装置100的制造方法，根据基本上与由上述本公开所涉及的功率用半导体装置100得到的作用效果相同的理论，得到相同的作用效果。即，通过对绝缘片的厚度进行控制，利用绝缘片和金属片之间的线膨胀系数的差异，从而能够在将基板7和框架部件50固化粘接的工序时调整为框架1C和基板7沿相同的方向弯曲。由此，能够将框架1C和基板7密接的面积充分地增大，能够提高两者的密合性。其结果，能够提高两者间的散热性及绝缘性。
<变形例>
以上，使第1绝缘片7B及第2绝缘片7C的材质相同，控制为使两者的厚度成为彼此不同的值。由此，一边考虑它们与金属片7A之间的线膨胀系数的差异，一边控制为框架1C所弯曲的第1方向与基板7所弯曲的第2方向一致。但是，就本实施方式的功率用半导体装置而言，也可以在将第1绝缘片7B和第2绝缘片7C的厚度调整为大致相等的值的基础上，使第1绝缘片7B和第2绝缘片7C的材质彼此不同。
另外，在本实施方式的功率用半导体装置的制造方法中，在准备基板7的工序中，将第1绝缘片7B和第2绝缘片7C的厚度设为大致相等的值，并且使第1绝缘片7B和第2绝缘片7C的材质彼此不同。在这些情况下也与上述相同地，能够一边考虑第1绝缘片7B及金属片7A、以及第2绝缘片7C及金属片7A的线膨胀系数的差异，一边控制为基板7的弯曲方向与框架1C的弯曲方向一致。换言之，基于第1绝缘片7B及金属片7A、以及第2绝缘片7C及金属片7A的线膨胀系数的差异，能够将基板7调整为与框架部件50的变形相适应的形状。
实施方式2.
图14是表示实施方式2的功率用半导体装置所包含的基板的结构的概略剖视图。图15是表示实施方式2的功率用半导体装置的结构的概略剖视图。参照图14及图15，本实施方式的功率用半导体装置200大体上具有与实施方式1的功率用半导体装置100相同的结构。因此，在图14及图15中，对与功率用半导体装置100相同的结构要素标注相同标号，针对相同特征不重复其说明。但是，在本实施方式中，基板7在第2绝缘片7C的与面向金属片7A的一侧相反侧即Z方向的下侧还包含作为其它金属片的金属片7D。即，本实施方式的基板7为4层构造。在该点上，本实施方式与基板7不包含金属片7D的3层构造即实施方式1在结构上不同。
即，在本实施方式的功率用半导体装置200的制造方法中，没有去除图8的金属片7Dd。因此，在本实施方式中，以原状态将图8的金属片7Ad、第1绝缘片7Bd、第2绝缘片7Cd及金属片7Dd用作图14的基板7。
此外，优选金属片7D为与实施方式1的金属片7A相同的材质及相同的厚度。
在本实施方式中，除了与实施方式1相同的作用效果之外，还取得如下作用效果。通过在基板7增加金属片7D，从而能够利用不仅对基板7的绝缘片进行控制还对2个金属片7A和金属片7D的厚度进行控制这一点，以及金属片和绝缘片之间的线膨胀系数的差异，对基板7的弯曲方向进行控制。另外，由于除了第1绝缘片7B、第2绝缘片7C之外，还能够对2个金属片7A、7D的厚度进行控制，因此与实施方式1相比，能够更高精度地对基板7的弯曲曲率进行控制。
在本实施方式中，通过使2个金属片7A、7D的厚度相等，使2个金属片7A、7D的材质彼此不同，也能够对基板7的弯曲方向进行控制。这基于的是与实施方式1相同的观点，即，通过使2个绝缘片的厚度相等，使它们的材质彼此不同，也可以对基板7的弯曲方向进行控制。
另外，在本实施方式中，由于与实施方式1相比增加了金属片的数量，因此利用金属片的散热性，能够更高效地对从开关元件4A产生的热量进行散热。
并且，在本实施方式中，相比于实施方式1，与金属片的数量增加相应地，图15所示的框架1A或外部端子2A的在水平方向延伸的部分与安装功率用半导体装置100的散热面28的距离H增加。由此，能够提高由第1绝缘片7B及第2绝缘片7C带来的例如与在散热面28的下侧存在的导电性部件等的绝缘性。
实施方式3.
图16是表示实施方式3的功率用半导体装置的结构的概略俯视图。图17是表示实施方式3的功率用半导体装置的结构的概略剖视图。参照图16及图17，本实施方式的功率用半导体装置300大体上具有与实施方式1的功率用半导体装置100相同的结构。因此，在图16及图17中，对与功率用半导体装置100相同的结构要素标注相同标号，针对相同特征不重复其说明。但是，在本实施方式中，具有能够向基板7的金属片7A整体施加相等值的电位的电极7E即端子。此外，这里相等值的电位不限于完全相同的电位的值，包含有在金属片7A的各区域之间相对于电位的中央值具有一定程度的误差的情况。此外，为了设为这样的结构，如图17所示，也可以设为使金属片7A的外缘部相对于绝缘片的外缘部稍微伸出到外侧的结构。以与金属片7A电连接的方式，电极7E从金属片7A的一部分即例如图16的左上的区域引出。
在本实施方式中，除了与实施方式1相同的作用效果之外，还取得如下作用效果。通过向金属片7A整体施加相等值的电位，能够带来将从开关元件4A产生的噪声屏蔽的效果。因此，能够对功率用半导体装置300的内部的噪声向其外部漏出、及功率用半导体装置300的外部的噪声向其内部的侵入进行抑制。
实施方式4.
图18是表示实施方式4的功率用半导体装置的结构的概略俯视图。参照图18，本实施方式的功率用半导体装置400大体上具有与实施方式1的功率用半导体装置100相同的结构。因此，在图18中，对与功率用半导体装置100相同的结构要素标注相同标号，针对相同特征不重复其说明。但是，在本实施方式中，作为外部端子2，除了与框架1A、1B成为一体的外部端子2A、2B之外，还形成有与框架1分离而独立地配置的外部端子2C。外部端子2C与外部端子2A、2B相同地，是能够与功率用半导体装置400的外部连接的端子。金属片7A例如在图18的左上的区域具有端子接合部7F。金属片7A在端子接合部7F处与外部端子2C电连接。
在本实施方式中，除了与实施方式1相同的作用效果之外，还取得如下作用效果。如果设为上述那样的结构，则在以将外部端子2C和端子接合部7F即金属片7A电连接的方式安装后，用户能够自由地变更功率用半导体装置400的外部端子2C的施加电压。
实施方式5.
图19是表示实施方式5的功率用半导体装置的结构的概略俯视图。参照图19，本实施方式的功率用半导体装置500大体上具有与实施方式1的功率用半导体装置100相同的结构。因此，在图19中，对与功率用半导体装置100相同的结构要素标注相同标号，针对相同特征不重复其说明。但是，在本实施方式中，金属片7A的一部分延伸至功率用半导体装置400的俯视观察时的外部侧。即，金属片7A具有从例如图19的右下的区域，以金属片7A的一部分向Y方向负侧延伸的方式引出的金属片引出区域7G。金属片引出区域7G的引出方向是任意的，例如也可以以向X方向延伸的方式引出。或者，金属片引出区域7G也可以具有例如向X方向延伸的区域和向Y方向延伸的区域，具有在两区域的边界部处弯曲的形状。
在本实施方式中，除了与实施方式1、4相同的作用效果之外，还取得如下作用效果。如果设为上述那样的结构，则并非如实施方式4那样金属片7A经由端子接合部7F与外部端子2C连接，而是金属片7A直接与功率用半导体装置500的外部连接。因此，能够大幅度削减从金属片7A至功率用半导体装置500的外部为止的部件间的连接部的数量，能够提高其安装性。
实施方式6.
图20是表示实施方式6的功率用半导体装置的结构的概略俯视图。图21是从Y方向正侧观察图20中的由虚线包围的区域XXI时的概略侧视图。参照图20及图21，本实施方式的功率用半导体装置600大体上具有与实施方式1的功率用半导体装置100相同的结构。因此，在图20及图21中，对与功率用半导体装置100相同的结构要素标注相同标号，针对相同特征不重复其说明。但是，在本实施方式中，框架1的至少一部分即例如框架1A、及金属片7A的每一者被分割为3个区域。具体而言，框架1A、金属片7A的每一者在封装树脂13内的Y方向的偏负侧的区域被分割为3个区域。被分割为3个区域的金属片7A的至少1个与被分割为3个区域的框架1A的至少1个连接。
在图21中，被分割为3个的框架1A中的右侧的部分与被分割为3个的金属片7A中的右侧的部分连接，该框架1A与外部端子2Aa连接。被分割为3个的框架1A中的中央的部分与被分割为3个的金属片7A中的中央的部分连接，该框架1A与外部端子2Ab连接。被分割为3个的框架1A中的左侧的部分与被分割为3个的金属片7A中的左侧的部分连接，该框架1A与外部端子2Ac连接。
在本实施方式中如上所述，框架1的至少一部分即框架1A、及金属片7A的每一者被分割为多个区域。被分割为多个区域的金属片7A的至少1个与被分割为多个区域的框架1A的至少1个连接。由此，除了实施方式1的作用效果之外，还取得如下作用效果。即，根据本实施方式，例如能够将图20的外部端子2Aa与用户侧使用的电源所包含的pn端子的p端子连接，将与外部端子2Aa相邻的外部端子2Ab与该pn端子的n端子连接。即，使用被分割为多个区域的金属片7A及框架1A，能够将性质不同的多个端子各自与1个金属片7A及框架1A连接。由此，能够提高可以与功率用半导体装置400的框架连接的电路结构的自由度。
也可以在技术上无矛盾的范围以适当组合上述的各实施方式(所包含的各例子)所记载的特征的方式进行应用。
针对本发明的实施方式进行了说明，但应当认为本次公开的实施方式在所有方面都是例示，并不是限制性的内容。本发明的范围由权利要求书表示，意在包含与权利要求书等同的含义以及范围内的全部变更。

Claims (9)

1.一种功率用半导体装置，其具有：
框架；
半导体元件，其配置于所述框架之上；
基板，其配置于所述框架的与配置所述半导体元件的一侧相反侧；以及
封装树脂，其对所述半导体元件及所述基板进行封装，
所述基板包含金属片、所述金属片的一个主表面侧的第1绝缘片、所述金属片的与所述一个主表面侧相反侧即另一个主表面侧的第2绝缘片，
所述金属片在常温下具有挠性。
2.根据权利要求1所述的功率用半导体装置，其中，
所述框架的至少一部分配置为，在所述框架的至少一部分的与配置所述半导体元件的一侧相反侧与所述基板接触，
所述第1绝缘片和所述第2绝缘片各自的厚度是以如下方式决定的，即，使得所述框架的至少一部分在厚度方向弯曲的第1方向与由于所述金属片和所述第1及第2绝缘片之间的线膨胀系数的差异而使所述基板在厚度方向弯曲的第2方向一致。
3.根据权利要求1或2所述的功率用半导体装置，其中，
所述金属片的厚度大于或等于0.01mm而小于或等于0.2mm，
所述金属片是由从由铜、铁、铝及不锈钢构成的组中选择的任意者构成的。
4.根据权利要求1至3中任一项所述的功率用半导体装置，其中，
所述基板在所述第2绝缘片的与面向所述金属片的一侧相反侧还包含其它金属片。
5.根据权利要求1至4中任一项所述的功率用半导体装置，其中，
具有能够向所述金属片整体施加相等值的电位的电极。
6.根据权利要求1至5中任一项所述的功率用半导体装置，其中，
在所述框架连接有能够与所述功率用半导体装置的外部连接的外部端子，
所述金属片在端子接合部处与所述外部端子电连接。
7.根据权利要求1至6中任一项所述的功率用半导体装置，其中，
所述金属片的一部分延伸至所述功率用半导体装置的外部侧。
8.根据权利要求1至7中任一项所述的功率用半导体装置，其中，
所述框架的至少一部分及所述金属片的每一者被分割为多个区域，
被分割为所述多个区域的金属片的至少1个与被分割为所述多个区域的框架的至少1个连接。
9.一种功率用半导体装置的制造方法，其具有下述工序：
通过将半导体元件搭载于框架之上而得到框架部件的工序；
准备基板的工序，该基板包含有在常温下具有挠性的金属片、所述金属片的一个主表面侧的第1绝缘片、所述金属片的与所述一个主表面侧相反侧即另一个主表面侧的第2绝缘片；
将所述基板与所述框架部件组合的工序；以及
在将所述基板与所述框架部件组合后的状态下，通过封装树脂将所述基板和所述框架部件固化粘接的工序，
在所述准备基板的工序中，基于与所述金属片之间的线膨胀系数的差异对所述第1绝缘片及所述第2绝缘片的厚度进行调整，以使得所述基板成为与所述框架部件的变形相适应的形状。
CN202010363119.0A 2019-05-08 2020-04-30 功率用半导体装置及其制造方法 Pending CN111916404A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-088181 2019-05-08
JP2019088181A JP7069082B2 (ja) 2019-05-08 2019-05-08 電力用半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN111916404A true CN111916404A (zh) 2020-11-10

Family

ID=72943650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010363119.0A Pending CN111916404A (zh) 2019-05-08 2020-04-30 功率用半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US11264303B2 (zh)
JP (1) JP7069082B2 (zh)
CN (1) CN111916404A (zh)
DE (1) DE102020111619B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7080365B1 (ja) * 2021-03-02 2022-06-03 三菱電機株式会社 半導体パワーモジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783487A (zh) * 2004-11-26 2006-06-07 三洋电机株式会社 电路装置及其制造方法
CN103794571A (zh) * 2014-01-25 2014-05-14 嘉兴斯达半导体股份有限公司 一种功率半导体用新型金属-陶瓷绝缘基板
JP2015026866A (ja) * 2014-10-30 2015-02-05 三菱電機株式会社 半導体装置
CN205752150U (zh) * 2013-08-28 2016-11-30 三菱电机株式会社 半导体装置
US20180204807A1 (en) * 2017-01-13 2018-07-19 Shinko Electric Industries Co., Ltd. Semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4183375B2 (ja) * 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
JP2002158317A (ja) 2000-11-20 2002-05-31 Matsushita Electric Ind Co Ltd 低ノイズ放熱ｉｃパッケージ及び回路基板
JP3994381B2 (ja) 2002-09-18 2007-10-17 株式会社安川電機 パワーモジュール
JP2004343035A (ja) 2003-04-24 2004-12-02 Ngk Spark Plug Co Ltd 放熱部品、回路基板および半導体装置
JP4549171B2 (ja) 2004-08-31 2010-09-22 三洋電機株式会社 混成集積回路装置
JP2006093546A (ja) 2004-09-27 2006-04-06 Oki Electric Ind Co Ltd 放熱シート、放熱筒状体およびそれらを用いた放熱構造
JP5183045B2 (ja) 2006-07-20 2013-04-17 三洋電機株式会社 回路装置
JP2013206902A (ja) 2012-03-27 2013-10-07 Sekisui Chem Co Ltd パワー半導体モジュール用部品の製造方法
KR101897069B1 (ko) * 2012-04-16 2018-09-12 엘지이노텍 주식회사 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
US9397018B2 (en) 2013-01-16 2016-07-19 Infineon Technologies Ag Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
DE112014006142B4 (de) 2014-01-10 2024-01-18 Mitsubishi Electric Corporation Leistungshalbleiteranordnung
JP2015153932A (ja) 2014-02-17 2015-08-24 トヨタ自動車株式会社 半導体モジュール
JP6862896B2 (ja) 2017-02-17 2021-04-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6988345B2 (ja) * 2017-10-02 2022-01-05 株式会社デンソー 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783487A (zh) * 2004-11-26 2006-06-07 三洋电机株式会社 电路装置及其制造方法
CN205752150U (zh) * 2013-08-28 2016-11-30 三菱电机株式会社 半导体装置
CN103794571A (zh) * 2014-01-25 2014-05-14 嘉兴斯达半导体股份有限公司 一种功率半导体用新型金属-陶瓷绝缘基板
JP2015026866A (ja) * 2014-10-30 2015-02-05 三菱電機株式会社 半導体装置
US20180204807A1 (en) * 2017-01-13 2018-07-19 Shinko Electric Industries Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US11264303B2 (en) 2022-03-01
JP2020184574A (ja) 2020-11-12
US20200357719A1 (en) 2020-11-12
DE102020111619B4 (de) 2022-03-24
JP7069082B2 (ja) 2022-05-17
DE102020111619A1 (de) 2020-11-12

Similar Documents

Publication Publication Date Title
US4829403A (en) Packaging arrangement for energy dissipating devices
TWI404177B (zh) 功率半導體電路裝置及其製造方法
US6525416B2 (en) Electronic devices and a sheet strip for packaging bonding wire connections of electronic devices and method for producing them
US7138673B2 (en) Semiconductor package having encapsulated chip attached to a mounting plate
JP6115738B2 (ja) 半導体装置およびその製造方法
JP4254527B2 (ja) 半導体装置
WO2007080785A1 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
CN110379718A (zh) 具有改进电可接入性的封装结构的电子装置和制造方法
US20140001613A1 (en) Semiconductor package
US9123709B2 (en) Semiconductor device and method of manufacturing the same
EP2804209A1 (en) Moulded electronics module
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP4967701B2 (ja) 電力半導体装置
CN111276447B (zh) 双侧冷却功率模块及其制造方法
JP2013138087A (ja) 半導体モジュール及びその製造方法
CN114649271A (zh) 半导体封装件及形成半导体封装件的方法
CN111916404A (zh) 功率用半导体装置及其制造方法
WO2020157965A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP3169578B2 (ja) 電子部品用基板
JP2001267475A (ja) 半導体装置の実装構造およびその実装方法
CN115312476A (zh) 具有防刮层的半导体封装及其制造方法
JP2002110867A (ja) 半導体装置及びその製造方法
JP5680011B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP4258391B2 (ja) 半導体装置
US11581229B2 (en) Power semiconductor module with adhesive filled tapered portion

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination