JP2002158317A - 低ノイズ放熱ｉｃパッケージ及び回路基板 - Google Patents
低ノイズ放熱ｉｃパッケージ及び回路基板Info
- Publication number
- JP2002158317A JP2002158317A JP2000352212A JP2000352212A JP2002158317A JP 2002158317 A JP2002158317 A JP 2002158317A JP 2000352212 A JP2000352212 A JP 2000352212A JP 2000352212 A JP2000352212 A JP 2000352212A JP 2002158317 A JP2002158317 A JP 2002158317A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- heat dissipation
- semiconductor element
- conductor layer
- package according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 導電性の放熱手段を装着した回路基板でもＩ
Ｃから発生するノイズを効率的に低減させることが可能
な回路基板を提供すること。 【解決手段】 半導体素子のＧＮＤ端子と、導電性の放
熱手段とを半導体素子の表面に島状に形成した第一の導
体層により電気的に接続して導電性の放熱手段をＧＮＤ
電位に接地し、かつ半導体素子をＧＮＤ電位の導体で囲
んだ。
Ｃから発生するノイズを効率的に低減させることが可能
な回路基板を提供すること。 【解決手段】 半導体素子のＧＮＤ端子と、導電性の放
熱手段とを半導体素子の表面に島状に形成した第一の導
体層により電気的に接続して導電性の放熱手段をＧＮＤ
電位に接地し、かつ半導体素子をＧＮＤ電位の導体で囲
んだ。
Description
【０００１】
【発明の属する技術分野】本発明は、導電性の放熱手段
を装着した半導体素子からの放射ノイズの低減を可能と
する放熱ＩＣパッケージ及び当該ＩＣパッケージを搭載
する回路基板に関するものである。
を装着した半導体素子からの放射ノイズの低減を可能と
する放熱ＩＣパッケージ及び当該ＩＣパッケージを搭載
する回路基板に関するものである。
【０００２】
【従来の技術】従来、半導体素子はＩＣパッケージとし
てセラミックまたは樹脂等の絶縁材料で保護されて用い
られていたが、近年小形化のために裸のチップ単体で利
用される場合も増加しており、チップ内部で発生した放
射ノイズはそのまま外部に放出され、導電性の放熱手段
を装着する場合には図６に示す様に導電性の放熱手段の
表面処理材料や伝熱材の多くが非導電性であるため、導
電性の放熱手段をＧＮＤ接地することが容易でなく、半
導体素子内で発生したノイズが導電性の放熱手段内にノ
イズ電流を誘起し、導電性の放熱手段がアンテナとなっ
て放射ノイズがさらに増大していた。図６において１は
半導体素子 、２は導電性の放熱手段としての突起を有
するヒートシンク、３は半導体素子１のＧＮＤ端子であ
る。
てセラミックまたは樹脂等の絶縁材料で保護されて用い
られていたが、近年小形化のために裸のチップ単体で利
用される場合も増加しており、チップ内部で発生した放
射ノイズはそのまま外部に放出され、導電性の放熱手段
を装着する場合には図６に示す様に導電性の放熱手段の
表面処理材料や伝熱材の多くが非導電性であるため、導
電性の放熱手段をＧＮＤ接地することが容易でなく、半
導体素子内で発生したノイズが導電性の放熱手段内にノ
イズ電流を誘起し、導電性の放熱手段がアンテナとなっ
て放射ノイズがさらに増大していた。図６において１は
半導体素子 、２は導電性の放熱手段としての突起を有
するヒートシンク、３は半導体素子１のＧＮＤ端子であ
る。
【０００３】この様な問題を解決するために、回路基板
全体や半導体素子周辺を導体のシールドケースで覆う方
策やパッケージ用のシールドケースを用いない手法とし
て、例えば図７に示す特開平６−１５１６４６号公報に
記載されたパッケージ本体の表面を覆う様に導体層を形
成し、ＧＮＤ端子と接続することによりパッケージ全体
または一部をシールドするもの等が知られている。図７
において１は半導体素子 、３は半導体素子１のＧＮＤ
端子、１１は半導体素子を覆うように形成され、ＧＮＤ
端子３と接続された導体層、１２は半導体素子１の信号
端子である。
全体や半導体素子周辺を導体のシールドケースで覆う方
策やパッケージ用のシールドケースを用いない手法とし
て、例えば図７に示す特開平６−１５１６４６号公報に
記載されたパッケージ本体の表面を覆う様に導体層を形
成し、ＧＮＤ端子と接続することによりパッケージ全体
または一部をシールドするもの等が知られている。図７
において１は半導体素子 、３は半導体素子１のＧＮＤ
端子、１１は半導体素子を覆うように形成され、ＧＮＤ
端子３と接続された導体層、１２は半導体素子１の信号
端子である。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
様に回路基板全体や半導体素子周辺を導体のシールドケ
ースで覆うと電気回路全体が大型化し、シールドケース
の材料費と加工コストも増大するという課題がある。ま
た、特開平６−１５１６４６号公報の様に半導体素子本
体を覆う様に導体層を形成してＧＮＤ端子と接続し、半
導体素子全体または一部をシールドする方策は半導体素
子がＩＣチップの場合は側面に導体層を形成することが
極めて困難であり、半導体素子がＩＣパッケージの場合
にも複雑な導体層の形成が困難である上に導電性の放熱
手段からの放射ノイズには対応していないという問題点
があった。
様に回路基板全体や半導体素子周辺を導体のシールドケ
ースで覆うと電気回路全体が大型化し、シールドケース
の材料費と加工コストも増大するという課題がある。ま
た、特開平６−１５１６４６号公報の様に半導体素子本
体を覆う様に導体層を形成してＧＮＤ端子と接続し、半
導体素子全体または一部をシールドする方策は半導体素
子がＩＣチップの場合は側面に導体層を形成することが
極めて困難であり、半導体素子がＩＣパッケージの場合
にも複雑な導体層の形成が困難である上に導電性の放熱
手段からの放射ノイズには対応していないという問題点
があった。
【０００５】そこで、本発明は上述の課題に鑑みてなさ
れたものであり、その目的は導電性の放熱手段を装着し
た場合でもシールドケースを使用したり、半導体素子表
面に複雑な導体層を形成したりすることなく、ＩＣから
発生するノイズを低減させることが可能な放熱ＩＣパッ
ケージ及び当該ＩＣパッケージを搭載した回路基板を提
供することにある。
れたものであり、その目的は導電性の放熱手段を装着し
た場合でもシールドケースを使用したり、半導体素子表
面に複雑な導体層を形成したりすることなく、ＩＣから
発生するノイズを低減させることが可能な放熱ＩＣパッ
ケージ及び当該ＩＣパッケージを搭載した回路基板を提
供することにある。
【０００６】
【課題を解決するための手段】上述の課題を解決し目的
を達成するために、本発明の放熱ＩＣパッケージは、集
積回路を内蔵し、かつＧＮＤ端子を有する半導体素子
と、当該半導体素子に装着された導電性の放熱手段を具
備し、前記ＧＮＤ端子と導電性の放熱手段とを電気的に
接続したことを特徴としている。
を達成するために、本発明の放熱ＩＣパッケージは、集
積回路を内蔵し、かつＧＮＤ端子を有する半導体素子
と、当該半導体素子に装着された導電性の放熱手段を具
備し、前記ＧＮＤ端子と導電性の放熱手段とを電気的に
接続したことを特徴としている。
【０００７】また、本発明の放熱ＩＣパッケージは、上
記に加え、ＧＮＤ端子と導電性の放熱手段とは半導体素
子表面に島状に形成された第一の導体層により電気的に
接続されていることを特徴としている。
記に加え、ＧＮＤ端子と導電性の放熱手段とは半導体素
子表面に島状に形成された第一の導体層により電気的に
接続されていることを特徴としている。
【０００８】また、本発明に係わる放熱ＩＣパッケージ
において、前記第一の導体層とＧＮＤ端子とは半導体素
子の内部配線により電気的に接続されていることを特徴
としている。
において、前記第一の導体層とＧＮＤ端子とは半導体素
子の内部配線により電気的に接続されていることを特徴
としている。
【０００９】また、本発明に係わる放熱ＩＣパッケージ
において、前記導電性の放熱手段は前記第一の導体層を
覆わないように形成された伝熱材を介して前記半導体素
子に装着されていることを特徴としている。
において、前記導電性の放熱手段は前記第一の導体層を
覆わないように形成された伝熱材を介して前記半導体素
子に装着されていることを特徴としている。
【００１０】また、本発明に係わる放熱ＩＣパッケージ
において、前記第一の導体層と導電性の放熱手段とは前
記第一の導体層よりも大きく、前記導電性の放熱手段と
半導体素子及び第一の導体層を繋ぐように貼り付けられ
た第二の導体層によっても電気的かつ熱的に接続されて
いることを特徴としている。
において、前記第一の導体層と導電性の放熱手段とは前
記第一の導体層よりも大きく、前記導電性の放熱手段と
半導体素子及び第一の導体層を繋ぐように貼り付けられ
た第二の導体層によっても電気的かつ熱的に接続されて
いることを特徴としている。
【００１１】また、本発明に係わる放熱ＩＣパッケージ
において、前記第一の導体層と導電性の放熱手段とは前
記半導体素子の表面に形成されたタップ穴と前記導電性
の放熱手段に空けられた穴部とをねじを用いて締め付け
られていることを特徴としている。
において、前記第一の導体層と導電性の放熱手段とは前
記半導体素子の表面に形成されたタップ穴と前記導電性
の放熱手段に空けられた穴部とをねじを用いて締め付け
られていることを特徴としている。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図１から図５を用いて説明する。
て図１から図５を用いて説明する。
【００１３】図１は本発明の第一の実施例を示し、図１
において１は半導体素子 、２は半導体素子１上に装着
された導電性の放熱手段としての突起を有する導電性の
ヒートシンク、３は半導体素子１のＧＮＤ端子、４は半
導体素子１の表面に島状に形成された第一の導体層であ
る。
において１は半導体素子 、２は半導体素子１上に装着
された導電性の放熱手段としての突起を有する導電性の
ヒートシンク、３は半導体素子１のＧＮＤ端子、４は半
導体素子１の表面に島状に形成された第一の導体層であ
る。
【００１４】以上のように構成された放熱ＩＣパッケー
ジにおいて第一の導体層４は導電性の金属をメッキする
ことにより半導体素子１の表面からＧＮＤ端子３まで形
成されており、第一の導体層４とＧＮＤ端子３及びヒー
トシンク２は全て電気的に接続される。このため、ヒー
トシンク２をＧＮＤ電位に接地し、半導体素子１をＧＮ
Ｄ電位の導体で囲むことにより、半導体素子１から放射
されるノイズの抑制が可能となる。
ジにおいて第一の導体層４は導電性の金属をメッキする
ことにより半導体素子１の表面からＧＮＤ端子３まで形
成されており、第一の導体層４とＧＮＤ端子３及びヒー
トシンク２は全て電気的に接続される。このため、ヒー
トシンク２をＧＮＤ電位に接地し、半導体素子１をＧＮ
Ｄ電位の導体で囲むことにより、半導体素子１から放射
されるノイズの抑制が可能となる。
【００１５】また、この半導体素子１において、前記第
一の導体層４は、前記半導体素子１の表面に導電性のペ
ーストを塗布することによって形成することも出来る。
一の導体層４は、前記半導体素子１の表面に導電性のペ
ーストを塗布することによって形成することも出来る。
【００１６】また、この半導体素子１において、前記第
一の導体層４は、前記半導体素子１の表面に導電性の金
属箔を張り付けることによって形成することも出来る。
一の導体層４は、前記半導体素子１の表面に導電性の金
属箔を張り付けることによって形成することも出来る。
【００１７】また、前記導電性の放熱手段２は非導電性
材料の表面もしくは内部に導体層を形成して構成するこ
とも出来る。
材料の表面もしくは内部に導体層を形成して構成するこ
とも出来る。
【００１８】また、 前記導電性の放熱手段として放熱
のための突起を有する導電性のヒートシンクを用いるこ
とも出来る。
のための突起を有する導電性のヒートシンクを用いるこ
とも出来る。
【００１９】また、前記導電性の放熱手段として導電性
のヒートパイプを用いることも出来る。また、前記導電
性の放熱手段として導電性の金属板を用いることも出来
る。
のヒートパイプを用いることも出来る。また、前記導電
性の放熱手段として導電性の金属板を用いることも出来
る。
【００２０】次に、図２は本発明の第二の実施例を示
し、図２において１は半導体素子 、２は半導体素子１
上に装着された導電性の放熱手段としての突起を有する
導電性のヒートシンク、３は半導体素子１のＧＮＤ端
子、４は半導体素子１の表面に島状に形成された第一の
導体層、５は導電性の放熱手段２を半導体素子１に装着
固定するための伝熱材である。
し、図２において１は半導体素子 、２は半導体素子１
上に装着された導電性の放熱手段としての突起を有する
導電性のヒートシンク、３は半導体素子１のＧＮＤ端
子、４は半導体素子１の表面に島状に形成された第一の
導体層、５は導電性の放熱手段２を半導体素子１に装着
固定するための伝熱材である。
【００２１】以上のように構成された放熱ＩＣパッケー
ジ及において第一の導体層４は導電性の金属をメッキす
ることにより半導体素子１の表面からＧＮＤ端子３まで
形成され、さらに伝熱材５も第一の導体層４を覆わない
ように形成されているため、第一の導体層４とＧＮＤ端
子３及びヒートシンク２は全て電気的に接続される。こ
のため非導電性の伝熱シートを用いる場合でも、ヒート
シンク２をＧＮＤ電位に接地し、かつ半導体素子１をＧ
ＮＤ電位の導体で囲むことにより半導体素子１から放射
されるノイズの抑制が可能となる。
ジ及において第一の導体層４は導電性の金属をメッキす
ることにより半導体素子１の表面からＧＮＤ端子３まで
形成され、さらに伝熱材５も第一の導体層４を覆わない
ように形成されているため、第一の導体層４とＧＮＤ端
子３及びヒートシンク２は全て電気的に接続される。こ
のため非導電性の伝熱シートを用いる場合でも、ヒート
シンク２をＧＮＤ電位に接地し、かつ半導体素子１をＧ
ＮＤ電位の導体で囲むことにより半導体素子１から放射
されるノイズの抑制が可能となる。
【００２２】また、この半導体素子１において、前記伝
熱材５は、導電性の材料を用いて形成することも出来
る。
熱材５は、導電性の材料を用いて形成することも出来
る。
【００２３】さらに図３は本発明の第三の実施例を示
し、図３において１は半導体素子 、２は半導体素子１
上に装着された導電性の放熱手段としての突起を有する
導電性のヒートシンク、３は半導体素子１のＧＮＤ端
子、４は半導体素子１の表面に島状に形成された第一の
導体層、６は半導体素子１の内部配線である。
し、図３において１は半導体素子 、２は半導体素子１
上に装着された導電性の放熱手段としての突起を有する
導電性のヒートシンク、３は半導体素子１のＧＮＤ端
子、４は半導体素子１の表面に島状に形成された第一の
導体層、６は半導体素子１の内部配線である。
【００２４】以上のように構成された放熱ＩＣパッケー
ジにおいて第一の導体層４は導電性の金属をメッキする
ことにより半導体素子１の表面に形成されており、半導
体素子１の内部配線６によって第一の導体層４とＧＮＤ
端子３及びヒートシンク２は全て電気的に接続される。
このため、ＩＣチップ単体等の半導体素子１の側面に第
一の導体層が形成しにくい場合でも、ヒートシンク２を
ＧＮＤ電位に接地し、半導体素子１をＧＮＤ電位の導体
で囲むことにより、半導体素子１から放射されるノイズ
の抑制が可能となる。
ジにおいて第一の導体層４は導電性の金属をメッキする
ことにより半導体素子１の表面に形成されており、半導
体素子１の内部配線６によって第一の導体層４とＧＮＤ
端子３及びヒートシンク２は全て電気的に接続される。
このため、ＩＣチップ単体等の半導体素子１の側面に第
一の導体層が形成しにくい場合でも、ヒートシンク２を
ＧＮＤ電位に接地し、半導体素子１をＧＮＤ電位の導体
で囲むことにより、半導体素子１から放射されるノイズ
の抑制が可能となる。
【００２５】次に、図４は本発明の第四の実施例を示
し、図４において１は半導体素子 、２は半導体素子１
上に装着された導電性の放熱手段としての突起を有する
導電性のヒートシンク、３は半導体素子１のＧＮＤ端
子、４は半導体素子１の表面に島状に形成された第一の
導体層、７は導電性の放熱手段と半導体素子１及び第一
の導体層４とを繋ぐ様に貼り付けられた導電性の第二の
導体層である。
し、図４において１は半導体素子 、２は半導体素子１
上に装着された導電性の放熱手段としての突起を有する
導電性のヒートシンク、３は半導体素子１のＧＮＤ端
子、４は半導体素子１の表面に島状に形成された第一の
導体層、７は導電性の放熱手段と半導体素子１及び第一
の導体層４とを繋ぐ様に貼り付けられた導電性の第二の
導体層である。
【００２６】以上のように構成された放熱ＩＣパッケー
ジにおいて第一の導体層４は導電性の金属をメッキする
ことにより半導体素子１の表面からＧＮＤ端子３まで形
成されており、第一の導体層４によりＧＮＤ端子３及び
ヒートシンク２が電気的に接続されているだけでなく、
さらに第一の導体層４よりも大きい第二の導体層７によ
っても第一の導体層４とヒートシンク２とが電気的かつ
熱的に接続されている。このため、ヒートシンク２をＧ
ＮＤ電位に接地し、半導体素子１をＧＮＤ電位の導体で
囲むことがより強化されて、半導体素子１から放射され
るノイズの抑制効果が向上する。
ジにおいて第一の導体層４は導電性の金属をメッキする
ことにより半導体素子１の表面からＧＮＤ端子３まで形
成されており、第一の導体層４によりＧＮＤ端子３及び
ヒートシンク２が電気的に接続されているだけでなく、
さらに第一の導体層４よりも大きい第二の導体層７によ
っても第一の導体層４とヒートシンク２とが電気的かつ
熱的に接続されている。このため、ヒートシンク２をＧ
ＮＤ電位に接地し、半導体素子１をＧＮＤ電位の導体で
囲むことがより強化されて、半導体素子１から放射され
るノイズの抑制効果が向上する。
【００２７】また、この放熱ＩＣパッケージにおいて、
前記第二の導体層７は導電性の金属箔を貼り付けること
によって形成することも出来る。
前記第二の導体層７は導電性の金属箔を貼り付けること
によって形成することも出来る。
【００２８】次に、図５は本発明の第五の実施例を示
し、図５において１は半導体素子、２は半導体素子１上
に装着された導電性の放熱手段としての突起を有する導
電性のヒートシンク、３は半導体素子１のＧＮＤ端子、
４は半導体素子１の表面に島状に形成された第一の導体
層、８は半導体素子１表面に形成されたタップ部、９は
ヒートシンク２に設けられた貫通穴、１０は上記貫通穴
９を通してヒートシンク２を上記タップ部８に固定する
ねじである。
し、図５において１は半導体素子、２は半導体素子１上
に装着された導電性の放熱手段としての突起を有する導
電性のヒートシンク、３は半導体素子１のＧＮＤ端子、
４は半導体素子１の表面に島状に形成された第一の導体
層、８は半導体素子１表面に形成されたタップ部、９は
ヒートシンク２に設けられた貫通穴、１０は上記貫通穴
９を通してヒートシンク２を上記タップ部８に固定する
ねじである。
【００２９】以上のように構成された放熱ＩＣパッケー
ジにおいて第一の導体層４は導電性の金属をメッキする
ことにより半導体素子１の表面からＧＮＤ端子３まで形
成されており、第一の導体層４とＧＮＤ端子３及びヒー
トシンク２は全て電気的に接続され、さらにヒートシン
ク２は貫通穴９を通してねじ１０により半導体素子１の
表面に強く押し付けられている。
ジにおいて第一の導体層４は導電性の金属をメッキする
ことにより半導体素子１の表面からＧＮＤ端子３まで形
成されており、第一の導体層４とＧＮＤ端子３及びヒー
トシンク２は全て電気的に接続され、さらにヒートシン
ク２は貫通穴９を通してねじ１０により半導体素子１の
表面に強く押し付けられている。
【００３０】このため、ヒートシンク２をＧＮＤ電位に
接地し、半導体素子１をＧＮＤ電位の導体で囲むことに
より、半導体素子１から放射されるノイズの抑制が可能
となるだけでなく、導電性の放熱手段２と半導体素子１
間の密着性がより向上して放熱効果も向上している。ま
た、この放熱ＩＣパッケージにおいて、タップ部８とね
じ１０は導電性の材料で構成することによりさらに放熱
効果を高めることも出来る。
接地し、半導体素子１をＧＮＤ電位の導体で囲むことに
より、半導体素子１から放射されるノイズの抑制が可能
となるだけでなく、導電性の放熱手段２と半導体素子１
間の密着性がより向上して放熱効果も向上している。ま
た、この放熱ＩＣパッケージにおいて、タップ部８とね
じ１０は導電性の材料で構成することによりさらに放熱
効果を高めることも出来る。
【００３１】なお、以上の説明では半導体素子１を端子
がパッケージ側面にあるＱＦＰの例で示したが、端子が
パッケージ底面に面状に配置されたＢＧＡの場合につい
ても実施可能である。
がパッケージ側面にあるＱＦＰの例で示したが、端子が
パッケージ底面に面状に配置されたＢＧＡの場合につい
ても実施可能である。
【００３２】
【発明の効果】以上のように本発明によれば本発明の放
熱パッケージ及び当該ＩＣパッケージを搭載した回路基
板は、集積回路を内蔵し、かつＧＮＤ端子３を有する半
導体素子１と、当該半導体素子１に装着された導電性の
放熱手段２を具備し、前記ＧＮＤ端子３と導電性の放熱
手段２とを電気的に接続することにより導電性の放熱手
段３をＧＮＤ電位に接地し、かつ半導体素子１をＧＮＤ
電位の導体で囲むことにより、半導体素子１から発生す
る放射ノイズの抑制が可能となる。
熱パッケージ及び当該ＩＣパッケージを搭載した回路基
板は、集積回路を内蔵し、かつＧＮＤ端子３を有する半
導体素子１と、当該半導体素子１に装着された導電性の
放熱手段２を具備し、前記ＧＮＤ端子３と導電性の放熱
手段２とを電気的に接続することにより導電性の放熱手
段３をＧＮＤ電位に接地し、かつ半導体素子１をＧＮＤ
電位の導体で囲むことにより、半導体素子１から発生す
る放射ノイズの抑制が可能となる。
【図１】本発明における第一の実施例の構造図
【図２】本発明における第二の実施例の構造図
【図３】本発明における第三の実施例の構造図
【図４】本発明における第四の実施例の構造図
【図５】本発明における第五の実施例の構造図
【図６】本発明における従来の第一の実施例の構造図
【図７】本発明における従来の第二の実施例の構造図
１ 半導体素子 ２ ヒートシンク ３ ＧＮＤ端子 ４ 第一の導体層 ５ 伝熱材 ６ 内部配線 ７ 第二の導体層 ８ タップ部 ９ 貫通穴 １０ ねじ １１ 導体層 １２ 信号端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川島 秀之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 川上 慶三 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F036 AA00 AA01 BB01 BB18 BB21 BB60 BC03 BD01
Claims (16)
- 【請求項１】 集積回路を内蔵し、かつＧＮＤ端子を有
する半導体素子と、当該半導体素子に装着された導電性
の放熱手段を具備し、前記ＧＮＤ端子と導電性の放熱手
段とを電気的に接続したことを特徴とする放熱ＩＣパッ
ケージ。 - 【請求項２】 前記ＧＮＤ端子と導電性の放熱手段とは
前記半導体素子表面に島状に形成された第一の導体層に
より電気的に接続されていることを特徴とする請求項１
に記載の放熱ＩＣパッケージ。 - 【請求項３】 前記第一の導体層とＧＮＤ端子とは半導
体素子の内部配線により電気的に接続されていることを
特徴とする請求項１に記載の放熱ＩＣパッケージ。 - 【請求項４】前記第一の導体層は導電性の金属をメッキ
して形成されていることを特徴とする請求項１から３の
いずれかに記載の放熱ＩＣパッケージ。 - 【請求項５】 前記第一の導体層は導電性ペーストを塗
布して形成されていることを特徴とする請求項１から３
のいずれかに記載の放熱ＩＣパッケージ。 - 【請求項６】 前記第一の導体層は導電性の金属箔を貼
り付けて形成されていることを特徴とする請求項１から
３のいずれかに記載の放熱ＩＣパッケージ。 - 【請求項７】 前記導電性の放熱手段は非導電性材料の
表面もしくは内部に導体層を形成していることを特徴と
する請求項１から６に記載の放熱ＩＣパッケージ。 - 【請求項８】 前記導電性の放熱手段は放熱のための突
起を有する導電性のヒートシンクを用いたことを特徴と
する請求項１から６に記載の放熱ＩＣパッケージ。 - 【請求項９】 前記導電性の放熱手段は導電性のヒート
パイプを用いたことを特徴とする請求項１から６に記載
の放熱ＩＣパッケージ。 - 【請求項１０】 前記導電性の放熱手段は導電性の金属
板を用いたことを特徴とする請求項１から６に記載の放
熱ＩＣパッケージ。 - 【請求項１１】 前記導電性の放熱手段は導電性の伝熱
材を介して前記半導体素子に装着されていることを特徴
とする請求１から１１に記載の放熱ＩＣパッケージ。 - 【請求項１２】 前記導電性の放熱手段は前記第一の導
体層を覆わないように形成された非導電性の伝熱材を介
して前記半導体素子に装着されていることを特徴とする
請求項１から１０のいずれかに記載の放熱ＩＣパッケー
ジ。 - 【請求項１３】 前記第一の導体層と導電性の放熱手段
とは第一の導体層よりも大きく、導電性の放熱手段と前
記半導体素子及び第一の導体層を繋ぐように貼り付けら
れた第二の導体層によっても電気的かつ熱的に接続され
ていることを特徴とする請求項１から１２のいずれかに
記載の放熱ＩＣパッケージ。 - 【請求項１４】 前記第一の導体層と導電性の放熱手段
とは前記半導体素子表面に形成されたタップ穴と前記導
電性の放熱手段に空けられた穴部とをねじを用いて締め
付けられていることを特徴とする請求項１から１３のい
ずれかに記載の放熱ＩＣパッケージ。 - 【請求項１５】 前記タップ部及びねじは導電性の材料
により構成されていることを特徴とする請求項１４に記
載の放熱ＩＣパッケージ。 - 【請求項１６】 上記請求項１から１５に記載する放熱
ＩＣパッケージを搭載する回路基板
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000352212A JP2002158317A (ja) | 2000-11-20 | 2000-11-20 | 低ノイズ放熱ｉｃパッケージ及び回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000352212A JP2002158317A (ja) | 2000-11-20 | 2000-11-20 | 低ノイズ放熱ｉｃパッケージ及び回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002158317A true JP2002158317A (ja) | 2002-05-31 |
Family
ID=18825143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000352212A Pending JP2002158317A (ja) | 2000-11-20 | 2000-11-20 | 低ノイズ放熱ｉｃパッケージ及び回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002158317A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100676819B1 (ko) * | 2005-04-18 | 2007-02-01 | 삼성전자주식회사 | Ｄｌｐ프로젝터 |
| EP2390911A3 (en) * | 2010-05-26 | 2013-09-18 | LSI Corporation | Electronic device having electrically grounded heat sink and method of manufacturing the same |
| US8853851B2 (en) | 2011-03-25 | 2014-10-07 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| US10244668B2 (en) | 2015-08-05 | 2019-03-26 | Panasonic Intellectual Property Management Co., Ltd. | Heat dissipating structure and electronic apparatus |
| JP2020184574A (ja) * | 2019-05-08 | 2020-11-12 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
-
2000
- 2000-11-20 JP JP2000352212A patent/JP2002158317A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100676819B1 (ko) * | 2005-04-18 | 2007-02-01 | 삼성전자주식회사 | Ｄｌｐ프로젝터 |
| EP2390911A3 (en) * | 2010-05-26 | 2013-09-18 | LSI Corporation | Electronic device having electrically grounded heat sink and method of manufacturing the same |
| US8853851B2 (en) | 2011-03-25 | 2014-10-07 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| US8962394B2 (en) | 2011-03-25 | 2015-02-24 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| US10244668B2 (en) | 2015-08-05 | 2019-03-26 | Panasonic Intellectual Property Management Co., Ltd. | Heat dissipating structure and electronic apparatus |
| JP2020184574A (ja) * | 2019-05-08 | 2020-11-12 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
| JP7069082B2 (ja) | 2019-05-08 | 2022-05-17 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060203453A1 (en) | Shielding structure | |
| US20090091888A1 (en) | Emi shielding and heat dissipating structure | |
| JP2002076257A (ja) | パワーモジュール | |
| WO2017022221A1 (ja) | 放熱構造および電子機器 | |
| JP2004071670A (ja) | Ｉｃパッケージ、接続構造、および電子機器 | |
| KR101008772B1 (ko) | 집적 회로 장치, 전자 회로 지지 기판 및 집적 회로와 히트싱크의 열적 접속 방법 | |
| JP2005026263A (ja) | 混成集積回路 | |
| JPH098482A (ja) | スイッチング素子の放熱方法 | |
| JP4454388B2 (ja) | 半導体モジュール | |
| JP2586389B2 (ja) | Ｌｓｉケースのシールド構造 | |
| JPH06252282A (ja) | パッケージのシールド構造 | |
| JP2002324989A (ja) | 印刷回路基板の放熱構造 | |
| JP2002158317A (ja) | 低ノイズ放熱ｉｃパッケージ及び回路基板 | |
| JP2003273297A (ja) | 電子装置 | |
| US6563198B1 (en) | Adhesive pad having EMC shielding characteristics | |
| JPH07297518A (ja) | 電子部品の実装構造 | |
| JP2001068879A (ja) | 制御機器 | |
| JPH1197820A (ja) | 電磁シールド用導体パターンが形成された回路基板 | |
| JPH10189803A (ja) | 放熱板への絶縁基板取付構造 | |
| JPH03179796A (ja) | ハイブリッド集積回路 | |
| JPH03208366A (ja) | 混成集積回路部品の構造 | |
| JP4260236B2 (ja) | 電子機器ユニット | |
| KR20010017753A (ko) | 비디오보드상의 방열판 구조 | |
| JP2003243549A (ja) | 電子装置 | |
| JP2022133484A (ja) | 電子回路モジュール |