JP7069082B2 - 電力用半導体装置およびその製造方法 - Google Patents

電力用半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7069082B2
JP7069082B2 JP2019088181A JP2019088181A JP7069082B2 JP 7069082 B2 JP7069082 B2 JP 7069082B2 JP 2019088181 A JP2019088181 A JP 2019088181A JP 2019088181 A JP2019088181 A JP 2019088181A JP 7069082 B2 JP7069082 B2 JP 7069082B2
Authority
JP
Japan
Prior art keywords
frame
substrate
metal sheet
semiconductor device
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019088181A
Other languages
English (en)
Other versions
JP2020184574A (ja
Inventor
信也 中川
卓也 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019088181A priority Critical patent/JP7069082B2/ja
Priority to US16/838,955 priority patent/US11264303B2/en
Priority to DE102020111619.5A priority patent/DE102020111619B4/de
Priority to CN202010363119.0A priority patent/CN111916404B/zh
Publication of JP2020184574A publication Critical patent/JP2020184574A/ja
Application granted granted Critical
Publication of JP7069082B2 publication Critical patent/JP7069082B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は電力用半導体装置およびその製造方法に関するものである。
電力用半導体装置としてのトランスファーモールド構造のパッケージが市販されている。当該電力用半導体装置においては、スイッチング素子が発する熱とその回路を構成するフレームに流れる熱とが効率よく放熱されることと、スイッチング素子およびフレームとその周囲とが電気的に絶縁されることとが要求される。上記の放熱には主に絶縁性を有する樹脂材料のシートであるいわゆる絶縁シートが用いられる。しかしフレームと絶縁シートとの接着性が悪ければ、絶縁シートとフレームとの間の放熱が阻害される。またフレームと絶縁シートとの接着性が悪ければ、両者間の絶縁性も低下する。
特開２００８－４７８４３号公報（特許文献１）には、配線層と導電パターンとの間に絶縁層を挟んだ回路装置が開示されている。また特開２００６－１００７５９号公報（特許文献２）には、導電パターンと金属製の回路基板との間に絶縁層を挟んだ回路装置が開示されている。これらの開示技術においては、絶縁層により、導電パターンと、それに隣接する導電性部材との間の電気的な絶縁性が確保されている。
特開２００８－４７８４３号公報 特開２００６－１００７５９号公報
特開２００８－４７８４３号公報および特開２００６－１００７５９号公報においては、回路装置に含まれる金属層および絶縁層の厚みを大きくすることで両者の表面の平坦性を向上させたうえで両者が接合されている。したがって金属層および絶縁層の材料コストが高騰するとともに、金属層および絶縁層の加工が複雑となる。しかし仮にこれらの公報の技術において上記金属層および絶縁層を薄くすれば、金属層および絶縁層のそれぞれの湾曲する方向が一致しなくなる可能性がある。そのようになれば、金属層と絶縁層との間に部分的な剥離が生じて、金属層と絶縁層との十分な密着性が確保できなくなる。すなわち金属層と絶縁層との間の放熱性および絶縁性が低下する恐れがある。
本発明は上記の課題に鑑みなされたものである。その目的は、基板が接合されるフレームの湾曲方向と基板の湾曲方向とが一致するように基板が制御されることにより、基板とフレームとの間の十分な密着性を確保できる電力用半導体装置およびその製造方法を提供することである。
本開示に従った電力用半導体装置は、フレームと、半導体素子と、基板と、封止樹脂とを備える。半導体素子はフレーム上に配置される。基板はフレームの半導体素子が配置される側と反対側に配置される。封止樹脂は半導体素子および基板を封止する。基板は、金属シートと、金属シートの一方の主表面側の第１の絶縁シートと、金属シートの一方の主表面側と反対側である他方の主表面側の第２の絶縁シートとを含む。金属シートは、常温で可撓性を有している。
本開示に従えば、基板が接合されるフレームの湾曲方向と基板の湾曲方向とが一致するように基板が制御される。これにより、基板とフレームとの間の十分な密着性を確保できる電力用半導体装置およびその製造方法を提供できる。
実施の形態１の電力用半導体装置の構成を示す概略平面図である。 図１中のＩＩ－ＩＩ線に沿う部分の概略断面図である。 基板と一体となるように封止されるフレームが上に凸となるよう湾曲している場合の、基板の湾曲すべき方向を示す概略断面図である。 基板と一体となるように封止されるフレームが下に凸となるよう湾曲している場合の、基板の湾曲すべき方向を示す概略断面図である。 実施の形態１の電力用半導体装置の製造方法の第１工程を示す概略平面図である。 実施の形態１の電力用半導体装置の製造方法の第２工程を示す概略図である。 実施の形態１の電力用半導体装置の製造方法の第３工程を示す概略断面図である。 実施の形態１の電力用半導体装置の製造方法の第４工程を示す概略断面図である。 実施の形態１の電力用半導体装置の製造方法の第５工程を示す概略断面図である。 実施の形態１の電力用半導体装置の製造方法の第６工程を示す概略断面図である。 実施の形態１の電力用半導体装置の製造方法の第７工程を示す概略断面図である。 実施の形態１の電力用半導体装置の製造方法の第８工程を示す概略断面図である。 実施の形態１の電力用半導体装置の製造方法の第９工程を示す概略断面図である。 実施の形態２の電力用半導体装置に含まれる基板の構成を示す概略断面図である。 実施の形態２の電力用半導体装置の構成を示す概略断面図である。 実施の形態３の電力用半導体装置の構成を示す概略平面図である。 実施の形態３の電力用半導体装置の構成を示す概略断面図である。 実施の形態４の電力用半導体装置の構成を示す概略平面図である。 実施の形態５の電力用半導体装置の構成を示す概略平面図である。 実施の形態６の電力用半導体装置の構成を示す概略平面図である。 図２０中の点線で囲まれた領域ＸＸＩをＹ方向正側から見たときの概略側面図である。
以下、本実施の形態について図面に基づいて説明する。なお、説明の便宜上、Ｘ方向、Ｙ方向、Ｚ方向が導入されている。
実施の形態１．
＜はじめに＞
まず本実施の形態の電力用半導体装置の特徴的な構成について、図１および図２を用いて説明する。図１は実施の形態１の電力用半導体装置の構成を示す概略平面図である。図２は図１中のＩＩ－ＩＩ線に沿う部分の概略断面図である。図１および図２を参照して、本実施の形態の電力用半導体装置１００は、フレーム１と、半導体素子４と、基板７と、ワイヤ１０と、封止樹脂１３とを主に備えている。半導体素子４はフレーム１上に配置されている。基板７はフレーム１の半導体素子４が配置される側すなわちＺ方向の上側と反対側であるＺ方向の下側に配置されている。封止樹脂１３は半導体素子４および基板７を封止している。基板７は、金属シート７Ａと、第１の絶縁シート７Ｂと、第２の絶縁シート７Ｃとを含んでいる。基板７を構成する金属シート７Ａは、常温で可撓性を有している。したがって金属シート７Ａは図のＺ方向上側または下側に凸となるように湾曲しやすい。以下、このような構成および性質を有する電力用半導体装置１００についてより詳細に説明する。
＜電力用半導体装置の構成＞
電力用半導体装置１００は、たとえばトランスファーモールド構造を有するパッケージである。フレーム１は、単一のフレーム用の部材から分割された３つのフレーム１Ａ、フレーム１Ｂおよびフレーム１Ｃを含んでいる。フレーム１Ａは３つのフレームのうち最もＹ方向の負側に配置されている。フレーム１Ｂは３つのフレームのうち最もＹ方向の正側に配置されている。フレーム１Ｃは、フレーム１Ａに接続されるようにフレーム１ＡのＺ方向下側に取り付けられている。言い換えればフレーム１Ｃは、フレーム１Ａから枝分かれするように、フレーム１Ａに接続されている。フレーム１Ｃはその全体が封止樹脂１３の内部に配置されておりその表面の全体が封止樹脂１３の内部に隠れるように封止されている。これに対し、フレーム１Ａおよびフレーム１Ｂは封止樹脂１３の内部に収納されるように封止される領域と、封止樹脂１３の外部に露出する領域とを含んでいる。ただしフレーム１Ａ，１Ｂもその全体が封止樹脂１３の内部に収納されてもよい。
フレーム１Ｂの特に封止樹脂１３の内部に収納される領域には、そのＺ方向上側の表面上に、半導体素子４が接合されている。具体的には、半導体素子４として、スイッチング素子４Ａと、集積回路素子４Ｂとが含まれている。フレーム１Ｂの表面上にはスイッチング素子４Ａと集積回路素子４Ｂとの双方が配置されている。フレーム１Ｂの表面上のスイッチング素子４ＡにはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などが収納されている。集積回路素子４Ｂはスイッチング素子４Ａを駆動させる機能を有している。フレーム１Ｂの表面上のスイッチング素子４Ａと集積回路素子４Ｂとはワイヤ１０により電気的に接続されている。フレーム１Ｂ上のスイッチング素子４Ａまたは集積回路素子４Ｂとフレーム１Ｂの表面とが、ワイヤ１０により電気的に接続されてもよい。
フレーム１ＣのＺ方向上側の表面上には、半導体素子４として、スイッチング素子４Ａが接合されている。フレーム１Ｃの表面上のスイッチング素子４Ａ同士はワイヤ１０により電気的に接続されている。さらにフレーム１Ｂ上の集積回路素子４Ｂとフレーム１Ｃ上のスイッチング素子４Ａとがワイヤ１０により接続される。なおフレーム１Ｃの表面上にも集積回路素子４Ｂが接合され、これがワイヤ１０によりスイッチング素子４Ａと電気的に接続されてもよい。
図１および図２においては、フレーム１ＡのＺ方向の上側の表面上には、半導体素子４が接合されていない。このように後述する外部端子２と一体化された２種類のフレーム１Ａ，１Ｂのうち一方のみに半導体素子４が接合されていてもよい。しかしフレーム１ＡのＺ方向の上側の表面上にも半導体素子または導電性パッドが形成されていてもよい。フレーム１Ｃのスイッチング素子４Ａとフレーム１Ａの表面上とは、ワイヤ１０により接続されている。またフレーム１Ａの特に封止樹脂１３の内部に収納される領域の上に半導体素子４などが接合される場合には、そのフレーム１Ａの表面上の半導体素子４と、フレーム１Ｃの表面上の半導体素子４とが、ワイヤ１０を介在して電気的に接続されてもよい。以上のようにワイヤ１０は、各素子間および各素子と各部材との間を電気的に接続することにより、電力用半導体装置１００内の回路を構成する。
フレーム１Ａが封止樹脂１３の外部に露出する領域からは、封止樹脂１３の外側に向かうように、外部端子２Ａが延びている。外部端子２Ａはフレーム１Ａの先端部に、フレーム１Ａと一体として形成されている。フレーム１Ｂが封止樹脂１３の外部に露出する領域からは、封止樹脂１３の外側に向かうように、外部端子２Ｂが延びている。外部端子２Ｂはフレーム１Ｂの先端部に、フレーム１Ｂと一体として形成されている。外部端子２Ａ，２ＢはたとえばＹ方向に沿ってまっすぐ延びてもよい。しかし図２に示すように、外部端子２Ａ，２Ｂすなわち外部端子２は、Ｚ方向正側に向けて延びてもよい。これはフレーム１Ａ，１ＢがＹ方向に向けて延びる部分から屈曲してＺ方向正側に向けて延びる領域を有することによる。以上のように、フレーム１Ａ，１Ｂには、封止樹脂１３の外部にて、電力用半導体装置１００の外部に接続可能な外部端子２としての外部端子２Ａ，２Ｂが、フレーム１Ａ，１Ｂと一体として繋がっている。
フレーム１および外部端子２は、銅、銅合金、アルミニウムなどの、熱伝導性および導電性の双方が優れた金属材料により形成されることが好ましい。これによりフレーム１は電力用半導体装置１００内の回路を構成し、外部端子２は当該回路と電力用半導体装置１００外の回路とを電気的に接続する。
基板７は、フレーム１のうち最もＺ方向の下側に配置されるフレーム１Ｃの下側の面に接触している。具体的には、封止樹脂１３によりフレーム１Ｃと基板７とがまとめて封止されることにより、基板７はフレーム１Ｃの下側の面と一体になるように密着している。基板７は、上側から、第１の絶縁シート７Ｂ、金属シート７Ａ、第２の絶縁シート７Ｃの順に並んでおり、これらが積層されている。金属シート７Ａは半導体素子４の発する熱をＺ方向の下側から電力用半導体装置１００の外側に放熱する機能を有している。第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃは、上記の放熱の機能に加え、半導体素子４と金属シート７Ａとの間などの各部材間を電気的に絶縁する機能を有している。
図２において第２の絶縁シート７Ｃは下側の表面が封止樹脂１３に対して露出しているが、それ以外の基板７の各部の表面は封止樹脂１３の内部に覆われている。このような態様であってもここでは基板７が封止樹脂１３に封止されていると定義する。基板７から電力用半導体装置１００の外部への放熱性を高める観点から、第２の絶縁シート７Ｃの下側の表面が露出していることが好ましい。ただし基板７から電力用半導体装置１００の外部への放熱性が確保できる限り、第２の絶縁シート７Ｃの最下面を含む基板７の全体が封止樹脂１３の内部に完全に覆われる構成であってもよい。
金属シート７Ａは、銅、鉄、アルミニウムおよびステンレスからなる群から選択されるいずれかからなることが好ましい。金属シート７Ａは、その厚みすなわちＺ方向の寸法が０．０１ｍｍ以上０．２ｍｍ以下であることが好ましい。ただし金属シート７Ａの厚みの下限値は上記のなかでも０．０３ｍｍ以上であることがより好ましく、０．０５ｍｍであることがいっそう好ましい。また金属シート７Ａの厚みの上限値は０．１５ｍｍ以下であることがより好ましく、その中でも０．１０ｍｍ以下であることがいっそう好ましい。
上記のように金属シート７Ａは、常温で可撓性を有している。ここで常温とは、１５℃以上４０℃以下程度の温度範囲を意味する。またここで可撓性を有するとは、１００Ｎの力を加えたときに１ｍｍ以上変位するすなわちたわむ材質を意味する。
第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃは、いずれも同一の材質から形成されていることが好ましい。たとえば第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃは、繊維状または粒子状のフィラーが充填された、エポキシ樹脂などの熱硬化性の樹脂材料からなることが好ましい。
フレーム１Ｃは、基板７と一体となるように封止される前の工程において加わる熱履歴により、通常は厚み方向についてやや湾曲している。図３は、基板と一体となるように封止されるフレームが上に凸となるよう湾曲している場合の、基板の湾曲すべき方向を示す概略断面図である。図３においては、図２中の点線で囲まれた領域Ａのフレーム１Ｃと基板７との湾曲方向の関係の第１例が示されている。図３を参照して、仮にフレーム１ＣがＺ方向上側に向けて、すなわち上に凸となるよう湾曲している場合には、封止によりフレーム１Ｃの下側の面に接触する基板７は、上に凸となるように湾曲していることが好ましい。図４は、基板と一体となるように封止されるフレームが下に凸となるよう湾曲している場合の、基板の湾曲すべき方向を示す概略断面図である。図４においては、図２中の点線で囲まれた領域Ａのフレーム１Ｃと基板７との湾曲方向の関係の第２例が示されている。図４を参照して、仮にフレーム１ＣがＺ方向下側に向けて、すなわち下に凸となるよう湾曲している場合には、封止によりフレーム１Ｃの下側の面に接触する基板７は、下に凸となるように湾曲していることが好ましい。
以上より、フレーム１の一部であるフレーム１Ｃが厚み方向について湾曲する第１方向と、これの下側に接触する基板７が厚み方向について湾曲する第２方向とが一致することが好ましい。第１方向および第２方向とは、上に凸の方向または下に凸の方向を意味する。
金属シート７Ａの線膨張係数をα１とし、第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃの線膨張係数をα２とする。たとえばα１＜α２である場合、基板７の厚み方向についての第２方向の湾曲は、金属シート７Ａと、第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃとの線膨張係数の差に起因して生じる。第１の絶縁シート７Ｂの厚みをｔ１、第２の絶縁シート７Ｃの厚みをｔ２とする。図３に示すようにフレーム１Ｃの湾曲する第１方向が上に凸の方向である場合、基板７の湾曲する第２方向も上に凸の方向であることが好ましい。このようにするために、ｔ１＜ｔ２となるよう制御されることが好ましい。また図４に示すようにフレーム１Ｃの湾曲する第１方向が下に凸の方向である場合、基板７の湾曲する第２方向も下に凸の方向であることが好ましい。このようにするために、ｔ１＞ｔ２となるよう制御されることが好ましい。
このように第１の絶縁シート７Ｂと第２の絶縁シート７Ｃとのそれぞれの厚みの値からそれらの大小関係が決められることにより、基板７の湾曲する方向をフレーム１Ｃの湾曲する方向に一致するように制御できる。これは以下の理由に基づく。基板７の製造工程において、後述するように金属シート７Ａと第１の絶縁シート７Ｂなどとが重ねられた状態で加熱され一体化される。このとき、熱硬化性を有する第１の絶縁シート７Ｂなどの樹脂材料は硬化し収縮する。第１の絶縁シート７Ｂなどの熱膨張係数α２は金属シート７Ａの熱膨張係数α１よりも大きいため、第１の絶縁シート７Ｂなどは金属シート７Ａよりも加熱による寸法変化が大きく、収縮量が大きくなる。このため第１の絶縁シート７Ｂと第２の絶縁シート７Ｃとが同一の樹脂材料である場合、その収縮量は、図３のようにｔ１＜ｔ２であれば、厚みが大きく体積の大きい第２の絶縁シート７Ｃの方が第１の絶縁シート７Ｂよりも多くなる。図４のようにｔ１＞ｔ２であれば、厚みが大きく体積の大きい第１の絶縁シート７Ｂの方が第２の絶縁シート７Ｃよりも収縮量が多くなる。
このため図３においては第１の絶縁シート７Ｂの方が第２の絶縁シート７ＣよりもＹ方向の寸法が大きくなり、かつ各部材間の境界部がほぼ直角を保つように変形する。その結果、図３の例においては基板７は上に凸となるように変形する。また図４においては第２の絶縁シート７Ｃの方が第１の絶縁シート７ＢよりもＹ方向の寸法が大きくなり、かつ各部材間の境界部がほぼ直角を保つように変形する。その結果、図４の例においては基板７は下に凸となるように変形する。
封止樹脂１３は、半導体素子４および基板８とともに、フレーム１Ａ，１Ｂの少なくとも一部と、フレーム１Ｃとを封止している。また封止樹脂１３は、各部材間を繋ぐワイヤ１０も封止している。封止樹脂１３は、各部材間を電気的に絶縁する機能を有している。封止樹脂１３は、エポキシ樹脂などの熱硬化性樹脂であることが好ましい。
＜電力用半導体装置の製造方法＞
次に、図５～図１３を用いて、本実施の形態の電力用半導体装置の製造方法について説明する。図５は、実施の形態１の電力用半導体装置の製造方法の第１工程を示す概略平面図である。図５を参照して、まずフレーム１ｄが準備される。なおここでは各部材において参照符号の末尾にｄが付される場合、その部材が加工中であり未完成であることを意味することとする。すなわちフレーム１ｄは、電力用半導体装置１００を構成するフレーム１および外部端子２として切断される前の状態にあるフレームを示している。したがってフレーム１ｄは、フレーム１Ａ，１Ｂ，１Ｃの各領域となるべきフレーム１Ａｄ，１Ｂｄ，１Ｃｄを含んでいる。またフレーム１ｄには、外部端子２となるべき切断前の外部端子２ｄとしての外部端子２Ａｄおよび外部端子２Ｂｄが、フレーム１ｄの本体部分と一体に形成されている。
フレーム１ｄのＺ方向上側の表面上の一の位置に、半導体素子４としてのスイッチング素子４Ａおよび集積回路素子４Ｂが搭載され、一般公知の手法により接合される。またたとえばフレーム１Ｂｄの表面上のスイッチング素子４Ａと集積回路素子４Ｂとがワイヤ１０により電気的に接続される。フレーム１Ｂｄ上の集積回路素子４Ｂとフレーム１Ｃｄ上のスイッチング素子４Ａとがワイヤ１０により接続される。フレーム１Ｃｄの表面上のスイッチング素子４Ａ同士がワイヤ１０により接続される。フレーム１Ｃｄ上のスイッチング素子４Ａとフレーム１Ａｄの表面上とがワイヤ１０により接続される。以上のように各部材が搭載されることにより、フレーム１ｄを含むフレーム部材５０が得られる。なお以上のフレーム部材５０の工程時の加熱に起因して、上記のようにフレーム１Ｃｄの表面などが湾曲する。
図６は、実施の形態１の電力用半導体装置の製造方法の第２工程を示す概略図である。図６を参照して、ローラ１６に巻き付けられたシート状の、金属シート７Ａとなるべき金属シート７Ａｄがローラ１７により引き出される。ここで引き出される金属シート７Ａｄは常温で可撓性を有している。引き出された金属シート７Ａｄの表面上に、第１の絶縁シート７Ｂとなるべき、たとえばペースト状の樹脂材料が塗布される。当該樹脂材料は金属シート７Ａｄ上にて、スキージ１９により、狙いの厚みとなるように仕上げられる。これにより当該樹脂材料は、金属シート７Ａｄ上の第１の絶縁シート７Ｂｄとして形成される。
図７は、実施の形態１の電力用半導体装置の製造方法の第３工程を示す概略断面図である。図７を参照して、図６の工程による金属シート７Ａｄ上に第１の絶縁シート７Ｂｄが形成されたものが２つ準備される。このとき塗布される樹脂材料の量が調整される。これにより、２つのうち一方の第１の絶縁シート７Ｂｄが他方の第１の絶縁シート７Ｂｄよりも厚くなるように、それぞれの第１の絶縁シート７Ｂｄの厚みが調整される。なお２つの金属シート７Ａｄ上に第１の絶縁シート７Ｂｄが形成されたものは、いずれも主表面が最終的に形成される基板７の主表面の大きさとなるように切断される。
２つの第１の絶縁シート７Ｂｄのそれぞれの厚みは、図３および図４に示すように、それぞれの第１の絶縁シート７Ｂｄの金属シート７Ａｄとの線膨張係数の差を元に、図６の工程で準備されたフレーム部材５０のうち、後に得られる基板が接触する面が変形により湾曲する形状に一致する形状となるように調整される。たとえばフレーム部材５０のうち基板７が接触する面が図３のように上に凸に湾曲する形状であり、金属シートの線膨張係数α１よりも絶縁シートの線膨張係数α２が大きい場合を考える。この場合は、最終的に基板の第１の絶縁シート７Ｂとなる第１の絶縁シート７Ｂｄが、最終的に基板の第２の絶縁シート７Ｃとなる第１の絶縁シート７Ｂｄよりも薄くなるように調整される。同様に、たとえばフレーム部材５０のうち基板が接触する面が図４のように下に凸に湾曲する形状であり、α１＜α２であれば、最終的に基板の第１の絶縁シート７Ｂとなる第１の絶縁シート７Ｂｄが、最終的に基板の第２の絶縁シート７Ｃとなる第１の絶縁シート７Ｂｄよりも厚くなるように調整される。
図８は、実施の形態１の電力用半導体装置の製造方法の第４工程を示す概略断面図である。図８を参照して、図７で準備された２つのものが重ねられる。このとき２つのうち一方すなわち上側の金属シート７Ａｄの下側の他方の主表面上に、２つのうち他方すなわち下側の第１の絶縁シート７Ｂｄが接触するように重ねられる。これにより、以降では図８に示すように、重ねられた２つのもののうち下側の第１の絶縁シート７Ｂｄは第２の絶縁シート７Ｃｄと命名され、第２の絶縁シート７Ｃｄの下側の金属シート７Ａｄは金属シート７Ｄｄと命名される。
図９は、実施の形態１の電力用半導体装置の製造方法の第５工程を示す概略断面図である。図９を参照して、図８のように積層された状態で加熱される。これにより、上側から第１の絶縁シート７Ｂｄ、金属シート７Ａｄ、第２の絶縁シート７Ｃｄ、金属シート７Ｄｄの順に積層され一体とされたものが形成される。その後、最下層の金属シート７Ｄｄが剥がされる。以上により、上側から第１の絶縁シート７Ｂ、金属シート７Ａ、第２の絶縁シート７Ｃの順に積層されこれらが一体とされた基板７が形成される。ただしこの段階においては基板７を構成する各部材は加熱により完全に硬化していなくてもよい。なお上記のように加熱により形成される基板７は、金属シート７Ａと第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃとの線膨張係数の差に起因して、厚み方向について湾曲する。
上記の図５に示すフレーム部材５０の形成と、図６～図９に示す基板７の形成との順序は問わない。つまり基板７がフレーム部材５０より先に形成されてもよいし、フレーム部材５０が基板７より先に形成されてもよい。
図１０は、実施の形態１の電力用半導体装置の製造方法の第６工程を示す概略断面図である。図１０を参照して、金型２２が準備される。金型２２は下金型２２Ａと、上金型２２Ｂとを有している。下金型２２Ａは容器状となっている。下金型２２Ａの容器状となった部分内に、図９の工程にて形成された基板７が載置される。
図１１は、実施の形態１の電力用半導体装置の製造方法の第７工程を示す概略断面図である。図１１を参照して、下金型２２Ａの容器状の部分内に載置された基板７の上に、図５の工程にて形成されたフレーム部材５０が配置される。なお図１１に示すように、フレーム１ｄおよび外部端子２ｄの一部が下金型２２Ａの容器状の部分の外側にはみ出るように配置されてもよい。またこのとき、金型２２はあらかじめ加熱されていることが好ましい。
図１２は、実施の形態１の電力用半導体装置の製造方法の第８工程を示す概略断面図である。図１２を参照して、金型２２を構成する上金型２２Ｂが、図１１のように基板７およびフレーム部材５０が配置された下金型２２Ａの上に載置される。この上金型２２Ｂは下金型２２Ａの蓋として設けられている。したがって上金型２２Ｂは下金型２２Ａと噛み合うように下金型２２Ａの真上に取り付けられ、これにより上金型２２Ｂは下金型２２Ａの蓋として、下金型２２Ａの容器状の部分を閉じるように位置合わせされる。なお図１２に示すように、上金型２２Ｂが蓋として閉じられた状態において、フレーム１ｄおよび外部端子２ｄの一部が下金型２２Ａの容器状の部分の外側にはみ出るように配置されてもよい。以上の図１０～図１２の各工程により、基板７がフレーム部材５０と組み合わせられる。
図１３は、実施の形態１の電力用半導体装置の製造方法の第９工程を示す概略断面図である。図１３を参照して、図１２のように金型２２が閉じられることにより、下金型２２Ａと上金型２２Ｂとが１つの大きな空間領域２２Ｃを形成し、その空間領域２２Ｃ内に基板７およびフレーム部材５０が組み合わせられるように配置された状態が保たれている。金型２２には、その外部から上記空間領域２２Ｃ内に通じるたとえば管状のタブレット挿入部材２２Ｄが設けられている。このタブレット挿入部材２２Ｄ内に、封止樹脂１３となるべきたとえばエポキシ樹脂の固形のタブレットである封止樹脂タブレット１３ｄが挿入される。タブレット挿入部材２２Ｄはたとえば図１３に示すように、Ｚ方向に沿って延びる部分と、そこから屈曲してＹ方向に沿って延びそこから空間領域２２Ｃに達する部分とを有する。ただしタブレット挿入部材２２Ｄの構造は上記に限られない。
タブレット挿入部材２２Ｄ内に挿入された封止樹脂タブレット１３ｄは、タブレット挿入部材２２Ｄ内を空間領域２２Ｃ内に向けて移動するように、図中矢印のように徐々に押し込まれる。これにより封止樹脂タブレット１３ｄは加圧され、流動性を増しながら徐々に、空間領域２２Ｃ内に導かれる。このようにして流動性を有する樹脂材料が空間領域２２Ｃ内に充填される。金型２２は加熱されているため、この熱により上記の空間領域２２Ｃ内の樹脂材料は硬化して封止樹脂１３となる。この封止樹脂１３により、基板７とフレーム部材５０とが、互いに接触するように硬化接着される。このように、基板７とフレーム部材５０とが一体となるように接触された状態で硬化される。より具体的には、基板７を構成する第１の絶縁シート７Ｂと、フレーム１Ｃの下側の面とが一体となるように接触した態様を有する電力用半導体装置１００が形成される。
＜作用効果＞
次に、本実施の形態の比較例の課題について説明したうえで、本実施の形態の構成およびそこから得られる作用効果について説明する。
比較例として、たとえば図３における組立て前のフレーム１Ｃの基板７に接触する面が上に凸に湾曲しているのに対し、基板７の主表面が下に凸に湾曲しているなど、両者の湾曲する方向が一致しない場合を考える。この比較例の場合、たとえば図１１～図１３の工程において、基板７の第１の絶縁シート７Ｂの表面上にフレーム１Ｃの下側の面が接触せず、両者の密着性が低下する。その結果、半導体素子４と基板７との間の放熱性および絶縁性が低下する可能性がある。基板７などが厚ければその表面の平坦性を向上することにより密着性を向上できる。しかしその場合、材料費が高騰する。このため、基板７などが薄くてもフレーム１Ｃとの高い密着性を確保することが望まれる。
そこで本開示に従った電力用半導体装置１００は、フレーム１と、半導体素子４と、基板７と、封止樹脂１３とを備える。半導体素子４はフレーム１上に配置されている。基板７はフレーム１の半導体素子４が配置される側と反対側に配置される。封止樹脂１３は半導体素子４および基板７を封止する。基板７は、金属シート７Ａと、金属シート７Ａの一方の主表面側の第１の絶縁シート７Ｂと、金属シート７Ａの一方の主表面側と反対側である他方の主表面側の第２の絶縁シート７Ｃとを含む。金属シート７Ａは、常温で可撓性を有している。
たとえば第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃが加熱により硬化し収縮する熱硬化性樹脂であれば、工程中の加熱により第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃは硬化および収縮する。また基板７において、金属シート７Ａと第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃとは材質が異なり線膨張係数が異なる。このため、基板７を構成する部材間の線膨張係数の差に応じた当該部材間の寸法変化による湾曲が起こる。したがって、基板７を構成する各部材間の線膨張係数の差を制御することにより、基板７の湾曲方向をたとえばこれに密着すべきフレーム１Ｃの湾曲方向に一致するよう揃えることができる。さらに金属シート７Ａは可撓性を有するため、第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃが収縮し湾曲すれば、これらに挟まれる金属シート７Ａは容易に同様に湾曲できる。以上により、たとえば図１１～図１３の工程において、基板７の第１の絶縁シート７Ｂの表面上にフレーム１Ｃの下側の面が接触しやすくなり、両者の密着性が向上する。このためフレーム１Ｃおよび基板７の厚みが薄くても、フレーム１Ｃの下面に基板７が良好に密着し、放熱性および絶縁性の高い電力用半導体装置１００が得られる。
上記電力用半導体装置１００において、フレーム１の少なくとも一部であるフレーム１Ｃは、フレーム１Ｃの半導体素子４が配置される上側と反対側である下側にて、基板７に接触するように配置される。フレーム１Ｃが厚み方向について湾曲する第１方向と、金属シート７Ａと第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃとの線膨張係数の差に起因して基板７が厚み方向について湾曲する第２方向とが一致するように、第１の絶縁シート７Ｂと第２の絶縁シート７Ｃとのそれぞれの厚みが決められている。
第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃのそれぞれの厚みを制御すなわち適宜変更することで、それぞれの体積が制御される。体積を制御することにより、第１の絶縁シート７Ｂと第２の絶縁シート７Ｃとの材質が同じであってもそれらの樹脂材料の加熱によるたとえば収縮量に差をもたらすよう制御することができる。このことと、上記の金属シートと絶縁シートとの材質の違いに基づく熱膨張係数の差による金属シートと絶縁シートとの間のたとえば収縮量の差とを利用して、基板７の全体の湾曲方向である第２方向を、たとえばこれに密着させようとするフレーム１Ｃの元々の湾曲方向である第１方向と一致させることができる。つまり第１の絶縁シート７Ｂと第２の絶縁シート７Ｃとのそれぞれが基板７全体のなかで金属シート７Ａに与える力のバランスが調整される。これにより、基板７全体の曲がる方向を、上に凸または下に凸のいずれかとなるよう任意に調整できる。またその基板７の湾曲する曲率についても、第１の絶縁シート７Ｂと第２の絶縁シート７Ｃとのそれぞれの厚みすなわち体積を制御することにより、任意の曲率となるように制御できる。このようにすれば上記のように、基板７とフレーム１Ｃとの密着性、ならびにそれに伴う放熱性および絶縁性を向上できる。
上記電力用半導体装置１００において、金属シート７Ａの厚みは０．０１ｍｍ以上０．２ｍｍ以下である。金属シート７Ａは、銅、鉄、アルミニウムおよびステンレスからなる群から選択されるいずれかからなる。このようにすれば、良好な可撓性を有し、絶縁シートの変形および湾曲に追随しやすい金属シート７Ａを有する基板７を得ることができる。
本開示に従った電力用半導体装置１００の製造方法は、フレーム１Ｃ上に半導体素子４を搭載することによりフレーム部材５０が得られる。常温で可撓性を有する金属シート７Ａと、金属シート７Ａの一方の主表面側である上側の第１の絶縁シート７Ｂと、金属シート７Ａの一方の主表面側と反対側である他方の主表面側である下側の第２の絶縁シート７Ｃとを含む基板７が準備される。基板７がフレーム部材５０と組み合わせられる。基板７がフレーム部材５０と組み合わせられた状態で、封止樹脂１３により基板７とフレーム部材５０とが硬化接着される。基板７を準備する工程において、第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃの厚みは、金属シート７Ａとの線膨張係数の差を元に、基板７がフレーム部材５０の変形に適合する形状となるよう調整される。
当該電力用半導体装置１００の製造方法によれば、基本的には上記の本開示に従った電力用半導体装置１００による作用効果と同様の理論により、同様の作用効果が得られる。すなわち絶縁シートの厚みを制御し絶縁シートと金属シートとの線膨張係数の差を利用することにより、基板７とフレーム部材５０とを硬化接着する工程時にフレーム１Ｃと基板７とが同じ方向に沿って湾曲するよう調整できる。これによりフレーム１Ｃと基板７とが密着される面積を十分に広くすることができ、両者の密着性を向上することができる。その結果、両者間の放熱性および絶縁性を向上できる。
＜変形例＞
以上においては、第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃの材質を同じとし、両者の厚みを互いに異なる値となるよう制御している。これにより、これらと金属シート７Ａとの線膨張係数の差を考慮しつつ、フレーム１Ｃの湾曲する第１方向と、基板７が湾曲する第２方向とが一致するように制御される。しかし本実施の形態の電力用半導体装置においては、第１の絶縁シート７Ｂと第２の絶縁シート７Ｃとの厚みがほぼ等しい値となるように調整された上で、第１の絶縁シート７Ｂと第２の絶縁シート７Ｃとの材質を互いに異なるものとしてもよい。
また本実施の形態の電力用半導体装置の製造方法においては、基板７を準備する工程において、第１の絶縁シート７Ｂと第２の絶縁シート７Ｃとの厚みをほぼ等しい値にしつつ、第１の絶縁シート７Ｂと第２の絶縁シート７Ｃとの材質を互いに異なるものとしてもよい。これらの場合においても上記と同様に、第１の絶縁シート７Ｂおよび金属シート７Ａ、ならびに第２の絶縁シート７Ｃおよび金属シート７Ａの線膨張係数の差を考慮しつつ、フレーム１Ｃの湾曲方向と、基板７の湾曲方向とが一致するように制御することができる。言い換えれば、第１の絶縁シート７Ｂおよび金属シート７Ａ、ならびに第２の絶縁シート７Ｃおよび金属シート７Ａの線膨張係数の差を元に、基板７がフレーム部材５０の変形に適合する形状となるよう調整できる。
実施の形態２．
図１４は、実施の形態２の電力用半導体装置に含まれる基板の構成を示す概略断面図である。図１５は、実施の形態２の電力用半導体装置の構成を示す概略断面図である。図１４および図１５を参照して、本実施の形態の電力用半導体装置２００は大筋で実施の形態１の電力用半導体装置１００と同様の構成を有している。このため図１４および図１５において、電力用半導体装置１００と同一の構成要素には同一の符号を付し、同一の特徴についてはその説明を繰り返さない。ただし本実施の形態においては、基板７は、第２の絶縁シート７Ｃの金属シート７Ａと面する側の反対側すなわちＺ方向の下側に、他の金属シートとしての金属シート７Ｄをさらに含んでいる。すなわち本実施の形態の基板７は４層構造である。この点において本実施の形態は、基板７が金属シート７Ｄを含まない３層構造である実施の形態１と構成上異なっている。
つまり本実施の形態の電力用半導体装置２００の製造方法では、図８の金属シート７Ｄｄが除去されない。このため本実施の形態では、図８の金属シート７Ａｄ、第１の絶縁シート７Ｂｄ、第２の絶縁シート７Ｃｄおよび金属シート７Ｄｄがそのまま図１４の基板７として用いられる。
なお金属シート７Ｄは実施の形態１の金属シート７Ａと同じ材質および同じ厚みであることが好ましい。
本実施の形態においては、実施の形態１と同様の作用効果に加え、次の作用効果を奏する。基板７に金属シート７Ｄが加わることにより、基板７の絶縁シートのみならず、２つの金属シート７Ａと金属シート７Ｄとの厚みを制御することと、金属シートと絶縁シートとの線膨張係数の差とを利用して、基板７の湾曲方向を制御できる。また第１の絶縁シート７Ｂ、第２の絶縁シート７Ｃに加えて２つの金属シート７Ａ，７Ｄの厚みを制御できるため、基板７の湾曲する曲率を、実施の形態１よりもさらに高精度に制御できる。
本実施の形態では、２つの金属シート７Ａ，７Ｄの厚みを等しくし、２つの金属シート７Ａ，７Ｄの材質を互いに異なるものとすることによって、基板７の湾曲方向を制御することもできる。このことは実施の形態１において、２つの絶縁シートの厚みを等しくし、それらの材質を互いに異なるものとすることにより基板７の湾曲方向を制御してもよいことと同様の観点に基づく。
また本実施の形態では、実施の形態１よりも金属シートの数が増えるため、金属シートの放熱性を利用して、スイッチング素子４Ａから発生する熱をより高効率に放熱できる。
さらに本実施の形態では、実施の形態１よりも金属シートの数が増える分だけ、図１５に示すフレーム１Ａまたは外部端子２Ａの水平方向に延びる部分と、電力用半導体装置１００が実装される放熱面２８との距離Ｈが、実施の形態１よりも増加される。これにより、第１の絶縁シート７Ｂおよび第２の絶縁シート７Ｃによる、たとえば放熱面２８の下側に存在する導電性部材などとの絶縁性を高めることができる。
実施の形態３．
図１６は、実施の形態３の電力用半導体装置の構成を示す概略平面図である。図１７は、実施の形態３の電力用半導体装置の構成を示す概略断面図である。図１６および図１７を参照して、本実施の形態の電力用半導体装置３００は大筋で実施の形態１の電力用半導体装置１００と同様の構成を有している。このため図１６および図１７において、電力用半導体装置１００と同一の構成要素には同一の符号を付し、同一の特徴についてはその説明を繰り返さない。ただし本実施の形態においては、基板７の金属シート７Ａの全体に、等しい値の電位を印加することが可能な電極７Ｅすなわち端子を有している。なおここで等しい値の電位とは、まったく同一の電位の値に限らず、金属シート７Ａの各領域間で電位の中央値に対してある程度の誤差を有する場合を含むものとする。なおこのような構成とするために、図１７に示すように、金属シート７Ａの外縁部を絶縁シートの外縁部に対して少し外側にはみ出る構成としてもよい。電極７Ｅは、金属シート７Ａと電気的に接続するように、金属シート７Ａの一部であるたとえば図１６の左上の領域から引き出されている。
本実施の形態においては、実施の形態１と同様の作用効果に加え、次の作用効果を奏する。金属シート７Ａの全体に等しい値の電位を印加することにより、スイッチング素子４Ａから発生するノイズをシールドさせる効果をもたらすことができる。したがって電力用半導体装置３００の内部のノイズのその外部への漏出、および電力用半導体装置３００の外部のノイズをその内部への侵入を抑制できる。
実施の形態４．
図１８は、実施の形態４の電力用半導体装置の構成を示す概略平面図である。図１８を参照して、本実施の形態の電力用半導体装置４００は大筋で実施の形態１の電力用半導体装置１００と同様の構成を有している。このため図１８において、電力用半導体装置１００と同一の構成要素には同一の符号を付し、同一の特徴についてはその説明を繰り返さない。ただし本実施の形態においては、外部端子２として、フレーム１Ａ，１Ｂと一体となった外部端子２Ａ，２Ｂの他に、フレーム１から分離され独立して配置される外部端子２Ｃが形成されている。外部端子２Ｃは外部端子２Ａ，２Ｂと同様に、電力用半導体装置４００の外部に接続可能な端子である。金属シート７Ａはたとえば図１８の左上の領域に、端子接合部７Ｆを有している。金属シート７Ａは端子接合部７Ｆにて外部端子２Ｃと電気的に接続されている。
本実施の形態においては、実施の形態１と同様の作用効果に加え、次の作用効果を奏する。上記のような構成とすれば、外部端子２Ｃと端子接合部７Ｆすなわち金属シート７Ａとが電気的に接続されるよう実装された後に、ユーザーが電力用半導体装置４００の外部端子２Ｃの印加電圧を自由に変更できる。
実施の形態５．
図１９は、実施の形態５の電力用半導体装置の構成を示す概略平面図である。図１９を参照して、本実施の形態の電力用半導体装置５００は大筋で実施の形態１の電力用半導体装置１００と同様の構成を有している。このため図１９において、電力用半導体装置１００と同一の構成要素には同一の符号を付し、同一の特徴についてはその説明を繰り返さない。ただし本実施の形態においては、金属シート７Ａの一部は、電力用半導体装置４００の平面視における外部側に延びている。つまり金属シート７Ａは、たとえば図１９の右下の領域から、金属シート７Ａの一部がＹ方向負側に延びるように引き出された金属シート引き出し領域７Ｇを有している。金属シート引き出し領域７Ｇが引き出される方向は任意であり、たとえばＸ方向に延びるように引き出されてもよい。あるいは金属シート引き出し領域７Ｇは、たとえばＸ方向に延びる領域とＹ方向に延びる領域とを有し、両領域の境界部にて屈曲した形状を有していてもよい。
本実施の形態においては、実施の形態１，４と同様の作用効果に加え、次の作用効果を奏する。上記のような構成とすれば、実施の形態４のように金属シート７Ａが端子接合部７Ｆを介在して外部端子２Ｃと接続されることなく、金属シート７Ａが直接、電力用半導体装置５００の外部と接続される。このため金属シート７Ａから電力用半導体装置５００の外部までの部材間の接続部の数を大幅に削減でき、その実装性を向上できる。
実施の形態６．
図２０は、実施の形態６の電力用半導体装置の構成を示す概略平面図である。図２１は、図２０中の点線で囲まれた領域ＸＸＩをＹ方向正側から見たときの概略側面図である。図２０および図２１を参照して、本実施の形態の電力用半導体装置６００は大筋で実施の形態１の電力用半導体装置１００と同様の構成を有している。このため図２０および図２１において、電力用半導体装置１００と同一の構成要素には同一の符号を付し、同一の特徴についてはその説明を繰り返さない。ただし本実施の形態においては、フレーム１の少なくとも一部であるたとえばフレーム１Ａ、および金属シート７Ａのそれぞれが３つの領域に分割されている。具体的には、フレーム１Ａ、金属シート７Ａのそれぞれは、封止樹脂１３内におけるＹ方向の比較的負側の領域において３つの領域に分割されている。３つの領域に分割された金属シート７Ａの少なくとも１つは、３つの領域に分割されたフレーム１Ａの少なくとも１つに接続される。
図２１においては、３つに分割されたフレーム１Ａのうち右側の部分が、３つに分割された金属シート７Ａのうち右側の部分に接続されており、このフレーム１Ａは外部端子２Ａａに繋がっている。３つに分割されたフレーム１Ａのうち中央の部分が、３つに分割された金属シート７Ａのうち中央の部分に接続されており、このフレーム１Ａは外部端子２Ａｂに繋がっている。３つに分割されたフレーム１Ａのうち左側の部分が、３つに分割された金属シート７Ａのうち左側の部分に接続されており、このフレーム１Ａは外部端子２Ａｃに繋がっている。
本実施の形態においては上記のように、フレーム１の少なくとも一部であるフレーム１Ａ、および金属シート７Ａのそれぞれは複数の領域に分割される。複数の領域に分割された金属シート７Ａの少なくとも１つは、複数の領域に分割されたフレーム１Ａの少なくとも１つに接続される。これにより、実施の形態１の作用効果に加え以下の作用効果を奏する。すなわち本実施の形態によれば、たとえば図２０の外部端子２Ａａを、ユーザー側で用いる電源に含まれるｐｎ端子のｐ端子に接続し、これに隣接する外部端子２Ａｂを当該ｐｎ端子のｎ端子に接続することができる。つまり複数の領域に分割された金属シート７Ａおよびフレーム１Ａを用いて、性質の異なる複数の端子のそれぞれを１つの金属シート７Ａおよびフレーム１Ａに接続できる。これにより電力用半導体装置４００のフレームに接続可能な回路構成の自由度を上げることができる。
以上に述べた各実施の形態（に含まれる各例）に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１，１Ａ，１Ａｄ，１Ｂ，１Ｂｄ，１Ｃ，１Ｃｄ，１ｄ フレーム、２，２Ａ，２Ａａ，２Ａｂ，２Ａｃ，２Ａｄ，２Ｂ，２Ｂｄ，２Ｃ，２ｄ 外部端子、４ 半導体素子、４Ａ スイッチング素子、４Ｂ 集積回路素子、７ 基板、７Ａ，７Ａｄ，７Ｄ，７Ｄｄ 金属シート、７Ｂ，７Ｂｄ 第１の絶縁シート、７Ｃ，７Ｃｄ 第２の絶縁シート、７Ｅ 電極、７Ｆ 端子接合部、７Ｇ 金属シート引き出し領域、１０ ワイヤ、１３ 封止樹脂、１３ｄ 封止樹脂タブレット、１６，１７ ローラ、１９ スキージ、２２ 金型、２２Ａ 下金型、２２Ｂ 上金型、２２Ｃ 空間領域、２２Ｄ タブレット挿入部材、１００，２００，３００，４００，５００，６００ 電力用半導体装置。

Claims (9)

  1. 電力用半導体装置であって、
    フレームと、
    前記フレーム上に配置された半導体素子と、
    前記フレームの前記半導体素子が配置される側と反対側に配置される基板と、
    前記半導体素子および前記基板を封止する封止樹脂とを備え、
    前記基板は、金属シートと、前記金属シートの一方の主表面側の第１の絶縁シートと、前記金属シートの前記一方の主表面側と反対側である他方の主表面側の第２の絶縁シートとを含み、
    前記金属シートは、常温で可撓性を有している、電力用半導体装置。
  2. 前記フレームの少なくとも一部は、前記フレームの少なくとも一部の前記半導体素子が配置される側と反対側にて前記基板に接触するように配置され、
    前記フレームの少なくとも一部が厚み方向について湾曲する第１方向と、前記金属シートと前記第１および第２の絶縁シートとの線膨張係数の差に起因して前記基板が厚み方向について湾曲する第２方向とが一致するように、前記第１の絶縁シートと前記第２の絶縁シートとのそれぞれの厚みが決められている、請求項１に記載の電力用半導体装置。
  3. 前記金属シートの厚みは０．０１ｍｍ以上０．２ｍｍ以下であり、
    前記金属シートは、銅、鉄、アルミニウムおよびステンレスからなる群から選択されるいずれかからなる、請求項１または２に記載の電力用半導体装置。
  4. 前記基板は、前記第２の絶縁シートの前記金属シートと面する側の反対側に、他の金属シートをさらに含む、請求項１～３のいずれか１項に記載の電力用半導体装置。
  5. 前記金属シートの全体に等しい値の電位を印加することが可能な電極を有する、請求項１～４のいずれか１項に記載の電力用半導体装置。
  6. 前記フレームには前記電力用半導体装置の外部に接続可能な外部端子が繋がっており、
    前記金属シートは端子接合部にて前記外部端子と電気的に接続される、請求項１～５のいずれか１項に記載の電力用半導体装置。
  7. 前記金属シートの一部は、前記電力用半導体装置の外部側に延びている、請求項１～６のいずれか１項に記載の電力用半導体装置。
  8. 前記フレームの少なくとも一部および前記金属シートのそれぞれは複数の領域に分割され、
    前記複数の領域に分割された金属シートの少なくとも１つは、前記複数の領域に分割されたフレームの少なくとも１つに接続される、請求項１～７のいずれか１項に記載の電力用半導体装置。
  9. フレーム上に半導体素子を搭載することによりフレーム部材を得る工程と、
    常温で可撓性を有する金属シートと、前記金属シートの一方の主表面側の第１の絶縁シートと、前記金属シートの前記一方の主表面側と反対側である他方の主表面側の第２の絶縁シートとを含む基板を準備する工程と、
    前記基板を前記フレーム部材と組み合わせる工程と、
    前記基板が前記フレーム部材と組み合わせられた状態で、封止樹脂により前記基板と前記フレーム部材とを硬化接着する工程とを備え、
    前記基板を準備する工程において、前記第１の絶縁シートおよび前記第２の絶縁シートの厚みは、前記金属シートとの線膨張係数の差を元に、前記基板が前記フレーム部材の変形に適合する形状となるよう調整される、電力用半導体装置の製造方法。
JP2019088181A 2019-05-08 2019-05-08 電力用半導体装置およびその製造方法 Active JP7069082B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019088181A JP7069082B2 (ja) 2019-05-08 2019-05-08 電力用半導体装置およびその製造方法
US16/838,955 US11264303B2 (en) 2019-05-08 2020-04-02 Power semiconductor device and method of manufacturing the same
DE102020111619.5A DE102020111619B4 (de) 2019-05-08 2020-04-29 Leistungs-Halbleitervorrichtung und Verfahren zu deren Herstellung
CN202010363119.0A CN111916404B (zh) 2019-05-08 2020-04-30 功率用半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019088181A JP7069082B2 (ja) 2019-05-08 2019-05-08 電力用半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020184574A JP2020184574A (ja) 2020-11-12
JP7069082B2 true JP7069082B2 (ja) 2022-05-17

Family

ID=72943650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019088181A Active JP7069082B2 (ja) 2019-05-08 2019-05-08 電力用半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US11264303B2 (ja)
JP (1) JP7069082B2 (ja)
CN (1) CN111916404B (ja)
DE (1) DE102020111619B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7080365B1 (ja) * 2021-03-02 2022-06-03 三菱電機株式会社 半導体パワーモジュール
JP7484800B2 (ja) * 2021-04-08 2024-05-16 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158317A (ja) 2000-11-20 2002-05-31 Matsushita Electric Ind Co Ltd 低ノイズ放熱ｉｃパッケージ及び回路基板
JP2004111619A (ja) 2002-09-18 2004-04-08 Yaskawa Electric Corp パワーモジュール
JP2004343035A (ja) 2003-04-24 2004-12-02 Ngk Spark Plug Co Ltd 放熱部品、回路基板および半導体装置
JP2006093546A (ja) 2004-09-27 2006-04-06 Oki Electric Ind Co Ltd 放熱シート、放熱筒状体およびそれらを用いた放熱構造
JP2013206902A (ja) 2012-03-27 2013-10-07 Sekisui Chem Co Ltd パワー半導体モジュール用部品の製造方法
WO2015104834A1 (ja) 2014-01-10 2015-07-16 三菱電機株式会社 電力半導体装置
JP2015153932A (ja) 2014-02-17 2015-08-24 トヨタ自動車株式会社 半導体モジュール
JP2018133527A (ja) 2017-02-17 2018-08-23 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4183375B2 (ja) * 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
JP4549171B2 (ja) 2004-08-31 2010-09-22 三洋電機株式会社 混成集積回路装置
KR100765604B1 (ko) * 2004-11-26 2007-10-09 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
JP5183045B2 (ja) 2006-07-20 2013-04-17 三洋電機株式会社 回路装置
KR101897069B1 (ko) * 2012-04-16 2018-09-12 엘지이노텍 주식회사 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
US9397018B2 (en) 2013-01-16 2016-07-19 Infineon Technologies Ag Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
CN205752150U (zh) * 2013-08-28 2016-11-30 三菱电机株式会社 半导体装置
JP6339085B2 (ja) * 2013-09-11 2018-06-06 三菱電機株式会社 半導体装置及びその製造方法
CN103794571B (zh) * 2014-01-25 2017-01-04 嘉兴斯达半导体股份有限公司 一种功率半导体用新型金属-陶瓷绝缘基板
JP6092833B2 (ja) * 2014-10-30 2017-03-08 三菱電機株式会社 半導体装置
EP3196931A4 (en) * 2014-11-20 2019-02-20 NSK Ltd. HEAT DISSIPATING SUBSTRATE FOR MOUNTING AN ELECTRICAL COMPONENT
JP2018113414A (ja) * 2017-01-13 2018-07-19 新光電気工業株式会社 半導体装置とその製造方法
JP6988345B2 (ja) * 2017-10-02 2022-01-05 株式会社デンソー 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158317A (ja) 2000-11-20 2002-05-31 Matsushita Electric Ind Co Ltd 低ノイズ放熱ｉｃパッケージ及び回路基板
JP2004111619A (ja) 2002-09-18 2004-04-08 Yaskawa Electric Corp パワーモジュール
JP2004343035A (ja) 2003-04-24 2004-12-02 Ngk Spark Plug Co Ltd 放熱部品、回路基板および半導体装置
JP2006093546A (ja) 2004-09-27 2006-04-06 Oki Electric Ind Co Ltd 放熱シート、放熱筒状体およびそれらを用いた放熱構造
JP2013206902A (ja) 2012-03-27 2013-10-07 Sekisui Chem Co Ltd パワー半導体モジュール用部品の製造方法
WO2015104834A1 (ja) 2014-01-10 2015-07-16 三菱電機株式会社 電力半導体装置
US20160233151A1 (en) 2014-01-10 2016-08-11 Mitsubishi Electric Corporation Power semiconductor device
JP2015153932A (ja) 2014-02-17 2015-08-24 トヨタ自動車株式会社 半導体モジュール
JP2018133527A (ja) 2017-02-17 2018-08-23 富士電機株式会社 半導体装置及び半導体装置の製造方法
US20180240730A1 (en) 2017-02-17 2018-08-23 Fuji Electric Co., Ltd. Semiconductor device with heat dissipation and method of making same

Also Published As

Publication number Publication date
CN111916404B (zh) 2024-08-13
US11264303B2 (en) 2022-03-01
DE102020111619B4 (de) 2022-03-24
JP2020184574A (ja) 2020-11-12
CN111916404A (zh) 2020-11-10
US20200357719A1 (en) 2020-11-12
DE102020111619A1 (de) 2020-11-12

Similar Documents

Publication Publication Date Title
CN104011853B (zh) 电力用半导体装置及其制造方法
JP5683600B2 (ja) 半導体装置およびその製造方法
JP7069082B2 (ja) 電力用半導体装置およびその製造方法
KR19990062872A (ko) 반도체 전력장치용 패키지 및 그의 조립방법
US20020109216A1 (en) Integrated electronic device and integration method
JP6217884B2 (ja) 半導体装置とその製造方法
US20070102190A1 (en) Circuit device and method of manufacturing the same
JP4967701B2 (ja) 電力半導体装置
EP2804209A1 (en) Moulded electronics module
JP5664475B2 (ja) 半導体装置
CN111095537A (zh) 半导体装置及具备该半导体装置的功率转换装置
WO2015132969A1 (ja) 絶縁基板及び半導体装置
JP4946488B2 (ja) 回路モジュール
CN114649271A (zh) 半导体封装件及形成半导体封装件的方法
JP2013138087A (ja) 半導体モジュール及びその製造方法
US7152316B2 (en) Hybrid integrated circuit device and method of manufacturing the same
CN108336057B (zh) 半导体装置及其制造方法
JP6335815B2 (ja) 放熱構造体
JP2021015922A (ja) 半導体装置およびその製造方法
JP2016092261A (ja) 電子制御装置およびその製造方法
CN107004646A (zh) 电子装置
JP5146358B2 (ja) 電子装置
JP6274019B2 (ja) 半導体装置及びその製造方法
JP2020129601A (ja) 半導体装置、及び半導体装置の製造方法
JP2015106649A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220502

R150 Certificate of patent or registration of utility model

Ref document number: 7069082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150