JPH098482A - スイッチング素子の放熱方法 - Google Patents
スイッチング素子の放熱方法Info
- Publication number
- JPH098482A JPH098482A JP15144295A JP15144295A JPH098482A JP H098482 A JPH098482 A JP H098482A JP 15144295 A JP15144295 A JP 15144295A JP 15144295 A JP15144295 A JP 15144295A JP H098482 A JPH098482 A JP H098482A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- foil layer
- substrate
- switching element
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Switch Cases, Indication, And Locking (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 放熱手段の基板表面上のスペース占領を無く
し、さらに基板表面上の実装密度を向上させて、基板の
小型化を実現することを目的とする。 【構成】 スイッチング電源が構成される基板における
スイッチング素子の放熱方法において、基板１の表面に
形成した表面銅箔層２にスイッチング素子４の裏面を接
続し、該表面銅箔層２に複数個のスルーホール１１を形
成し、該スルーホール１１と接続する放熱用銅箔層１２
を、前記表面銅箔層２と基板の裏面に形成した裏面銅箔
層３の間の基板内部に形成し、前記表面銅箔層２と放熱
用銅箔層１２との間、及び裏面銅箔層３と放熱用銅箔層
１２との間のいずれか一方もしくは両方に前記放熱用銅
箔層１２より一回り大きな面積の遮蔽用銅箔層１３，１
４を形成する。
し、さらに基板表面上の実装密度を向上させて、基板の
小型化を実現することを目的とする。 【構成】 スイッチング電源が構成される基板における
スイッチング素子の放熱方法において、基板１の表面に
形成した表面銅箔層２にスイッチング素子４の裏面を接
続し、該表面銅箔層２に複数個のスルーホール１１を形
成し、該スルーホール１１と接続する放熱用銅箔層１２
を、前記表面銅箔層２と基板の裏面に形成した裏面銅箔
層３の間の基板内部に形成し、前記表面銅箔層２と放熱
用銅箔層１２との間、及び裏面銅箔層３と放熱用銅箔層
１２との間のいずれか一方もしくは両方に前記放熱用銅
箔層１２より一回り大きな面積の遮蔽用銅箔層１３，１
４を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング電源が構
成される基板におけるスイッチング素子の放熱方法に関
する。
成される基板におけるスイッチング素子の放熱方法に関
する。
【０００２】
【従来の技術】従来、スイッチング電源が構成される基
板には、通常の両面スルーホール基板が使用され、前記
両面スルーホール基板の表面に例えばパワーＭＯＳＦＥ
Ｔなどのスイッチング素子を表面実装法で実装してい
た。そして、表面実装されたスイッチング素子の放熱
は、実装時の銅箔部分を広く取り、スイッチング素子よ
り発生する熱を該銅箔部分に伝達させて放散させてい
た。
板には、通常の両面スルーホール基板が使用され、前記
両面スルーホール基板の表面に例えばパワーＭＯＳＦＥ
Ｔなどのスイッチング素子を表面実装法で実装してい
た。そして、表面実装されたスイッチング素子の放熱
は、実装時の銅箔部分を広く取り、スイッチング素子よ
り発生する熱を該銅箔部分に伝達させて放散させてい
た。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法では、発生する熱を効率よく放散させるた
めに、銅箔部分を広く取る必要があり、基板の小型化の
障害となるという問題があった。また、これらスイッチ
ング素子は高速でオン・オフを繰り返し、その電極電位
は０〜数１００Ｖで変動している。従って、スイッチン
グ素子実装部の周辺、特に裏面側に与える電気的影響は
大きく、微小信号を扱う回路に容量結合によって有害な
ノイズが浸入し、回路が異常動作を生ずることがある。
そのため、スイッチング素子の周辺またはその裏面、さ
らには放熱のために広く取った銅箔部分の周辺またはそ
の裏面に相対する位置は小信号回路用の実装スペースと
して利用出来ず、基板の小型化の障害となるという問題
があった。
た従来の方法では、発生する熱を効率よく放散させるた
めに、銅箔部分を広く取る必要があり、基板の小型化の
障害となるという問題があった。また、これらスイッチ
ング素子は高速でオン・オフを繰り返し、その電極電位
は０〜数１００Ｖで変動している。従って、スイッチン
グ素子実装部の周辺、特に裏面側に与える電気的影響は
大きく、微小信号を扱う回路に容量結合によって有害な
ノイズが浸入し、回路が異常動作を生ずることがある。
そのため、スイッチング素子の周辺またはその裏面、さ
らには放熱のために広く取った銅箔部分の周辺またはそ
の裏面に相対する位置は小信号回路用の実装スペースと
して利用出来ず、基板の小型化の障害となるという問題
があった。
【０００４】本発明は、以上の問題点に鑑み、基板表面
から放熱に係わる銅箔部分を排除する構成を得て、放熱
手段の基板表面上のスペース占領を無くし、基板表面上
のスペースの縮小をして、基板の小型化を実現すること
を目的とする。本発明は、さらに、放熱手段近傍の実装
面に小信号回路部品の実装が出来る構成を得て、基板表
面上の実装密度を向上させて、基板の小型化を実現する
ことを目的とする。
から放熱に係わる銅箔部分を排除する構成を得て、放熱
手段の基板表面上のスペース占領を無くし、基板表面上
のスペースの縮小をして、基板の小型化を実現すること
を目的とする。本発明は、さらに、放熱手段近傍の実装
面に小信号回路部品の実装が出来る構成を得て、基板表
面上の実装密度を向上させて、基板の小型化を実現する
ことを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、放熱手段を基板内部に設けるようにす
る。さらに、本発明は、上記放熱手段の電気的影響を回
路実装面に対し遮蔽するようにする。
め、本発明は、放熱手段を基板内部に設けるようにす
る。さらに、本発明は、上記放熱手段の電気的影響を回
路実装面に対し遮蔽するようにする。
【０００６】すなわち、本発明は、スイッチング電源が
構成される基板におけるスイッチング素子の放熱方法に
おいて、基板の表面に形成した表面銅箔層にスイッチン
グ素子の裏面を接続し、該表面銅箔層に複数個のスルー
ホールを形成し、該スルーホールと接続する放熱用銅箔
層を、前記表面銅箔層と基板の裏面に形成した裏面銅箔
層の間の基板内部に形成し、前記表面銅箔層と放熱用銅
箔層との間、及び裏面銅箔層と放熱用銅箔層との間のい
ずれか一方もしくは両方に前記放熱用銅箔層より一回り
大きな面積の遮蔽用銅箔層を形成することを特徴とす
る。
構成される基板におけるスイッチング素子の放熱方法に
おいて、基板の表面に形成した表面銅箔層にスイッチン
グ素子の裏面を接続し、該表面銅箔層に複数個のスルー
ホールを形成し、該スルーホールと接続する放熱用銅箔
層を、前記表面銅箔層と基板の裏面に形成した裏面銅箔
層の間の基板内部に形成し、前記表面銅箔層と放熱用銅
箔層との間、及び裏面銅箔層と放熱用銅箔層との間のい
ずれか一方もしくは両方に前記放熱用銅箔層より一回り
大きな面積の遮蔽用銅箔層を形成することを特徴とす
る。
【０００７】
【作用】上記構成の本発明によれば、スイッチング素子
より発生した熱はスイッチング素子の裏面を接続した表
面銅箔層から該表面銅箔層に形成したスルーホールを伝
達して、該スルーホールに接続した基板内部の放熱用銅
箔層に伝達し、該放熱用銅箔層において基板の周囲およ
び表裏面に放散することができる。したがって、放熱用
銅箔層を基板の実装面から排除しつつ、放熱を果たすこ
とができる。
より発生した熱はスイッチング素子の裏面を接続した表
面銅箔層から該表面銅箔層に形成したスルーホールを伝
達して、該スルーホールに接続した基板内部の放熱用銅
箔層に伝達し、該放熱用銅箔層において基板の周囲およ
び表裏面に放散することができる。したがって、放熱用
銅箔層を基板の実装面から排除しつつ、放熱を果たすこ
とができる。
【０００８】このとき、スイッチング素子の電気的影響
は熱と同様に、前記放熱用銅箔層に伝達されるが、前記
表面銅箔層と放熱用銅箔層との間、及び裏面銅箔層と放
熱用銅箔層との間のいずれか一方もしくは両方に形成し
た前記放熱用銅箔層より一回り大きな面積の遮蔽用銅箔
層により遮蔽することができる。したがって、小信号回
路部品は遮蔽用銅箔層に遮蔽されている面に自由に実装
することができる。
は熱と同様に、前記放熱用銅箔層に伝達されるが、前記
表面銅箔層と放熱用銅箔層との間、及び裏面銅箔層と放
熱用銅箔層との間のいずれか一方もしくは両方に形成し
た前記放熱用銅箔層より一回り大きな面積の遮蔽用銅箔
層により遮蔽することができる。したがって、小信号回
路部品は遮蔽用銅箔層に遮蔽されている面に自由に実装
することができる。
【０００９】
【実施例】以下図面に従って実施例を説明する。図１は
本発明の一実施例を示す側断面図であり、これは本発明
の方法を５層のガラスエポキシ基板に応用した場合を示
している。図において、１は五層のガラスエポキシ基板
（以下基板とする）、２は第１の部品実装面である基板
表面に形成した表面銅箔層、３は第２の部品実装面であ
る裏面に形成した裏面銅箔層であり、該表面銅箔層２と
裏面銅箔層３は回路パタンである。
本発明の一実施例を示す側断面図であり、これは本発明
の方法を５層のガラスエポキシ基板に応用した場合を示
している。図において、１は五層のガラスエポキシ基板
（以下基板とする）、２は第１の部品実装面である基板
表面に形成した表面銅箔層、３は第２の部品実装面であ
る裏面に形成した裏面銅箔層であり、該表面銅箔層２と
裏面銅箔層３は回路パタンである。
【００１０】４はスイッチング素子であり、表面銅箔層
２に裏面を実装してある。５，６はミニモールドトラン
ジスタ、７，８はチップコンデンサ、９，１０はチップ
抵抗であり、それぞれ表面銅箔層２と裏面銅箔層３に実
装してある。１１は表面銅箔層２のスイッチング素子４
の実装部に形成したスルーホール、１２は該スルーホー
ルと接続する放熱用銅箔層であり、該放熱用銅箔層１２
は前記表面銅箔層２と裏面銅箔層３の間の基板内部に形
成したベタパタンである。
２に裏面を実装してある。５，６はミニモールドトラン
ジスタ、７，８はチップコンデンサ、９，１０はチップ
抵抗であり、それぞれ表面銅箔層２と裏面銅箔層３に実
装してある。１１は表面銅箔層２のスイッチング素子４
の実装部に形成したスルーホール、１２は該スルーホー
ルと接続する放熱用銅箔層であり、該放熱用銅箔層１２
は前記表面銅箔層２と裏面銅箔層３の間の基板内部に形
成したベタパタンである。
【００１１】１３は表側の遮蔽用銅箔層、１４は裏側の
遮蔽用銅箔層であり、該表側の遮蔽用銅箔層１３は前記
表面銅箔層２と放熱用銅箔層１２との間に設けたベタパ
タン、該裏側の遮蔽用銅箔層１４は前記裏面銅箔層３と
放熱用銅箔層１２との間に設けたベタパタンであり、こ
れら表側の遮蔽用銅箔層１３と裏側の遮蔽用銅箔層１４
は前記放熱用銅箔層１２より一回り以上大きな面積と
し、回路内の交流的に見てアースとなる電位に接続す
る。
遮蔽用銅箔層であり、該表側の遮蔽用銅箔層１３は前記
表面銅箔層２と放熱用銅箔層１２との間に設けたベタパ
タン、該裏側の遮蔽用銅箔層１４は前記裏面銅箔層３と
放熱用銅箔層１２との間に設けたベタパタンであり、こ
れら表側の遮蔽用銅箔層１３と裏側の遮蔽用銅箔層１４
は前記放熱用銅箔層１２より一回り以上大きな面積と
し、回路内の交流的に見てアースとなる電位に接続す
る。
【００１２】以上の構成による本実施例の作用を、以下
に説明する。まず、スイッチング素子４から発生する大
量の熱は、スイッチング素子の裏面を接続した表面銅箔
層２に伝わるが、表面銅箔層２における実装部の銅箔面
積が小さいため周囲に拡がることなくスルーホール１１
を通じて、十分な面積を有する基板内部の放熱用銅箔層
１２に伝達し、基板１の周辺および表裏面に効果的に放
散される。
に説明する。まず、スイッチング素子４から発生する大
量の熱は、スイッチング素子の裏面を接続した表面銅箔
層２に伝わるが、表面銅箔層２における実装部の銅箔面
積が小さいため周囲に拡がることなくスルーホール１１
を通じて、十分な面積を有する基板内部の放熱用銅箔層
１２に伝達し、基板１の周辺および表裏面に効果的に放
散される。
【００１３】また、放熱用銅箔層１２の電位は高電圧で
変動するスイッチング素子４の電極電圧同様に変動して
しまうが、その両側には交流的なアース電位に接続され
た表側の遮蔽用銅箔層１３および裏側の遮蔽用銅箔層１
４が位置するため、部品実装面である表面銅箔層２およ
び裏面銅箔層３に対し何ら影響を及ぼすことは無い。し
たがって、表面銅箔層２および裏面銅箔層３には小信号
回路部品を自由に実装することが可能となる。
変動するスイッチング素子４の電極電圧同様に変動して
しまうが、その両側には交流的なアース電位に接続され
た表側の遮蔽用銅箔層１３および裏側の遮蔽用銅箔層１
４が位置するため、部品実装面である表面銅箔層２およ
び裏面銅箔層３に対し何ら影響を及ぼすことは無い。し
たがって、表面銅箔層２および裏面銅箔層３には小信号
回路部品を自由に実装することが可能となる。
【００１４】なお、本実施例では、遮蔽用銅箔層を遮蔽
用銅箔層の表側および裏側の両方に配置して、密な両面
実装を果たしたが、これに限るものではなく、本発明の
方法を適用する基板の小信号回路部品の実装状態に応じ
て、表側および裏側のいずれか一方のみの配置を選択し
ても良い。
用銅箔層の表側および裏側の両方に配置して、密な両面
実装を果たしたが、これに限るものではなく、本発明の
方法を適用する基板の小信号回路部品の実装状態に応じ
て、表側および裏側のいずれか一方のみの配置を選択し
ても良い。
【００１５】
【発明の効果】以上詳細に説明したごとく、本発明は、
スイッチング電源が構成される基板におけるスイッチン
グ素子の放熱方法において、基板の表面に形成した表面
銅箔層にスイッチング素子の裏面を接続し、該表面銅箔
層に複数個のスルーホールを形成し、該スルーホールと
接続する放熱用銅箔層を、前記表面銅箔層と基板の裏面
に形成した裏面銅箔層の間の基板内部に形成したので、
放熱手段を基板内部に設けることができる。
スイッチング電源が構成される基板におけるスイッチン
グ素子の放熱方法において、基板の表面に形成した表面
銅箔層にスイッチング素子の裏面を接続し、該表面銅箔
層に複数個のスルーホールを形成し、該スルーホールと
接続する放熱用銅箔層を、前記表面銅箔層と基板の裏面
に形成した裏面銅箔層の間の基板内部に形成したので、
放熱手段を基板内部に設けることができる。
【００１６】これにより、基板表面から放熱に係わる銅
箔部分を排除することが可能となり、放熱手段の基板表
面上のスペース占領を無くし、基板表面上のスペースの
縮小をして、基板の小型化を実現するという効果があ
る。さらに、本発明は、前記表面銅箔層と放熱用銅箔層
との間、及び裏面銅箔層と放熱用銅箔層との間のいずれ
か一方もしくは両方に前記放熱用銅箔層より一回り大き
な面積の遮蔽用銅箔層を形成するので、上記放熱手段の
電気的影響を回路実装面に対し遮蔽することができる。
箔部分を排除することが可能となり、放熱手段の基板表
面上のスペース占領を無くし、基板表面上のスペースの
縮小をして、基板の小型化を実現するという効果があ
る。さらに、本発明は、前記表面銅箔層と放熱用銅箔層
との間、及び裏面銅箔層と放熱用銅箔層との間のいずれ
か一方もしくは両方に前記放熱用銅箔層より一回り大き
な面積の遮蔽用銅箔層を形成するので、上記放熱手段の
電気的影響を回路実装面に対し遮蔽することができる。
【００１７】これにより、放熱手段近傍の実装面に小信
号回路部品の実装が可能となり、基板表面上の実装密度
を向上させて、基板の小型化を実現するという効果があ
る。
号回路部品の実装が可能となり、基板表面上の実装密度
を向上させて、基板の小型化を実現するという効果があ
る。
【図１】本発明の一実施例を示す側断面図である。
１ 基板 ２ 表面銅箔層 ３ 裏面銅箔層 ４ スイッチング素子 １１ スルーホール １２ 放熱用銅箔層 １３ 表側の遮蔽用銅箔層 １４ 裏側の遮蔽用銅箔層
Claims (1)
- 【請求項１】 スイッチング電源が構成される基板にお
けるスイッチング素子の放熱方法において、 基板の表面に形成した表面銅箔層にスイッチング素子の
裏面を接続し、 該表面銅箔層に複数個のスルーホールを形成し、 該スルーホールと接続する放熱用銅箔層を、前記表面銅
箔層と基板の裏面に形成した裏面銅箔層の間の基板内部
に形成し、 前記表面銅箔層と放熱用銅箔層との間、及び裏面銅箔層
と放熱用銅箔層との間のいずれか一方もしくは両方に前
記放熱用銅箔層より一回り大きな面積の遮蔽用銅箔層を
形成することを特徴とするスイッチング素子の放熱方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15144295A JP3101179B2 (ja) | 1995-06-19 | 1995-06-19 | スイッチング素子の放熱構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15144295A JP3101179B2 (ja) | 1995-06-19 | 1995-06-19 | スイッチング素子の放熱構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098482A true JPH098482A (ja) | 1997-01-10 |
| JP3101179B2 JP3101179B2 (ja) | 2000-10-23 |
Family
ID=15518702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15144295A Expired - Fee Related JP3101179B2 (ja) | 1995-06-19 | 1995-06-19 | スイッチング素子の放熱構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3101179B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362523B1 (en) | 1999-08-23 | 2002-03-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2002198630A (ja) * | 2000-12-26 | 2002-07-12 | Kyocera Corp | 電子部品搭載基板 |
| FR2853489A1 (fr) * | 2003-04-07 | 2004-10-08 | Siemens Ag | Carte imprimee multicouches |
| JP2006303020A (ja) * | 2005-04-18 | 2006-11-02 | Mitsubishi Electric Corp | コンデンサ内蔵プリント配線板 |
| JP2007116628A (ja) * | 2005-10-24 | 2007-05-10 | Kyocera Corp | 弾性表面波装置及び通信装置 |
| US7298028B2 (en) | 2005-07-14 | 2007-11-20 | Via Technologies, Inc. | Printed circuit board for thermal dissipation and electronic device using the same |
| CN100361296C (zh) * | 2005-08-22 | 2008-01-09 | 威盛电子股份有限公司 | 具有改善散热结构的印刷电路板及电子装置 |
| KR101006063B1 (ko) * | 2008-09-26 | 2011-01-06 | 주식회사 심텍 | 솔리드스테이트드라이브용 인쇄회로 기판 |
| JP2013138068A (ja) * | 2011-12-28 | 2013-07-11 | Denso Corp | 多層プリント基板 |
| JP2014519704A (ja) * | 2011-05-23 | 2014-08-14 | コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電子部品のためのプリント回路基板及びプリント回路基板システム |
| WO2014206665A1 (de) * | 2013-06-27 | 2014-12-31 | Zf Friedrichshafen Ag | Elektrische schaltung und verfahren zum herstellen einer elektrischen schaltung zur ansteuerung einer last |
| CN104955265A (zh) * | 2015-05-26 | 2015-09-30 | 苏州旭创科技有限公司 | Pcb基板及具有其的光模块 |
| JP2020009909A (ja) * | 2018-07-09 | 2020-01-16 | 株式会社デンソー | 回路基板の放熱構造 |
| JP2021077699A (ja) * | 2019-11-06 | 2021-05-20 | 株式会社デンソー | 電子制御装置 |
-
1995
- 1995-06-19 JP JP15144295A patent/JP3101179B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362523B1 (en) | 1999-08-23 | 2002-03-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2002198630A (ja) * | 2000-12-26 | 2002-07-12 | Kyocera Corp | 電子部品搭載基板 |
| JP4540223B2 (ja) * | 2000-12-26 | 2010-09-08 | 京セラ株式会社 | 電子部品搭載基板 |
| FR2853489A1 (fr) * | 2003-04-07 | 2004-10-08 | Siemens Ag | Carte imprimee multicouches |
| JP2006303020A (ja) * | 2005-04-18 | 2006-11-02 | Mitsubishi Electric Corp | コンデンサ内蔵プリント配線板 |
| US7298028B2 (en) | 2005-07-14 | 2007-11-20 | Via Technologies, Inc. | Printed circuit board for thermal dissipation and electronic device using the same |
| CN100361296C (zh) * | 2005-08-22 | 2008-01-09 | 威盛电子股份有限公司 | 具有改善散热结构的印刷电路板及电子装置 |
| JP2007116628A (ja) * | 2005-10-24 | 2007-05-10 | Kyocera Corp | 弾性表面波装置及び通信装置 |
| KR101006063B1 (ko) * | 2008-09-26 | 2011-01-06 | 주식회사 심텍 | 솔리드스테이트드라이브용 인쇄회로 기판 |
| JP2014519704A (ja) * | 2011-05-23 | 2014-08-14 | コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電子部品のためのプリント回路基板及びプリント回路基板システム |
| JP2013138068A (ja) * | 2011-12-28 | 2013-07-11 | Denso Corp | 多層プリント基板 |
| WO2014206665A1 (de) * | 2013-06-27 | 2014-12-31 | Zf Friedrichshafen Ag | Elektrische schaltung und verfahren zum herstellen einer elektrischen schaltung zur ansteuerung einer last |
| CN105340368A (zh) * | 2013-06-27 | 2016-02-17 | Zf腓德烈斯哈芬股份公司 | 电路和用于制造用以驱控负载的电路的方法 |
| CN105340368B (zh) * | 2013-06-27 | 2018-05-08 | Zf腓德烈斯哈芬股份公司 | 电路和用于制造用以驱控负载的电路的方法 |
| CN104955265A (zh) * | 2015-05-26 | 2015-09-30 | 苏州旭创科技有限公司 | Pcb基板及具有其的光模块 |
| JP2020009909A (ja) * | 2018-07-09 | 2020-01-16 | 株式会社デンソー | 回路基板の放熱構造 |
| JP2021077699A (ja) * | 2019-11-06 | 2021-05-20 | 株式会社デンソー | 電子制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3101179B2 (ja) | 2000-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5586007A (en) | Circuit board having improved thermal radiation | |
| JPH098482A (ja) | スイッチング素子の放熱方法 | |
| JP2004071670A (ja) | Ｉｃパッケージ、接続構造、および電子機器 | |
| US7295083B2 (en) | Structure for electromagnetically shielding a substrate | |
| US5459348A (en) | Heat sink and electromagnetic interference shield assembly | |
| JP2005026263A (ja) | 混成集積回路 | |
| JP2586389B2 (ja) | Ｌｓｉケースのシールド構造 | |
| JP2005333027A (ja) | 半導体装置、ノイズ軽減方法、及び、シールドカバー | |
| JP2005276957A (ja) | プリント基板 | |
| JP2002158317A (ja) | 低ノイズ放熱ｉｃパッケージ及び回路基板 | |
| US6563198B1 (en) | Adhesive pad having EMC shielding characteristics | |
| JP2582144Y2 (ja) | スイッチング電源回路基板 | |
| JPH1197820A (ja) | 電磁シールド用導体パターンが形成された回路基板 | |
| JPH05167204A (ja) | プリント基板 | |
| JPH0555719A (ja) | 回路基板装置 | |
| JP2001210984A (ja) | 部品の放熱構造 | |
| KR100448194B1 (ko) | 인쇄회로기판 | |
| JP2000151306A (ja) | 半導体装置 | |
| JPH05136593A (ja) | シールド構造 | |
| JPH03179796A (ja) | ハイブリッド集積回路 | |
| JP2000040637A (ja) | パワー回路用配線基板のコンデンサ実装構造 | |
| JPH07142832A (ja) | プリント基板およびそれを用いた電子回路 | |
| JPH0786718A (ja) | プリント配線基板におけるベアチップ実装構造 | |
| JP2002170425A (ja) | 放電灯点灯装置 | |
| JPH0555421A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070818 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |