JP2002198630A - 電子部品搭載基板 - Google Patents
電子部品搭載基板Info
- Publication number
- JP2002198630A JP2002198630A JP2000396301A JP2000396301A JP2002198630A JP 2002198630 A JP2002198630 A JP 2002198630A JP 2000396301 A JP2000396301 A JP 2000396301A JP 2000396301 A JP2000396301 A JP 2000396301A JP 2002198630 A JP2002198630 A JP 2002198630A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- resistor
- component mounting
- plating film
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
(57)【要約】
【課題】単純な構造で電子部品の放熱性を低下させるこ
となく、かつ低コストで小型高密度化が可能な電子部品
搭載基板を提供する。 【解決手段】絶縁基板２の一方の表面に複数個の電子部
品４ａ、４ｂを搭載し、かつ他方の表面に電子部品４
ａ、４ｂと接続される抵抗体１０を形成した電子部品搭
載基板１において、抵抗体１０形成面に電子部品４の電
気特性確認用のテストパッド１３を形成する。
となく、かつ低コストで小型高密度化が可能な電子部品
搭載基板を提供する。 【解決手段】絶縁基板２の一方の表面に複数個の電子部
品４ａ、４ｂを搭載し、かつ他方の表面に電子部品４
ａ、４ｂと接続される抵抗体１０を形成した電子部品搭
載基板１において、抵抗体１０形成面に電子部品４の電
気特性確認用のテストパッド１３を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子やコン
デンサ等の複数個の電子部品および抵抗体が搭載される
電子部品搭載基板に関するものである。
デンサ等の複数個の電子部品および抵抗体が搭載される
電子部品搭載基板に関するものである。
【０００２】
【従来技術】従来より、半導体素子や複数の各種電子部
品を絶縁基板の両面に搭載した電子部品搭載基板が知ら
れており、その一般的な構造として、図３に示すよう
に、半導体素子やコンデンサ等の各種電子部品から発生
する熱を外部に効率良く放熱するために、絶縁基板の一
方の表面に半導体素子やコンデンサ等の電子部品を複数
個搭載し、これら表面に実装した電子部品に隣接して電
気特性確認用のテストパッドを数個形成するとともに、
前記絶縁基板の他方の表面（裏面）に前記表面実装部品
に供給する電圧等を制御するための抵抗体を所定の個数
形成し、該抵抗体をガラスおよび樹脂からなる保護層に
て保護したものが知られている。
品を絶縁基板の両面に搭載した電子部品搭載基板が知ら
れており、その一般的な構造として、図３に示すよう
に、半導体素子やコンデンサ等の各種電子部品から発生
する熱を外部に効率良く放熱するために、絶縁基板の一
方の表面に半導体素子やコンデンサ等の電子部品を複数
個搭載し、これら表面に実装した電子部品に隣接して電
気特性確認用のテストパッドを数個形成するとともに、
前記絶縁基板の他方の表面（裏面）に前記表面実装部品
に供給する電圧等を制御するための抵抗体を所定の個数
形成し、該抵抗体をガラスおよび樹脂からなる保護層に
て保護したものが知られている。
【０００３】そして、該電子部品搭載基板の裏面（抵抗
体形成面）にシリコン接着剤等を介してヒートシンクを
取着し、各電子部品から発生した熱は、各部品からの自
然放熱、部品に接合したヒートシンクからの放熱、およ
び絶縁基板を通し基板端部の筐体取り付け部を介した筐
体への熱放散によって外部へ放熱される。
体形成面）にシリコン接着剤等を介してヒートシンクを
取着し、各電子部品から発生した熱は、各部品からの自
然放熱、部品に接合したヒートシンクからの放熱、およ
び絶縁基板を通し基板端部の筐体取り付け部を介した筐
体への熱放散によって外部へ放熱される。
【０００４】かかる電子部品搭載基板においては、ます
ます表面に搭載される表面実装部品（電子部品）の点数
が増加し、特に、車載用に用いられる電子部品搭載基板
ではエンジンルーム内のスペースがほとんど無く、基板
のさらなる小型化、低コスト化が望まれていることか
ら、電子部品搭載基板のより一層の高密度化を図る必要
がある。
ます表面に搭載される表面実装部品（電子部品）の点数
が増加し、特に、車載用に用いられる電子部品搭載基板
ではエンジンルーム内のスペースがほとんど無く、基板
のさらなる小型化、低コスト化が望まれていることか
ら、電子部品搭載基板のより一層の高密度化を図る必要
がある。
【０００５】そこで、小型高密度化を目的として、例え
ば、特開平１０−７０３５１号や特開平１１−２０４９
１４号では、絶縁基板表面に各種電子部品を搭載すると
ともに、該絶縁基板表面にカバーを設け、該カバーの表
面にも電子部品を搭載することによって基板を小型化で
きることが記載されている。
ば、特開平１０−７０３５１号や特開平１１−２０４９
１４号では、絶縁基板表面に各種電子部品を搭載すると
ともに、該絶縁基板表面にカバーを設け、該カバーの表
面にも電子部品を搭載することによって基板を小型化で
きることが記載されている。
【０００６】
【発明が解決しようとする課題】しかしながら、特開平
１０−７０３５１号や特開平１１−２０４９１４号に記
載されたカバーを設ける構造の電子部品搭載基板では、
カバー等を別途形成する必要があり、かつ該カバー表面
にも電子部品を実装しなければならないために実装が難
しく、コスト増となるとともに、電子部品の作動に伴っ
て発生する発熱を効率よく放熱することができないとい
う問題があった。
１０−７０３５１号や特開平１１−２０４９１４号に記
載されたカバーを設ける構造の電子部品搭載基板では、
カバー等を別途形成する必要があり、かつ該カバー表面
にも電子部品を実装しなければならないために実装が難
しく、コスト増となるとともに、電子部品の作動に伴っ
て発生する発熱を効率よく放熱することができないとい
う問題があった。
【０００７】かかる理由から、電子部品は基板表面に実
装することが望ましいが、従来の電子部品搭載基板の
（ａ）電子部品実装面および（ｂ）抵抗体形成面を示す
平面図に示すように電子部品の部品点数が多く電子部品
実装面（ａ）のデッドスペースがほとんどないととも
に、電子部品実装面（ａ）と抵抗体形成面（ｂ）とのデ
ッドスペースの差が大きいものであった。
装することが望ましいが、従来の電子部品搭載基板の
（ａ）電子部品実装面および（ｂ）抵抗体形成面を示す
平面図に示すように電子部品の部品点数が多く電子部品
実装面（ａ）のデッドスペースがほとんどないととも
に、電子部品実装面（ａ）と抵抗体形成面（ｂ）とのデ
ッドスペースの差が大きいものであった。
【０００８】本発明は上記課題を解決するためになされ
たものであり、その目的は、単純な構造で、かつ低コス
トで小型高密度化が可能な電子部品搭載基板を提供する
ことにある。
たものであり、その目的は、単純な構造で、かつ低コス
トで小型高密度化が可能な電子部品搭載基板を提供する
ことにある。
【０００９】
【課題を解決するための手段】本発明者等は、上記課題
に対して検討した結果、絶縁基板の表面に半導体素子や
コンデンサ等の表面実装部品（電子部品）を複数個実装
し、前記絶縁基板の裏面に前記電子部品に接続される抵
抗体を形成するとともに、前記絶縁基板の前記抵抗体形
成面（裏面）に半導体素子の約２倍の実装面積を必要と
するテストパッドを形成することによって、絶縁基板の
電子部品実装面に必要な実装面積を小さくでき、絶縁基
板の面積を小さくすることができる結果、電子部品搭載
基板全体を小型化ができることを知見した。
に対して検討した結果、絶縁基板の表面に半導体素子や
コンデンサ等の表面実装部品（電子部品）を複数個実装
し、前記絶縁基板の裏面に前記電子部品に接続される抵
抗体を形成するとともに、前記絶縁基板の前記抵抗体形
成面（裏面）に半導体素子の約２倍の実装面積を必要と
するテストパッドを形成することによって、絶縁基板の
電子部品実装面に必要な実装面積を小さくでき、絶縁基
板の面積を小さくすることができる結果、電子部品搭載
基板全体を小型化ができることを知見した。
【００１０】すなわち、本発明の電子部品搭載基板は、
絶縁基板の一方の表面に複数個の電子部品を搭載し、か
つ他方の表面に前記電子部品と接続される抵抗体を形成
したものであって、前記抵抗体形成面に前記電子部品の
電気特性確認用のテストパッドを形成したことを特徴と
するものである。
絶縁基板の一方の表面に複数個の電子部品を搭載し、か
つ他方の表面に前記電子部品と接続される抵抗体を形成
したものであって、前記抵抗体形成面に前記電子部品の
電気特性確認用のテストパッドを形成したことを特徴と
するものである。
【００１１】ここで、前記テストパッドが、前記絶縁基
板表面に形成されたタングステンおよび／またはモリブ
デンを主成分とする表面配線層と、該表面配線層表面に
少なくとも１層形成されたメッキ膜とを備えることが望
ましく、さらに、前記メッキ膜が、前記メタライズ表面
に形成される厚み５〜１５μｍのＮｉまたはＣｕメッキ
膜と、該ＮｉまたはＣｕメッキ膜表面に形成される厚み
０．０３〜０．５μｍのＡｕメッキ膜とからなることが
望ましい。
板表面に形成されたタングステンおよび／またはモリブ
デンを主成分とする表面配線層と、該表面配線層表面に
少なくとも１層形成されたメッキ膜とを備えることが望
ましく、さらに、前記メッキ膜が、前記メタライズ表面
に形成される厚み５〜１５μｍのＮｉまたはＣｕメッキ
膜と、該ＮｉまたはＣｕメッキ膜表面に形成される厚み
０．０３〜０．５μｍのＡｕメッキ膜とからなることが
望ましい。
【００１２】また、前記抵抗体が、前記絶縁基板表面に
形成された表面配線層と、該表面配線層表面に形成され
るＮｉまたはＣｕメッキ膜、および該ＮｉまたはＣｕメ
ッキ膜表面に形成されるＣｕを主成分としたメタライズ
層を介して接続されてなることが望ましい。
形成された表面配線層と、該表面配線層表面に形成され
るＮｉまたはＣｕメッキ膜、および該ＮｉまたはＣｕメ
ッキ膜表面に形成されるＣｕを主成分としたメタライズ
層を介して接続されてなることが望ましい。
【００１３】さらに、前記テストパッド以外の前記抵抗
体形成面を保護層によって被覆したことが望ましい。
体形成面を保護層によって被覆したことが望ましい。
【００１４】
【発明の実施の形態】本発明の電子部品搭載基板の一例
について、その概略断面図を示す図１およびその平面図
（（ａ）電子部品搭載面、（ｂ）抵抗体形成面）である
図２を基に説明する。図１によれば、電子部品搭載基板
１は、絶縁層２ａ〜２ｅの積層体からなる絶縁基板２の
一方の表面に表面配線層３が形成されている。また、半
導体素子、コンデンサ、ダイオード、トランジスタ等の
複数個の電子部品４ａ、４ｂ（４ａは半導体素子、４ｂ
はその他の電子部品）は、表面配線層３と半田等の接続
端子５を介して電気的に接続され、絶縁基板２表面に実
装されている。なお、電子部品４のサイズは様々である
が、例えば、１０ｍｍ×１０ｍｍ以上の大きさの半導体
素子４ａ等が搭載され、また、電子部品搭載面に搭載さ
れる電子部品４の数は、例えば５個以上、特に１０個以
上、さらに３０個以上、さらには５０個以上となる。
について、その概略断面図を示す図１およびその平面図
（（ａ）電子部品搭載面、（ｂ）抵抗体形成面）である
図２を基に説明する。図１によれば、電子部品搭載基板
１は、絶縁層２ａ〜２ｅの積層体からなる絶縁基板２の
一方の表面に表面配線層３が形成されている。また、半
導体素子、コンデンサ、ダイオード、トランジスタ等の
複数個の電子部品４ａ、４ｂ（４ａは半導体素子、４ｂ
はその他の電子部品）は、表面配線層３と半田等の接続
端子５を介して電気的に接続され、絶縁基板２表面に実
装されている。なお、電子部品４のサイズは様々である
が、例えば、１０ｍｍ×１０ｍｍ以上の大きさの半導体
素子４ａ等が搭載され、また、電子部品搭載面に搭載さ
れる電子部品４の数は、例えば５個以上、特に１０個以
上、さらに３０個以上、さらには５０個以上となる。
【００１５】また、表面配線層３の表面にはＮｉまたは
Ｃｕメッキ膜６ａおよびＡｕメッキ膜６ｂが被着形成さ
れ、表面配線層３の酸化を防止する働きをなす。
Ｃｕメッキ膜６ａおよびＡｕメッキ膜６ｂが被着形成さ
れ、表面配線層３の酸化を防止する働きをなす。
【００１６】また、表面配線層３は、絶縁基板２の内部
に形成されるビアホール導体７や内部配線層８と電気的
に接続されて配線回路を形成し、絶縁基板２の他方の表
面（裏面）の抵抗体１０と接続される表面配線層１１
や、電子部品４の電気特性を確認するためのテストパッ
ド１３と接続されている。
に形成されるビアホール導体７や内部配線層８と電気的
に接続されて配線回路を形成し、絶縁基板２の他方の表
面（裏面）の抵抗体１０と接続される表面配線層１１
や、電子部品４の電気特性を確認するためのテストパッ
ド１３と接続されている。
【００１７】なお、本発明によれば、テストパッド１３
は必ずしも電子部品４の直下に形成される必要はなく、
回路設計の都合に応じて回路を引き回し、絶縁基板２の
裏面のデッドスペースに設ければよい。
は必ずしも電子部品４の直下に形成される必要はなく、
回路設計の都合に応じて回路を引き回し、絶縁基板２の
裏面のデッドスペースに設ければよい。
【００１８】また、抵抗体１０およびテストパッド１３
はそれぞれの電子部品４に対してそれぞれ個別に形成す
る必要はなく、回路設計に合わせて各階路ブロックごと
に形成すればよい。すなわち、抵抗体１０の数は電子部
品４の数より少ないことが望ましい。
はそれぞれの電子部品４に対してそれぞれ個別に形成す
る必要はなく、回路設計に合わせて各階路ブロックごと
に形成すればよい。すなわち、抵抗体１０の数は電子部
品４の数より少ないことが望ましい。
【００１９】本発明によれば、図１および図２に示すよ
うに、絶縁基板２の両面に形成される電子部品４の実装
に必要な面積と、抵抗体１０およびテストパッド１３の
実装に必要な面積とのバランスを合わせることができ、
絶縁基板２の一方の表面に必要な面積を小さくできるこ
とから絶縁基板２自体を小型化できる。
うに、絶縁基板２の両面に形成される電子部品４の実装
に必要な面積と、抵抗体１０およびテストパッド１３の
実装に必要な面積とのバランスを合わせることができ、
絶縁基板２の一方の表面に必要な面積を小さくできるこ
とから絶縁基板２自体を小型化できる。
【００２０】また、絶縁基板２の裏面には抵抗体１０と
接続される表面配線層１１やテストパッド１３を形成す
る表面配線層１５が形成され、さらに表面配線層１５の
酸化等を防止する上で、表面配線層１５の表面に少なく
とも１層のメッキ膜１６を形成することが望ましい。な
お、表面配線層１５はメッキ膜１６を形成する際のメッ
キ液に対する耐食性の観点で、磁器表面にメタライズペ
ーストを焼き付ける厚膜法にて形成した配線層ではな
く、タングステンおよび／またはモリブデンを主成分と
する導体層からなることが望ましい。また、テストパッ
ド１３のサイズは、例えば、一辺が０．５〜１．５ｍｍ
×０．５〜１．５ｍｍの概略四角形状で、その厚みが５
〜３０μｍからなる。
接続される表面配線層１１やテストパッド１３を形成す
る表面配線層１５が形成され、さらに表面配線層１５の
酸化等を防止する上で、表面配線層１５の表面に少なく
とも１層のメッキ膜１６を形成することが望ましい。な
お、表面配線層１５はメッキ膜１６を形成する際のメッ
キ液に対する耐食性の観点で、磁器表面にメタライズペ
ーストを焼き付ける厚膜法にて形成した配線層ではな
く、タングステンおよび／またはモリブデンを主成分と
する導体層からなることが望ましい。また、テストパッ
ド１３のサイズは、例えば、一辺が０．５〜１．５ｍｍ
×０．５〜１．５ｍｍの概略四角形状で、その厚みが５
〜３０μｍからなる。
【００２１】また、メッキ膜１６は、メッキ膜１６表面
に接続されるワイヤとのボンディング性、およびメッキ
膜１６の残留応力により半田実装時等に生じる剥がれ等
の不具合を防止するために、特に、厚み５〜１５μｍ、
さらに７〜１３μｍのＮｉまたはＣｕメッキ膜１６ａ
と、厚み０．０３〜０．５μｍ、さらに０．０５〜０．
１５μｍのＡｕメッキ膜１６ｂとを形成した構成からな
ることが望ましい。なお、Ｃｕメッキ膜１６ａを形成す
る場合には必ずしもＡｕメッキ膜１６ｂを形成しない場
合もある。
に接続されるワイヤとのボンディング性、およびメッキ
膜１６の残留応力により半田実装時等に生じる剥がれ等
の不具合を防止するために、特に、厚み５〜１５μｍ、
さらに７〜１３μｍのＮｉまたはＣｕメッキ膜１６ａ
と、厚み０．０３〜０．５μｍ、さらに０．０５〜０．
１５μｍのＡｕメッキ膜１６ｂとを形成した構成からな
ることが望ましい。なお、Ｃｕメッキ膜１６ａを形成す
る場合には必ずしもＡｕメッキ膜１６ｂを形成しない場
合もある。
【００２２】一方、絶縁基板１表面に形成された表面配
線層１１の表面には抵抗体１０が形成されるが、抵抗体
１０との反応性を抑制して所望の抵抗値を得るために、
抵抗体１０と表面配線層１１との間にＣｕを主成分とし
たメタライズ層（以下、Ｃｕメタライズ層と略す。）１
８が形成され、また、表面配線層１１とＣｕメタライズ
層１８との接着性を高めるために、両者間にＮｉまたは
Ｃｕメッキ膜１６ａが形成されている。
線層１１の表面には抵抗体１０が形成されるが、抵抗体
１０との反応性を抑制して所望の抵抗値を得るために、
抵抗体１０と表面配線層１１との間にＣｕを主成分とし
たメタライズ層（以下、Ｃｕメタライズ層と略す。）１
８が形成され、また、表面配線層１１とＣｕメタライズ
層１８との接着性を高めるために、両者間にＮｉまたは
Ｃｕメッキ膜１６ａが形成されている。
【００２３】すなわち、抵抗体１０は、絶縁基板１表面
に形成された表面配線層１１と、該表面配線層１１表面
に形成されるＮｉまたはＣｕメッキ膜１６ａ、および該
ＮｉまたはＣｕメッキ膜１６ａ表面に形成されるＣｕメ
タライズ層１８を介して接続されている。
に形成された表面配線層１１と、該表面配線層１１表面
に形成されるＮｉまたはＣｕメッキ膜１６ａ、および該
ＮｉまたはＣｕメッキ膜１６ａ表面に形成されるＣｕメ
タライズ層１８を介して接続されている。
【００２４】ここで、抵抗体１０は、酸化錫系、ランタ
ンボライド系、Ｃｕ−ニッケル（Ｎｉ）系の群から選ば
れる少なくとも１種の抵抗体材料によって形成され、必
要な抵抗値によってその形状が決定されるが、例えば、
抵抗体１０のサイズは、例えば、幅０．５〜８ｍｍ×長
さ１〜１５ｍｍで、厚みが１０〜３０μｍからなる。
ンボライド系、Ｃｕ−ニッケル（Ｎｉ）系の群から選ば
れる少なくとも１種の抵抗体材料によって形成され、必
要な抵抗値によってその形状が決定されるが、例えば、
抵抗体１０のサイズは、例えば、幅０．５〜８ｍｍ×長
さ１〜１５ｍｍで、厚みが１０〜３０μｍからなる。
【００２５】また、Ｃｕメタライズ層１８は、Ｃｕペー
ストを印刷して焼き付けることによって形成される、い
わゆる銅厚膜導体からなることが製造の容易性、良好な
メタライズ層の形成性の点で望ましい。さらに、その厚
みは１０〜２５μｍであることが望ましい。
ストを印刷して焼き付けることによって形成される、い
わゆる銅厚膜導体からなることが製造の容易性、良好な
メタライズ層の形成性の点で望ましい。さらに、その厚
みは１０〜２５μｍであることが望ましい。
【００２６】また、図１によれば、メッキ膜１６形成時
のメッキ液による浸食を防止し、かつ外部との電気絶縁
性を確保するために、テストパッド１３形成部以外の抵
抗体１０形成面、すなわち絶縁基板２の裏面を保護層２
０によって被覆している。
のメッキ液による浸食を防止し、かつ外部との電気絶縁
性を確保するために、テストパッド１３形成部以外の抵
抗体１０形成面、すなわち絶縁基板２の裏面を保護層２
０によって被覆している。
【００２７】なお、図１によれば、保護層２０は、抵抗
体１０表面を被覆し、抵抗体１０の抵抗値の調整のため
に行うレーザートリミング処理時に抵抗体１０にかかる
熱的なダメージや抵抗体１０の飛散を防止するために形
成されるオーバーガラス層２０ａと、耐湿性、耐食性お
よび絶縁性を高めるための樹脂層２０ｂにて形成されて
いる。
体１０表面を被覆し、抵抗体１０の抵抗値の調整のため
に行うレーザートリミング処理時に抵抗体１０にかかる
熱的なダメージや抵抗体１０の飛散を防止するために形
成されるオーバーガラス層２０ａと、耐湿性、耐食性お
よび絶縁性を高めるための樹脂層２０ｂにて形成されて
いる。
【００２８】ここで、オーバーガラス層２０ａを形成す
るガラスとしては、ＳｉＯ2系ガラス、Ｂ2Ｏ3系ガラ
ス、ＳｉＯ2−Ｂ2Ｏ3系ガラス、ＰｂＯ系ガラス、Ｐｂ
Ｏ−ＺｎＯ系ガラスおよびＢｉ2Ｏ3系ガラスの群から選
ばれる少なくとも１種のガラスが採用でき、また、所望
によってＡｌ2Ｏ3、ＳｉＯ2、ＺｎＯ、ＺｒＯ2およびＴ
ｉＯ2等のフィラー成分を含有するものであってもよ
い。
るガラスとしては、ＳｉＯ2系ガラス、Ｂ2Ｏ3系ガラ
ス、ＳｉＯ2−Ｂ2Ｏ3系ガラス、ＰｂＯ系ガラス、Ｐｂ
Ｏ−ＺｎＯ系ガラスおよびＢｉ2Ｏ3系ガラスの群から選
ばれる少なくとも１種のガラスが採用でき、また、所望
によってＡｌ2Ｏ3、ＳｉＯ2、ＺｎＯ、ＺｒＯ2およびＴ
ｉＯ2等のフィラー成分を含有するものであってもよ
い。
【００２９】また、樹脂層２０ｂとしては、紫外線硬化
型樹脂も適応可能であるが、メッキ液に対する耐薬品性
が高い熱硬化型樹脂が望ましく、中でもエポキシ樹脂、
ウレタン樹脂、テフロン樹脂、ポリイミド樹脂等が、さ
らにはコストの点でエポキシ樹脂が望ましい。
型樹脂も適応可能であるが、メッキ液に対する耐薬品性
が高い熱硬化型樹脂が望ましく、中でもエポキシ樹脂、
ウレタン樹脂、テフロン樹脂、ポリイミド樹脂等が、さ
らにはコストの点でエポキシ樹脂が望ましい。
【００３０】一方、絶縁層２ａ〜２ｅは、アルミナ、窒
化アルミニウム、窒化ケイ素、炭化ケイ素等のセラミッ
クスからなることが望ましく、特に、アルミナを主成分
とし、焼結助剤として酸化珪素、酸化マグネシウム、酸
化カルシウム、酸化マンガン等を添加した組成物からな
ることが望ましい。また、セラミックス以外にプラスチ
ックも適応可能である。
化アルミニウム、窒化ケイ素、炭化ケイ素等のセラミッ
クスからなることが望ましく、特に、アルミナを主成分
とし、焼結助剤として酸化珪素、酸化マグネシウム、酸
化カルシウム、酸化マンガン等を添加した組成物からな
ることが望ましい。また、セラミックス以外にプラスチ
ックも適応可能である。
【００３１】（モジュール）また、上述した本発明の電
子部品搭載基板は、絶縁基板２の抵抗体１０形成面（裏
面）を金属ケース内に収納され、金属ケースのコネクタ
と電子部品搭載基板の接続端子とを電気的に接続した
後、金属ケース内に樹脂を充填することにより電子制御
ユニットを形成することができる。
子部品搭載基板は、絶縁基板２の抵抗体１０形成面（裏
面）を金属ケース内に収納され、金属ケースのコネクタ
と電子部品搭載基板の接続端子とを電気的に接続した
後、金属ケース内に樹脂を充填することにより電子制御
ユニットを形成することができる。
【００３２】（製造方法）また、上記電子部品搭載基板
を作製するには、例えば、まず、絶縁基板を形成するた
めのセラミック粉末に焼結助剤成分を添加し、さらに、
適当な有機バインダー、有機溶剤、可塑剤、分散剤等を
添加混合してスラリーを調整する。そして、このスラリ
ーを従来周知のドクターブレード法やカレンダーロール
法等のシート成形法を採用してシート状となし、カット
してセラミックグリーンシートを作製し、しかる後、前
記グリーンシートの所定の位置にビアホールを形成す
る。
を作製するには、例えば、まず、絶縁基板を形成するた
めのセラミック粉末に焼結助剤成分を添加し、さらに、
適当な有機バインダー、有機溶剤、可塑剤、分散剤等を
添加混合してスラリーを調整する。そして、このスラリ
ーを従来周知のドクターブレード法やカレンダーロール
法等のシート成形法を採用してシート状となし、カット
してセラミックグリーンシートを作製し、しかる後、前
記グリーンシートの所定の位置にビアホールを形成す
る。
【００３３】また、タングステン、モリブデンなどの高
融点金属に、所望によりセラミック粉末やガラス粉末を
添加し、かつ、これに、有機バインダー、有機溶剤、可
塑剤等を添加混合して得た導体ペーストを用いて、スク
リーン印刷法などによって導体ペーストをビアホール内
に充填したり、表面配線層および内部配線層を形成する
ための回路パターンを形成する。
融点金属に、所望によりセラミック粉末やガラス粉末を
添加し、かつ、これに、有機バインダー、有機溶剤、可
塑剤等を添加混合して得た導体ペーストを用いて、スク
リーン印刷法などによって導体ペーストをビアホール内
に充填したり、表面配線層および内部配線層を形成する
ための回路パターンを形成する。
【００３４】なお、導体ペースト中には、低抵抗化のた
めにタングステンおよびモリブデン１００重量部に対し
て、Ｃｕ、銀、白金、パラジウムの群から選ばれる金属
を総量で６０重量部以下、特に５０重量部以下、さらに
５〜５０重量部添加することもできる。
めにタングステンおよびモリブデン１００重量部に対し
て、Ｃｕ、銀、白金、パラジウムの群から選ばれる金属
を総量で６０重量部以下、特に５０重量部以下、さらに
５〜５０重量部添加することもできる。
【００３５】その後、ビアホール導体および配線層を形
成した複数のグリーンシートを積層圧着した後、例えば
１２００〜２０００℃、特に１５００〜１７００℃の還
元雰囲気中で焼成することによって配線層およびビアホ
ール導体を具備する絶縁基板を作製する。
成した複数のグリーンシートを積層圧着した後、例えば
１２００〜２０００℃、特に１５００〜１７００℃の還
元雰囲気中で焼成することによって配線層およびビアホ
ール導体を具備する絶縁基板を作製する。
【００３６】次に、得られた絶縁基板の表面配線層に対
して、メッキを施す。本発明によれば、電子部品搭載面
側の表面配線層およびテストパッドをなす表面配線層に
はＮｉまたはＣｕメッキ（一次メッキ）およびＡｕメッ
キ（二次メッキ）を施し、かつ抵抗体と接続される表面
配線層にはＮｉまたはＣｕメッキ（一次メッキ）のみが
施される。
して、メッキを施す。本発明によれば、電子部品搭載面
側の表面配線層およびテストパッドをなす表面配線層に
はＮｉまたはＣｕメッキ（一次メッキ）およびＡｕメッ
キ（二次メッキ）を施し、かつ抵抗体と接続される表面
配線層にはＮｉまたはＣｕメッキ（一次メッキ）のみが
施される。
【００３７】そして、Ｃｕペーストを用いてスクリーン
印刷法等の印刷法により、ＮｉまたはＣｕメッキ膜のみ
を形成した抵抗体と接続される表面配線層の表面をＣｕ
導体にて被覆した後、例えば、非酸化性雰囲気中、６０
０〜９００℃で焼き付け処理することによりＣｕメタラ
イズ層を形成する。
印刷法等の印刷法により、ＮｉまたはＣｕメッキ膜のみ
を形成した抵抗体と接続される表面配線層の表面をＣｕ
導体にて被覆した後、例えば、非酸化性雰囲気中、６０
０〜９００℃で焼き付け処理することによりＣｕメタラ
イズ層を形成する。
【００３８】その後、Ｃｕメタライズ表面を含む絶縁基
板裏面の所定位置に、抵抗体形成用のペーストを用いて
スクリーン印刷法等の印刷法により抵抗体パターンを作
製し、例えば、６００〜９００℃の非酸化性雰囲気中に
て焼き付け処理を施すことにより抵抗体を形成する。
板裏面の所定位置に、抵抗体形成用のペーストを用いて
スクリーン印刷法等の印刷法により抵抗体パターンを作
製し、例えば、６００〜９００℃の非酸化性雰囲気中に
て焼き付け処理を施すことにより抵抗体を形成する。
【００３９】また、抵抗体表面に所定の組成からなるオ
ーバーガラス形成用のガラスペーストを印刷した後、例
えば、５００〜６５０℃の非酸化性雰囲気中にて焼き付
けてオーバーガラス層を形成した後、抵抗体に対してオ
ーバーガラス層ごとレーザー等の照射を行い、抵抗体に
所定の切りこみ溝を形成することによって、抵抗体を最
終的に必要な抵抗値にトリミングする。なお、オーバー
ガラス層は抵抗体形成部の表面のみに形成してもよく、
または絶縁基板裏面のテストパッド部を除く全面に形成
してもよい。
ーバーガラス形成用のガラスペーストを印刷した後、例
えば、５００〜６５０℃の非酸化性雰囲気中にて焼き付
けてオーバーガラス層を形成した後、抵抗体に対してオ
ーバーガラス層ごとレーザー等の照射を行い、抵抗体に
所定の切りこみ溝を形成することによって、抵抗体を最
終的に必要な抵抗値にトリミングする。なお、オーバー
ガラス層は抵抗体形成部の表面のみに形成してもよく、
または絶縁基板裏面のテストパッド部を除く全面に形成
してもよい。
【００４０】そして、抵抗体の吸湿、酸化を防止するた
めに、抵抗体の表面または絶縁基板裏面のテストパッド
部を除く全面に印刷法により樹脂層を形成する。また、
樹脂層が紫外線硬化型樹脂の場合には紫外線照射によっ
て、熱硬化型樹脂の場合には、例えば１００〜２００℃
に加熱することによって樹脂を硬化させて樹脂層を形成
する。
めに、抵抗体の表面または絶縁基板裏面のテストパッド
部を除く全面に印刷法により樹脂層を形成する。また、
樹脂層が紫外線硬化型樹脂の場合には紫外線照射によっ
て、熱硬化型樹脂の場合には、例えば１００〜２００℃
に加熱することによって樹脂を硬化させて樹脂層を形成
する。
【００４１】こうして作製された電子部品搭載基板の電
子部品搭載面に半田等の接続端子を介して半導体素子や
コンデンサ等の電子部品を実装する。そして、ボードテ
スター等を用いて電子部品を介して接続した２つのテス
トパッドにプローブピンを接触させることにより実装し
た電子部品の電気特性を確認する。本発明によれば、電
子部品とテストパッドとは絶縁基板の別面に形成される
が、複数のプローブピンを備えた基板からなる冶具を裏
面に接触させることで、検査は何ら支障なく行える。
子部品搭載面に半田等の接続端子を介して半導体素子や
コンデンサ等の電子部品を実装する。そして、ボードテ
スター等を用いて電子部品を介して接続した２つのテス
トパッドにプローブピンを接触させることにより実装し
た電子部品の電気特性を確認する。本発明によれば、電
子部品とテストパッドとは絶縁基板の別面に形成される
が、複数のプローブピンを備えた基板からなる冶具を裏
面に接触させることで、検査は何ら支障なく行える。
【００４２】電子部品の良好な電気特性が確認された電
子部品搭載基板は、抵抗体形成面側を接着面として、シ
リコン等の接着剤を所定位置の塗布したアルミニウムケ
ース内に収納、固定される。また、該アルミニウムケー
スにはコネクタが形成され、該コネクタと電子部品搭載
基板の回路とをＡｌ線等のワイヤ等にて電気的に接続す
る。
子部品搭載基板は、抵抗体形成面側を接着面として、シ
リコン等の接着剤を所定位置の塗布したアルミニウムケ
ース内に収納、固定される。また、該アルミニウムケー
スにはコネクタが形成され、該コネクタと電子部品搭載
基板の回路とをＡｌ線等のワイヤ等にて電気的に接続す
る。
【００４３】その後、前記アルミニウムケース内に電気
絶縁性、放熱性および衝撃吸収性に優れたシリコンゲル
等の保護材を注入し、ポリブチレンテレフタレート（Ｐ
ＢＴ）等の樹脂性の蓋体で覆うことにより電子制御ユニ
ットを形成することができる。
絶縁性、放熱性および衝撃吸収性に優れたシリコンゲル
等の保護材を注入し、ポリブチレンテレフタレート（Ｐ
ＢＴ）等の樹脂性の蓋体で覆うことにより電子制御ユニ
ットを形成することができる。
【００４４】
【発明の効果】以上詳述した通り、本発明の電子部品搭
載基板によれば、該基板の一方の表面に複数個の電子部
品を搭載し、他方の表面（裏面）に抵抗体および前記電
子部品の電気特性確認用のテストパッドを形成すること
によって、単純な構造で電子部品の放熱性を低下させる
ことなく、かつ低コストで小型高密度化が可能な電子部
品搭載基板となる。
載基板によれば、該基板の一方の表面に複数個の電子部
品を搭載し、他方の表面（裏面）に抵抗体および前記電
子部品の電気特性確認用のテストパッドを形成すること
によって、単純な構造で電子部品の放熱性を低下させる
ことなく、かつ低コストで小型高密度化が可能な電子部
品搭載基板となる。
【００４５】また、前記テストパッドを、前記絶縁基板
表面に形成されたタングステンおよび／またはモリブデ
ンを主成分とする表面配線層と、該表面配線層表面に少
なくとも１層形成されたメッキ膜とを備えたものにて形
成することによって、耐湿性や耐酸化性およびメッキ液
に対する耐薬品性に優れたテストパッドとなる。
表面に形成されたタングステンおよび／またはモリブデ
ンを主成分とする表面配線層と、該表面配線層表面に少
なくとも１層形成されたメッキ膜とを備えたものにて形
成することによって、耐湿性や耐酸化性およびメッキ液
に対する耐薬品性に優れたテストパッドとなる。
【図１】本発明の電子部品搭載基板の一例を示す概略断
面図である。
面図である。
【図２】図１の電子部品搭載基板の（ａ）電子部品搭載
面、（ｂ）抵抗体形成面を示す平面図である。
面、（ｂ）抵抗体形成面を示す平面図である。
【図３】従来の電子部品搭載基板の一例について（ａ）
電子部品搭載面、（ｂ）抵抗体形成面を示す平面図であ
る。
電子部品搭載面、（ｂ）抵抗体形成面を示す平面図であ
る。
１ 電子部品搭載基板 ２ 絶縁基板 ２ａ〜２ｅ 絶縁層 ３、１１、１５ 表面配線層 ４ 電子部品 ５ 接続端子 ６、１６ メッキ膜 ６ａ、１６ａ Ｎｉメッキ膜 ６ｂ、１６ｂ Ａｕメッキ膜 ７ ビアホール導体 ８ 内部配線層 １０ 抵抗体 １３ テストパッド ２０ 保護層 ２０ａ オーバーガラス層 ２０ｂ 樹脂層 １８ Ｃｕメタライズ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/28 Ｈ０５Ｋ 3/28 Ｂ 3/46 Ｓ 3/46 Ｚ Ｈ０１Ｌ 23/12 Ｂ Ｆターム(参考） 4E351 AA01 BB01 BB23 BB24 BB33 BB35 CC06 DD04 DD06 DD17 DD19 GG13 5E314 AA08 AA09 AA10 AA24 AA32 AA36 AA39 BB07 FF02 FF17 FF21 GG01 GG14 GG17 GG24 5E317 AA02 BB01 BB12 BB13 BB15 BB16 BB17 CC31 CC52 CD23 CD29 GG09 GG14 5E343 AA07 AA23 BB17 BB23 BB24 BB39 BB40 BB44 BB72 DD32 GG08 GG11 5E346 AA15 BB02 CC08 CC09 CC10 CC14 CC17 CC18 CC19 CC32 CC35 CC36 CC37 DD13 EE21 FF45 HH25
Claims (5)
- 【請求項１】絶縁基板の一方の表面に複数個の電子部品
を搭載し、かつ他方の表面に前記電子部品と接続される
抵抗体を形成した電子部品搭載基板であって、前記抵抗
体形成面に前記電子部品の電気特性確認用のテストパッ
ドを形成したことを特徴とする電子部品搭載基板。 - 【請求項２】前記テストパッドが、前記絶縁基板表面に
形成されたタングステンおよび／またはモリブデンを主
成分とする表面配線層と、該表面配線層表面に少なくと
も１層形成されたメッキ膜とを備えることを特徴とする
請求項１記載の電子部品搭載基板。 - 【請求項３】前記メッキ膜が、前記メタライズ表面に形
成される厚み５〜１５μｍのＮｉまたはＣｕメッキ膜
と、該ＮｉまたはＣｕメッキ膜表面に形成される厚み
０．０３〜０．５μｍのＡｕメッキ膜とからなることを
特徴とする請求項１または２記載の電子部品搭載基板。 - 【請求項４】前記抵抗体が、前記絶縁基板表面に形成さ
れた表面配線層と、該表面配線層表面に形成されるＮｉ
またはＣｕメッキ膜、および該ＮｉまたはＣｕメッキ膜
表面に形成されるＣｕを主成分としたメタライズ層を介
して接続されてなることを特徴とする請求項１乃至３の
いずれか記載の電子部品搭載基板。 - 【請求項５】前記テストパッド以外の前記抵抗体形成面
を保護層によって被覆したことを特徴とする請求項１乃
至４のいずれか記載の電子部品搭載基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000396301A JP4540223B2 (ja) | 2000-12-26 | 2000-12-26 | 電子部品搭載基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000396301A JP4540223B2 (ja) | 2000-12-26 | 2000-12-26 | 電子部品搭載基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002198630A true JP2002198630A (ja) | 2002-07-12 |
| JP4540223B2 JP4540223B2 (ja) | 2010-09-08 |
Family
ID=18861615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000396301A Expired - Fee Related JP4540223B2 (ja) | 2000-12-26 | 2000-12-26 | 電子部品搭載基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4540223B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101085752B1 (ko) | 2010-05-10 | 2011-11-21 | 삼성전기주식회사 | 회로 기판 및 상기 회로 기판에 장착된 성분의 테스트 방법 |
| JP2013197104A (ja) * | 2012-03-15 | 2013-09-30 | Denso Corp | 外部接続導体付き回路基板及びその製造方法 |
| US10204661B2 (en) | 2014-06-30 | 2019-02-12 | Toshiba Memory Corporation | Semiconductor device |
| JP2020102513A (ja) * | 2018-12-21 | 2020-07-02 | 株式会社ノーリツ | 電子装置および温水装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01119557A (ja) * | 1987-10-30 | 1989-05-11 | Kyocera Corp | 着色アルミナ質焼結体 |
| JPH05183259A (ja) * | 1991-12-27 | 1993-07-23 | Ibiden Co Ltd | 高密度プリント配線板の製造方法 |
| JPH08167630A (ja) * | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
| JPH08274435A (ja) * | 1995-03-29 | 1996-10-18 | Sumitomo Kinzoku Electro Device:Kk | セラミック回路基板 |
| JPH098482A (ja) * | 1995-06-19 | 1997-01-10 | Oki Electric Ind Co Ltd | スイッチング素子の放熱方法 |
-
2000
- 2000-12-26 JP JP2000396301A patent/JP4540223B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01119557A (ja) * | 1987-10-30 | 1989-05-11 | Kyocera Corp | 着色アルミナ質焼結体 |
| JPH05183259A (ja) * | 1991-12-27 | 1993-07-23 | Ibiden Co Ltd | 高密度プリント配線板の製造方法 |
| JPH08167630A (ja) * | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
| JPH08274435A (ja) * | 1995-03-29 | 1996-10-18 | Sumitomo Kinzoku Electro Device:Kk | セラミック回路基板 |
| JPH098482A (ja) * | 1995-06-19 | 1997-01-10 | Oki Electric Ind Co Ltd | スイッチング素子の放熱方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101085752B1 (ko) | 2010-05-10 | 2011-11-21 | 삼성전기주식회사 | 회로 기판 및 상기 회로 기판에 장착된 성분의 테스트 방법 |
| US8547132B2 (en) | 2010-05-10 | 2013-10-01 | Samsung Electro-Mechanics Co., Ltd. | Circuit board and method for testing component built in the circuit board |
| JP2013197104A (ja) * | 2012-03-15 | 2013-09-30 | Denso Corp | 外部接続導体付き回路基板及びその製造方法 |
| US10204661B2 (en) | 2014-06-30 | 2019-02-12 | Toshiba Memory Corporation | Semiconductor device |
| JP2020102513A (ja) * | 2018-12-21 | 2020-07-02 | 株式会社ノーリツ | 電子装置および温水装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4540223B2 (ja) | 2010-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1267596B1 (en) | Multilayer printed circuit board comprising a ceramic substrate | |
| JP3207174B2 (ja) | 電気素子搭載配線基板およびその製造方法 | |
| WO2005055683A1 (ja) | 電子部品およびその製造方法 | |
| CN100585761C (zh) | 表面安装型元器件 | |
| KR100744855B1 (ko) | 높은 열적 사이클 전도체 시스템 | |
| JP2003283073A (ja) | 配線基板 | |
| JP4540223B2 (ja) | 電子部品搭載基板 | |
| US7417318B2 (en) | Thick film circuit board, method of producing the same and integrated circuit device | |
| JP3860425B2 (ja) | 回路基板、その製造方法、自動車用電子回路装置 | |
| JP2004040027A (ja) | 半導体素子収納用パッケージ | |
| JP4574025B2 (ja) | 配線モジュール | |
| JP2005268672A (ja) | 基板 | |
| JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
| JPH0595071U (ja) | 厚膜回路基板 | |
| JP3748283B2 (ja) | 積層ガラスセラミック回路基板の製造方法 | |
| JP5981389B2 (ja) | 配線基板 | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| JP4570190B2 (ja) | 配線基板 | |
| JP2002026527A (ja) | 積層配線基板及びその製造方法 | |
| JP3170429B2 (ja) | 配線基板 | |
| JP2003078103A (ja) | 回路基板 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| JP3683859B2 (ja) | 半導体素子収納用パッケージ | |
| JPH1117047A (ja) | 電子部品搭載用基板 | |
| JPS60167398A (ja) | 多層回路基板およびその製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100622 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4540223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |