JP2003283073A

JP2003283073A - 配線基板

Info

Publication number: JP2003283073A
Application number: JP2002087272A
Authority: JP
Inventors: Yoshihiro Takeshita; 良博竹下; Satoru Takenouchi; 悟竹之内; Takaharu Koga; 隆治古賀
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2002-03-27
Filing date: 2002-03-27
Publication date: 2003-10-03

Abstract

(57)【要約】【課題】ディジタル動作する電子部品と接続される電源
層やグラウンド層で発生する電源電圧変動を防止し、不
要放射ノイズを広い周波数範囲にわたって簡単な構造で
容易に抑制することのできる配線基板を提供する。【解決手段】表面に電子部品４を搭載するための電子部
品搭載部が設けられた絶縁基板２と、絶縁基板２の表面
および／または内部に形成され電子部品４と接続される
配線回路層３と、絶縁基板２の表面および／または内部
に絶縁層２ａ〜２ｃを介して電源層５とグラウンド層６
と、電子部品４と電源層５およびグラウンド層６と電気
的に接続するための接続体７とを具備する配線基板１に
おいて、電源層５を配線回路化しかつグラウンド層６を
ほぼ基板全面に形成するとともに、電源層５および／ま
たはグラウンド層６を低抵抗導体層５ａ，６ａと高抵抗
導体層５ｂ，６ｂを積層した２層以上の積層体によって
形成し、電源層５とグラウンド層６の少なくとも一方の
対向面側に高抵抗導体層５ｂおよびまたは６ｂを形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＣ、ＬＳＩ、ト
ランジスタ等の半導体素子が搭載される回路基板の電圧
変動及び不要放射ノイズの抑制構造に関するものであ
り、特に半導体素子などのディジタル回路を搭載する配
線基板に関する。

【０００２】

【従来技術】従来より、ＩＣやＬＳＩ、トランジスタ等
の電子部品を搭載して所定の電子回路を構成する回路基
板において、前記電子部品の作動時に電源層とグラウン
ド層の間に高周波成分を含む貫通電流が発生し、この高
周波電流が電子回路内に伝播し、回路自体の誤動作を引
き起こしたり、不要な放射ノイズの原因となったりして
いた。

【０００３】特に、ディジタル動作する回路の近傍の電
源層やグラウンド層には大きな高周波ノイズが発生し、
これらがケーブル等が接続される領域の電源層やグラウ
ンド層に伝播するとケーブルにコモンモード電流が生
じ、強い放射ノイズが発生することになる。また、電源
層やグラウンド層の形状や層間容量により発生する共振
も電位変動の主な原因であった。

【０００４】これらの対策として従来よりノイズ源とな
る電子部品の近傍にデカップリングコンデンサを搭載
し、高周波電流を閉じ込める方法が取られている。さら
に、特許第２９８８４２１号や特許第２９８８４３１号
では、電源層を配線化したり、高周波に対して高インピ
ーダンスとなるように磁性体層を設けることが、また、
特許第２９９１１３６号では配線導体の表面に高抵抗金
属膜を形成したり、磁性材料をコーティングすることが
提案されている。

【０００５】またさらに、特開平１０−１９０２３７号
には、基板内の電源層とグラウンド層の間の端部に抵抗
体を入れたり、特開２００１−１０２７０２号には、電
源層およびグラウンド層の周縁部に高抵抗パターンを形
成することが提案されている。

【０００６】

【発明が解決しようとする課題】しかしながら、デカッ
プリングコンデンサを用いる方法では、デカップリング
コンデンサの容量と寄生インダクタンスによって決まる
特定の周波数においては高周波電流を閉じ込めることが
できるが、それ以外の周波数で新たに高周波電流を発生
させてしまい、これがノイズとなるなどの副作用があっ
た。これに対して、容量の異なる複数個のコンデンサを
用いる方法も提案されているが、広い周波数範囲に渡っ
て改善することは困難であった。

【０００７】電源層を配線回路化する方法では、電源回
路層を高周波に対して高インピーダンスとなるように設
計するためノイズとなる電磁エネルギーをＩＣやＬＳＩ
の近傍に閉じ込める効果があり、適切な設計を行えば大
きなノイズ低減効果が得られるが、配線のインダクタン
スを大きくする必要があるため長い配線となることや、
ＩＣやＬＳＩ近傍に閉じこめたノイズエネルギーによっ
て動作に問題が生じたりする可能性もあった。

【０００８】電源層とグラウンド層の間の端部に抵抗体
を入れたり、電源層およびグラウンド層の周縁部に高抵
抗パターンを形成する方法は、ノイズエネルギーを閉じ
込めるのではなく散逸させる方法であり、基板端部での
反射によって発生する電源層及びグラウンド層の定在波
に対しては大きな抑制効果をもつが、デカップリングコ
ンデンサと配線基板の容量との共振といったノイズに対
しては十分な効果が得られないという問題があった。

【０００９】従って、本発明はこのような課題を解決す
ることを主たる目的とするものであり、ディジタル動作
する電子部品、デカップリングコンデンサ、その他容量
および素子などが接続される電源層とグラウンド層で発
生するノイズエネルギーを吸収、散逸させ、不要放射ノ
イズを広い周波数範囲にわたって簡単な構造で容易に抑
制することのできる配線基板を提供することを目的とす
るものである。

【００１０】

【課題を解決するための手段】本発明の配線基板は、表
面に電子部品を搭載するための電子部品搭載部が設けら
れた絶縁基板と、該絶縁基板の表面および／または内部
に形成され前記電子部品と接続される配線回路層と、前
記絶縁基板の表面および／または内部に絶縁層を介して
電源層とグラウンド層と、前記電子部品と前記電源層お
よび前記グラウンド層と電気的に接続するための接続体
とを具備するものであって、前記電源層を配線回路化し
かつ前記グラウンド層をほぼ基板全面に形成するととも
に、前記電源層および／またはグラウンド層を低抵抗導
体層と高抵抗導体層を積層した２層以上の積層体によっ
て形成したことを特徴とするものである。

【００１１】なお、前記高抵抗導体層のシート抵抗値が
０．０１Ω／ｓｑ〜１００００Ω／ｓｑであることが適
当であり、また、前記高抵抗導体層の厚さが、前記電源
層とグラウンド層の間の絶縁層の厚さの１／５〜１であ
ることによって高周波ノイズ電流のほとんどが高抵抗導
体層を流れることになり、ノイズエネルギーを減衰させ
ることができる。

【００１２】また、前記電源層における低抵抗導体層
が、高インピーダンスとなる回路パターンからなること
が望ましい。

【００１３】また、具体的には、前記電源層が、低抵抗
導体層と高抵抗導体層を積層した２層以上の積層体から
なる場合、前記低抵抗導体層および高抵抗導体層の両方
ともに配線回路化してもよいし、記低抵抗導体層のみ配
線回路化し、前記高抵抗導体層を基板のほぼ全面にわた
り形成することもできる。

【００１４】なお、前記低抵抗導体層は、Ｃｕ、Ｗ、Ｍ
ｏのうち少なくとも１種を主成分とする導体材料によっ
て、また、前記高抵抗導体層は、ＳｎＯ₂、ＬａＢ₆のう
ちの少なくとも１種を主体とする導体材料によって形成
されているか、またはＣｕ、Ｗ、Ｍｏから選ばれる少な
くとも１種の導体に、Ｒｅ、Ｒｕ、絶縁体から選ばれる
少なくとも１種を含有させた導体材料によって形成され
ていることが望ましい。

【００１５】本発明の配線基板によれば、上記の構造に
よって、電源層および／またはグラウンド層において、
ディジタルＩＣやＬＳＩで発生した高周波ノイズエネル
ギーが高抵抗導体層で減衰、散逸するため、電源層及び
グラウンド層内の電圧変動を小さくすることができる。
しかも、ＩＣやＬＳＩの動作に必要な低周波の電力供給
は低抵抗導体層で行えるため動作上の問題が発生するこ
とはない。

【００１６】また、電源層における低抵抗導体層、ある
いは低抵抗導体層と高抵抗導体層とを配線回路化するこ
とによって、ノイズ発生源からのノイズエネルギーを伝
播すると共に、ノイズエネルギーを配線回路化した部分
で効率的に散逸させることができる。

【００１７】

【発明の実施の形態】以下、本発明の配線基板につい
て、具体的な構造を図面を参照しながら説明する。図１
は本発明による配線基板の第１の実施の形態を示す概略
断面図、図２の（ａ）は、図１の配線基板における電源
層およびグラウンド層の構造を説明する概略斜視図であ
る。

【００１８】図１の配線基板１においては、複数の絶縁
層２ａ〜２ｃの積層体からなる絶縁基板２の表面には信
号伝達用の配線回路層３が形成されており、ディジタル
動作する電子部品としてＣ−ＭＯＳなどの半導体素子４
が配線基板１表面の搭載部に搭載され、表面の配線回路
層３と接続されている。

【００１９】また、絶縁基板２の内部には、電源層５お
よびグラウンド層６が絶縁層２ｂを介して形成されてお
り、半導体素子４は、その電源端子４ａおよびグラウン
ド端子４ｂと、配線基板１に絶縁基板２を貫通するよう
に設けられたビア導体７ａ、７ｂからなる接続体によっ
て、電源層５およびグラウンド層６と電気的に接続され
ている。

【００２０】また、電源層５は、構成する低抵抗導体層
５ａは、半導体素子４で発生したノイズエネルギーを例
えば外部回路との入出力端子８に伝播させないという点
から配線回路化されていることも大きな特徴である。以
下、配線回路化された電源層５を電源回路層５と称す
る。

【００２１】また、本発明によれば、図１の配線基板１
においては、電源回路層５およびグラウンド層６の両方
ともに、低抵抗導体層５ａ、６ａと高抵抗導体層５ｂ、
６ｂとを積層した積層体からなり、電源回路層５とグラ
ウンド層６とが互いに対向する面側に高抵抗導体層５
ａ、６ａが形成されており、その高抵抗導体層５ｂ、６
ｂの前記対向面とは反対側の面側に低抵抗導体層５ａ、
６ａが形成されている。そして、半導体素子４との接続
体であるビア導体７ａ、７ｂは、いずれも電源回路層５
およびグラウンド層６の低抵抗導体層５ａ、６ａと接続
されている。

【００２２】かかる構成によれば、例えば、電源回路層
５に着目して説明すると、半導体素子４で発生した高周
波電流は、電源端子４ａ、ビア導体７を経由して電源回
路層５の低抵抗導体配線５ａに伝播するが、低抵抗導体
配線５ａと接続された高抵抗導体層５ｂ及びグラウンド
層６側の高抵抗導体層６ｂによって吸収、減衰される結
果、入出力端子８が接続される電源回路層５及びグラウ
ンド層６の電位変動が抑制され、入出力端子やケーブル
等からの放射ノイズが低減できる。

【００２３】なお、この高抵抗導体層５ｂ、６ｂは、電
源回路層５とグラウンド層６の間のノイズエネルギーを
吸収するが、吸収されにくいモードの高周波ノイズをも
効果的に吸収、減衰させる上で、広い面積を有すること
が望ましい。

【００２４】そのために、図１の配線基板１において
は、電源回路層５を形成している低抵抗導体層５ａ、高
抵抗導体層５ｂのうち、低抵抗導体層５ａのみが配線回
路化されており、高抵抗導体層５ｂおよびグラウンド層
６における高抵抗導体層６ｂは、いずれも互いに対向す
る面側において、ほぼ基板全体にわたって形成されてい
る。

【００２５】また、前記低抵抗導体層５ａは、直流およ
び低周波の電力をＩＣやＬＳＩに供給するため直流的に
は低抵抗であることが望ましいが、直流および低周波の
電力をＩＣやＬＳＩに供給する以外は、高周波に対して
高インピーダンスであることが望ましい。そのために、
電源回路層５における低抵抗導体層５ａは、図２に示す
ように、（ｂ）ミアンダ状（つづら折り状、ジグザグ
状）あるいは（ｃ）スパイラル状の配線回路パターンに
形成されてなることが望ましい。

【００２６】即ち、高抵抗導体層５ｂ、６ｂを電源回路
層５および／またはグラウンド層６のほぼ全面に形成
し、重ねて低抵抗導体層５ａをミアンダ状あるいはスパ
イラル状のパターンで配線回路化することによって、低
抵抗導体層５ａの高周波に対するインピーダンスが増
し、高周波ノイズ成分は高抵抗導体層５ｂを伝播するこ
とになる。この結果、高抵抗導体層５ｂ、６ｂのノイズ
エネルギー散逸効果が有効に機能し、電源回路層５及び
グラウンド層６の電圧変動は大きく抑制される。

【００２７】また、本発明の配線基板は、上記図１の構
造に限られず、高抵抗導体層の形成は、電源回路層５ま
たはグラウンド層６のいずれか一方でもよいし、電源回
路層５においては、低抵抗導体層５ａと高抵抗導体層５
ｂとの配置は逆であってもよい。

【００２８】そこで、図３（ａ）〜（ｄ）は、本発明の
配線基板における電源回路層およびグラウンド層の具体
的な構造を説明するための他の実施形態を示すもので、
これらはいずれも電源回路層５とグラウンド層６の間に
絶縁層２ｂが介在した構造からなる。

【００２９】（ａ）の配線基板においては、電源回路層
５およびグラウンド層６が低抵抗導体層５ａ、６ａと高
抵抗導体層５ｂ、６ｂとの積層体によって形成されてお
り、電源回路層５における高抵抗導体層５ｂを低抵抗導
体層５ａと同じパターンで配線回路化したものである。

【００３０】（ｂ）の配線基板においては、電源回路層
５を低抵抗導体層５ａと高抵抗導体層５ｂの積層体によ
って形成し、高抵抗導体層５ｂをほぼ基板全体に形成
し、グラウンド層６をほぼ基板全体に形成した低抵抗導
体層６ａのみによって形成したものであり、電源回路層
５における低抵抗導体層５ａを高抵抗導体層５ｂのグラ
ウンド層６と対向する側に形成したものである。なお、
グラウンド層６においては、低抵抗導体層６ａと絶縁層
２ｂとの間に高抵抗導体層を形成してもよい。

【００３１】（ｃ）の配線基板においては、グラウンド
層６をのみを低抵抗導体層６ａと高抵抗導体層６ｂの積
層体によって、それぞれほぼ基板全体に形成したもので
あり、高抵抗導体層６ｂは、電源層５と対向する側に形
成したものである。

【００３２】（ｄ）の配線基板においては、グラウンド
層６が、低抵抗導体層６ａと高抵抗導体層６ｂとの積層
体によって基板の全面にわたって形成され、電源回路層
５ではパターン化された低抵抗導体層５ａの周囲に高抵
抗導体層５ｂが形成されたものである。このように、低
抵抗導体層５ａの周囲に高抵抗導体層５ｂを形成した場
合においても、ノイズエネルギーの一部が高抵抗導体層
５ｂによって減衰する効果が得られる。

【００３３】本発明における高抵抗導体層５ｂ、６ｂ
は、低抵抗導体層５ａ、６ａや配線回路層３を形成する
導体材料よりも高いシート抵抗を有するものである。こ
の「高いシート抵抗」とは、単位面積当たりにおけるシ
ート抵抗が、低抵抗導体層を構成する導体材料のシート
抵抗に比較して、相対的に高いことを意味するものであ
る。

【００３４】特に、高抵抗導体層のシート抵抗値として
は、０．０１Ω／ｓｑ〜１００００Ω／ｓｑであること
が望ましい。これは、このシート抵抗が０．０１Ω／ｓ
ｑよりも低いと、ノイズを吸収し、減衰させる能力が充
分でなくなり、１００００Ω／ｓｑよりも高いと高周波
ノイズ電流が高抵抗導体層を伝播しなくなり効果が低減
するためである。高抵抗導体層のシート抵抗値は、０．
１Ω／ｓｑ〜１０００Ω／ｓｑ、さらには０．５Ω／ｓ
ｑ〜１００Ω／ｓｑの範囲が最適である。さらには、低
抵抗導体層と高抵抗導体層のシート抵抗差が０．０８Ω
／ｓｑ以上、とくに０．４８Ω／ｓｑ以上であることが
望ましい。

【００３５】本発明によれば、前記低抵抗導体層５ａ、
６ａや配線回路層３は、通常の導体材料として用いられ
ているＣｕ、Ｗ、Ｍｏのうち少なくとも１種を主成分と
する導体材料によって形成されていることが望ましい。

【００３６】また、高抵抗導体層５ｂ、６ｂは、シート
抵抗を高めるために、低抵抗導体層５ａ、６ａよりも高
い抵抗を有する導体材料によって形成することが望まし
い。この高い抵抗を有する導体材料としては、Ｓｎ
Ｏ₂、ＬａＢ₆のうちの少なくとも１種を主成分とする抵
抗体材料によって形成したり、Ｃｕ、Ｗ、Ｍｏから選ば
れる少なくとも１種の導体に、Ｒｅ、Ｒｕ、酸化物、窒
化物、炭化物などの絶縁体の群から選ばれる少なくとも
１種を含有させた導体材料によって形成することによっ
てシート抵抗を高めることができる。

【００３７】また、高抵抗導体層５ｂ、６ｂの厚さは、
薄すぎると周波数の低い領域（例えば１００ＭＨｚ以
下）のノイズに対して低減効果が小さくなるため厚いほ
どよいが、厚すぎると配線基板にき裂やそりを生じる原
因となるため、製造上限界がある。また、電源回路層５
とグラウンド層６の間の絶縁層２ｂの厚さが薄いほど薄
い高抵抗導体層５ｂ、６ｂで効果が得られるため、有効
な高抵抗導体層５ｂ、６ｂの厚さは、電源回路層５とグ
ラウンド層６の間の絶縁層２ｂの厚さの１／５〜１であ
ることが好適である。高抵抗導体層の厚さの下限及び上
限は、製造可能で配線基板の強度や寸法精度に問題がな
い範囲内であれば特に定めるものではないが、実質的に
は１μｍ〜３００μｍの範囲が望ましい。

【００３８】一方、低抵抗導体層５ａ、６ａの厚さは、
ＩＣやＬＳＩが必要とする低周波電力に対して、動作に
支障をきたさない程度の低抵抗であるように決める必要
がある。必要な低周波電力はＩＣやＬＳＩによって異な
るため、低抵抗導体層５ａ、６ａの厚さもそれに応じて
決める必要がある。製造上の制約などから低抵抗導体層
５ａ、６ａの下限値が５μｍで、上限値は製造可能で配
線基板の強度や寸法精度に問題がない範囲内であれば特
に定めるものではないが、３００μｍを越えてもその効
果は実質的に同じである。従って、５〜３００μｍが適
当である。

【００３９】なお、電源回路層５やグラウンド層６の高
抵抗導体層５ｂ、６ｂと低抵抗導体層５ａ、６ａとは、
電気的に導通するように連続的に積層されているもので
ある。

【００４０】本発明の配線基板における絶縁基板２は、
アルミナ（Ａｌ₂Ｏ₃）、窒化アルミニウム（ＡｌＮ）、
窒化珪素（Ｓｉ₃Ｎ₄）、炭化珪素（ＳｉＣ）、ムライト
（３Ａｌ₂Ｏ₃・２ＳｉＯ₂）の群から選ばれる少なくと
も１種を主成分とするセラミックス、またはガラス、あ
るいはガラスとセラミックスとを複合化させたガラスセ
ラミックスのほか、エポキシ樹脂、ガラスーエポキシ複
合材料等の有機樹脂を含有する絶縁材料によって形成す
ることができる。

【００４１】また、前記配線回路層３及びビア導体７を
構成する材料としては、低抵抗導体層５ａ、６ａと同様
に、Ｃｕ、Ｗ、Ｍｏの群から選ばれる少なくとも１種ま
たはこれらを含む合金によって形成できる。

【００４２】本発明の配線基板は、表面に半導体素子を
搭載し、これを気密に封止する半導体素子収納用パッケ
ージや、半導体素子の他にコンデンサや抵抗体等の各種
電子部品が搭載される混成集積配線基板等に好適に使用
することができる。

【００４３】本発明において、前記電源回路層５、グラ
ウンド層６は、例えば、絶縁基板がセラミックスからな
る場合、以下の方法によって形成される。まず、絶縁層
を形成する各セラミックグリーンシートを作製した後、
そのグリーンシートの表面に、低抵抗導体層を形成する
導体材料を含む導体ペーストを用いてスクリーン印刷法
などによって、所定のパターンに印刷塗布、乾燥した
後、その上に高抵抗導体層を形成する導体材料を含む導
体ペーストをスクリーン印刷法などによって印刷塗布す
る、あるいは高抵抗導体層を印刷した後に低抵抗導体層
を印刷塗布する。その後、他のグリーンシートを積層圧
着し、焼成することによって形成できる。なお、この場
合、低抵抗導体層および高抵抗導体層の配置や、形成の
順序は、その図３に示したような様々な態様に応じて、
適宜、順序を変更すればよい。

【００４４】また、電源回路層５やグラウンド層６の厚
みが非常に厚くなる場合、例えば、グリーンシートの所
定箇所に開口を形成し、他のグリーンシートと積層した
後、開口内に低抵抗導体層用導体ペーストと高抵抗導体
層用導体ペーストとを流し込むことによって積層体を形
成することができる。その後、他のグリーンシートを積
層して焼成することによっても作製することができる。

【００４５】さらに、絶縁基板２の表面や裏面に形成す
る場合には、焼成済のセラミック絶縁基板２の表面に、
ＣｕやＡｇ等を主体とする低抵抗導体層用導体ペースト
と高抵抗導体層用導体ペーストを用いて、スクリーン印
刷法などによって塗布、乾燥して積層体を形成し、所定
の温度で焼き付けることによっても形成できる。

【００４６】

【実施例】以下に本発明の配線基板の実施例を図４
ａ）、ｂ）に沿って詳細に説明する。

【００４７】この実施例の配線基板では、絶縁基板１１
としてアルミナ質焼結体を用いた。まず、Ａｌ₂Ｏ₃粉末
に対して、ＳｉＯ₂、ＭｇＯ、ＣａＯの焼結助剤を７重
量％添加した混合粉末に有機バインダ、可塑剤、溶剤を
添加混合して泥漿を調製し、該泥漿を周知のドクターブ
レード法により厚さ約１２０μｍのセラミックグリーン
シートを成形した。次に、所定の位置にビア１３を形成
するために、該セラミックグリーンシートにスルーホー
ルをマイクロドリルによって形成した。

【００４８】そして、タングステン（Ｗ）を主成分とす
る粉末原料に、適当な有機バインダ、可塑剤、溶剤等を
添加し、混合して得た金属ペーストをスクリーン印刷に
よって前記セラミックグリーンシートのスルーホール内
に充填するとともに、前記金属ペーストを印刷塗布して
ビア接続パッド１３ａ、１３ａ’を形成した。

【００４９】次いで、このグリーンシートを、水素（Ｈ
₂）や窒素（Ｎ₂）の混合ガスからなる還元性雰囲気中、
約１６００℃の温度で焼成することにより、縦５６ｍｍ
×８０ｍｍ厚さ約１００μｍのアルミナ配線基板を得
た。

【００５０】次に、このアルミナ配線基板の表面側にグ
ラウンド層１５の高抵抗導体層１５ｂと低抵抗導体層１
５ａ及び電源接続パッド１４ａを、裏面側に電源回路層
１２の高抵抗導体層１２ｂと低抵抗導体層１２ａを以下
の方法によって形成した。

【００５１】試料Ｎｏ．１については、Ｃｕペーストを
用いて、グラウンド層の低抵抗導体層１５ａ、電源回路
層の低抵抗導体層１２ａを高抵抗導体層１５ｂ、１２ｂ
を形成することなく、印刷塗布し９００℃で焼き付け処
理した。

【００５２】試料Ｎｏ．２〜１４については、まず、電
源回路層１２および／またはグラウンド層１５の少なく
とも一方に対して、Ｃｕ−Ｎｉ、ＬａＢ₆またはＳｎＯ₂
を含有する高抵抗導体層用導体ペーストを、ビア接続パ
ッド１３ａ、１３ａ’を除いたほぼ全面に塗布し、９０
０℃で焼き付け処理し、高抵抗導体層１２ｂおよび／ま
たは１５ｂを形成した。その後、Ｃｕペーストを用い
て、ほぼ全面にグラウンド層の低抵抗導体層１５ａを高
抵抗導体層１５ｂの上から重ねて印刷塗布し、９００℃
で焼き付け処理した。

【００５３】さらに電源層の高抵抗導体１２ｂの上にス
パイラル状に電源層の低抵抗導体１２ａを印刷塗布し９
００℃で焼き付け処理した。

【００５４】ただし、試料Ｎｏ．１〜９、１５〜２２に
ついては高抵抗導体層１２ｂ、１５ｂの厚さを３０μｍ
とし、試料Ｎｏ．１０〜１４については、高抵抗導体層
１２ｂ、１５ｂの厚さがそれぞれ１０、２０、５０、１
００、１２０μｍとなるように、印刷マスクの厚さや印
刷回数を調整した。なお、低抵抗導体層１２ａ、１５ａ
の厚さは全て２０μｍである。

【００５５】かくして得られた評価用の配線基板に、別
途作製した水晶発振器２０、ディジタルＩＣ（７４ＬＶ
Ｃ０４）１０、負荷容量１９を半田実装した回路基板２
２を搭載した。そしてパッド１４ａとグラウンド層１５
の低抵抗導体層１５ａの間にデカップリングコンデンサ
１８を半田実装した。さらに電池接続用リード２１をそ
れぞれ半田によって接続固定し、評価用配線基板モジュ
ールを作製した。

【００５６】上記のように作製した評価用配線基板モジ
ュールを２０ＭＨｚで駆動し、グラウンド層の低抵抗導
体層１５ａの電圧変動を接触式の高インピーダンスの測
定用プローブで測定した。３０ＭＨｚ〜１０００ＭＨｚ
の範囲での最大電位差を測定し、高抵抗導体層を形成し
ていない試料Ｎｏ．１の最大電位差を１とした場合の電
位差比を求めた。表１に各評価基板の最大電位差比を示
す。

【００５７】

【表１】

【００５８】高抵抗導体層を形成しない試料Ｎｏ．１に
比較して、本発明に従い、高抵抗導体層を形成した試料
Ｎｏ．２〜２２では、最大電位差比を小さくすることが
できた。特に、図１で比較すると、高抵抗導体層におけ
る高抵抗導体層のシート抵抗が０．１Ω／ｓｑ〜１００
０Ω／ｓｑの試料Ｎｏ．３〜７、１０〜１４の配線基板
では最大電位差の比が０．５以下と低く抑えられてい
た。

【００５９】

【発明の効果】以上のように、本発明の配線基板によれ
ば、電源層および／またはグラウンド層のうち、電源層
を配線回路化し、また電源層および／またはグラウンド
層の少なくとも一方を低抵抗導体層と高抵抗導体層との
積層体によって形成することによって、ディジタル素子
の動作によって生じる電源回路層およびグラウンド層の
高周波ノイズを高抵抗導体層で散逸させることができ、
電圧変動が原因となるノイズやケーブルからの放射ノイ
ズが低減でき、回路の信頼性を高めることができる。

【図面の簡単な説明】

【図１】本発明の配線基板の一実施例を示す概略断面図
である。

【図２】本発明の配線基板における（ａ）電源回路層お
よびグラウンド層の構造を説明する概略斜視図と、
（ｂ）（ｃ）電源回路層における低抵抗導体層のパター
ンの例を示す平面図である。

【図３】本発明の配線基板の他の実施例を示す概略断面
図である。

【図４】本発明の実施例における評価用配線基板の構造
を示す（ａ）平面図、（ｂ）（ａ）のＡ−Ａ’断面図で
ある。

【符号の説明】

１配線基板２絶縁基板２ａ〜２ｃ絶縁層３配線回路層４半導体素子５電源層（電源回路層）５ａ低抵抗導体層５ｂ高抵抗導体層６グラウンド層６ａ低抵抗導体層６ｂ高抵抗導体層７ａ，７ｂビア導体８入出力端子

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4E351 AA07 BB01 BB31 CC12 DD04 DD17 DD20 DD21 DD31 EE03 GG07 5E338 AA02 AA03 AA18 CC04 CC06 CD02 CD05 CD10 CD14 CD23 EE11 EE13 5E346 AA02 AA12 AA15 AA22 AA32 BB03 BB04 BB07 BB15 CC16 CC32 CC35 CC36 DD02 DD13 DD34 EE21 EE24 EE29 GG06 GG08 HH06

Claims

【特許請求の範囲】

【請求項１】表面に電子部品を搭載するための電子部品
搭載部が設けられた絶縁基板と、該絶縁基板の表面およ
び／または内部に形成され前記電子部品と接続される配
線回路層と、前記絶縁基板の表面および／または内部に
絶縁層を介して電源層とグラウンド層と、前記電子部品
と前記電源層および前記グラウンド層と電気的に接続す
るための接続体とを具備する配線基板において、前記電源層を配線回路化しかつ前記グラウンド層をほぼ
基板全面に形成するとともに、前記電源層および／また
はグラウンド層を低抵抗導体層と高抵抗導体層を積層し
た２層以上の積層体によって形成したことを特徴とする
配線基板。
【請求項２】前記高抵抗導体層のシート抵抗値が０．０
１Ω／ｓｑ〜１００００Ω／ｓｑであることを特徴とす
る請求項１記載の配線基板。
【請求項３】前記高抵抗導体層の厚さが、前記電源層と
グラウンド層の間の絶縁層の厚さの１／５〜１であるこ
とを特徴とする請求項１又は請求項２記載の配線基板。
【請求項４】前記電源層における低抵抗導体層が、高イ
ンピーダンスとなる回路パターンからなることを特徴と
する請求項１乃至請求項３のいずれか記載の配線基板。
【請求項５】前記電源層が、低抵抗導体層と高抵抗導体
層との積層体からなり、前記低抵抗導体層および高抵抗
導体層の両方ともに配線回路化したことを特徴とする請
求項１乃至請求項４のいずれか記載の配線基板。
【請求項６】前記電源層が、低抵抗導体層と高抵抗導体
層との積層体からなり、前記低抵抗導体層のみ配線回路
化し、前記高抵抗導体層を基板のほぼ全面にわたり形成
したことを特徴とする請求項１乃至請求項４のいずれか
記載の配線基板。
【請求項７】前記低抵抗導体層が、Ｃｕ、Ｗ、Ｍｏのう
ち少なくとも１種を主成分とする導体材料によって形成
されてなることを特徴とする請求項１乃至請求項６のい
ずれか記載の配線基板。
【請求項８】前記高抵抗導体層が、ＳｎＯ₂、ＬａＢ₆の
うちの少なくとも１種を主体とする導体材料によって形
成されているか、またはＣｕ、Ｗ、Ｍｏから選ばれる少
なくとも１種の導体に、Ｒｅ、Ｒｕ、絶縁体から選ばれ
る少なくとも１種を含有させた導体材料によって形成さ
れていることを特徴とする請求項１乃至請求項７のいず
れか記載の配線基板。