JP2005333027A - 半導体装置、ノイズ軽減方法、及び、シールドカバー - Google Patents

Abstract

【課題】 半導体モジュール、特に、メモリモジュールの動作周波数が高くなるにつれ、不要輻射による電磁気ノイズの問題が大きくなってきている。従来、メモリモジュール基板内部の信号線をグランド層、又は、配線で取り囲むといった対策、更に、金属カバーの接地による遮蔽法があったが、その効果は十分なものではなかった。
【解決手段】 メモリモジュールのプリント基板１１上に配置された高周波数の信号線上、及び／又は信号線の終端部の延長線上に基準電位接続パターン１５を設けると共に、半導体メモリチップを覆うシールドカバー１２を前記基板上に設けて、基準電位接続パターン１５と金属カバーコンタクト部品１６を介してシールドカバー１２を接続する。
【選択図】 図１

Description

本発明は、コンピュータ装置等に使用されるメモリモジュール、その他マルチチップモジュール等の半導体装置、半導体装置における不要輻射ノイズの軽減方法、及び、半導体装置に使用されるシールドカバーに関する。

近年コンピュータ産業の分野において、ノート型パソコン等の小型化に伴い、メインメモリとして用いられる半導体モジュールとしてのメモリモジュールも高密度化、小型化している。メモリモジュールは基板上に高速動作する半導体メモリチップを高密度実装したメモリ装置である。メモリモジュールはその限られた実装面積により多くのメモリチップを実装することが要求され、そのため、従来の薄型面実装パッケージ(ＴＳＯＰ）に代わり、より実装面積の小さいチップサイズパッケージ(以下ＣＳＰと略す)、または、よリ薄型のテープキャリアパッケージ(以下ＴＣＰと略す)等を搭載する製品もある。

一方、コンピュータの性能向上に伴い、メインメモリのバスの高速化が進み、メモリモジュールの動作周波数もより大きくなるにつれメモリモジュールから放射される不要輻射による電磁気ノイズの問題も大きくなってきている。これらＣＳＰ、ＴＣＰを搭載したメモリモジュールでは、薄い基板またはフィルムテープに半導体チップが封止されている。しかし、この構造を有する半導体チップは外部からの応力等に弱く、且つ、放熱性にも配慮が必要となるため、金属等、適当な素材でつくられたシールドカバーで半導体チップを覆う必要がある。

このような技術の代表的な例として、特開２０００−２５１４６３号公報（特許文献１）に記載された技術がある。この例では少なくとも粘着シートとアルミニウムシートを積層したシールドシートを、メモリチップを覆って、メモリチップの上面及びプリント回路基板の上面に接着し、半導体メモリチップを電磁気的に遮蔽すると共にプリント回路基板に固定する技術が開示されている。この技術を用いれば、メモリチップから放射される電磁気ノイズは、アルミニウムシートによって遮蔽され、また、メモリチップは粘着シートによって固定されているため、振動による接続不良の発生が抑制され、さらに、アルミニウムシートを放熱板として作用させることによって得られる放熱効果も期待できるとしている。

特開２０００−２５１４６３号公報

しかしながら、このように近年のコンピュータ技術に対応した高密度、高速のメモリモジュールに対して有効な強度補強、電磁気シールドを施すにはなお以下の問題点がある。

まず、特許文献１に見られるような粘着シートとアルミニウムシートを積層したシールドシートを、メモリチップを覆って、メモリチップの上面及びプリント回路基板の上面に接着し、半導体メモリチップを電磁気的に遮蔽すると共にプリント回路基板に固定する技術では、接着により、メモリモジュールとシールドシートとの間の熱膨張係数差の関係上、歪が生じやすく、放熱性の確保、及び、接着面の面積確保といった問題が生じやすいという欠点がある。これを回避するため、回路基板あるいはメモリチップとの接触面積がより少ないシールド方法が求められている。

また、機械的強度の観点からは、特許文献１のように、シールドカバー、即ち、金属カバーによりメモリチップを覆ったメモリモジュールは高い機械的強度を有し、シールドカバーによって覆わないメモリモジュールに比較して機械的強度の点では好ましい。

しかしながら、本発明者等の研究によれば、回路に対してフローティング状態にあるシールドカバーを設けた場合、高速勣作を行うメモリモジュールにおいてはシールドを行わない場合（即ち、シールドカバーで覆わない場合）より、多くの電磁気ノイズが発生するという知見が得られた。

これは、シールドカバー自体がパッチ型アンテナとして働いてしまうことに起因するもので、これを防止するためにはシールド全体を基準電位に固定してしまうことが好ましいものと推測される。即ち、シールドカバーからの電磁気ノイズの発生を軽減するには、メモリモジュールからの放射ノイズを遮蔽すれば良く、このために、シールドカバーが回路基板と接触する箇所全部を基準電位に接続すれば良い。しかし、このような接続は実際に製品に適用することは困難である。その理由は、接触面全面を接続するには回路基板上にその箇所に対応したグランドパターンを設ける必要があるが、基板には信号配線が通っており、グランドパターンをシールドカバーの全周に沿ってに設けることは出来ない。また、シールドカバーの構造上、全周にわたって基板に接触させるのも困難である。また、無理にシールドカバー全周に亘って基板に接触させることが実現したとしても、接触面積の増加に伴う熱膨張係数の差による歪が発生する。

更に、前述したことからも明らかな通り、メモリモジュールからの放射ノイズのメカニズムが不明確であり、効果的な設置方法が明らかになっていない。このため、任意の場所でシールドカバーを接地した状態で、例えば、１３３ＭＨｚ以上の周波数でメモリモジュールを動作させた場合、その高調波成分である６６６ＭＨｚ等の高周波領域で、フローティングの状態以上に電磁気ノイズが放出されることが判明した。

本発明の目的は半導体モジュール、特に、メモリモジュールからの放射ノイズのメカニズムを解明して、半導体モジュールからの放射ノイズを低減するノイズ低減方法を提供することである。

本発明の他の目的はＣＳＰあるいはＴＣＰの半導体メモリチップを搭載した半導体モジュールにおいて、熱的、機械的な強度を確保しつつ、高周波動作における不要輻射ノイズを低減させるノイズ低減方法を提供することである。

本発明の更に他の目的は、熱的、機械的な強度を維持できると共に、高周波動作における不要輻射ノイズを低減させることができる半導体モジュール、特に、メモリモジュールを提供することである。

本発明の別の目的は、半導体モジュール、特に、メモリモジュールにおける不要輻射ノイズを低減できるシールドカバーを提供することである。

本発明は、回路基板上に複数個の半導体チップを実装したメモリモジュール等の半導体モジュールであって、導電性を有するシールドカバーと、前記回路基板上に配置され、前記各半導体チップを接続している信号線と、前記回路基板上の各半導体チップ問に配置された信号線上乃至前記信号線の延長線上の位置に基準電位接続端子を備え、当該基準電位接続端子を複数個個所でシールドカバーと接続した構成を備えた半導体モジュールが得られる。

具体的には、回路基板上に複数個の半導体メモリチップを実装したメモリモジュールであって、シールドカバーを構成する金属カバーは上記半導体メモリチップを覆って上記回路基板の上面の基準電位（グランドまたは電源）パターンに複数箇所で点または面接触し、上記半導体メモリチップを電磁気的に遮蔽する。これによって、上記金属カバー内にＬＳＩ動作に伴う誘起電流が流れるが、この誘起電流を分散または打ち消しあう方向に向けるように、金属カバーを上記回路基板上に接触し固定する。

この構成によれば、信号経路に沿って効率的に基準電位への接続ポイントを設けているため、電流が帰還する帰還電流の距離（ループ）が小さく、信号と同一経路に近いところを流れ、それらが作る磁界は打ち消しあうので外部への電磁波の輻射は少なく、低ＥＭＩのモジュールが構成できる。

本発明では、金属製の保護カバー（即ち、シールドカバー）の電位を、より基準電位に近づけることが出来るので、シールドカバーとメモリモジュール基板がパッチ型アンテナとして働きにくく、不要電磁輻射を低減できる。更に、金属カバー内をＬＳＩ動作に伴う誘起電流が流れるが、この誘起電流を分散させることにより磁界を打ち消しあう制御系信号と同一方向に向けるようにカバーのグランド接地ポイントを取ることで、前記電流に起因する不要電磁輻射をより少なくできる。

次に、本発明の実施の形態について図面を参照して詳細に説明する。

図１を参照すると、本発明の一実施の形態に係る半導体モジュールの一例として、メモリモジュールが示されている。図１（a）は回路基板１１に導電性部材を含むシールドカバー１２を装着した状態を示す本発明のメモリーモジュールの平面図であり、図１（ｂ）は前記シールドカバー１２を回路基板１１から外した状態を示す本発明のメモリーモジュールの平面図である。また、図１（ｃ）は本発明におけるシールドカバー１２と回路基板１１上の基準電位とを電気的に接続するコンタクト部品１６の断面図であり、当該コンタクト部品１６は金属カバー接続導体を構成している。

図１（ａ）及び（ｂ）に示されているように、本発明のメモリモジュールは、回路基板１１、当該回路基板１１上に装着された複数個の半導体メモリチップ１０、及び、半導体メモリチップ１０を覆うように設けられた金属製のシールドカバー、即ち、保護カバー１２とを備えている。

回路基板１１は一般にメモリモジュールに使用されるものであればよく、例えば、ガラスエポキシ等の絶縁基板に銅等の配線パターンを形成したプリント基板を使用でき、更に、回路基板１１内には、複数種類の配線（図示せず）が多層配線の形で形成されている。これら配線には、電源配線、グランド配線のほか、各種の信号配線が含まれている。これらの信号配線には、当該メモリモジュールの制御系信号用配線として、クロック信号配線、アドレス信号配線、及び、コントロール信号配線が含まれている。

多層配線を内蔵した回路基板１１上には、複数個の半導体メモリチップ１０が例えば、ＴＣＰ等の実装法により実装されている。前述した制御系信号は基本的には回路基板１１に実装された複数の半導体メモリチップ１０に共通に配線されている。半導体メモリチップ１０のパッケージ構造は特に限定されないが、例えば、ＤＲＡＭ等のメモリ素子を形成したシリコン基板をポリイミド等の絶縁テープにエポキシ樹脂によって封止した構造を有している。

また、図１（ｂ）に示すように、回路基板１１の左右両端下部には、シールドカバー１２を固定するための固定穴１３が開口されている。図示された固定穴１３は基準電位への接続パターンとしても役立つ。

図１に示された回路基板１１内の配線を図２を参照して具体的に説明する。図２には、スモール・アウトライン・ディム（以下、ＳＯＤＩＭＭとする）と呼ばれるメモリモジュール構造が半導体モジュールの一例として示されており、メモリモジュールでは、回路基板１１の両面にそれぞれ複数個の半導体メモリチップ１０が搭載されている。図２に示されたメモリモジュール（ＳＯＤＩＭＭ）の各半導体メモリチップ１０は各種配線を介して回路基板１１の下端に設けられた接栓と呼ばれるコンタクトパッド１７に電気的に接続され、当該コンタクトパッド１７をソケットに挿入することにより、マザーボード（図示せず）と電気的に接続できる。コンタクトパッド１７のピン配置は一義的に定義されており、回路基板１１の中央部にメモリを制御するための制御系信号（クロック信号、アドレス信号、コントロール信号）用の配線２０が集中的に配置され、当該配線２０は回路基板１１の中央部から左右に分岐して各半導体メモリチップ１０に接続されている。換言すれば、これら制御系信号配線は複数の半導体メモリチップ１０に共通に使用される。

図２に示されているように、メモリモジュール上にＸ軸及びＹ軸を設定すると、回路基板１１上に配置された半導体メモリチップ１０に流れる制御系信号に伴う電流は、まず、Ｙ方向に流れ、その後、Ｘ方向に流れることになる。

ここで、本発明の理解を容易にするために、図３（ａ）及び（ｂ）に示された従来のメモリモジュールを図４と共に参照して説明する。図３（ａ）に示されているように、従来のメモリモジュールは図１（ａ）と同様に、回路基板１１及びシールドカバー１２とを備え、更に、図３（ｂ）に示すように、回路基板１１の下端のコーナー部両側に、カバー固定穴１３が設けられており、当該カバー固定穴１３により、シールドカバー１２を基準電位、例えば、接地電位（グランド電位）に接続している。このように、シールドカバー１２を回路基板１１のコーナー部だけで接続した場合、不要な電磁輻射が発生することが判明した。

ここで、不要電磁輻射の原因を検討した結果について説明する。まず、シールドカバー１２が電気的にフローティングの場合について説明すると、この場合には、回路基板１１とシールドカバー１２の静電結合によりシールドカバー１２に誘起によって不要電磁輻射が発生する。シールドカバー１２と回路基板１１のグランド導体板のような２枚の大きさの異なる導体板は効率の良い幅射源となるパッチ型アンテナを構成する。

一方、図３に示すように、シールドカバー１２をコーナー部でのみ基準電位に接続すると、シールドカバー１２を電気的にフローティングにした場合よりも、不要電磁輻射が多くなることが判明した。即ち、シールドカバー１２を不適切に基準電位に接続した場合、不要電磁輻射が増大することが確認された。

シールドカバー１２をコーナー部の固定穴１３だけで、基準電位に接続した状態で、制御系信号電流が配線２０に流れた場合、シールドカバー１２には、図４に示すような電流が誘起される。即ち、制御系信号配線に流れる電流による誘起電流及び帰還電流が基準電位層（１３）とシールドカバー１２を形成する導体内を流れるが、基準電位を与える接地ポイントが少ないと、シールドカバー１２の誘起電流が集中する部分が生じ、集中部分近傍に形成される磁場も強くなり、フローティングの場合よりも逆に不要輻射も強くなってしまうことが分った。

具体的に説明すると、図４に示された従来の場合の制御系信号の電流には、制御系信号の電流、シールドカバー１２を流れる各半導体メモリチップ１０の誘起電流、回路基板１１の基準電位を流れる帰還電流が含まれる。図示された例の場合、シールドカバー１２と回路基板１１における基準電位接続ポイント１３は、制御系信号配線２０から外れたシールドカバー１２のコーナー部に設けられている。このため、白抜き矢印で示された制御系信号配線２０を流れる電流は、接続ポイント、即ち、固定穴１３に対して、−Ｙ方向に流れる電流をシールドカバー１２に誘起する。図４では、図３に示された２つの半導体メモリチップ１０による誘起電流の電流経路が２１、２２で示され、これらの帰還電流がそれぞれ２３、２４で示されている。また、２つの半導体メモリチップ１０における制御系信号電流に対する帰還電流が２５及び２６で示されている。

図４からも明らかなとおり、接続ポイント１３をコーナー部に設けた場合、電流のループが大きく、特に、シールドカバー１２内を流れる誘起電流がＹ方向の電流成分を持っている。Ｘ軸方向の各電流は回路基板１１の中央部から左右に分岐することにより、メモリモジュールの左右両側で磁界の方向が逆になる。これは遠方で見ると互いに打ち消しあう方向に働き、不要輻射には繋がり難い。一方、Ｙ方向の誘起電流は、このような対称性がないため打ち消されることがなく、そのまま不要輻射の要因になる。このため、シールドカバー１２の接続ポイント１３が輻射に大きな影響を与えることが判明した。

即ち、シールドカバー１２内の電流はＸ方向またはＹ方向に流れるが、メモリモジュールの長手方向であるＸ方向の各電流から発生するノイズは互いに遠方で打ち消しあうように働き、輻射源になりにくいが、Ｙ方向の電流から発生するノイズは打ち消しあうことがなく、Ｙ方向に流れる電流による電磁波の輻射源になり、強い輻射ノイズを発生させる。

本発明者等の実験によれば、回路基板１１の基準電位にシールドカバー１２を接続する位置を選択することにより、シールドカバー１２と回路基板１１の基準電位の導体の間との電位差（電場）は比較的弱く、不要電磁輻射が少なくなる部分があることが判明した。また、回路基板１１との接続ポイントを増やすことによりシールドカバー１２の電位を、より基準電位に近付ける事が出来るので、上記シールドカバー１２と回路基板１１がパッチ型アンテナとして働きにくく、不要電磁輻射をより低減できることも判明した。

上記した点を考慮して、本発明者等は、シールドカバー１２と回路基板１１の基準電位接続点を選択、増加させることにより、不要電磁輻射を大幅に軽減できることを見出した。

図１（ｂ）及び（ｃ）に戻ると、本発明の一実施の形態に係るメモリモジュールは、コーナー部の固定穴１３に基準電位接続パターンを設けるだけでなく、４つの半導体メモリチップ１０のうちの左右両端の半導体メモリチップ１０ａ、１０ｂの制御系信号配線１０の真上に回路基板１１の基準電位接続パターン１５ａを配置すると共に、半導体メモリチップ１０ａと１０ｂとの間、１０ｂと１０ｃの間、１０ｃと１０ｄの間の制御系信号配線の延長線上にも、回路基板１１の基準電位接続パターン１５ｂを配置している。更に、回路基板１１の中央部の制御系信号配線上にも、回路基板１１の基準電位接続パターン１５ｃが配置されている。

回路基板１１の基準電位接続パターン１５ｂ内には、図１（ｃ）に示すように、シールドカバー１２と回路基板１１上の基準電位とを電気的に接続するコンタクト部品１６が挿入されている。

この構成では、実際に、制御系信号の同時切り替えノイズ等により半導体メモリチップ１０自体の電位が変動し、シールドカバー１２との静電容量を介してシールドカバー１２に電流を誘起する。この電流はシールドカバー１２が回路基板１１上の基準電位に接続されていた場合、シールドカバー１２を流れ（２１）、接続位置１５ａ及び１５ｂに到達する。

図５を参照すると、図１に示されたメモリモジュールでは、シールドカバー１２と回路基板１１の接続ポイント１５ａ、１５ｂ、１５ｃが制御系信号の電流経路２０に沿って設けられ、これによって、電磁輻射ノイズを減少させることができる。

換言すれば、図５に示すように、シールドカバー１２の接続箇所を制御系信号の信号の流れに終端付近に設けた例では、シールドカバー１２を流れる誘起電流２０、２１および回路基板１１を流れる帰還電流２７、２８は信号配線に沿った経路を流れ、殆どＸ方向の成分のみになる。このため、帰還電流のループが大きくても輻射されるノイズは先に述べたようにお互いにキャンセルされる。すなわち、各半導体メモリチップ１０ａ〜１０ｄからカバーに誘起される電流経路２１、２２、その帰還電流２７、２８のＹ成分の電流およびループを出来るだけ減少させ、帰還電流も電流経路２７、２８にそって流れるようにしている。これにより、各電流はＸ方向に集中するため、そこから発生するノイズは互いに遠方で打ち消しあうように働き、結果的に不要電磁輻射を減少させることができる。

図６を参照して、本発明の一実施形態に使用されるシールドカバー１２の接地形態について説明する。図６（ａ）及び（ｂ）はそれぞれ本発明の実施形態に係わるメモリモジュールの構造の斜面図及び断面図である。また、図６（ｃ）はメモリモジュールのシールドカバー１２の一実施形態の斜面図であり、図６（ｄ）はメモリモジュールのシールドカバー１２の他の実施形態の斜面図である。

図６(a)において、固定穴１３の内部は金属めっきされており、メモリモジュールの基準電位（グランドまたは電源）に導通している。従って、シールドカバー１２をこの固定穴１３に差し込むことにより、基板に固定され、かつ、その表面または断面の絶縁塗装がない部分と固定穴１３のめっきが接触することによりシールドカバー１２はメモリモジュールの基準電位と同電位になる。また、回路基板１１上に設置したコンタクト部品１６により回路基板１１の接地位置１５ａ、１５ｂ、１５ｃのパターンとシールドカバー１２とを電気的に接続することにより、基準電位接続ポイントを増加させている。

他方、図６（ｃ）及び（ｄ）に示されたシールドカバー１２は金属によって構成された部材と、当該部材を覆う絶縁被覆とを有している。絶縁被覆のうち、半導体メモリチップ１０と対向する内側のコンタクト部品１６と接続される部分３０の絶縁被覆は除去されると共に、回路基板１１と接続させる左右両端部分２９における絶縁被覆も除去されている。

図７（ａ）、（ｂ）、（ｃ）、及び、（ｄ）を参照すると、本発明に係る金属カバーの一例が示されている。図示された金属カバーは、一枚のステンレス板を加工したものであり、当該金属カバーは回路基板１１の両面に搭載された複数のメモリチップ全体を覆うように、回路基板１１に固定される。また、回路基板１１中央部でも金属カバーのたわみ防止のため、回路基板１１上に実装されたコンタクト部品１６と接触をとっている。本図の場合、この金属カバーは回路基板１１への十分な固定強度を確保するため、バネ性を有し、回路基板１１を内側に挟み込むようにして金属カバーを回路基板１１の固定穴１３に噛み合わせる事で回路基板１１上に固定される。

図示された金属カバーはメモリチップを外部の機械的応力から保護し、電磁波ノイズを遮蔽し、さらには放熱板としての役割を果たし得るものであれば良く、特に材質および厚みは限定されない。ステンレスに変えて他の金属（例えば銅）でも使用し得る。また金属カバーは表面には絶縁塗装または絶縁材料の貼り付けがあり、且つ、内側にも短絡を防止するための塗装があるが、回路基板の基準電位に接続する部分はそれらが取り除かれていることは前述した通りである。

なお、本実施の形態において金属カバーが一枚のステンレス板から加工し、基板を挟み込む場合を例として示したが、本構造は１例であり、この構造に限定されるものではない。

例えば、図８のような構造で２枚の金属カバーを基板の表裏から固定してもよい。

次に、表１を参照して、本発明に係る接地による効果を説明する。表１には、実際に高速動作を行うシールドカバーを持つメモリモジュールに対して任意の位置で接地した場合における電磁気ノイズの放射エネルギーのシミュレーション結果を示している。シミュレーションではメモリモジュールを１３３ＭＨｚで動作させ、その時に発生する６６６ＭＨｚ及び８００ＭＨｚでの全方位放射エネルギー（Ｗ）を示している。ここで、数値はシールドカバーをフローティング状態にした時の放射エネルギーを１として規格化した値である。表１から明らかなように、シールドカバーをコーナー部で接地した場合、１０.８３及び２８３.４９の放射エネルギーが放射される。他方、本発明のように、接地個所を表裏１０個所及び１６箇所に増加させることにより、放射エネルギーを極めて小さくできる。

表１からも明らかように、本発明によると電磁輻射ノイズは金属カバーと回路基板を接続した時の輻射がカバー内を流れる誘起電流、基準電位に流れる帰還電流のＹ成分によるものなので、接続場所により差が生じていることがわかる。

［発明の他の実施の形態］
本発明の他の実施形態として、その基本的構成は上記の通りであるが前項にて述べた手法は基板上に実装されるメモリチップと金属カバーの間の静電容量を減少させてカバーの帰還電流を減らすことで問題を解決してきた。また、金属カバーをグランドに接地する場合、これまでは単純に接続することを前提としていた。しかし、電磁波の輻射が高周波での現象であることから単純な接続ではなく、高周波的な接続で対処も可能である。このためには、基準電位のパターンとシールドカバーの間に抵抗またはコンデンサを挟み、接点に抵抗又は容量を付加してもよい。この場合の全方位放射エネルギーの減少については発明者等によってシミュレーションで確認済みである。

また、メモリチップと金属カバーの間の静電容量を低減するため、カバーのＺ方向の厚さを増して、チップとの距離を大きくする、すなわち、カバーとチップの間の距離を出来るだけ離す事も可能である。

以上説明したように、本発明はメモリモジュール等の半導体装置における不要輻射ノイズを軽減できる。更に、本発明では、低ＥＭＩを特徴とした半導体製品を得られる。また、輻射ノイズを抑えるだけではなく、周囲からの耐妨害ノイズ性も向上させることができる。

（ａ）、（ｂ）、及び、（ｃ）は本発明の―実施形態に係る半導体モジュールの説明する図であり、（ａ）は金属カバーを装着した状態を示す上面図、（ｂ）はカバーを外した状態を示す上面図であり、（ｃ）はカバーと基板とを接続するばね性を有するコンタクト部品の例である。 図１に示されたメモリモジュール内の制御系信号の電流経路を示す図である。 （ａ）及び（ｂ）は従来の金属カバー付きメモリモジュールに用いられれる構造を説明する図であり、（ａ）は金属カバーを装着した状態を示す上面図であり、（ｂ）はカバーを外した状態を示す上面図である。 従来の金属カバーと回路基板との接続箇所を回路基板のコーナー部に設けた場合における制御系信号による電流ループを説明する図である。 本発明における制御系信号による電流の流れを説明する図である。 （ａ）及び（ｂ）はそれぞれ本発明のー実施の形態に係る半導体モジュールの構造を説明する斜視図及び断面図であり、（ｃ）及び（ｄ）は本発明に係る半導体モジュールに使用される金属カバーの例を示す斜視図である。 （ａ）、（ｂ）、（ｃ）、及び、（ｄ）は本発明に係る半導体モジュールに使用されるカバー構造の一例を示す正面図、平面図、断面図、及び、背面図である。 （ａ）、（ｂ）、（ｃ）、及び、（ｄ）は本発明に係る半導体モジュールに使用されるカバー構造の他の例を示す正面図、平面図、断面図、及び、背面図である。

符号の説明

１０ メモリチップ
１１ プリント回路基板
１２ 金属カバー
１３ プリント回路基坂上のカバー固定穴兼基準電位への接続パターン
１５ プリント回路基板上の基準電位接続パターン
１６ 金属カバー接続導体
１７ メモリモジュールコンタクトパッド（接栓）
１８ メモリチップ１
１９ メモリチップ２
２０ メモリモジュール内の制御系信号電流経路
２１ メモリチップ１の誘起電流の電流経路
２２ メモリチップ２の誘起電流の電流経路
２３ ２１の帰還電流
２４ ２２の帰還電流
２５ メモリチップ１への制御系信号電流の帰還電流
２６ メモリチップ２への制御系信号電流の帰還電流
２７ メモリチップ１への制御系信号電流の帰還電流
２８ メモリチップ２への制御系信号電流の帰還電流
２９ 端部基準電位接点
３０ 中央部基準電位接点

Claims (17)

1. 複数種類の配線を含む回路基板、該回路基板上に実装された半導体装置、及び、前記半導体装置を覆う導電性のシールドカバーとを備えた半導体モジュールのノイズ軽減方法において、前記回路基板の前記配線のうち特定の配線と関連付けられた位置に、前記シールドカバーの基準電位接続位置を選択することにより、前記半導体モジュールから輻射されるノイズを軽減することを特徴とする半導体モジュールのノイズ軽減方法。
2. 請求項１において、前記特定配線は他の配線と共に多層配線の形で前記回路基板内に内蔵されており、前記シールドカバーの基準電位接続位置は前記特定配線の上部表面層に設けられた基準電位パターンに接続することによって、前記ノイズを軽減できることを特徴とする半導体モジュールのノイズ軽減方法。
3. 請求項１において、前記特定配線は他の配線と共に多層配線の形で前記回路基板内に内蔵されており、前記シールドカバーの基準電位接続位置は前記特定配線の終端部の延長線上に設けられた基準電位パターンに接続することによって、前記ノイズを軽減できることを特徴とする半導体モジュールのノイズ軽減方法。
4. 請求項１において、前記配線は前記半導体モジュールに対する制御系信号用配線を含み、当該制御系信号用配線位置と関連した位置に前記シールドカバーの基準電位接続位置を選択することによって、前記ノイズを低減することを特徴とする半導体モジュールのノイズ軽減方法。
5. 請求項４において、前記シールドカバーの基準電位接続位置は前記制御系信号用配線に沿って、前記制御系信号用配線に隣接し、当該制御系信号用配線の上部表面層又は前記制御系信号用配線の終端の延長線上部表面層上に複数設けることによって、ノイズの軽減を行なうことを特徴とする半導体モジュールのノイズ軽減方法。
6. 請求項１〜５のいずれかにおいて、前記シールドカバーの基準電位接続位置には、グランド又は電源パターンが設けられることにより、ノイズの軽減を行なうことを特徴とする半導体モジュールのノイズ軽減方法。
7. 請求項１〜６のいずれかにおいて、前記半導体装置はメモリチップであることを特徴とする半導体モジュールのノイズ軽減方法。
8. 配線を含む回路基板上に複数個の半導体装置を実装すると共に、前記複数の半導体装置を覆う導電性のシールドカバーとを備えた半導体モジュールにおいて、前記シールドカバーの基準電位接続位置は前記回路基板の配線のうち、制御系信号配線に隣接し、前記制御系信号配線に関連した位置に設けられていることを特徴とする半導体モジュール。
9. 請求項８において、前記制御系信号配線は前記回路基板内部に多層配線の形で、埋設されており、前記シールドカバーの基準電位接続位置は前記回路基板における前記制御系信号配線の上部表面層に設けられていることを特徴とする半導体モジュール。
10. 請求項８において、前記制御系信号配線は前記回路基板内部に多層配線の形に埋設されており、前記シールドカバーの基準電位接続位置は前記制御系信号配線の終端の延長線の前記回路基板上に設けられていることを特徴とする半導体モジュール。
11. 請求項９又は１０において、前記シールドカバーの基準電位接続位置はそれぞれ前記制御系信号配線の真上又は延長線の真上に配置されていることを特徴とする半導体モジュール。
12. 請求項８において、前記複数の半導体装置はそれぞれ前記回路基板に並列に一列に配列された複数のメモリチップであり、前記シールドカバーの基準電位接続位置が前記メモリチップの最外部に位置する２つのメモリチップの前記制御系信号配線の端部上にそれぞれ配置されたパターンを備えていることを特徴とする半導体モジュール。
13. 請求項１２において、前記シールドカバーの基準電位接続位置は、更に、前記複数のメモリチップで共有される前記制御系信号配線の回路基板上に、前記各メモリチップを挟むように配置されたパターンを有していることを特徴とする半導体モジュール。
14. 請求項１２又は１３において、前記回路基板上の前記シールドカバーの基準電位接続位置の前記パターンは、グランド又は電源パターンであることを特徴とする半導体モジュール。
15. 回路基板上に搭載された半導体装置をカバーするのに使用されるシールドカバーにおいて、前記半導体装置側に面した内側表面と、当該内側に対向した外側表面とを有し、導電性材料によって形成された部材と、前記部材の内側及び外側表面を被覆した絶縁材料層とを備え、前記絶縁材料層は、部分的に取り除かれ、前記導電性材料が露出し、当該導電性材料の露出部分で、前記回路基板上のグランド又は電源パターンに接続できることを特徴とするシールドカバー。
16. 請求項１５において、前記導電性材料の露出部分は前記内側表面に複数箇所設けられていることを特徴とするシールドカバー。
17. 請求項１５又は１６において、前記導電性材料の露出部分は、抵抗または容量を介して、前記回路基板に接続されることを特徴とするシールドカバー。
    
    

Images